JP2005303319A - 微細構造を改修するためのシステム - Google Patents

微細構造を改修するためのシステム Download PDF

Info

Publication number
JP2005303319A
JP2005303319A JP2005116316A JP2005116316A JP2005303319A JP 2005303319 A JP2005303319 A JP 2005303319A JP 2005116316 A JP2005116316 A JP 2005116316A JP 2005116316 A JP2005116316 A JP 2005116316A JP 2005303319 A JP2005303319 A JP 2005303319A
Authority
JP
Japan
Prior art keywords
conductor
electrolyte
exposed
applying
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005116316A
Other languages
English (en)
Other versions
JP2005303319A5 (ja
JP5285833B2 (ja
Inventor
Y Guu George
ジョージ・ワイ・グー
Neil J Bassom
ニール・ジェイ・バッサム
Thomas J Gannon
トーマス・ジェイ・ガノン
Kun Liu
クン・リュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEI Co
Original Assignee
FEI Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FEI Co filed Critical FEI Co
Publication of JP2005303319A publication Critical patent/JP2005303319A/ja
Publication of JP2005303319A5 publication Critical patent/JP2005303319A5/ja
Application granted granted Critical
Publication of JP5285833B2 publication Critical patent/JP5285833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/66—Electroplating: Baths therefor from melts
    • C25D3/665—Electroplating: Baths therefor from melts from ionic liquids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

【課題】集積回路等の微視構造物の表面に導電材料を選択的に堆積し、又は、そこから選択的に材料を取り除く方法を提供することを目的とする。
【解決手段】ビームを微視構造物に向かって発射して埋設された導体層１１６の領域１１２を露呈させる。銅線１２４が直流電流源１２２の陽極１２８と接続される。ドロップピペットなどを介して、電解質１２６の小滴が、加工されるべき特徴構造を含む領域に亘って堆積される。銅線である微細な導体１２４が前記電解質溶液中に浸積されて陽極として作動する。露呈された導体層１１６と電解質１２６に電圧を引加して電流が電気化学的セルを通じて流れ、その結果、電解質から、又は、陽極から銅イオンが取り除かれ、陰極表面、すなわち、導電層１１６上に銅が堆積される。最適な電流は、特定の用途についての実験を通じて容易に決定される。
【選択図】 図１

Description

本発明は、微細構造物の改修に関し、特には、集積回路の製造や修理のようなナノテクノロジーの分野で使用されるものに関する。
マイクロプロセッサのような半導体デバイスは、いくつかのレベルに枝分かれした細い金属線によってそれぞれが相互接続され、絶縁物質の各層によって互いに電気的に絶縁された数百万のトランジスタでできあがっていることもある。新しい半導体デバイス設計物は、まず、半導体製造施設内で生成されたときには、その設計物は一般的に予測されたように正確に作動するものではない。そして、そのデバイスを設計したエンジニアが自分の設計を再検討し、それを「再配線」し所望の機能を達成する必要がある。半導体製造施設内で半導体デバイスを製造するときの複雑さに起因して、再設計デバイスを製造するには、一般的に数週間から数ヶ月掛かってしまう。更に、できあがった変更も、しばしば、問題解決には至らないか、又は、その変更は他の設計上の欠陥を露呈する。試験を行い、再設計し、再製造するプロセスは、新しい半導体デバイスを市場に投下するには明らかに時間が掛かりすぎることもある。回路修正（回路全体を再製造することなく開発段階で回路を改修するプロセス）は、プロセスコストと開発サイクル時間の両面から素晴らしい利益を生成する。
また、集束イオンビーム（ＦＩＢ）は、集積回路を修正するために使用される。ＦＩＢは、０．１ミクロンよりも小さなスポットに集束することが可能である。そのような小さなビームスポットサイズのために、集束イオンビームシステムは、構造物を作成し、変更するために使用される。集束イオンビームは、スパッタリング又はエッチング、すなわち、物理的に原子を、又は、ターゲット表面からの分子を材料にぶつけることによってその材料をマイクロマシーン化することができる。集束イオンビームは、また、試料表面に付着し、イオンビームの存在下で分解して前記表面上に堆積物を残存する前駆体ガスを用いた材料堆積のためにも使用される。ＦＩＢシステムは回路修正に広く用いられていて、新たな金属通路を堆積して新しい接続を形成し、そして、金属通路を取り去って既存の接続を遮断する。ＦＩＢシステムを用いて回路を変更することで、回路設計者は、ホトリソグラフマスクを改修して最初から新たな回路を製造する冗長なプロセスを引き受けることなく、様々な回路を試験することができる。
ＦＩＢシステムを使用して導通路を堆積するためには、システムのオペレータは試料表面に主にヘキサカルボニルタングステンのような有機金属化合物である前駆体ガスの噴射をし、一方、集束イオンビームは導体層が堆積されるべき領域を走査する。金属層はビームによって衝撃を受けた領域にのみ堆積されるので、堆積金属の形状は正確に制御される。イオンビーム支援堆積プロセスは以下の特許文献１と２に記載されている。
回路修正の間には、「ｖｉａ」、すなわち、回路ボードの異なる層と層の間に形成される穴を埋めねばならないことも時にはある。穴が高アスペクト比を有するとき、すなわち、穴が深くて狭い場合、ＦＩＢ堆積プロセスは、その穴の底を埋めることが難しく、堆積された材料にボイドを残してしまうこともある。ボイドは抵抗を上昇させ、腐食に資することとなる。また、絶縁層下に埋設されている金属線を切断しなければならないことも時にはある。埋設線を切断するためには、小径の穴（ｖｉａ）を掘って近隣のデバイスを損傷することなくその線を露呈させ、そして、その穴（ｖｉａ）を通じてその線を切断する必要がある。
イオンビームプロセスを用いて絶縁材料を堆積することも知られている。電気的絶縁材料は、例えば、新たな導通路が既存の導体を電気的に接続してしまわないように、その導通路を堆積する前に堆積する。以下の特許文献３は、電気的絶縁材料を堆積するための方法を記載している。
現在のＦＩＢタングステン白金堆積は、一般的に、約１５０マイクロオームセンチメータ（μΩ・ｃｍ）よりも大きな抵抗率を有する。最近導入されたＦＩＢ銅堆積は、３０乃至５０μΩ・ｃｍを有する。このことは純粋な金属、例えば、銅の抵抗率（５μΩ・ｃｍ以下である）よりも明らかに大きな抵抗率を有する。導体のサイズが小さくなり続けていて、プロセッサ速度が上昇しているので、回路修正プロセス中に堆積された導体の抵抗率も下げてより小さな導体で必要な電流を流す必要がある。同様に、穴（ｖｉａ）を充填するために使用された材料の抵抗率も、穴の直径が将来的には小さくなり電流を流すために穴の中にはより小さな導電材料が存在するので、下げる必要がある。充填材料の低抵抗率とボイドをなくすことは、更に重要なこととなる。また、穴（ｖｉａ）の直径が小さくなると、他の層を短絡してしまう穴の側壁に導電材料を再堆積することなく穴の底において線を明確に切断することがより難しくなる。
回路修正の他の課題は、穴開けプロセスをいつ停止するかを知ることである。導体切断を意図する穴開けの場合、それはその導体の下の層が損傷を受ける前に停止しなければならない。適正な停止、すなわち、最終点の決定は、エンドポインティングと呼ばれている。最適なエンドポインティング技術は、ビームがワークピースに対して衝撃を加えたときに飛び出る二次粒子電流によって形成される映像内の変化を検出するによって、いつ新層が露呈されたかを決める。ビームが一つのレベルを破壊するのでビームによって衝撃を受けた材料が変化するときには、二次粒子の量とタイプに突然の変化があり、たとえば、明るい状態から暗くなる又はその逆のような映像の表示領域が変化する。現代の集積回路はだんだん微細な導体を使用し、そして多くの導電層が絶縁層によって絶縁されているので、埋設導体にアクセスするために集積イオンビームによって開けられた穴も、中間に介在する層内の他の導体層を損傷しないように極めて小さな直径を有している。
アスペクト比が上昇すると、イオンビームによってはじき出された二次電子は、穴の側壁によって次第に妨害されて検出器にまで到達することができなくなる。アクセス穴の幅が小さくて深さが深くなると二次粒子信号は極めて小さくなり、システムノイズにおいて失われエンドポイント情報を曖昧にする。エンドポインティングの精度要件は、より厳格のものとなる。なぜならば、線厚を薄くすることは線が切られる前に停止するための時間が少なくなることを意味するからである。同時に、特徴構造のサイズ減少と高アスペクト比のアクセス穴の必要性の双方に起因してエンドポインティングが主に基づく信号の強さが減少する。現代的な集積回路を修正するためには、改良されたエンドポインティングが必要となる。
金属を回路全体に塗布するプロセスが知られている。例えば、銅の電気プレーティングがＩＣ製造業者らによって使用されており、１９９７年にＩＢＭによって初めて開発されたダマシン（Ｄａｍａｓｃｅｎｅ）法においてチップ上で相互接続を行う。異なる構造のＩＣのために、電気プレーティングバス用の溶液は、いろいろな半導体化学会社によって特別に開発されており、商業的に入手可能である。スパーフィリング（ｓｕｐｅｒｆｉｌｌｉｎｇ）として知られるこのＩＣ製造電気プレーティング技術は、チップ製造中に１００ｎｍ以下（１対５のアスペクト比）の穴（ｖｉａ）を充填する性能を有する。しかし、このような方法はチップ全体に応用される。
米国特許第４８７６１１２号 米国特許第５１０４６８４号 米国特許第５８２７７８６号
そこで、本発明は、微視構造物を変更するためにローカライズされた電荷転移機構を用いる方法を提供することを目的とする。
また、集積回路又はマイクロ電気化学デバイスのような微視構造物の表面に導電材料を選択的に堆積し、特には、そこから選択的に材料を取り除く方法を提供することを目的とする。
請求項１に記載の本発明に関する微視構造物を変更する方法は、ビームを前記微視構造物に向かって発射して埋設された導体の領域を露呈させる工程と、該露呈された導体の領域に対して電解質を局部的に塗布する工程と、前記露呈された導体と前記電解質に電圧を引加して電気化学的反応によって材料を堆積するか、又は、導体から材料を取り除く工程とからなることを特徴とする。
請求項９に記載の本発明に関する表面上に導体を堆積する方法は、更に、荷電粒子ビームを絶縁体表面に向かって発射して第１の導体層を堆積する工程と、電解質を通じて電流を流し前記第１の導体層の上に第２の導体層を電気化学的に堆積する工程とからなることを特徴とする。
請求項１２に記載の本発明に関する導体を堆積する方法は、ビームを発射して被覆材料を取り除いて被覆された導体を露呈させる工程と、電解質を前記露呈された導体に塗布する工程と、前記電解質と前記露呈された導体に電流を通して、導電材料を前記露呈された導体の上に堆積する工程とからなることを特徴とする。
いくつかの実施の形態において、本発明は、比較的に純粋な、低抵抗率の金属導体を迅速かつ正確に堆積することができるか、又は、構造物から金属を迅速に取り除くことができる。いくつかの好適な実施の形態において、レザービーム又は荷電粒子ビームのようなビームが、局所的な電気化学処理と共に使用されている。このビームは、一又はそれ以上の埋設特徴構造物にアクセスするために使用され、そして、電析又は電気エッチングのような電気化学処理は、穴の中又は表面上に材料を堆積又はそれらから材料を取り除くために使用される。
このビームは、材料が次いでそのような形状に電析される所望の形状の種層を局所的に堆積するためにも使用される。このビームは、更に、電気化学反応にそれらを参加させないようにして既存の導体構造物を保護するために絶縁材料を堆積するためにも使用される。いくつかの実施の形態において、荷電粒子ビームは、また、電気化学反応のための電流源としても使用される。
いくつかの好適な実施の形態において、異種混合的な電荷転移機構が、材料を堆積又はエッチングするために使用される。その電荷は水溶性液体又はイオン液体又はポリマー又は他の固体電解質のような様々な媒質を通して転移される。各種の実施の形態において、本発明は電荷転移機構を介して、導体やポリマーや他の材料を堆積するか、又は、それらを取り除くために使用される。
請求項１９に記載の本発明に関するワークピース上の微小構造を改修するためのシステムは、前記ワークピースを内蔵する真空チャンバと、荷電粒子ビームをワークピースに向けて発射する荷電粒子ビームカラムであって、真空チャンバ最大動作圧力を有するものと、電解質をワークピースの一部の上に塗布するための塗布器であって、前記電解質が真空チャンバ内の圧力が荷電粒子ビームの作動範囲内に残るような真空圧力を有するものとからなるシステムことを特徴とする。
上記は、以下の発明の詳細な説明がよりよく理解されるように、本発明の各特徴と技術的利点をむしろ広範に概括したものである。別の本発明の特徴と利点は以下に説明される。ここに開示された概念と特定の実施の形態が本発明と同じ目的を実施するために他の構造を改作又は設計することの根拠として容易に利用できることは明らかである。そして、そのような均等な構造が特許請求の範囲において請求された本発明の精神と範囲から逸脱しないことを当該業界において通常の知識を有する者は理解する。
請求項１の発明は、比較的に純粋な、低抵抗率の金属導体を迅速かつ正確に堆積することができるか、又は、構造物から金属を迅速に取り除くことができる効果を奏する。
請求項９の発明は、処理中に、電気化学反応に参加させないようにして既存の導体構造物を保護することができる効果を奏する。
請求項１２の発明は、埋設された特徴構造物にアクセスし、そして、電析などにより穴の中又は表面上に材料を堆積又はそれらから材料を取り除いて、回路修正を行うことができる効果を奏する。
請求項１９の発明は、微視構造物の表面に導電材料を選択的に堆積することができるか、又は、そこから選択的に材料を取り除くことができる効果を奏する。
本発明の各実施の形態を、各図面に関連して、説明する。
本発明のいくつかの好適実施の形態は、「回路修正」の分野、すなわち、電析又は電気エッチングのような、異種電子電荷転移機構によって電気通路を加えたり取り除いたりして集積回路内の接続を変更するような分野で利用されている。特に、本発明は、粉砕して穴（ｖｉａ）を形成し、高アスペクト比の穴（ｖｉａ）を通して金属線を切断し、そして、導線を迅速に生成することにとって有効である。
本発明のいくつかの実施の形態は、実質的に純粋な金属を堆積するために使用することができる。本発明に関連して堆積された金属は、既存のＦＩＢ堆積タングステン白金金属の抵抗率に比べて４０倍又はそれ以上低い抵抗率を有するが、それはＦＩＢ堆積銅導体金属の抵抗率に比べても１０倍低い抵抗率を有する。
ある種の実施の形態においては、本発明は真空チャンバの外、すなわち、大気中でも行うことができる。他の実施の形態においては、本発明は荷電粒子ビーム処理のために使用される真空チャンバ内で行うことができる。真空チャンバ内で行われるいくつかの実施の形態は、例えば、イオン液体のような低いが無視することできない蒸気圧を有する電解質、又は、固体電解質を使用する。荷電粒子ビームシステムを有するある種の実施の形態は、ＦＥＩカンパニーから入手されるＥＳＥＭ低真空ＳＥＭのような、高い蒸気圧の電解質に適応したシステムを使用する。そのような実施の形態は、よりありふれた水溶性の電解質を含む高圧蒸気の電解質を用いる。
電析又は電気エッチングは、完全な電気回路を必要とする。一般に、ワークピース内の導体は回路の一部を形成する。例えば、ワークピースが集積回路である場合、電気化学的回路の一部が、外部接続用の導体層の一部に接触しているその回路のピン又はプローブを用いて、その回路の導体層を通じて発生する。回路の他の部分は、電解質内に挿入されたワイヤやプローブによって提供されうる。荷電粒子ビームシステムにおいて行われる実施の形態においては、回路の一部は電荷転移反応を誘起する荷電粒子ビームによって提供されうる。たとえば、ガリウム、アルゴン、又は他のイオンのようなイオンビームは、堆積のための陽極反応を誘起することがある。電子ビームは、陰イオンを供給してエッチングにための陰極反応を誘起する。
電子ビームの場合、化学物質の存在下で一次ビームエネルギーを変えて、陽極反応又は陰極反応のいずれかを誘発することがある。低エネルギーで、電子ビーム内の各電子は、陽極領域の種類から一以上の電子を取り除くことができ基板への陽電荷の有効フローとなる。従って、電子ビームは有効陽電荷フローを提供することによって材料を電析するのに使用することができるか、又は、有効陰電荷フローを提供することによって材料をエッチングすることができる。荷電粒子ビーム真空チャンバ内において使用に適する実施の形態を使用すると、真空チャンバからワークピースを繰り返し出し入れすることなく、荷電粒子ビーム処理を必要とする工程と電気化学的処理を必要とする工程が行われる。そのような実施の形態は、隣接する工程間で、真空チャンバからワークピースを出し入れしてポンプで排気し真空チャンバを適切な真空にするような時間の掛かる工程を排除する。また、ワークピースを真空チャンバ内に維持することで、汚染も少なくなる。
電気化学反応は、一般的に、堆積又はエッチングをするために必要な電流が容易に供給される電導性の表面を必要とする。ある種の例では、既存の導体をメッキするか、又は、既存の導体をエッチングするために、処理前に電導性の表面が存在する。他の実施の形態においては、電気化学反応を行う前に、別のプロセスによってその表面上に電導物質の層を堆積する必要があるか、若しくは、そうすることが望ましい。そのような層を「種」層と呼ぶ。例えば、いかなる所望の形状の種層も、上記の特許文献に記載された堆積処理法を用いて、ＦＩＢ堆積によって正確に大きな精度で堆積されうる。銅種層のＦＩＢ堆積に適する前駆体ガスは、ヘキサフルオロアセティルアセトネート（ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔｅ）銅（Ｉ）トリメチルビニルシラン（ＣＡＳ１３９５６６−５３−３）である。このように、集積イオンビームは、所望のパターンで電導種層を堆積するために使用され、そして、電気化学処理がＦＩＢ堆積層の上に低抵抗率で純粋な金属層を堆積するために用いられる。電子ビームは、また、材料を堆積するためにも使用される。
このように、繊細に集束され且つしっかりと制御された荷電粒子ビームは、堆積すべき導体の正確な形状を選択的に示すことができ、そして、相対的に非選択にされた気化学的方法は、荷電粒子ビームによって示された領域に低抵抗率の導体を堆積することができる。例えば、荷電粒子ビーム堆積材料が高抵抗率を有するので、電析も必要となることもある。化学的気相成長を使用して種層も堆積することができる。
電気化学回路内の導体領域であって電解質によって被覆されたものは電気化学反応によって影響を受けるので、影響を受けないようにする回路内の露呈された導体領域を絶縁するバリアを提供する必要がある。ＦＩＢ堆積又は化学的気相成長若しくは他の方法を用いて、局所的に絶縁層を堆積することもできる。この電気化学的な方法は、絶縁層によって保護されている場合にはワークピース上に堆積したりそれをエッチングしたりすることはない。
図１は、本発明を実現するために使用される基本的な電気化学システムを略式に図示している。図示のように、システム１１０は集積回路１１４の穴（ｖｉａ）１１２を充填するために使用される。穴（ｖｉａ）１１２は集積回路１１４内で導体層１１６にまで達する。導体層１１６は、チップの入出力パッド又はピン１１８を介して、電流源１２２の負極、カソード１２０と接続しているが、その電流源はプレーティング回路に実効的なＤＣ電圧を提供するものである。主に液体である電解質１２６が穴（ｖｉａ）１１２に塗布され、そして、それが電流源１２２の陽極１２８とワイヤ１２４を介して電気的に接続される。例えば、電解質は銅の鍍金溶液である。業界で通常の技量を有する者は、堆積に代わりにエッチングをするときには図１の極性を反対にすることができることを理解するでしょう。
図２は、銅又は他の導電材料の露呈された領域を電気的に鍍金するために図１の装置を使用する各工程を示している。図２の方法は、大気中で実施することが可能であり、真空を必要としない。ある種の実施の形態では高真空又は低真空の状態で使用されることもある。工程２００において、銅が直流電流源１２２の陽極１２８と接続される。集積回路において、導電層１１６内の導線は主に接地されているか、電源と接続されているか、又は、トランジスタを介してアース又は電源線から分離されている。いずれかに接続することは、ピン１１８から直接になされるか、又は、電流入力を各デバイスに流すことによって間接的に行われる。ネットリスト情報、すなわち、回路構成部分間の接続を記載した回路設計情報は、適正な入力を決定して適用するために使用される。陰極１２０への接続は、また、たとえば、他の穴（ｖｉａ）を介して導電層１１６に直接的又は間接的に導通プローブを接続することによってなされる。
工程２０２において、ドロップピペット又はマイクロシリンジ若しくは同様のアプリケーターデバイスを介して、主に直径０．５乃至１ｍｍ若しくはそれ以下（約１μＬ）の電解質の小滴が、加工されるべき特徴構造を含む領域に亘って堆積される。電解質が微小領域を覆うために局所的に塗布されているので、電気プレートバスは不必要である。ワークピースのほとんどはドライのままである。使用される特定の溶液は、用途に依存する。多くの電気プレート溶液は業界で知られている。例えば、一つの好適な溶液は、５ｍｌ／ＬのＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）アクセレータと２ｍｌ／ＬのＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）サプレッサが添加されたＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）Ｍａｋｅ−ｕｐＬＡを含んでいる。このＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）溶液は、米国コネチカット州のウエストへブンに所在するＥｎｔｈｏｎｅ社から入手可能である。
工程２０４において、例えば銅ワイヤである微細な導体が前記溶液中に浸積されて陽極として作動する。このワイヤは、マイクロマニピューレータを使用して配置される。
工程２０６において、電流が電気化学的セルを通じて流れ、その結果溶液からそして、ある種の実施の形態の場合には陽極ワイヤから金属イオンが取り除かれ、陰極表面すなわち導電層１１６上に金属を堆積することとなる。ナノアンペア程度の電流で数分以内に一般的な大きさの穴（ｖｉａ）を充填することができる。堆積された材料の量は、ファラディーの法則により、通過した電荷に比例する。最適な電流は、高速であるがしかし制御された堆積を可能にするものであり、そして、特定の用途についての実験を通じて容易に決定される。ワークピースをエッチングする場合、陰極には金属を使用することができる。また、堆積を行うときには、陽極として金属を使用することができるが、特定の電流を維持するのに必要な電圧が使用する金属に応じて変更することとなる。
回路内に流れる電流は露呈される金属領域に依存する。図３は、穴（ｖｉａ）を充填するプロセス中の電流対時間の関係を示すグラフ３０２である。プレーティングは時間約４４分に始まり、引用番号３０４で示されている。穴（ｖｉａ）を充填している間、電流は増え続けるが、それは引用番号３０６によって示された領域においては比較的に徐々に増え続ける。穴（ｖｉａ）の充填が終了した後で、穴（ｖｉａ）の上でワークピース表面上に金属が堆積するので、電流が急激に増加するが、それは引用番号３０８によって示される。処理中にこの電流の変化を観測することによって穴（ｖｉａ）が充填された時間を決定することができる。同様に、電気エッチングを行う場合、電流はエッチングプロセスの進行に伴い変化し、利用者はある期間に亘って電流変化を観察することによっていつエッチングを停止するのかを決定することができる。
図４は、埋設された導体層４０４と接続するために、図２に関連して説明された方法によって穴内に堆積された銅を示している。図４は、０．５２μｍの直径と４．５４μｍの深さを有する穴（ｖｉａ）４０２であって、銅のバルク層の抵抗率の約３倍の４．９μΩ・ｃｍの抵抗率を有する、高品質の銅を含む金属で充填されているものを示している。
図５は、ワークピースの表面５５４上で種層として使用される約０．３μｍの厚さのＦＩＢ堆積された銅膜５５２の上に堆積された０．６μｍの厚さの電気メッキされた銅膜５５０を示している。メッキされた導線の抵抗率は２．６μΩ・ｃｍであり、銅の純粋金属であることを示している。種層は、他の処理において種層として使用された公知の化合物を使用し、「無電解」堆積を用いて、塗布されることもある。
電気化学回路の極性を反転し、すなわち、デバイスの銅領域を電流源の陽極に接続するで、結果的に、ワークピースから銅を取り除くこととなる。このための好適な電解質は、体積で、約１５％の硫酸銅と約５％の硫酸を含む水溶液であり、約５ｍｌ／ＬのＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）アクセレータと２ｍｌ／ＬのＥＮＴＨＯＮＥ ＶｉａＦｏｒｍ（登録商標）サプレッサが添加されたものである。
図６は、電極の極性が反転したときの効果を示している。埋設ライン６０２から銅が明らかに取り除かれており、リニア材６０４が残存している。図６は、アノードストリッピングによって電気化学的に溶解された銅の下地層を示している。穴（ｖｉａ）６０６は、画質を上げるために、ＦＩＢ体積タングステンによって再び充填されている。
穴（ｖｉａ）４０２（図４）と穴（ｖｉａ）６０６（図６）は、電気化学処理工程の前に、荷電粒子ビームを用いて生成され埋設された電導体にアクセスした。図２の処理に引き続いて、荷電粒子ビームを更に用いてワークピースを処理する必要もある。荷電粒子ビームシステムにおいて電気化学処理を行うことができれば有効である。多くの荷電粒子ビームシステムが高真空を動作のために必要としている。たとえば、１０-4未満の圧力が一般に要求されている。しかし、そのような真空においては、水溶性の電解質はすぐに気化してしまうので、電気化学的処理を困難にするか又は不可能にしてしまう。更に、気化した電解質は、システム内の圧力をあげ、システムが再び高真空に排気されるまで荷電粒子ビームの動作を阻止する。しかし、最小の蒸気圧を有する電解質を使用することで、高真空においても電気化学的処理を行うことができ、電気化学処理と荷電粒子ビーム処理の間の迅速な切換を可能にする。
高真空の元でも使用される一つのタイプの電解質はイオン液体であり、ある時には「最新（ｎｅｏｔｅｒｉｃ）の溶媒」とも呼ばれている。イオン液体は、一般的に、室温若しくは略室温を含めた広範な温度範囲（３００℃以下）に亘って液相にある、弱く引き合っている陰イオンと陽イオンの２成分混合物である。これらは大抵ゼロ近くの蒸気圧、低粘度と、有機材料、無機材料、高分子材料に対する高溶解性とを示している。室温で液体の電荷キャリアとして、イオン液体は溶媒触媒電気化学の各用途においてほとんど無制限のポテンシャルを有する。何百種類のイオン液体が現在入手可能であるか、又は、簡単に合成可能である。いくつかの例を下記の表１に記載する。
図７は、高圧電源７０４とＥｖｅｒｈａｒｔ−Ｔｈｏｒｎｌｅｙ検出器のような二次粒子検出器７０６を装備し、荷電粒子ビームカラム７０２を内蔵した真空チャンバ７００内で使用される図１のシステム１１０を図示している。荷電粒子ビームカラム７０２は、例えば、集束イオンビームカラム又は成形イオンビームカラム若しくは電子ビームかラムでもよい。電気化学反応が真空チャンバ内で行われる、特には高真空を用いたものにおいて行われる実施の形態においては、低揮発性の電解質を使用することが好ましい。例えば、そのような電解質は上記のようなイオン液体である。この電解質は、硫酸セシウム水素を混合したポリ（ビニリデン蛍石）（ＣｓＨＳＯ４／ＰＶＤＦ）のようなポリマーでもよい。この電界質は、イオン導体であるＲｄＡｇ４Ｉ５のような固体でもよい。図４の実施の形態において、荷電粒子ビームは、ワークピースに穴を開けるためか、若しくは、ワークピース上に電気化学反応の準備ための種層として導電材料を選択的に堆積するために使用される。このビームは電気化学反応それ自体には参加していない。
図８は図７のシステムと同様のシステムを図示しているが、荷電粒子ビーム８０２が電気化学反応を誘発するものである。
荷電粒子ビーム８０２が集束イオンビームである場合、陽極化学反応を誘発する陽イオンを供給し、結果的に、ワークピースにおいて陰極反応となりワークピース上の堆積となる。イオンビームは二次電子を放出するが、これらはワークピースへの電流にも貢献することができる。荷電粒子ビーム８０２が電子ビームである場合、このビームは、ビームの動作状態に応じて、特に加速電圧に応じて、陰極反応又は陽極反応のいずれかを誘発することができる。電子ビームが陰極反応を誘発する場合、陽極反応とそれに続くエッチングがワークピースにおいて結果的に生じる。電子ビームが陽極反応を誘発する場合、陰極反応がワークピースにおいて生じ、結果的に堆積となる。
図９は、荷電粒子ビーム真空チャンバで使用される本発明の他の実施の形態を図示する。図９のシステムは、他の方法で電気化学反応を荷電粒子ビームシステムに使用する問題を解決したものである。図９は、ＦＥＩカンパニーのＥＳＥＭのような低真空ＳＥＭ９００を示している。ｖａｎ ｄｅｒＭａｓｔに付与された米国特許第６３６５８９６号に記載された一つのそのようなシステムは、一般的に０．０５Ｔｏｒｒ（６．５Ｎ／ｍ2）乃至２０Ｔｏｒｒ（２６３０Ｎ／ｍ2）の間の圧力で作動する。そのようなシステムは他の荷電粒子ビームシステムに比べて高い圧力で作動するので、荷電粒子ビームの動作と干渉することなく、より高い蒸気圧が真空チャンバ内に収容できるので、図９のシステムは水溶性の電解質を用いることができる。システム９００は、電子ビームカラム９０２と、電源９０４と、電子ビーム９０８の通路の大部分を低圧に維持しそしてワークピース１１４近くを高圧に維持する圧力制限アパーチァプレート９０６を装備している。粒子検出器９１０は、ワークピースと検出器の間のガスをイオン化することによって増幅される二次電子を検出する。図７と図９は荷電粒子ビームによって供給される化学反応用の電流を示しているが、この電流は、また、図１及び図６に示すように、ワイヤ若しくは他の金属プローブによって供給されることもできる。
図１０は、２つの埋設された電導層間に新たな接続を形成するための回路修正方法の各工程を示している。図１１（Ａ）乃至図１１（Ｆ）は、図１０の各工程中のその回路を図示している。工程１００２において、荷電粒子ビームを用いて、穴（ｖｉａｓ）１１０２と１１０４が集積回路１１００内に開けられ、図１１（Ａ）に示すように、埋設電導層１１０６と１１０８を露呈させる。集積回路１１００は、絶縁層１１１２が堆積されるシリコン層１１１０と、絶縁層１１１６によってそれぞれが分離されている一連の電導層１１１４を有する。ほとんどの電導層は、パターン化されて回路の各ポイント間の導体を形成する。
図１１（Ｂ）は、工程１００４において、ＦＩＢ誘発堆積を用いて銅薄層１１２０が両方の穴（ｖｉａｓ）内及びそれらの穴（ｖｉａｓ）を接続する通路に沿って堆積され、以後の電気化学的堆積のため種層を提供したことを図示している。
埋設電導層に接続する、低アスペクト比を有する単独の穴を充填するようなある種の場合には、このＦＩＢ堆積銅を省いて、直接埋設された電導層に電析して穴を充填するようにしてもよい。業界で通常の技量を有する者は、ＦＩＢにより堆積された銅が穴（ｖｉａ）を完全に充填するのに何時必要となるのかを容易に決定することができる。
工程１００６において、一滴の電解質１１２８が回路に落下して、図１１（Ｃ）に示すように、両方の穴（ｖｉａｓ）を充填し、更にそれらの間の領域を被覆する。銅堆積とって適切な電解質の例は図２に関連して既に説明した。工程１００８において、埋設された電導層１１０６と１１０８は電流源１１３０の陽極と接続される。上記のように、接触はＩＣピンによるか、又は、電導層１１０６と１１０８に電気的に接続されている回路の他の領域を介して行われる。この工程１００８においては、また、電源の陰極に電気的に接続された銅のワイヤ１１３２は、図１１（Ｄ）に示すように、電解質１１２８に接触している。工程１０１２において、電流が流されて銅１１４０が種層１１２０上に堆積して、穴（ｖｉａｓ）１１０２と１１０４を充填し両方の穴（ｖｉａｓ）の間に電気通路１１４２を形成して埋設された電導層１１８と１１０６を電気的に接続する。図１１（Ｅ）は、残りの電解質１１２８を取り除いた状態の堆積された銅層１１４０を図示している。水溶性の電解質が使用されている場合、その残りの電解質は水洗により取り除かれる。さもなければ、適切な溶媒が使用されて残りの電解質を洗い流す。
図１２は、集積回路１１００内で埋設された電気的接続を遮断する好適なプロセスを示している。図１３（Ａ）乃至図１３（Ｆ）は、図１２の各工程における処理中の回路１１００を図示している。図１３（Ａ）は、工程１２０２において、好適にはＦＩＢ堆積を用いて絶縁物が堆積されて、図１０のプロセスに関連して上記のように前もって堆積された電気的接続１１４２を保護していることを示している。以後の処理中においての不注意によるエッジングを避けるために、いずれの露呈された導電材料若しくは半導体材料も絶縁材料によって保護されるべきである。工程１２０４において、集束イオンビームを用いて穴（ｖｉａ）１３１０が開けられ、図１３（Ｂ）に示すように、埋設電導層１３１２を露呈させる。工程１２０６において、電解質１３２０が回路１１００上に堆積されて、図１３（Ｃ）に示すように、電解質が穴（ｖｉａ）１３１０を充填する。
工程１２０８において、図１３（Ｄ）に示すように、電流源１３３０の陽極から電解質１３２０へ、そして、電流源１３３０の陰極から埋設電導層１３１２への電気的接続が完成される。上記のように、回路内の他の半導体又は電導層を介して回路内のピンを通して接続がなされている。工程１２１０において電流が流されて、銅が電気化学エッチングによって埋設電導層から取り除かれる。図１３（Ｅ）は、電解質１３２０を取り除いた状態の処理結果を図示している。ＦＩＢプロセスを用いて電気接続を遮断することと同様に、電気化学処理を用いることで、遮断される層の下の層まで過度に傷付けることにはならない。エッチングされた領域１３４０が電導層１３１２から取り除かれ、それは電気的接続を遮断する。
電流の流れをどの点で停止するかを決定するために、回路を切断するために取り除くのに必要な銅の量を処理して、その量の電流が回路を移動したときに停止するのに要するすべての電荷を決定することができる。露呈した銅の面積に大略比例する、回路を流れる電流量を観察することによって最終点を決定することもできる。電流はエッチングプロセス中に変化し、図３に示されたような電析プロセスのための特徴付けと同様な方法で、いつエッチングが終了するのかを決定するように特徴づけることもできる。
図１４は、２つの埋設された電導層を接続するための回路修正プロセスを示している。図１４のプロセスは図１０に関連して説明されたプロセスと同様のものであるが、ワークピースが「フリップフロップ」、すなわち、パッケージ上で上側から下に実装された集積回路であることが異なり、回路修正プロセス中に、チップの表側からよりもむしろ裏側から電導層にアプローチする。表側からアプローチされた従来のチップは一般に一番上に絶縁層を有する。裏側からアプローチされたフリップフリップは一般に一番上には半導体を有する。半導体層が電気を伝え電気化学プロセスに参加できるので、その半導体層を保護するためには別の工程が必要である。
図１５（Ａ）乃至図１５（Ｈ）は、図１４の各工程における処理中の集積回路１５００を図示している。図１５（Ａ）に示すように、集積回路１５００は、シリコン層１５０４と絶縁層１５０６と絶縁層１５１０によって分離されているいくつかの電導層１５０８により構成される。
図１５（Ａ）に示すように、絶縁層１５２０は、ＦＩＢ誘発堆積又は化学気相成長若しくは他のプロセスを用いて堆積される。シリコンが電気化学プロセスに参加するのに十分な電導性を有し、銅が回路の裏側全体に堆積するようになってしまうので、絶縁層が必要となる。この絶縁層は、電解質によって接触する領域全体を保護する。工程１４０４において、穴（ｖｉａｓ）１５２２と１５２４が絶縁層１５２０とシリコン層１５０４と絶縁層１５０６を通して開けられ、図１５（Ｂ）に示すように、埋設電導層１５２６と１５２８を露呈させる。
任意の工程１４０６において、絶縁層１５３６が穴（ｖｉａｓ）１５２２と１５２４の壁に堆積してシリコン層１５０４を絶縁する。この絶縁層は図１５（Ｃ）に図示されており、シリコン基板からの高い絶縁性が必要な場合に必要となる。残念ながら、この絶縁層は両方の穴（ｖｉａｓ）の底も覆っているので、埋設電導層１５２６と１５２８を絶縁してしまう。工程１４０８において、図１５（Ｄ）に示すように、荷電粒子ビームが用いられて埋設電導層１５２６と１５２８上のそれらの穴（ｖｉａｓ）の底にある絶縁層１５３６を取り除く。
工程１４１０において、荷電粒子ビーム誘発堆積を用いて導電材料１５４０が穴（ｖｉａｓ）１５２２と１５２４の底と壁及び絶縁層１５２０に堆積して、図１５（Ｅ）に示すように、それらの穴の間に導通路１５４２を生成する。堆積された材料は電析されてそれらの穴を充填し、それらの穴の間に導通路を形成する材料と同じものであってもよいが必ずしもそうである必要はない。例えば、ある種の実施の形態においては、銅又はタングステンが工程１４１０において堆積され、それらの穴（ｖｉａｓ）は電析された銅で充填される。工程１４１２において、水溶性液体又はイオン液体若しくはポリマーのような電解質１５５０が、図１５（Ｆ）に示すように、集積回路表面上の局所と穴（ｖｉａｓ）に滴下される。
工程１４１４において、埋設電導層１５２６と１５２８は、図１５（Ｇ）に示すように、電流源１５５４の陽極と電気的に接続され、そして、電解質１５５０は電流源１５５４の陰極と電気的に接続される。上記のように、埋設電導層１５２６と１５０８との接続は、主に直接的又は間接的に集積回路１５００のピン（図示せず）による。工程１４１６において、電流が電流源１５５０と電解質と荷電粒子ビームにより堆積された電導層１５４０と埋設電導層１５２６と１５２８を通り電流源１５５０に戻る電気化学回路に流される。電解質１５５０を通る電流は、金属１５５８を穴（ｖｉａｓ）とそれらの穴の間の表面上に堆積する。電流の供給はそれらの穴が充填されて導通路がそれらの穴の間に完成したときに停止する。上記のように、前記電気化学回路を流れる電流量の変化を観察することにより、いつ十分な金属が堆積したかを決定することができる。工程１４１８において、電解質が取り除かれる。図１５（Ｈ）は、埋設電導層間に新しく電気接続が完成されたことを図示している。
図１６は、フリップフロップ集積回路１５００内に埋設された電気接続を遮断する好適な方法の各工程を示したフローチャートである。図１７（Ａ）乃至図１７（Ｇ）は、図１６の各処理段階における集積回路１５００を図示している。工程１６０２において、図１７（Ａ）に示すように、工程１６０２において、Ｆ荷電粒子ビーム支援堆積を用いて絶縁そう１７０２が図１４の方法に関連して前もって堆積された電導層１５５８に亘って堆積される。工程１６０４において、集束イオンビーム又はレザーを用いて、絶縁層１５２０とシリコン層１５０４と絶縁層１５０６と絶縁層１５１０を通して穴（ｖｉａ）１７０６が開けられ、図１７（Ｂ）に示すように、遮断すべき埋設電導層１７１０を露呈させる。任意の工程１６０６において、図１７（Ｃ）に示すように、絶縁層１７２０が穴（ｖｉａ）１７０６の露呈された側壁にシリコン層１５０４を保護するために堆積される。シリコン基板からの高度な絶縁が必要ない場合には、工程１６０６と１６０８は省略できる。工程１６０６では、また、穴（ｖｉａ）１７０６の底において埋設電導層１７１０上に絶縁材料を堆積する。工程１６０８においては、集束イオンビーム又はレザーを用いて、埋設電導層１７１０上に堆積された絶縁層１７２０を取り除き、それによって、図１７（Ｄ）に示すように、再び、埋設電導層１７１０を露呈させる。
工程１６１２において、図１７（Ｅ）に示すように、電解質１７３０が穴（ｖｉａ）１７０６と隣接領域上に堆積される。工程１６１４において、図１７（Ｆ）に示すように、電流源１７３２の陽極が電解質１７３０と接続され、そして、電流源１７３２の陰極が直接的に又は間接的に埋設電導層１７１０と接続されるが、その接続は上記のようになされる。その接続は、エッチングが対照的に生じるように、好適には遮断されるべき接続点の両側から行われる。工程１６１６において電気化学回路を通して電流が流されて、銅又は他の金属でできた電導層１７１０を取り除き、それによって、電導層１７１０によってなされていた電気的接続を遮断する。工程１６１８において、電解質は取り除かれる。
図１７（Ｇ）は、電解質を取り除いて回路エッチングが完成した状態の回路１５００を図示している。電導層１７１０が遮断されており、電導層１５２６と１５２８は接続されている。
上記の実施の形態においては銅をエッチングしそして堆積するように説明してきたが、本発明は銅に限定されるものではない。Ｗ（タングステン）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（鉛）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｃｒ（クロム）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｚｎ（亜鉛）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｒｅ（レニウム）などのような他の金属、又は、それらの金属で構成される合金も使用できる。
本発明は実質的に純粋な金属を堆積するが、抵抗率は純粋な金属の抵抗率にも匹敵する。例えば、１００μΩ・ｃｍ未満であり、好適には５０μΩ・ｃｍ未満、より好適には２５μΩ・ｃｍ未満又は１０μΩ・ｃｍ未満、最適には５μΩ・ｃｍ未満である。堆積された金属は９０％（原子％）を越える純粋性を有するが、より好適には９５％を越え、最適には９９％を越える。複数の種類の金属イオンを含む溶液を使用して合金を堆積することもできる。
本発明は回路修正に関連して説明されてきたが、いかなる構造を改修するためにも使用することができ、特定の用途に限定されるものではない。また、その技術は電導体を堆積したりそれをエッチングしたりすることに必ずしも限定されるものではなく、電荷転移を用いてポリマー材料を堆積したり取り除いたりすることにも使用される。局所的に電気化学的処理を行うことは、電解質を流すことができるいかなる表面においても使用でき、更に、ビーム処理のように、ビーム源からの視線に沿った処理に限定されるものではない。
ここで使用されている用語「接触」又は「電気的接触」は、直接又は間接の接触を言う。本発明は主として金属を堆積したり又はそれをエッチングしたりすることに関連して説明されてきたが、本発明は十分な電導性を有し電気化学反応に参加することのできるいかなる材料を堆積したり又はそれをエッチングするのにも使用される。
本発明は個別に特許可能な複数のアスペクトを有するが、必ずしも全てのアスペクトが全ての実施の形態に使用されるわけではない。
上記のように本発明とその利点について詳細に説明してきたが、添付の特許請求の範囲によって権利主張された発明の精神とその範囲を逸脱しない限りにおいて様々な修正、代替、変更が加えられることを理解すべきである。本出願の範囲は、この明細書に記載されたプロセス、機械、製造物、合成物、手段、方法、工程の特定の実施の形態に限られるものではない。業界で通常の知識を有する者が本発明の開示事項から容易に判るように、既存の若しくは今後開発されるプロセス、機械、製造物、合成物、手段、方法、工程であってここに記載された対応する実施の形態と同じ目的を実行し実質的に同じ結果に達するものは本発明に従って利用されることもある。したがって、特許請求の記載は、その範囲内にそのようなプロセス、機械、製造物、合成物、手段、方法、工程を含めることを意図するものである。
本発明は、集積回路の製造や修理のようなナノテクノロジーの分野において集積回路の修正などに利用することができる。
本発明の実施の形態に使用される基本的な電気化学回路の略図である。 図１の回路の作動を示すフローチャートである。 本発明の実施の形態に関連して穴（ｖｉａ）が充填されるプロセスのための電流対時間のグラフである。 本発明の実施の形態に関連して穴（ｖｉａ）内に充填された銅を示す写真である。 本発明の実施の形態に関連して集束イオンビームを用いて堆積された銅の種層上に堆積された銅の導体を示す写真である。 本発明の実施の形態に関連して、そこから銅が取り除かれた導体を示す写真である。 真空システムを内蔵した本発明の実施の形態を示す略図である。 図７のものと同様の真空システムを内蔵した本発明の実施の形態であるが、電気化学反応のための電流を提供する荷電粒子ビームを有するものを示す略図である。 低真空電子ビームシステムを用いた本発明の実施の形態を示す略図である。 ２つの埋設導体の間を電気的に接続する好適な方法を示すフローチャートである。 図１０のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１０のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１０のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１０のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１０のフローチャートによって示された方法によって処理された集積回路を示す略図である。 埋設された導体を切断する好適な方法のフローチャートである。 図１２のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１２のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１２のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１２のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１２のフローチャートによって示された方法によって処理された集積回路を示す略図である。 フリップフロップ内の２つの埋設導体の間を電気的に接続する好適な方法を示すフローチャートである。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 図１４のフローチャートによって示された方法によって処理されたフリップフロップ集積回路を示す略図である。 フリップフロップ内の埋設導体を切断する好適な方法のフローチャートである。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。 図１６のフローチャートによって示された方法によって処理された集積回路を示す略図である。
符号の説明
１１０、９００…システム
１１２、４０２…穴（ｖｉａ）
１１４…集積回路
１１６、４０４…導体層
１１８…ピン
１２０…カソード
１２６…電解質
１２２…電流源
１２８…陽極
１２４…ワイヤ
５５０，５５２…銅膜
５５４…ワークピース表面
７００…真空チャンバ
７０２…荷電粒子ビームカラム
７０４…高圧電源
７０６…二次粒子検出器
８０２…荷電粒子ビーム
９０２…電子ビームカラム
９０４…電源
９０８…電子ビーム
９１０…粒子検出器

Claims (21)

  1. 微視構造物を変更する方法であって、
    ビームを前記微視構造物に向かって発射して埋設された導体の領域を露呈させる工程と、
    該露呈された導体の領域に対して電解質を局部的に塗布する工程と、
    前記露呈された導体と前記電解質に電圧を引加して電気化学的反応によって材料を堆積するか、又は、導体から材料を取り除く工程とからなる方法。
  2. 前記露呈された導体と電解質に電圧を引加して電気化学的反応によって材料を堆積するか、又は、導体から材料を取り除く前記工程が、負電圧を導体に印加し、更に、陽電圧を電解質に印加してその電圧が電解質からの材料を導体上に堆積するようにする工程を含むことを特徴とする前記請求項１に記載の方法。
  3. 前記導体が銅からなり、該導体上に堆積された材料が銅であることを特徴とする前記請求項１に記載の方法。
  4. 前記ビームを前記微視構造物に向かって発射して埋設された導体の領域を露呈させる前記工程が、アクセス穴を開ける工程と、更に、導電材料の種層を前記アクセス穴の側面に堆積する工程とからなることを特徴とする前記請求項１に記載の方法。
  5. 堆積された若しくは取り除かれた材料が、Ｃｕ、Ｗ、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｒ、Ａｌ、Ｔａ、Ｚｎ、Ｆｅ、Ｃｏ、Ｒｅ、又は合金からなることを特徴とする前記請求項１に記載の方法。
  6. 前記ビームを前記微視構造物に向かって発射して埋設された導体の領域を露呈させる前記工程が荷電粒子ビームをワークピース上の前記微視構造物に向かって発射する工程を有し、更に、
    前記露呈された導体の領域に対して電解質を局部的に塗布する前記工程が、真空チャンバ内において電解質を塗布する工程を有することを特徴とする前記請求項１に記載の方法。
  7. 前記電解質がイオン液体であることを特徴とする前記請求項６に記載の方法。
  8. 前記荷電粒子ビームをワークピース上の前記微視構造物に向かって発射する工程が、低真空電子ビームシステムにおいて電子ビームを発射する工程を有し、
    前記電解質が水溶性液体であることを特徴とする前記請求項６に記載の方法。
  9. 表面上に導体を堆積する方法であって、
    荷電粒子ビームを絶縁体表面に向かって発射して第１の導体層を堆積する工程と、
    電解質を通じて電流を流し前記第１の導体層の上に第２の導体層を電気化学的に堆積する工程とからなる方法。
  10. 前記荷電粒子ビームを絶縁体表面に向かって発射して第１の導体層を堆積する前記工程が、
    前駆体ガスを絶縁体表面に向かって送り、ビーム誘発堆積によって前記第１の導体層を堆積する工程を有することを特徴とする前記請求項９に記載の方法。
  11. 更に、ビームを発射して絶縁層の下の導体を露呈することを特徴とする前記請求項９に記載の方法。
  12. 導体を堆積する方法であって、
    ビームを発射して被覆材料を取り除いて被覆された導体を露呈させる工程と、
    電解質を前記露呈された導体に塗布する工程と、
    前記電解質と前記露呈された導体に電流を通して、導電材料を前記露呈された導体の上に堆積する工程とからなる方法。
  13. 前記導電材料が、５０μΩ・ｃｍ未満の抵抗率を有する銅材料を含むことを特徴とする前記請求項１２に記載の方法。
  14. 前記導電材料が、２５μΩ・ｃｍ未満の抵抗率を有する銅材料を含むことを特徴とする前記請求項１３に記載の方法。
  15. 更に、前記ビームを発射して被覆材料を取り除いて被覆された導体を露呈させる前記工程が、前記ビームを発射して被覆材料を取り除いて被覆された第２の導体を露呈させる工程を有することと、
    前記電解質を前記露呈された導体に塗布する前記工程が、電解質を前記露呈された第２の導体に塗布すると共に、前記第１と第２の導体間の領域にも塗布する工程を有することと、
    前記電解質と前記露呈された導体に電流を通して、前記導電材料を前記露呈された導体の上に堆積する前記工程が、前記電解質と前記露呈された第２の導体に電流を通して、導電材料を前記露呈された第２の導体の上に堆積する工程を有することを特徴とする前記請求項１２に記載の方法。
  16. 更に、前記露呈された導体と前記露呈された第２の導体の間の領域上に導電材料を前もって堆積する工程を有し、
    前記電解質を前記露呈された導体に塗布する前記工程が、電解質を前記導体材料の上に堆積する工程を有することと、
    前記電解質に電流を流して第２の導電層を堆積させ、前記露呈された第１の導体と前記露呈された第２の導体を接続することを特徴とする前記請求項１５に記載の方法。
  17. 前記電解質を塗布する工程が、低揮発性の電解質を塗布する工程を有し、
    電解質を塗布する工程と電流を流す工程が、共に真空チャンバ内で行われることを特徴とする前記請求項１２に記載の方法。
  18. 前記低揮発性の電解質がイオン水溶液からなることを特徴とする前記請求項１７に記載の方法。
  19. ワークピース上の微小構造を改修するためのシステムであって、
    前記ワークピースを内蔵する真空チャンバと、
    荷電粒子ビームをワークピースに向けて発射する荷電粒子ビームカラムであって、真空チャンバ最大動作圧力を有するものと、
    ワークピース全体ではなくワークピースの一部の上に電解質を塗布するための塗布器であって、前記電解質が真空チャンバ内の圧力が荷電粒子ビームの作動範囲内に残るような蒸気圧を有するものとからなるシステム。
  20. 前記真空チャンバ最大動作圧力が、１０-4Ｔｏｒｒであり、
    前記電解質がイオン液体であることを特徴とする前記請求項１９に記載のシステム。
  21. 前記荷電粒子ビームシステムが５０Ｔｏｒｒの真空チャンバ最大動作圧力を有する低真空ビームシステムであり、
    前記電解質が水溶性液体であることを特徴とする前記請求項１９に記載のシステム。
JP2005116316A 2004-04-13 2005-04-13 微細構造を改修するためのシステム Expired - Fee Related JP5285833B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US56170104P 2004-04-13 2004-04-13
US60/561,701 2004-04-13
US11/081,934 US7674706B2 (en) 2004-04-13 2005-03-16 System for modifying small structures using localized charge transfer mechanism to remove or deposit material
US11/081,934 2005-03-16

Publications (3)

Publication Number Publication Date
JP2005303319A true JP2005303319A (ja) 2005-10-27
JP2005303319A5 JP2005303319A5 (ja) 2008-12-25
JP5285833B2 JP5285833B2 (ja) 2013-09-11

Family

ID=34938141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116316A Expired - Fee Related JP5285833B2 (ja) 2004-04-13 2005-04-13 微細構造を改修するためのシステム

Country Status (6)

Country Link
US (2) US7674706B2 (ja)
EP (1) EP1610377B1 (ja)
JP (1) JP5285833B2 (ja)
KR (3) KR20060092786A (ja)
AT (1) ATE541309T1 (ja)
TW (2) TWI411043B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218615A (ja) * 2007-03-02 2008-09-18 Sii Nanotechnology Inc 集積回路の修正配線形成方法
JP2010045353A (ja) * 2008-08-08 2010-02-25 Fei Co 基板上にパターン金属を誘導する方法
JP2013063505A (ja) * 2011-09-19 2013-04-11 Fei Co 真空内における小構造物の局所的な改変
WO2014084304A1 (ja) * 2012-11-29 2014-06-05 東京エレクトロン株式会社 半導体装置の製造方法及び製造装置
JP2014128871A (ja) * 2012-12-04 2014-07-10 Fei Co 微少流体送達システム
JP2016130733A (ja) * 2015-01-12 2016-07-21 エフ イー アイ カンパニＦｅｉ Ｃｏｍｐａｎｙ 顕微鏡サンプルからサンプル表面層を改変する方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880144B2 (en) * 2006-01-20 2011-02-01 Juridical Foundation Osaka Industrial Promotion Organization c/o Mydome Osaka Liquid medium for preventing charge-up in electron microscope and method of observing sample using the same
US20090321946A1 (en) * 2006-08-01 2009-12-31 Nxp, B.V. Process for fabricating an integrated electronic circuit incorporating a process requiring a voltage threshold between a metal layer and a substrate
EP2199434A1 (en) 2008-12-19 2010-06-23 FEI Company Method for forming microscopic structures on a substrate
US8377722B2 (en) 2010-02-10 2013-02-19 International Business Machines Corporation Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing
US8853078B2 (en) 2011-01-30 2014-10-07 Fei Company Method of depositing material
US9090973B2 (en) 2011-01-31 2015-07-28 Fei Company Beam-induced deposition of low-resistivity material
WO2013003830A2 (en) 2011-06-30 2013-01-03 Saint-Gobain Ceramics & Plastics, Inc. Abrasive articles including abrasive particles of silicon nitride
CN103906863A (zh) * 2011-08-02 2014-07-02 麻省理工学院 在使用离子溶液电沉积的包括Al-Mn和类似合金的多层合金中调节纳米尺度的晶粒尺寸分布
BR112014007089A2 (pt) 2011-09-26 2017-03-28 Saint-Gobain Ceram & Plastics Inc artigos abrasivos incluindo materiais de partículas abrasivas, abrasivos revestidos usando os materiais de partículas abrasivas e os métodos de formação
KR102187425B1 (ko) 2011-12-30 2020-12-09 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자 및 이의 형성방법
EP3705177A1 (en) 2012-01-10 2020-09-09 Saint-Gobain Ceramics & Plastics Inc. Abrasive particles having complex shapes and methods of forming same
US8840696B2 (en) 2012-01-10 2014-09-23 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
KR102534897B1 (ko) 2012-05-23 2023-05-30 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자들 및 이의 형성방법
US10106714B2 (en) 2012-06-29 2018-10-23 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
US9440332B2 (en) 2012-10-15 2016-09-13 Saint-Gobain Abrasives, Inc. Abrasive particles having particular shapes and methods of forming such particles
KR101818946B1 (ko) 2012-12-31 2018-01-17 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 미립자 소재 및 이의 형성방법
CN107685296B (zh) 2013-03-29 2020-03-06 圣戈班磨料磨具有限公司 具有特定形状的磨粒、形成这种粒子的方法及其用途
TW201502263A (zh) 2013-06-28 2015-01-16 Saint Gobain Ceramics 包含成形研磨粒子之研磨物品
CA3114978A1 (en) 2013-09-30 2015-04-02 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particles and methods of forming same
RU2642990C2 (ru) * 2013-11-04 2018-01-29 Аэроджет Рокетдайн, Инк. Системы и способы наземных испытаний реактивных двигателей малой тяги
KR101870617B1 (ko) 2013-12-31 2018-06-26 생-고뱅 어브레이시브즈, 인코포레이티드 형상화 연마 입자들을 포함하는 연마 물품
US9771507B2 (en) 2014-01-31 2017-09-26 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle including dopant material and method of forming same
MX2016013464A (es) 2014-04-14 2017-04-13 Saint-Gobain Ceram & Plastics Inc Articulo abrasivo que incluye particulas abrasivas conformadas.
ES2972193T3 (es) 2014-04-14 2024-06-11 Saint Gobain Ceramics Artículo abrasivo que incluye partículas abrasivas conformadas
WO2015184355A1 (en) 2014-05-30 2015-12-03 Saint-Gobain Abrasives, Inc. Method of using an abrasive article including shaped abrasive particles
US9914864B2 (en) 2014-12-23 2018-03-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particles and method of forming same
US9707529B2 (en) 2014-12-23 2017-07-18 Saint-Gobain Ceramics & Plastics, Inc. Composite shaped abrasive particles and method of forming same
US9676981B2 (en) 2014-12-24 2017-06-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle fractions and method of forming same
WO2016161157A1 (en) 2015-03-31 2016-10-06 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
TWI634200B (zh) 2015-03-31 2018-09-01 聖高拜磨料有限公司 固定磨料物品及其形成方法
EP3307483B1 (en) 2015-06-11 2020-06-17 Saint-Gobain Ceramics&Plastics, Inc. Abrasive article including shaped abrasive particles
PL3455321T3 (pl) 2016-05-10 2022-12-12 Saint-Gobain Ceramics&Plastics, Inc. Sposób formowania cząstek ściernych
EP4349896A3 (en) 2016-09-29 2024-06-12 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
US10563105B2 (en) 2017-01-31 2020-02-18 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US10759024B2 (en) 2017-01-31 2020-09-01 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US20180322972A1 (en) * 2017-05-04 2018-11-08 General Electric Company System and method for making a solid target within a production chamber of a target assembly
WO2018236989A1 (en) 2017-06-21 2018-12-27 Saint-Gobain Ceramics & Plastics, Inc. PARTICULATE MATERIALS AND METHODS OF FORMATION THEREOF
KR102619877B1 (ko) 2019-09-11 2024-01-03 삼성전자주식회사 기판 처리 장치
US20210280765A1 (en) * 2020-03-06 2021-09-09 The Board Of Trustees Of The University Of Alabama Superconducting carrier and cables for quantum device chips and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224275A (ja) * 1993-01-26 1994-08-12 Toshiba Corp 分析試料作製装置及びその使用方法
JPH0718452A (ja) * 1993-06-30 1995-01-20 Seiko Instr Inc 金属パターン膜形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408274A (en) * 1965-07-29 1968-10-29 Du Pont Electrolytic method of adjusting the resistance of palladium glaze resistors
DE1812130C3 (de) 1968-12-02 1975-01-16 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiter- oder Dickfilmanordnung
JPS62281349A (ja) 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS63210845A (ja) * 1987-02-27 1988-09-01 Hitachi Ltd 欠陥修正方法
JP2733244B2 (ja) * 1988-04-07 1998-03-30 株式会社日立製作所 配線形成方法
US4952290A (en) * 1989-03-16 1990-08-28 Amp Incorporated Waste water treatment and recovery system
US5104684A (en) 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
AU2914095A (en) 1994-06-28 1996-01-25 Fei Company Charged particle deposition of electrically insulating films
JP3523346B2 (ja) * 1994-11-11 2004-04-26 株式会社ルネサステクノロジ 半導体装置における配線修正方法
JP4176159B2 (ja) 1997-12-08 2008-11-05 エフ イー アイ カンパニ 改善された２次電子検出のための磁界を用いた環境制御型ｓｅｍ
CA2348002A1 (en) * 1998-10-27 2000-05-04 Malcolm W. Mcgeoch Biological ion channels in nanofabricated detectors
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
US6319831B1 (en) * 1999-03-18 2001-11-20 Taiwan Semiconductor Manufacturing Company Gap filling by two-step plating
JP3541931B2 (ja) 1999-05-17 2004-07-14 富士ゼロックス株式会社 電着膜形成方法、電極形成方法および電着膜形成装置
GB9930719D0 (en) * 1999-12-24 2000-02-16 Central Research Lab Ltd Apparatus for and method of making electrical measurements on an object in a m edium
US6867448B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US20020074494A1 (en) * 2000-12-15 2002-06-20 Lundquist Theodore R. Precise, in-situ endpoint detection for charged particle beam processing
JP2002217287A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
US7087927B1 (en) * 2003-07-22 2006-08-08 National Semiconductor Corporation Semiconductor die with an editing structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224275A (ja) * 1993-01-26 1994-08-12 Toshiba Corp 分析試料作製装置及びその使用方法
JPH0718452A (ja) * 1993-06-30 1995-01-20 Seiko Instr Inc 金属パターン膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218615A (ja) * 2007-03-02 2008-09-18 Sii Nanotechnology Inc 集積回路の修正配線形成方法
JP2010045353A (ja) * 2008-08-08 2010-02-25 Fei Co 基板上にパターン金属を誘導する方法
JP2013063505A (ja) * 2011-09-19 2013-04-11 Fei Co 真空内における小構造物の局所的な改変
WO2014084304A1 (ja) * 2012-11-29 2014-06-05 東京エレクトロン株式会社 半導体装置の製造方法及び製造装置
JP2014128871A (ja) * 2012-12-04 2014-07-10 Fei Co 微少流体送達システム
JP2016130733A (ja) * 2015-01-12 2016-07-21 エフ イー アイ カンパニＦｅｉ Ｃｏｍｐａｎｙ 顕微鏡サンプルからサンプル表面層を改変する方法

Also Published As

Publication number Publication date
ATE541309T1 (de) 2012-01-15
US20100151679A1 (en) 2010-06-17
EP1610377B1 (en) 2012-01-11
TW201342479A (zh) 2013-10-16
KR101290681B1 (ko) 2013-07-31
TWI411043B (zh) 2013-10-01
US8163641B2 (en) 2012-04-24
KR20130032889A (ko) 2013-04-02
EP1610377A2 (en) 2005-12-28
JP5285833B2 (ja) 2013-09-11
KR20120002503A (ko) 2012-01-05
US7674706B2 (en) 2010-03-09
EP1610377A3 (en) 2009-04-29
TW200608492A (en) 2006-03-01
TWI493625B (zh) 2015-07-21
KR20060092786A (ko) 2006-08-23
KR101290561B1 (ko) 2013-08-07
US20050227484A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP5285833B2 (ja) 微細構造を改修するためのシステム
JP2005303319A5 (ja)
JP5689221B2 (ja) 電気めっきによって基材表面を金属でコーティングする方法
JP6285625B2 (ja) 真空内における小構造物の局所的な改変
US20070062818A1 (en) Electroplating composition intended for coating a surface of a substrate with a metal
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
JP2009527912A (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
CN103109365B (zh) 微观特征中的种子层沉积
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
CN100592466C (zh) 用于修改小结构的系统
KR100731082B1 (ko) 반도체 소자 제조 방법
JP2005146314A (ja) 金属膜形成方法及びめっき装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5285833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees