TWI410989B - 通信鏈路 - Google Patents

通信鏈路 Download PDF

Info

Publication number
TWI410989B
TWI410989B TW101105900A TW101105900A TWI410989B TW I410989 B TWI410989 B TW I410989B TW 101105900 A TW101105900 A TW 101105900A TW 101105900 A TW101105900 A TW 101105900A TW I410989 B TWI410989 B TW I410989B
Authority
TW
Taiwan
Prior art keywords
line side
signal
transformer
transistor
logic gate
Prior art date
Application number
TW101105900A
Other languages
English (en)
Other versions
TW201230096A (en
Inventor
Boris A Bark
Brad L Grande
Peter Kiss
Johannes G Ransijn
James D Yoder
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW201230096A publication Critical patent/TW201230096A/zh
Application granted granted Critical
Publication of TWI410989B publication Critical patent/TWI410989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M9/00—Arrangements for interconnection not involving centralised switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/001—Current supply source at the exchanger providing current to substations

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Telephone Function (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephonic Communication Services (AREA)

Description

通信鏈路
本發明一般係關於信號供電之積體通信電路。
全世界的管理機構已設立用以連接用戶端設備至電話網路的標準及規則。該等規則係預計用以預防對電話網路的損壞並減輕與亦連接至該網路的其他設備之干擾。然而，該等規則通常揭示設計挑戰。
例如，一般需要用戶端設備或資料通信設備(例如資料數據機)以提供某形式的電性隔離來預防源於用戶端設備的電壓衝擊或瞬時現象對電話網路造成有害影響。電性隔離還可解決同一電話線路與用戶端設備之間的工作電壓方面的差異相關聯之可能的問題。更特定言之，電腦線路電壓可橫跨一給定網路發生較大範圍的變化，並通常超過用戶端設備之工作電壓。在美國專利中，目前需要1,500伏特的隔離。在其他國家，規定的隔離可達到3,000至4,000伏特。
已利用若干技術來提供電性隔離的必須位準。例如，通常使用較大類比隔離變壓器以電磁耦合一二線電話線路與一數據機或另一電路的類比前端之間的類比信號，同時保持電性隔離之適當位準。隔離變壓器用以阻隔可能有害的直流成分，從而保護資料連接之兩側。
隔離變壓器通常為在數據機技術中稱為資料接取配置(DAA)的一部分。術語DAA一般指稱為電路，其提供源於 一中央辦公室的一公共電話網路與一主機系統或資料終端設備之一數位資料匯流排之間的一介面。DAA將一數據機或類似器件與一電話線路電性隔離以控制電磁干擾/射頻干擾(EMI/RFI)之發射。除電性隔離以外，DAA還通常發展若干信號(例如鈴聲信號)以提供給用戶端設備。DAA可從電話線路透過一電話插孔(例如用於標準電話的RJ11C連接)接收信號。
通常而言，若干電路必須從電話線路得到資訊，並且通常需要一隔離來將每個信號傳達至主機系統並從該系統傳達信號。此類電路可包含：發送與接收電路；鈴聲信號偵測電路；用以在語音與資料發送之間進行切換的電路；用以撥打電話號碼的電路；線路電流偵測電路；用以指示將設備耦合至一功能電話線路的電路；以及線路斷開偵測電路。傳統DAA設計將橫跨一高電壓隔離阻障的單獨線路側電路及單獨信號路徑用於DAA之每個功能。此傳統設計需要不合要求之大量隔離阻障。
用以減少一DAA中的隔離阻障之數量的更現代之解決辦法是將DAA電路分成線路側電路與系統側電路。線路側電路包含連接至電話線路所需要的類比組件，而系統側電路通常包含數位信號處理電路及用以與主機系統通信的介面電路。自電話線路的輸入類比資料信號係經由線路側電路中的類比至數位轉換器加以數位化並經由一數位雙向串列通信鏈路橫跨"數位"隔離阻障發送至系統側電路。數位資料信號接著可藉由系統側電路中的數位信號處理電路加以 處理。相反，自主機系統的數位資料信號接著可經由該雙向串列通信鏈路透過數位隔離阻障發送至線路側電路，其中數位資料信號係轉換成類比信號並放置在電流線路上。
然而，出現在此更現代之DAA中的一問題是線路側電路必須具有與主機系統電源隔離的一單獨直流電源供應。已建議使用二種主要方法來提供一隔離的電源供應。在第一方法中，經由以數位脈衝流之形式的單獨功率變壓器將功率從主機系統傳送至線路側電路。脈衝形成一交流信號，其可經由線路側電路中的一整流器轉換成一直流供應電壓。此方法不利的是需要至少二個變壓器：一個作為用於數位資料信號的隔離阻障，而另一個提供功率給線路側電路。
已建議的一第二種方法是從電話線路本身得到用於線路側電路的功率。然而此方法實務上難以實施，因為某些國家(包含德國及奧地利)的電話通信系統之規範嚴格地限制DAA可從一電話線路使用的功率之數量。此方法還趨向於減小用戶端設備可定位成與電話中心辦公室的距離，因為電話線路上的電壓降隨用戶端設備與電話公司中心辦公室之間的距離增加而增加。
提供一種一DAA中的系統側電路與線路側電路之間的單數位通信鏈路，該等電路皆能夠承載資料信號並傳送足夠的功率以使線路側電路運轉而無需從電話線路汲取功率。本發明已認識到可使用隔離變壓器將巨大數量的功率從系 統側介面電路發送至線路側電路，並且可藉由在單隔離變壓器上發送資料與功率而在較大程度上減少將變壓器用作隔離阻障的成本。因此，本通訊鏈路包括一系統側介面電路、一線路側介面電路及包含上面可發送資料與功率信號的變壓器之一隔離阻障。每個介面電路均能夠連接至一上游通信電路(線路側或系統側)，每個介面電路可從該上游通信電路接收正向行進的資料信號以橫跨隔離阻障發送該等資料信號至另一介面電路，並且每個介面電路可從另一介面電路傳遞橫跨隔離阻障接收的資料信號。
每個介面電路較佳包含一模式開關及一三態緩衝器，其使介面電路能在發送模式或接收模式中運轉。在發送模式中，介面電路將信號從個別上游通信電路傳遞至隔離阻障。在接收模式中，介面電路接收並鎖存橫跨隔離阻障接收的信號。在系統側介面電路中，此鎖存操作使系統側介面電路即使於線路側介面電路係在發送信號至系統側介面電路的同時仍可傳送功率至線路側介面電路。此外，在線路側介面電路中，鎖存操作使三態緩衝器可作為整流器。
在一實施例中，本發明係為一種信號供電之積體電路，其包含一積體電路晶粒，其包含一接地節點、一供應節點及用以接收具有資料內容及一預定能量的一輸入信號之一第一終端。一接收緩衝器係形成於該積體電路晶粒上，連接至該第一終端並且能夠接收與該輸入信號相關聯的該資料內容。一整流器係形成於該積體電路晶粒上，該整流器包含一第一二極體，其係連接在該第一終端與該接地節點 之間，以及一第二二極體，其係連接在該第一終端與該供應節點之間。該整流器能夠對該輸入信號進行整流並傳遞該輸入信號之預定能量的至少一部分至該供應節點，以及該等第一及第二二極體之每個二極體能夠經受一ESD脈衝。
在另一個實施例中，該發明係為一種為一積體電路提供電源之方法。在該積體電路之一第一終端處接收具有資料內容及一預定能量之一第一輸入信號。經由連接在該積體電路之該第一終端與一接地節點之間的一第一二極體，及連接在該積體電路之該第一終端與一供應節點之間的一第二二極體對該第一輸入信號之一部分進行整流。儲存該供應節點處的該第一輸入信號之預定能量的至少一部分。該等第一及第二二極體之每個二極體能夠經受一ESD脈衝。
提供一種一DAA中的線路側電路與系統側電路之間的隔離數位通信鏈路。將一單變壓器用作隔離阻障。使用單變壓器式隔離阻障("STIB")，可從一系統側介面電路("SSIC")傳送足夠大數量的功率以使線路側介面電路("LSIC")運轉而無需依賴於作為功率之主要來源的電話線路。STIB可承載雙向資料、時脈與功率信號。
圖1描述數位通信鏈路100，其包括藉由STIB 136分離的系統側介面電路("SSIC")180與線路側介面電路("LSIC")182。較佳而言，SSIC 180與LSIC 182之每項係分別整合在一單積體電路上。STIB 136較佳為具有高功率容量與低 阻抗的表面安裝組件。SSIC 180與LSIC 182之每項包含連接至STIB 136的至少一個三態緩衝器108、156(在節點126及138處)，其用以橫跨STIB 136發送信號。SSIC 180與LSIC 182之每項進一步包含連接至STIB 136的一接收緩衝器133、176，其用以接收藉由另一介面電路發送的信號。緩衝器108、156、133與176之每個較佳為放大型緩衝器，其分別放大要橫跨STIB 136加以發送的信號或經由STIB 136接收的接收之信號。
SSIC 180與LSIC 182亦可包含額外三態緩衝器114及172與相關聯的反相器106、168，其可併合三態緩衝器108及156形成一推挽放大器。推挽(或"雙端")組態提供橫跨STIB 136之主要及/或二次繞組的高功率容量與大電壓擺動。
在數位通信鏈路100中，功率與資料皆可經由以訊框為基礎的TDM(分時多工)通信協定在SSIC 180與LSIC 182之間橫跨STIB 136進行傳達。在表示一預定時間週期的每個訊框中，SSIC 180與LSIC 182在發送與接收之間交替，如藉由選擇控制邏輯(圖中未顯示)提供的控制信號SelF及SelR所決定。例如在訊框之第一週期期間，接針104處的一預定選擇控制信號SelF致動系統側上的三態緩衝器108、114，而接針166處輸入的一互補控制信號SelR停用線路側上的三態緩衝器156、172。結果，在接針102處接收的正向行進資料信號TxF(正向行進脈衝流)係經由系統側三態緩衝器108、114加以放大並發送至變壓器T1之系統側繞組上而且後來經由變壓器T1之線路側繞組傳遞至線路 側接收緩衝器176。正向行進資料信號係接著在接針178處輸出為正向資料信號RxF。同樣地，對於從線路側至系統側的反向發送而言，提供控制信號SelF及SelR以致動三態緩衝器156、172並停用三態緩衝器108、114。資料信號TxR(反向行進脈衝流)係因此橫跨變壓器放大並發送，在接收器緩衝器133中接收，以及輸出為反向資料信號RxR。
LSIC 182較佳包含用以從SSIC 180橫跨STIB 136接收電源的一電源電路。更明確而言，橫跨STIB 136(在節點138、140處)之二次繞組連接整流器144與一儲存器件(例如供應電容器154)。整流器144可以為包括所顯示的二極體146、148、150及152之二極體橋整流器。二極體146、148、150及152較佳為具有低開啟電壓之肖特基二極體。經由整流器144及供應電容器154，包括出現在變壓器T1之線路側繞組中的信號TxF之正向資料脈衝流(其有效地表示交流信號)可加以轉換成節點162處的直流電壓VddL。此直流電壓VddL可接著用以為線路側電路提供供應電壓。
可從整合至相同積體電路晶粒(例如LSIC 182)上並連接至將LSIC 182連接至變壓器之線路側的終端對之四個二極體實施整流器144。在此實施方案中，每個墊(在節點138與140處)均具有"向上"連接至正供應電壓VddL的一二極體與"向下"連接至接地的一二極體，從而形成一整流橋。因此，二極體對146、148與150、152分別形成用於節點142與174處的輸入信號之半波整流器，並一起形成用於節點 142與174之間的差動信號之全波整流器。在此具體實施例中，輸入信號較佳具有一平均能量，其係大到足以使二極體整流器144運轉(即具有大於二極體之切入電壓的幅度)。
較佳而言，二極體146、148、150及152能夠經受約1000伏特至約2000伏特的瞬時ESD脈衝，並具有足夠的電流承載容量來保護積體電路晶粒免於靜電放電。當一ESD事件發生時，瞬時電壓會簡單地分流至適當供應軌(接地或供應電壓VddL)。在此具體實施例中，二極體146、148、150及152不僅作為整流二極體而且作為主要ESD保護二極體以用於LSIC 182所需的輸入接針，並且實際上可作為用於該等接針的獨有ESD保護器件。
還可使用一同步整流器，作為以上說明的二極體橋整流器之替代形式或與其併合。若二極體橋整流器與同步整流器皆存在，則在LSIC 182係在初始通電的同時(即在用於同步整流器的控制邏輯缺乏足夠電壓來運轉的同時)，可將二極體橋用以產生運轉所需的初始啟動電壓。同步整流器接著可用以在初始啟動電壓達到使同步整流器可運轉之足夠高的位準之後進行整流。在另一具體實施例中，二極體146、148、150及152可以為藉由同步整流器之電晶體中的各半導體接面形成的寄生二極體，如以下進一步說明。
參考圖2所示的時序圖，可更全面地瞭解數位通信鏈路100及其中的各信號之運轉。一適當的TDM協定可基於一重複訊框200，其係顯示為位元週期202至207。在位元週期201(訊框200之開始前的位元週期)期間，致動控制信號 SelF(在210處)而停用控制信號SelR(在222處)，並且在透過位元週期202及203與位元週期204的初始部分之該等個別狀態中繼續。結果，在位元週期202、203及204期間，信號TxF(正向脈衝流)係經由三態緩衝器108及114橫跨變壓器T1發送並接收為信號RxF，如TxF及RxF線路中的單線陰影所指示。
LSIC 182在訊框200的後部分期間(即在位元週期205至207中)進行發送。在位元週期204期間，控制信號SelF及SelR的極性相反，因此致動線路側三態緩衝器156、172而停用系統側三態緩衝器108、114。因此，在位元週期205至207期間，信號TxR(反向脈衝流)係經由線路側三態緩衝器156、172橫跨變壓器T1發送並接收為信號RxR，如藉由位元週期205至207期間TxR及RxR線路中的交叉影線所指示。
在整個訊框200中接收緩衝器133及176可以是主動的。因此，系統側的信號TxF接著可藉由緩衝器133及緩衝器176加以接收並且於訊框200之第一部分期間分別在接針132及178處加以輸出。相應地，在訊框200之第二部分期間，藉由緩衝器133及176接收線路側的信號TxR。基於此原因，藉由指定為RxF/RxR的僅一個信號線路表示圖2中的RxF及RxR信號。圖2中的信號EnF及EnR係用以改良功率傳送並將在以下加以進一步說明。
為了避免使變壓器飽和，橫跨STIB 136的通信信號較佳得到流量平衡。經由範例，適用於現代數據機系統的變壓 器之流量匝乘積限制在3.6伏特情況下可以為約2.35微伏秒或652.5奈秒。因此，發送協定應該提供一直流平衡碼，例如在二個資料訊框上。經由範例，可輕易地執行曼徹斯特編碼或交替記號反轉("AMI")。
圖3描述適用於數位通訊鏈路100的一通信協定，其中藉由使用曼徹斯型編碼方案來使STIB 136之流量平衡(即將一0位元編碼為二位元序列01並將一1位元編碼為二位元序列10)。與以上圖2之協定形成對比，圖3之協定使用分時多工但是分配不同數量的時間給SSIC 180及LSIC 182，以便允許正向發送一訊框序列。
更明確而言，在圖3之協定中，SSIC 180在時槽301至308期間進行發送並且LSIC 182在時槽309至312期間進行發送。圖3中的基本訊框322可包含：(1)時槽301及302期間的一正向資料位元(曼徹斯特編碼顯示為DF，後隨NOT DF)；(2)時槽303及304期間的一正向控制位元(顯示為CF、NOT CF)；(3)時槽305至308期間的一預定正向訊框序列326(顯示為NOT CF、NOT CF、CF、CF)；(4)時槽309及310期間的一反向資料位元(顯示為DR、NOT DR)；以及(5)時槽311及312期間的一反向控制位元(顯示為CR、NOT CR)。
圖3之協定還可包含虛擬或整墊位元330，其可加以添加 或移除以調整訊框大小。以此方式，可調和較大範圍的各種資料速率而無需改變SSIC 180及LSIC 182之時脈速率。經由範例，在時槽313至318中描述用以達到流量平衡的具有交替數值之六個整墊位元(例如0、1、0、1、0、1)。如圖4所示，藉由使二個連續訊框(即訊框k及訊框k+1)上的整墊位元之流量平衡，也可調和奇數數量的整墊位元。例如，若訊框k包含整墊位元序列[01010]，則第k+1個訊框可包含序列[10101]。
正向訊框序列可以為位元數值之任何獨特序列，其可用以識別一訊框在何處開始及/或結束。例如，在圖3所示的協定中，時槽304中的反向控制位元(NOT CF)得以重複二次，其後時槽305及306中的反向控制位元得以重複二次。此三次重複數值提供可輕易地加以識別之一獨特同步("sync")圖案，因為迄今曼徹斯特編碼信號(01、10)從未產生相同數值的三時槽序列。可以實施用於此同步圖案的適當偵測電路，例如經由三位元偏移暫存器，其中將暫存器中的每個位元提供給3輸入AND閘極，其在偵測到三次重複數值時輸出一信號。還可使用其他訊框偵測技術來替代以上說明的同步圖案。例如，一較大緩衝器可用以儲存輸入資料，並且緩衝的資料接著可藉由一微處理器進行統計分析以依據該技術中已知的技術決定訊框。
圖5及6說明數位通訊鏈路100之另一具體實施例，其中藉由新穎"整流緩衝器"提供圖1所示的整流器及LSIC 182之三態緩衝器功能，並且其中介面電路包含回授路徑，其增強 從SSIC 180至LSIC 182的功率傳送。參考圖5，整流緩衝器504包括經由介面終端Vs+連接至供應電容器與STIB 136的一三態緩衝器156、連接至該三態緩衝器的一模式開關MX1L、以及在STIB 136與模式開關MX1L之間的一回授路徑508。整流緩衝器504另外具有用以輸出信號RxF+的一"接收輸出終端"及用以接收信號TxR+的一發送輸入終端。三態緩衝器156依次包括一互補電晶體對M1L(一P通道MOSFET)及M2L(一N通道MOSFET)、連接至該電晶體對(M1L)中的一個電晶體之NAND邏輯閘極ND1L、連接至該電晶體對(M2L)中的一另一個電晶體之NOR邏輯閘極NR2L、以及連接在NAND閘極與NOR閘極之ENABLE輸入之間的反相器IN1L。
在一實施例中，三態緩衝器中的互補電晶體對156、172作為用以發送信號至SSIC 180之一輸出驅動器，並且作為用以整流從SSIC 180接收的信號之一同步整流器。整流緩衝器504有效地具有二種模式：一發送模式與一整流模式，此取決於模式開關MX1L的狀態。模式開關MX1L係依次藉由線路側介面控制邏輯(圖中未顯示)所控制。
LSIC 182及SSIC 180係較佳配置成依據一TDM協定(例如圖2至圖4中描述的協定)進行通信。特定言之，SSIC 180在TDM訊框之一預定時槽("正向發送週期")期間進行發送，並且LSIC 182在該訊框之一不同時槽("反向發送週期")期間進行發送。在正向發送週期期間，於SSIC 180在STIB 136上進行發送的同時，線路側介面控制邏輯(圖中 未顯示)提供一適當的SelR信號(例如零伏特信號)以將整流緩衝器放置在整流模式中，其中轉移藉由SSIC 180發送之正向資料中的能量之一實質部分並將該部分儲存在供應電容器CL 中。在反向發送週期期間，當將LSIC 182排程為在STIB 136上發送反向資料時，提供適當的SelR信號(例如3.5伏特信號)，其使得整流緩衝器運轉為一傳統三態緩衝器(即經由STIB 136將資料信號從該LSIC傳遞至SSIC 180)。
因為在STIB 136上發送的信號較佳為一差動信號(亦稱為雙端或未接地信號)，所以還可在LSIC 182中提供一第二整流緩衝器506。第二整流緩衝器506同樣地包含一三態緩衝器172、一模式開關MX2L與一回授路徑510。三態緩衝器172包含互補電晶體M3L及M4L、NAND邏輯閘極ND3L、NOR邏輯閘極NR4L與反相器IN3L。整流緩衝器156與整流緩衝器172一起形成一差動整流緩衝器512。
圖6說明差動整流緩衝器512可如何運轉以對藉由SSIC 180在STIB 136上發送的一差動信號進行整流，以便提供電源給LSIC 182中的供應電容器CL 。圖6描述經由STIB 136連接至一差動整流緩衝器(藉由與內部電阻相關聯之開關M1L、M2L、M3L及M4L表示)與一供應電容器CL 的一差動推挽發送器(藉由與內部電阻相關聯之開關M1S、M2S、M3S及M4S表示)之一簡化電路圖的若干狀態。圖610、620及630顯示電路的三種連續狀態，其中發送器從發送一數值"1"(圖610)轉變至發送一數值"0"(圖630)。因為一差動 發送器傳統上經由推挽組態中的二組互補電晶體加以實施，所以開關M1S及M2S表示該差動發送器之上接腳中的二個互補電晶體，而開關M3S及M4S表示下接腳中的二個互補電晶體。
包括差動整流緩衝器512的各開關係操作為一同步整流器。圖610描述電路之一示範性狀態，其中藉由閉合開關M1S及M4S並斷開開關M2S及M3S，將"一個"發送位元從SSIC 180發送至LSIC 182。一正向電流迴路係建立成從供應電源Vsply透過開關M1S、透過STIB 136之主要繞組、並最後透過開關WS至接地(忽略內部電阻)。在線路側上，閉合開關M1L及M4L，而斷開開關M2L及M3L。結果，施加於STIB 136之二次繞組上的電流會流經開關M1L，流經負載阻抗RL ，並最後流經開關M4L，而同時對供應電容器CL 進行充電。
在圖620中，斷開差動整流緩衝器中的所有開關，以便切斷流經STIB 136之二次繞組的電流。在此時間週期期間，僅藉由供應電容器CL 供應LSIC 182負載。因為線路側上不存在透過變壓器二次繞組的負載電流，所以可以藉由閉合開關M2S及M3S並斷開開關M1S及M4S來輕易地更改變壓器主要繞組的極性。因此，圖620之發送器中的電流路徑係從供應電源Vsply透過開關M3S，透過變壓器主要繞組(具有相反極性)，並接著透過開關M2S至接地。
最後，在圖630中，斷開線路側上的開關M1L及M4L，而閉合開關M2L及M3L。因為已倒裝變壓器的極性，所以 現在將變壓器二次繞組重新連接至具有正確極性的負載。電流仍流入電容器CL 的正終端，因此在藉由SSIC 180發送"零"數值的位元週期期間，功率繼續從SSIC 180傳送至LSIC 182。因此，自SSIC 180的信號已藉由差動整流緩衝器加以整流，該整流係藉由實質上與該信號同步操作開關M1L、M2L、M3L及M4L。
圖620中說明的"先切斷後連接"步驟為可選步驟。然而若省略該步驟，則系統側發送器將很可能必須在很大程度上比線路側開關更有力(並因此更大)，以便超越透過變壓器二次繞組的電流。相反，在以上說明的"先切斷後連接"實施方案中，線路側開關可以在大小方面接近等於系統側開關。先切斷後連接的時間間隔較佳長到足以中斷或實質上減小二次繞組中的電流。在某些應用中，例如在高速數據機應用中，幾奈秒的時間間隔足以用於此目的。
再次參考圖5，以下表格顯示圖5中描述之具體實施例中的各信號。除選擇信號與致能號以外，所有其他信號為差動信號或互補信號。
RxF+信號係得自變壓器二次繞組之負終端Vs-並接著藉由相反器IN2L加以反相，而RxF-信號係得自變壓器二次繞組之正終端Vs+並藉由反相器IN4L加以反相。結果，RxF+信號追蹤終端Vs+上的信號數值，並且RxF-信號追蹤終端Vs-上的信號數值。
如上所述，SelR信號控制差動整流緩衝器之模式。模式開關MX1S運轉為一多工器以根據在模式開關MX1S之接針SD處輸入的SelR信號之數值來選擇接針D0處的RxF+信號或接針D1處的TxR+信號。
若信號SelF為低信號(例如對於"整流"模式而言)，則選擇RxF+信號並將其傳遞至模式開關MX1S之Z輸出接針。從模式開關MX1S輸出的信號係依次輸入至三態緩衝器156，並且三態緩衝器156中的互補電晶體M1L及M2L採取RxF+數值。例如，當RxF+信號為"高"信號時，電晶體M2L 斷開(即進入實質非導電狀態)並且電晶體M1L閉合(即進入實質導電狀態)，從而有效地連接變壓器二次繞組之正終端至供應電容器CL 並從而將該供應電容器充電至供應電壓VddL。同時，對應的RxF-信號將為低信號，因為其係RxF+信號之反轉。模式開關MX2L將低信號RxF-傳遞至三態緩衝器172，從而使電晶體M3L斷開並使電晶體M4L閉合。因此將變壓器二次繞組之負終端Vs-有效地連接至線路側隔離式接地。因此，完成透過(a)變壓器二次繞組之正終端Vs+、(b)電晶體M1L、(c)供應電容器CL 、(d)隔離式接地節點、以及(e)變壓器二次繞組之負終端Vs-形成的電流迴路，並因此將功率從SSIC 180發送至LSIC 182。
一旦設立用於RxF+及RxF-信號的給定數值，則建立一正回授迴路，假定SelR信號為低信號並進一步假定藉由一適當的EnR信號"致動"該三態緩衝器，該回授迴路可有效地鎖存該等數值。若SSIC 180上的電晶體並非大到足以"過激"LSIC 182上的電晶體，則此鎖存效應可能為一重要問題。因此，一"先切斷後連接"之切換方案(如以上參考圖6所說明)係提供以中斷鎖存並使新的發送數值可施加於變壓器上。特定言之，EnR信號可用以短時間停用三態緩衝器，從而中斷鎖存並使發送電路可更輕易地迫使變壓器處於下一資料狀態(高或低狀態)。或者，選擇線路(SelF及SelR)也可用以停用或中斷鎖存。
為了將差動整流緩衝器放置在"發送"模式中，將"高" SelR信號提供給模式開關MX1L及MX2L。因此透過模式開 關MX1L及MX2L將輸入資料TxR+及TxR-傳遞至三態緩衝器156、172。因此，互補電晶體M1L、M2L、M3L及M4L將TxR數值施加於變壓器之二次繞組上，從而發送反向資料至SSIC 180。
以上說明的差動整流緩衝器組態還可應用於SSIC 180，如圖5所示。在SSIC 180將接收而非發送資料的TDM時間間隔期間，使三態緩衝器108及114鎖存並反映藉由LSIC 182發送的正向脈衝流，作為透過模式開關MX1S及MX2S與三態緩衝器108及114之正回授的結果。在每個TDM位元週期結束時，就在藉由LSIC 182發送一新數值之前，採用以上說明的相同"先切斷後連接"方式暫時停用SSIC 180開關(例如放置在高阻阬狀態)達一較短時間週期。LSIC 182因此有機會將新資料數值施加於變壓器上而無來自SSIC驅動器的干擾。當重新致動SSIC 180開關時，SSIC 180鎖存並放大新數值。主從關係會有效地出現在發送電路與接收電路之間，其中從屬電路鎖存藉由主要電路發送的數值。
重要的是一旦SSIC 180中的三態緩衝器108及114鎖存一給定數值，一放大驅動電流會從供應電源Vsply流經電晶體M1S、M2S、M3S及M4S。此放大電流添加至變壓器主要繞組之電流，從而使相應較大的電流流經變壓器二次繞組並有效地建立傳送至LSIC 182中的整流器之互補脈衝流。更明確而言，出現在變壓器二次繞組中的額外電流表示源於系統側上的供應電源Vsply並傳送至線路側上的供應電容器CL 之電源及能量。因此，在受鎖存狀態中，功率 可實際上從STIB 136正向傳送至LSIC 182，儘管LSIC 182係在發送資料。結果，供應電容器CL 中的電壓之穩定性得到極大改良，因為當SSIC 180進行發送及當LSIC 182進行發送時將功率傳送至LSIC 182。
參考圖2中的時序圖且併合圖5，可進一步瞭解LSIC 182及SSIC 180之運轉。假定SSIC 180將發送資料至LSIC 182，則使信號SelF轉變為"高"信號(210)並使SelR信號轉變為"低"信號(222)。因此，將模式開關MX1S及MX2S設定成選擇並輸出TxF(+/-)信號。"高" TxF+信號(位元週期210中的212)將因此作為"高"信號傳遞至節點VinS+，而對應差動"低" TxF-信號將傳遞至節點VinS-。節點VinS+及VinS-中的信號係接著輸入至邏輯閘極ND1S、ND3S與NOR閘極NR2S及NR4S。
還將EnF信號輸入至邏輯閘極ND1S及ND3S中，而將其反向信號(在反相器IN1S及IN3S之後)輸入至邏輯閘極NR2S及NR4S中。因為EnF信號為高信號(在214處)並且VinS+信號(其對應於高TxF信號212)亦為高信號，所以邏輯閘極ND1S在其輸出中產生"低"信號，從而使p型電晶體M1S "閉合"並從而有效地連接變壓器T1之Vp+終端至供應電壓VddS。同時，因為EnF信號之反轉為信號"低"信號，並且VinS+信號為"高"信號，所以NOR閘極NR2S在其輸出中產生"低"信號，從而使n型電晶體M2S斷開並從而切斷變壓器T1之Vp+終端與接地之間的路徑。
相反地，作為VinS-中的"低"信號之結果，併合"高" EnF 信號及其"低"反向信號，邏輯閘極ND3S輸出一"高"信號至p型電晶體M3S並使其斷開，而邏輯閘極NR4S輸出一"低"信號至電晶體M4S並使其閉合。結果，將變壓器T1之終端Vp-有效地連接至接地。因此，可以看出在TxF中輸入的一"高"信號在變壓器二次繞組中引起一"高"信號：將終端Vp+有效地連接至供應電壓VddS，並將終端Vp-有效地連接至接地。應瞭解在此時間週期期間，終端Vp+處的電壓較佳等於或大於供應電壓VddS，並且終端Vp-處的電壓係較佳等於或小於接地處的電壓，因此電流趨向於在所要方向上流動。
在將"高"信號放置在變壓器之主要繞組Vp上之前不久，可藉由一"低" EnR信號(在圖2中的時間218處)停用接收鎖存、三態緩衝器及LSIC 182中相關聯的電晶體。結果，將電晶體M1L、M2L、M3L、M4L全部放置在非導電狀態中，因此沒有相反的電壓或電流將另外趨向於抵抗將"高" Vp信號施加於變壓器T1之主要與二次繞組上。因此，"低" EnR信號停用三態緩衝器並中斷鎖存的信號之加強。
因為在二次繞組中沒有電流將趨向於抵抗變壓器T1中的數值變化，所以能夠更輕易地將Vp+處的"高"信號傳送至Vs+處的"高"信號，並將Vp-處的"低"信號傳送至Vs-處的"低"信號。Vs+及Vs-處的"高"及"低"信號藉由反相器IN4L及IN2L分別加以反相以分別產生RxF-及RxF+處的"低"及"高"接收之信號。
較佳藉由使模式開關MX1L及MX2L選擇並輸出接收之信 號RxF-及RxF+而非反向發送信號TxR之222處的一"低" SelR信號，將LSIC 182放置在"接收"或"鎖存"模式中。因此，模式開關MX1L輸出一"低"信號至VinL+，而模式開關MX2L輸出一"高"信號至VinL-。
同時，將EnR信號返回至"高"狀態(圖2中的220處)，從而將NAND閘極與NOR閘極放置在運轉狀態中。因為在此情況下的邏輯閘極ND1L具有VinL+處作為其輸入的"高"信號與"高" EnR信號，所以該邏輯閘極輸出一"低"信號，從而閉合p型電晶體M1L。具有VinL+處作為輸入的"高"信號與反相器IN1L之輸出中的"低"輸入(即反相EnR信號)之邏輯閘極NR2L產生一"低"輸出信號，從而斷開n型電晶體M1L。電流相應地從Vs+流經M1L至VddL，從而對電容器CL 進行充電。以此方式，在從SSIC 180至LSIC 182的正向發送期間，將功率從SSIC 180傳送至LSIC 182電源供應(部分藉由CL 形成)。
相反地，具有VinL-處作為其輸入的一"低"信號與"高" EnR信號的邏輯閘極ND3L輸出一"高"信號至p型電晶體M3L，從而使該電晶體斷開。而且具有VinL-處作為其輸入的一"低"反相信號與"低" EnR信號的邏輯閘極NR4L輸出一"高"信號至n型電晶體M4L，從而使該電晶體閉合。電晶體M4L的閉合完成用於流經電源供應電容器CL 及負載電阻RL 以返回至變壓器T1中的Vs-之電流的電路路徑。
因此，"受鎖存"狀況出現在LSIC 182中，因為Vs+係電連接至VddL而Vs-係電連接至隔離式接地，且因為經由反 相器IN2L、IN4L，模式開關MX1L、MX2L，與三態緩衝器BUF1S及BUF2S的正回授在整個位元週期202中維持受鎖存狀況。
還可在LSIC中提供一互補整流器以在DAA初始通電時提供啟動功率。若供應電容器CL 得到完全耗盡，則將沒有足夠的電壓使控制邏輯供應差動整流緩衝器運轉所需的致動與選擇信號。因此，可提供一小型"開機"整流器(即二極體整流器或同步整流器)。當SSIC開始發送時，迫使互補整流器遵循SSIC 180信號，從而傳送對電容器CL 進行充電的少量功率。一旦線路側供應電壓VddL達到供LSIC邏輯運轉的一足夠高位準時，可建立橫跨阻障的TDM協定，包含時脈偵測、同步與初始化。LSIC 182接著可進入標準功率模式，其中阻障之兩側係完全接合在主/從組態中。
有利的是，存在於以上說明之差動整流緩衝器中的電晶體M1L、M2L、M3L及M4L內的寄生二極體可用作所要互補或開機整流器。更明確而言，電晶體M1L與M3L較佳為P通道MOSFET，每個電晶體均具有從其汲極(分別連接至變壓器終端Vs+及Vs-)至其源極(連接至正供應電壓VddL)的一寄生p-n二極體接面。同樣地，電晶體M2L與M4L較佳為N通道MOSFET，每個電晶體均具有從其源極(連接至接地)至其汲極(分別連接至變壓器終端Vs+及Vs-)的一寄生p-n二極體接面。該等寄生二極體形成一二極體橋，其可用以產生使LSIC 182通電所需的初始啟動電壓。
此外，電晶體M1L、M2L、M3L及M4L內的寄生二極體 還可用以提供對SSIC的ESD保護，如以上結合二極體146、148、150及152所說明。在此具體實施例中，電晶體M1L、M2L、M3L及M4L應該設計成經受預期的ESD脈衝電壓與電流。
數位通訊鏈路100還可實施於單端組態而非差動組態中。圖7描述一示範性單端具體實施例。此具體實施例係類似於圖5之雙端具體實施例，以下情況除外：變壓器主要及二次繞組之負終端Vp-及Vs-係連接至接地，並且主要終端Vp+及Vs+係分別直接連接至RxR+及RxF+。圖7中描述的單端具體實施例採用與圖5之雙端具體實施例相同的方式運轉。
圖8中的線圖說明使用數位通訊鏈路100的系統側電路與線路側電路之間的功率傳送之預期效力。更明確而言，y軸表示在以上說明的差動整流緩衝器具體實施例中橫跨電容器CL 產生的線路側供應電壓VddL。x軸表示正向發送比率，其範圍是在0與1.0之間(或0%至100%)。可以看出線路側供應電壓保持極為穩定(在2.75 V與2.79 V之間)而與正向發送比率無關。
數位通訊鏈路100因此具有超過傳統DAA的若干重要優點。首先，變壓器提供主要繞組與二次繞組之間的優良高電壓隔離。其次，藉由使用STIB 136及橫跨介面的差動發信，可在較大程度上改良共同模式雜訊拒斥。以上說明的鎖存技術進一步減少共同模式雜訊，因為將三態緩衝器放置在非致動狀態中僅達很小部分的標準位元週期，因此即 使橫跨阻障傳送共同模式雜訊，其仍只在開關得以斷開(即處於三態)時生長。第三，因為單變壓器係用作資料與功率信號所需的隔離阻障，所以當與使用多組件隔離阻障之先前技術系統比較時，可在很大程度上節省組件成本。
最後，STIB 136之使用允許將巨大數量的功率從SSIC傳送至LSIC，因此LSIC只需要自電話線的很少功率(若有)。例如在典型數據機中，線路側DAA及相關聯電路可能需要約25至約50毫瓦範圍內的功率。使用數位通訊鏈路100，此數量的功率(約25至約50毫瓦)可輕易地從系統側電路傳送至線路側電路，該數量的功率足以使線路側電路運轉而無需從電話線路抽取功率。一般而言，傳送的功率之數量主要受三態緩衝器中的互補電晶體之電流承載容量而非STIB 136之功率傳送容量的限制。因此，可以在線路側與系統側電路中提供較大的互補電晶體，以便可橫跨STIB 136傳送超過50毫瓦或甚至多達約100毫瓦或更大的功率。
應瞭解數位通訊鏈路100還可併合在一呼叫是在進行中(即在摘機狀況下)時從電話線路抽取功率的先前技術線路側電路來加以使用。若情況如此，則可從電話線路獲得線路側功率之一部分，而藉由系統側電路採用以上說明的方式供應其餘部分。在此變化中，線路側電路需要的功率之任何所要百分比(0%至100%)可從系統側電路供應。較佳而言，藉由系統側電路橫跨STIB 136供應在一呼叫期間線路側電路所需要的功率之至少一實質部分(例如約30%)。更佳而言，藉由系統側電路橫跨STIB 136供應的功率數量 為線路側電路所需要的功率之至少一多數、至少一絕大多數、或接近全部。
還應該瞭解雖然以上已結合STIB 136說明系統側電路介面電路、線路側介面電路、整流緩衝器與發送協定，但是其並非限於與變壓器式隔離阻障一起使用。相反地，其可與包含(例如)四埠介面(例如二線絞對線)或二電容器介面的任何發送媒介一起使用。
因此已說明在DAA中系統側電路與線路側電路之間的數位通信鏈路，該等電路皆能夠承載資料信號與功率信號。然而，應瞭解上述說明係僅經由範例，並且熟習技術人士將明白各種變化而不脫離如所附申請專利範圍中提出的本發明之範疇。
100‧‧‧數位通信鏈路
102‧‧‧接針
104‧‧‧接針
106‧‧‧反相器
108‧‧‧三態緩衝器
114‧‧‧三態緩衝器
126‧‧‧節點
132‧‧‧接針
133‧‧‧接收緩衝器
136‧‧‧單變壓器式隔離阻障
138‧‧‧節點
140‧‧‧節點
142‧‧‧節點
144‧‧‧整流器
146‧‧‧二極體
148‧‧‧二極體
150‧‧‧二極體
152‧‧‧二極體
154‧‧‧供應電容器
156‧‧‧三態緩衝器
162‧‧‧節點
166‧‧‧接針
168‧‧‧反相器
172‧‧‧三態緩衝器
174‧‧‧節點
176‧‧‧接收緩衝器
178‧‧‧接針
180‧‧‧系統側介面電路
182‧‧‧線路側介面電路
200‧‧‧訊框
201-207‧‧‧位元週期
218‧‧‧時間
301-318‧‧‧時槽
322‧‧‧基本訊框
326‧‧‧正向訊框序列
330‧‧‧整墊位元
504‧‧‧整流緩衝器
506‧‧‧第二整流緩衝器
508‧‧‧回授路徑
510‧‧‧回授路徑
512‧‧‧差動整流緩衝器
BUF1S‧‧‧三態緩衝器
BUF2S‧‧‧三態緩衝器
CL ‧‧‧供應電容器
D0‧‧‧接針
D1‧‧‧接針
EnF‧‧‧信號
EnR‧‧‧信號
IN1L‧‧‧反相器
IN2L‧‧‧相反器
IN3L‧‧‧反相器
IN4L‧‧‧相反器
k‧‧‧訊框
k+1‧‧‧訊框
M1L‧‧‧開關
M2L‧‧‧開關
M3L‧‧‧開關
M4L‧‧‧開關
M1S‧‧‧開關
M2S‧‧‧開關
M3S‧‧‧開關
M4S‧‧‧開關
MX1L‧‧‧模式開關
MX1S‧‧‧模式開關
MX2S‧‧‧模式開關
MX2L‧‧‧模式開關
ND1L‧‧‧NAND邏輯閘極
ND1S‧‧‧邏輯閘極
ND2L‧‧‧NOR邏輯閘極
ND3L‧‧‧NAND邏輯閘極
ND3S‧‧‧邏輯閘極
NR4L‧‧‧NOR邏輯閘極
NR2S‧‧‧NOR閘極
NR4S‧‧‧NOR閘極
RL ‧‧‧負載阻抗
RxF‧‧‧正向資料信號
RxF+‧‧‧信號
RxR‧‧‧反向資料信號
SD‧‧‧接針
SelF‧‧‧控制信號
SelR‧‧‧控制信號
T1‧‧‧變壓器
TxF‧‧‧信號
TxR‧‧‧信號
TxR+‧‧‧信號
VinS-‧‧‧節點
VinS+‧‧‧節點
Vp-‧‧‧負終端
Vp+‧‧‧正終端
Vs-‧‧‧負終端
Vs+‧‧‧正終端
WS‧‧‧開關
現在併合附圖詳細說明本發明之各具體實施例，在該等附圖中：圖1為描述一數位通信鏈路的一方塊圖；圖2為說明一數位通信鏈路之運轉的一時序圖；圖3為說明適用於一數位通信鏈路的一訊框之組成的一訊框圖；圖4為說明具有奇數數量的循環且適用於一數位通信鏈路的一訊框之組成的另一訊框圖；圖5為進一步說明圖1之該數位通信鏈路的一電路圖；圖6為說明圖1之該數位通信鏈路中的功率之傳送的一概念圖； 圖7為說明一數位通信鏈路之一單端具體實施例的一電路圖；以及圖8為說明一數位通信鏈路中的功率傳送與正向至反向發送比率之間的關係之一線圖。
100‧‧‧數位通信鏈路
102‧‧‧接針
104‧‧‧接針
108‧‧‧三態緩衝器
114‧‧‧三態緩衝器
126‧‧‧節點
132‧‧‧接針
133‧‧‧接收緩衝器
136‧‧‧單變壓器式隔離阻障
138‧‧‧節點
140‧‧‧節點
142‧‧‧節點
144‧‧‧整流器
146‧‧‧二極體
148‧‧‧二極體
150‧‧‧二極體
152‧‧‧二極體
154‧‧‧供應電容器
156‧‧‧三態緩衝器
162‧‧‧節點
166‧‧‧接針
168‧‧‧反相器
172‧‧‧三態緩衝器
174‧‧‧節點
176‧‧‧接收緩衝器
178‧‧‧接針
180‧‧‧系統側介面電路
182‧‧‧線路側介面電路
RxF‧‧‧正向資料信號
RxR‧‧‧反向資料信號
SelF‧‧‧控制信號
SelR‧‧‧控制信號
T1‧‧‧變壓器
TxF‧‧‧信號
TxR‧‧‧信號

Claims (14)

  1. 一種通信鏈路，其包括：一隔離阻障，其包含具有一系統側繞組及一線路側繞組的一變壓器；一系統側介面電路，其係連接至該變壓器之系統側繞組；以及一線路側介面電路，其係連接至該變壓器之線路側繞組，其中：(a)該系統側介面電路能夠橫跨該變壓器傳送一數位資料信號至該線路側介面電路，該數位資料信號具有能量以供應該線路側介面電路的電性負載之一實質部分；(b)該線路側介面電路能夠整流該數位資料信號以產生一線路側整流電壓信號；及(c)該系統側介面電路係經調適以在橫跨該變壓器傳輸該數位資料信號之前，使用一直流平衡碼來編碼該數位資料信號，俾使該變壓器之通量可平衡。
  2. 如請求項1之通信鏈路，其中該直流平衡碼係為曼徹斯特編碼(Manchester-encoding)。
  3. 如請求項1之通信鏈路，其中：該數位資料信號包含一第一資料訊框(例如FRM#k)及接續該第一資料訊框之一第二資料訊框(例如FRM#k+1)；該第一資料訊框包含一第一位元序列(例如440)，其在該第一資料訊框之一第一時間週期內並未直流平衡；及 該第二資料訊框包含一第二位元序列(例如450)，其在該第二資料訊框之一第二時間週期內並未直流平衡；該第一位元序列及該第二位元序列之結合為直流平衡，俾使該變壓器之通量可在該第一時間週期及該第二時間週期之組合期間內平衡。
  4. 如請求項1-3任一項之通信鏈路，其中：該系統側介面電路包括一系統側傳輸緩衝器(例如108)，其具有連接至該變壓器之系統側繞組的一輸出。
  5. 如請求項4之通信鏈路，其中該系統側傳輸緩衝器包含：一第一電晶體(例如M1S)，其連接於一第一供應電壓(例如Vdd)及該系統側傳輸緩衝器之該輸出之間；及一第二電晶體(例如M2S)，其連接於一第二供應電壓(例如ground)及該系統側傳輸緩衝器之該輸出之間。
  6. 如請求項5之通信鏈路，其中該系統側傳輸緩衝器另包含：一第一邏輯閘(例如ND1S)，其經連接以控制該第一電晶體；一第二邏輯閘(例如NR2S)，其經連接以控制該第二電晶體；及一反相器(例如IN1S)，其連接於該第一邏輯閘及該第二邏輯閘之間。
  7. 如請求項6之通信鏈路，其中該第一邏輯閘為一反及閘(NAND gate)且該第二邏輯閘為一非或閘(NOR gate)。
  8. 如請求項4之通信鏈路，其中： 該系統側介面電路進一步包含一系統側接收緩衝器(例如133)，其連接至該變壓器之系統側繞組；且該線路側介面電路包含(i)一線路側傳輸緩衝器(例如156)，其具有連接至該變壓器之線路側繞組之一輸出；及(ii)一線路側接收緩衝器(例如176)，其連接至該變壓器之線路側繞組。
  9. 如請求項8之通信鏈路，其中該線路側傳輸緩衝器包含：一第一電晶體(例如M1L)，其連接於一第一供應電壓(例如VddL)及該線路側傳輸緩衝器之該輸出之間；及一第二電晶體(例如M2L)，其連接於一第二供應電壓(例如ground)及該線路側傳輸緩衝器之該輸出之間。
  10. 如請求項8之通信鏈路，其中該線路側傳輸緩衝器經調適以同步地整流該數位資料信號以產生該線路側整流電壓信號。
  11. 如請求項9之通信鏈路，其中該線路側傳輸緩衝器進一步包含：一第一邏輯閘(例如ND1L)，其經連接以控制該第一電晶體；一第二邏輯閘(例如NR2L)，其經連接以控制該第二電晶體；及一反相器(例如IN1L)，其連接於該第一邏輯閘及該第二邏輯閘之間。
  12. 如請求項11之通信鏈路，其中該第一邏輯閘為一NAND閘且該第二邏輯閘為一NOR閘。
  13. 如請求項9之通信鏈路，其中該第一電晶體包含一第一寄生二極體，其連接至該第一供應電壓(例如Vdds)，且該第二電晶體包含一第二寄生二極體，其連接至該第二供應電壓(例如ground)，其中該第一寄生二極體及該第二寄生二極體形成一整流二極體橋以針對該線路側介面電路產生一啟動(start-up)電壓。
  14. 如請求項4之通信鏈路，其中：該線路側介面電路包含一線路側傳輸緩衝器(例如156)，其具有連接至該變壓器之線路側繞組之一輸出；及一線路側接收緩衝器(例如176)，其連接至該變壓器之線路側繞組；該系統側傳輸緩衝器包含：一第一電晶體(例如M1S)，其連接於一第一供應電壓(例如Vdd)及該系統側傳輸緩衝器之該輸出之間、一第二電晶體(例如M2S)，其連接於一第二供應電壓(例如系統側之ground)及該系統側傳輸緩衝器之該輸出之間、一第一NAND邏輯閘(例如ND1S)，其經連接以控制該第一電晶體、一第一NOR邏輯閘(例如NR2S)，其經連接以控制該第二電晶體；及一第一反相器(例如IN1S)，其連接於該第一NAND邏輯閘及該第一NOR邏輯閘之間；且該線路側傳輸緩衝器包含一第三電晶體(例如M1L)，其連接於一第三供應電壓(例如VddL)及該線路側傳輸緩衝器之該輸出之間、一第二電晶體(例如M2L)，其連接於一第四供應電壓(例如線路側ground)及該線路側傳 輸緩衝器之該輸出之間、一第二NAND邏輯閘(例如ND1L)，其經連接以控制該第三電晶體；一第二NOR邏輯閘(例如NR2L)，其經連接以控制該第四電晶體；及一第二反相器(例如IN1L)，其連接於該第二NAND邏輯閘及該第二NOR邏輯閘之間。
TW101105900A 2005-06-23 2006-06-23 通信鏈路 TWI410989B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/159,614 US7773733B2 (en) 2005-06-23 2005-06-23 Single-transformer digital isolation barrier

Publications (2)

Publication Number Publication Date
TW201230096A TW201230096A (en) 2012-07-16
TWI410989B true TWI410989B (zh) 2013-10-01

Family

ID=37589548

Family Applications (5)

Application Number Title Priority Date Filing Date
TW101105900A TWI410989B (zh) 2005-06-23 2006-06-23 通信鏈路
TW095122868A TWI368240B (en) 2005-06-23 2006-06-23 Communication link and method of transferring digital data and power from a system-side circuit to a line-side circuit
TW100109055A TWI368241B (en) 2005-06-23 2006-06-23 Signal-powered integrated circuit and method of powering an integrated circuit
TW101130902A TWI417911B (zh) 2005-06-23 2006-06-23 用於低漣波功率傳送之裝置及方法
TW102113513A TW201333995A (zh) 2005-06-23 2006-06-23 用於橫跨一發送媒介進行通訊之介面電路及方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW095122868A TWI368240B (en) 2005-06-23 2006-06-23 Communication link and method of transferring digital data and power from a system-side circuit to a line-side circuit
TW100109055A TWI368241B (en) 2005-06-23 2006-06-23 Signal-powered integrated circuit and method of powering an integrated circuit
TW101130902A TWI417911B (zh) 2005-06-23 2006-06-23 用於低漣波功率傳送之裝置及方法
TW102113513A TW201333995A (zh) 2005-06-23 2006-06-23 用於橫跨一發送媒介進行通訊之介面電路及方法

Country Status (7)

Country Link
US (2) US7773733B2 (zh)
JP (4) JP2008544698A (zh)
KR (4) KR101298519B1 (zh)
DE (2) DE112006004255B4 (zh)
GB (1) GB2442403B (zh)
TW (5) TWI410989B (zh)
WO (1) WO2007001931A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US9158106B2 (en) * 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US8159428B2 (en) 2005-02-23 2012-04-17 Pixtronix, Inc. Display methods and apparatus
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US7940921B2 (en) 2005-06-23 2011-05-10 Agere Systems Inc. Continuous power transfer scheme for two-wire serial link
US7561584B1 (en) * 2005-11-09 2009-07-14 Sun Microsystems, Inc. Implementation of a graph property in a switching fabric for fast networking
US8526096B2 (en) * 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US9176318B2 (en) * 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US7804859B2 (en) * 2008-06-30 2010-09-28 Silicon Laboratories, Inc. System and method of providing electrical isolation
US8095710B2 (en) * 2008-06-30 2012-01-10 Silicon Laboratories Inc. System and method of providing electrical isolation
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
BR112012019383A2 (pt) * 2010-02-02 2017-09-12 Pixtronix Inc Circuitos para controlar aparelho de exibição
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
US9543844B2 (en) 2014-04-01 2017-01-10 Infineon Technologies Austria Ag System and method for a switched-mode power supply
GB2526825B (en) * 2014-06-03 2019-01-09 Advanced Risc Mach Ltd An integrated circuit with interface circuitry, and an interface cell for such interface circuitry
US9912149B2 (en) 2014-08-06 2018-03-06 Sensomatic Electronics, LLC Lightning and surge protection for electronic circuits
DE112015004340T5 (de) 2014-09-24 2017-06-01 Analog Devices, Inc. Schaltungen und Systeme für gemultiplexte Kommunikation über einen Isolator
US11018660B2 (en) 2018-09-07 2021-05-25 Analog Devices Global Unlimited Company Multi-mode feedback control through digital isolator
US11443889B2 (en) 2019-06-24 2022-09-13 Texas Instruments Incorporated Data and power isolation barrier
US11533027B2 (en) 2019-10-18 2022-12-20 Analog Devices, Inc. Low power receiver circuit for isolated data communications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707481A (en) * 2005-06-23 2007-02-16 Agere Systems Inc Single-transformer digital isolation barrier

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934099A (en) * 1974-08-16 1976-01-20 Bell Telephone Laboratories, Incorporated Bias, feedback and network arrangements for hybrid circuits
US4377832A (en) * 1981-01-09 1983-03-22 Motorola, Inc. Voltage transient suppressor circuit
JPS5946147B2 (ja) * 1981-02-10 1984-11-10 横河電機株式会社 絶縁装置
JPS5947506B2 (ja) * 1981-02-10 1984-11-19 横河電機株式会社 絶縁装置
US4684823A (en) * 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
JPH02214244A (ja) * 1989-02-15 1990-08-27 Nohmi Bosai Ltd 送電兼送信装置
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JPH0447571A (ja) 1990-06-15 1992-02-17 Hitachi Ltd 磁気デイスク装置
US5198957A (en) * 1990-07-02 1993-03-30 Motorola, Inc. Transient protection circuit using common drain field effect transistors
JPH05103021A (ja) 1991-10-08 1993-04-23 Nec Corp 半導体集積回路
JPH0536997U (ja) 1991-10-18 1993-05-18 株式会社ケンウツド オーデイオ増幅器
WO1993018613A1 (en) * 1992-03-11 1993-09-16 Thomson Consumer Electronics, Inc. Auxiliary video data slicer
US5369666A (en) * 1992-06-09 1994-11-29 Rockwell International Corporation Modem with digital isolation
EP0596651A1 (en) * 1992-11-02 1994-05-11 National Semiconductor Corporation Network for data communication with isochronous capability
US5546383A (en) * 1993-09-30 1996-08-13 Cooley; David M. Modularly clustered radiotelephone system
US5574967A (en) 1994-01-11 1996-11-12 Ericsson Ge Mobile Communications, Inc. Waste energy control and management in power amplifiers
JP2658896B2 (ja) 1994-09-02 1997-09-30 日本電気株式会社 同期回路
US5539820A (en) * 1994-10-06 1996-07-23 Northern Telecom Limited Protection of active telephone line interface circuits
US5504811A (en) * 1994-12-29 1996-04-02 Wilcom, Inc. Enhanced line powered amplifier
CN1102312C (zh) 1995-07-13 2003-02-26 通用仪器公司 通过封包数据流传输数据的方法及装置
US5631797A (en) * 1995-07-24 1997-05-20 Lucent Technologies Inc. Overvoltage protector
WO1997022199A1 (en) * 1995-12-12 1997-06-19 Intel Corporation Method and apparatus for connecting a telephone to a voice capable modem
JPH1042002A (ja) 1996-07-23 1998-02-13 Brother Ind Ltd 情報中継装置
US5870046A (en) * 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6430229B1 (en) * 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6167134A (en) * 1997-04-22 2000-12-26 Silicon Laboratories, Inc. External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US6385235B1 (en) * 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
JP3400681B2 (ja) 1997-07-16 2003-04-28 株式会社日立製作所 データパケット再多重方法及び再多重装置
US6563856B1 (en) * 1998-07-08 2003-05-13 Wireless Facilities, Inc. Frame synchronization and detection technique for a digital receiver
US6072360A (en) * 1997-11-24 2000-06-06 Mccullough; Rob Analog sampling filters
US6731728B2 (en) * 1998-04-07 2004-05-04 Agere Systems Inc. Low noise line powered DAA with differential feedback
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6757381B1 (en) * 1998-08-13 2004-06-29 Eugene Robert Worley Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips
US6421735B1 (en) * 1998-10-30 2002-07-16 Advanced Micro Devices, Inc. Apparatus and method for automatically selecting a network port for a home network station
US6072677A (en) * 1998-11-03 2000-06-06 United Microelectronics Corp. Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier
US6359973B1 (en) 1998-11-16 2002-03-19 Conexant Systems, Inc. Data access arrangement utilizing a serialized digital data path across an isolation barrier
US6404780B1 (en) * 1998-12-23 2002-06-11 Agere Systems Guardian Corp. Synchronizing data transfer protocol across high voltage interface
US6519339B1 (en) * 1999-04-30 2003-02-11 Conexant Systems, Inc. Method of regulating power transfer across an isolation barrier
JP3827888B2 (ja) * 1999-06-07 2006-09-27 株式会社東芝 電流差動継電装置の伝送同期方式
US6674857B1 (en) * 1999-10-08 2004-01-06 Agere Systems Inc. Startup procedure for international line powered DAA
US6778665B1 (en) * 1999-10-08 2004-08-17 Agere Systems Inc. Distribution of current draw in a line powered DAA
US6731160B1 (en) * 1999-11-11 2004-05-04 Broadcom Corporation Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6570573B1 (en) * 2000-02-14 2003-05-27 Intel Corporation Method and apparatus for pre-fetching vertex buffers in a computer system
US20010031016A1 (en) * 2000-03-14 2001-10-18 Ernest Seagraves Enhanced bitloading for multicarrier communication channel
US6735657B1 (en) * 2000-06-30 2004-05-11 Cisco Technology, Inc. Method and apparatus for connecting two-wire serial interface and single-wire serial interface with high transmission speed
JP4064604B2 (ja) 2000-06-30 2008-03-19 株式会社東芝 画像処理方法及び装置
EP1336238A2 (en) * 2000-08-25 2003-08-20 SynQor, Inc. Interleaved power converters incorporating bang-bang control
US6876742B1 (en) * 2000-09-29 2005-04-05 Silicon Laboratories, Inc. High-voltage protection circuitry in a data access arrangement
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6658051B1 (en) * 2000-10-31 2003-12-02 Centillium Communications, Inc. Electrical isolation techniques for DSL modem
JP2002208973A (ja) 2001-01-05 2002-07-26 Ueda Japan Radio Co Ltd ディジタル変調装置
EP1358731A4 (en) * 2001-02-06 2005-08-24 2Wire Inc "REMOTE LOOP EXPANSION DEVICE WITH COMMUNICATION, CONTROL AND DIAGNOSIS"
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
US7295578B1 (en) * 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US20030093703A1 (en) * 2001-11-09 2003-05-15 Adc Dsl Systems, Inc. Multiple dataport clock synchronization
US6639779B2 (en) * 2001-12-19 2003-10-28 Oneac Corporation Frequency selective transient voltage protector
WO2003062843A1 (fr) * 2002-01-18 2003-07-31 Advantest Corporation Testeur
JP3845316B2 (ja) 2002-02-13 2006-11-15 日本電気株式会社 音声符号化装置及び音声復号装置
TWI342698B (en) * 2002-03-15 2011-05-21 Gennum Corp Digital communication system and method
JP3885684B2 (ja) 2002-08-01 2007-02-21 ヤマハ株式会社 オーディオデータのエンコード装置およびエンコード方法
JP3928519B2 (ja) 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP2004187117A (ja) 2002-12-05 2004-07-02 Japan Storage Battery Co Ltd シリアルデータ通信方法
EP1447739A1 (en) 2003-02-12 2004-08-18 Deutsche Thomson-Brandt Gmbh Method and apparatus for preprocessing input/output signals of/to different types of interfaces using a common format
EP1447961A1 (en) * 2003-02-12 2004-08-18 Integration Associates Inc. Hook switch circuit and power circuit for electronic telephone line interface
US7071838B2 (en) * 2003-05-02 2006-07-04 Potentia Semiconductor, Inc. Coupling signals via a coupling arrangement
US6911746B2 (en) * 2003-05-02 2005-06-28 Potentia Semiconductor, Inc. Signal and power transformer coupling arrangements
JP2007516651A (ja) * 2003-05-29 2007-06-21 ティーディーケイ・セミコンダクタ・コーポレーション トランスを介した全二重通信の方法および装置
US6954347B1 (en) * 2003-09-25 2005-10-11 Tii Network Technologies, Inc. Overvoltage and overcurrent protection system
JP4403010B2 (ja) * 2004-02-03 2010-01-20 株式会社エヌ・ティ・ティ・ドコモ 信号分離装置
US20060181833A1 (en) * 2005-02-17 2006-08-17 Brown Kenneth J Surge protection circuit
US7187527B2 (en) * 2004-09-02 2007-03-06 Macronix International Co., Ltd. Electrostatic discharge conduction device and mixed power integrated circuits using same
WO2006031810A2 (en) * 2004-09-10 2006-03-23 Color Kinetics Incorporated Power control methods and apparatus for variable loads
US7577222B2 (en) * 2005-05-17 2009-08-18 Intel Corporation Methods and apparatus with logic to determine a relative change relationship between modem and frame clocks
US7940921B2 (en) * 2005-06-23 2011-05-10 Agere Systems Inc. Continuous power transfer scheme for two-wire serial link
US8213489B2 (en) * 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
US7515391B2 (en) * 2005-10-19 2009-04-07 Littlefuse, Inc. Linear low capacitance overvoltage protection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707481A (en) * 2005-06-23 2007-02-16 Agere Systems Inc Single-transformer digital isolation barrier

Also Published As

Publication number Publication date
TWI368241B (en) 2012-07-11
US7773733B2 (en) 2010-08-10
KR101298519B1 (ko) 2013-08-26
KR20080031209A (ko) 2008-04-08
WO2007001931A2 (en) 2007-01-04
KR101092875B1 (ko) 2011-12-14
US8867182B2 (en) 2014-10-21
GB2442403A (en) 2008-04-02
KR20130010085A (ko) 2013-01-25
WO2007001931A3 (en) 2008-02-28
GB0801154D0 (en) 2008-02-27
TWI368240B (en) 2012-07-11
US20070003055A1 (en) 2007-01-04
JP2013021709A (ja) 2013-01-31
DE112006001684B4 (de) 2014-07-17
KR20120049411A (ko) 2012-05-16
JP2011188525A (ja) 2011-09-22
DE112006004255A5 (de) 2012-11-08
KR101174728B1 (ko) 2012-08-17
KR20110029185A (ko) 2011-03-22
DE112006001684T5 (de) 2008-04-30
TW200707481A (en) 2007-02-16
JP5094989B2 (ja) 2012-12-12
GB2442403B (en) 2010-04-07
TW201333995A (zh) 2013-08-16
JP5623612B2 (ja) 2014-11-12
US20100246695A1 (en) 2010-09-30
JP2008544698A (ja) 2008-12-04
TW201250735A (en) 2012-12-16
TW201230096A (en) 2012-07-16
TW201133521A (en) 2011-10-01
TWI417911B (zh) 2013-12-01
JP5432347B2 (ja) 2014-03-05
DE112006004255B4 (de) 2015-10-22
JP2014030244A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
TWI410989B (zh) 通信鏈路
JP5551725B2 (ja) ２ワイヤ・シリアル・リンクのための連続パワー転送方法
US7046755B2 (en) Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants
US20020063584A1 (en) Unpowered twisted pair loopback circuit for differential mode signaling
US6516024B1 (en) Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting
GB2467857A (en) A rectifier formed on an integrated circuit die which is capable of withstanding an ESD impulse
EP1301019B1 (en) Ring boost circuit for SLICs
EP1447961A1 (en) Hook switch circuit and power circuit for electronic telephone line interface

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees