TWI401660B - 液晶驅動裝置 - Google Patents

液晶驅動裝置 Download PDF

Info

Publication number
TWI401660B
TWI401660B TW097140591A TW97140591A TWI401660B TW I401660 B TWI401660 B TW I401660B TW 097140591 A TW097140591 A TW 097140591A TW 97140591 A TW97140591 A TW 97140591A TW I401660 B TWI401660 B TW I401660B
Authority
TW
Taiwan
Prior art keywords
pmosfet
nmosfet
potential
circuit
gate
Prior art date
Application number
TW097140591A
Other languages
English (en)
Other versions
TW200939199A (en
Inventor
Shuji Murai
Original Assignee
Sanyo Electric Co
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co
Publication of TW200939199A publication Critical patent/TW200939199A/zh
Application granted granted Critical
Publication of TWI401660B publication Critical patent/TWI401660B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Manipulation Of Pulses (AREA)

Description

液晶驅動裝置
本發明係有關液晶驅動裝置。
就對應於被配置成行列狀的複數個像素，具有例如TFT(Thin Film Transistor：薄膜電晶體)等切換(switching)元件而驅動液晶面板的液晶驅動裝置而言，廣為習知者係具有：掃描線驅動電路，經由並聯連接於同一列(row橫向編排)之複數個切換元件之閘極的掃描線，而就每一列供給用以切換控制切換元件的訊號；以及資料線驅動電路，經由並聯連接於同一行(column，縱向編排)之複數個切換元件之源極的資料線，而就每一行供給因應於像素灰階(gradation)的訊號。另外，就掃描線驅動電路而言，廣為習知者係於每條掃描線含有位準移位(level shift)電路，該位準移位電路係將從控制掃描線驅動電路的微電腦等所輸入的較低電壓之2值訊號(two-valued signal)放大為用以將切換元件進行切換控制的更高電壓之2值訊號。
於專利文獻1之第11圖中，例示有一作為用於掃描線驅動電路的位準移位電路之構成例，其係串聯連接有先將具有VD及VS(<VD)之電位的2值訊號放大為具有VH(>VD)及VS之電位的2值訊號的高(High)位準放大部，和接著將其放大為具有VH及VL(<VS)之電位的2值訊號的低(Low)位準放大部。另外，於該專利文獻1之第2圖至第4圖，係揭示有一構成例，其係並聯連接有將具有VD及VS之電位的2值訊號放大為具有VD及VL電位的2值訊號的第一位準移位器部，和接著將其放大為具有VH及VS電位的2值訊號的第二位準移位器。
如上所述，即使在難以將較低電壓之2值訊號直接放大為更高電壓之2值訊號時，也可藉由採用前述之串聯連接或並聯連接的構成，而可經由掃描線供給用以切換控制切換元件之2值訊號。
(專利文獻1)日本國特開2005-321457號公報
然而，前述之串聯連接和並聯連接的構成，與可將被輸入於位準移位電路的2值訊號直接放大至應輸出的2值訊號時之構成相比，有電路規模變大的問題存在。尤其，在欲將控制掃描線驅動電路等之微電腦予以低電壓驅動化時，從微電腦輸入至掃描線驅動電路的2值訊號之電壓位準、與掃描線驅動電路經由掃描線輸出的2值訊號之電壓位準間的差會變大，而使無法直接放大的情形變多。另外，於具有多數條掃描線輸出的掃描線驅動電路，每條掃描線所具有的位準移位電路之電路規模，會給掃描線驅動電路整體之電路規模帶來掃描線之條數份的影響。
因此，係期望即使在難以將較低電壓的2值訊號直接放大為較高電壓之2值訊號時，也能實現較小規模構成的位準移位電路。
解決前述課題的本發明主要為一種液晶驅動裝置，其係具有掃描線驅動電路，係對於設在對應於液晶面板之複數條掃描線及複數條資料線之交差的像素的切換元件，經由前述掃描線供給用以進行切換控制前述切換元件的訊號而與經由前述資料線供給因應於前述像素之灰階的訊號的資料線驅動電路一起使用；前述掃描線驅動電路係於前述每條掃描線具有：第1串聯電路，串聯連接的第1 PMOSFET與第1 NMOSFET之兩端係分別連接至第1及第2電位，且於前述第1 PMOSFET之閘極輸入具有前述第1電位以下且比前述第2電位高的2個位準的2值訊號；第2串聯電路，串聯連接的第2 NMOSFET及第2 PMOSFET之兩端係分別連接於比前述第1電位更高的第3電位及前述第2電位，前述第2 NMOSFET之閘極係連接於前述第1 PMOSFET及前述第1 NMOSFET之連接點；以及輸出緩衝電路，將前述第2 PMOSFET及前述第2 NMOSFET之連接點的電壓緩衝且輸出；於前述第1 NMOSFET之閘極施加有因應前述2值訊號之位準而使前述第2 NMOSFET導通(ON)或切斷(OFF)的第1偏壓電壓；於前述第2 PMOSFET之閘極施加有使其成為比前述第2 NMOSFET之導通電阻更高的導通電阻的第2偏壓電壓。
關於本發明之其他特徵，可由附圖及本說明書之記載而明瞭。
依據本發明，掃描線驅動電路可將於每條掃描線具有之將較低電壓之2值訊號放大至更高電壓之2值訊號的位準移位電路以較小規模的構成實現，從而可抑制包含掃描線驅動電路的液晶驅動裝置之電路規模。
由本說明書及附圖之記載，至少可以得知下列事項。
===液晶驅動裝置整體之概略構成及動作===
以下係參照第5圖，針對本發明所適用的液晶驅動裝置整體之概略構成進行說明。
用以驅動液晶面板1的液晶驅動裝置，例如係構成為含有：掃描線驅動電路2、資料線驅動電路3、微電腦4、以及電源電路5。
為驅動對象的液晶面板1係例如將像素配置為M列N行之矩陣狀，於各個像素係設有：用以施加控制液晶元件(未圖示)之透射率的電壓的電容器(C-mn)；以及汲極連接於電容器(C-mn)的切換元件(T-mn)。在此，設M及m為有1≦m≦M之關係的自然數，N及n為有1≦n≦N之關係的自然數，且以下以同樣之方式使用這些符號。
掃描線驅動電路2係具有對應於M條掃描線(G-1至G-M)的輸出，且各條掃描線(G-m)係連接於同一列之N個切換元件(T-m1至T-mN)的閘極。以下，係將經由掃描線(G-m)而供給訊號至切換元件(T-mn)之閘極的掃描線驅動電路2稱為閘極驅動器2。
資料線驅動電路3係具有對應於N條資料線(S-1至S-N)的輸出，且各條資料線(S-n)係連接於同一行之M個切換元件(T-1n至T-Mn)的源極。以下，係將經由資料線(S-n)而供給訊號至切換元件(T-mn)之源極的資料線驅動電路3稱為源極驅動器3。
微電腦4係依據從中央處理裝置(未圖示)等所輸入的訊號而控制閘極驅動器2、源極驅動器3、以及電源電路5。
電源電路5係依據從外部所供給的基準電壓，生成使用於閘極驅動器2及源極驅動器3的各種電壓、及與未連接於液晶面板1之電容器(C-mn)之切換元件(T-mn)的一側連接的對向電極電位(VCOM)。
其次，對於液晶驅動裝置整體之動作進行說明。
首先，閘極驅動器2係依據微電腦4之控制，選擇1條掃描線(G-m)，且供給僅使連接於該被選擇之掃描線(G-m)的N個切換元件(T-m1至T-mN)導通用的訊號，而使連接於非選擇之掃描線的切換元件全部切斷。其次，源極驅動器3係依據微電腦4之控制，供給與因閘極驅動器2而導通的N個切換器元件(T-m1至T-mN)對應的像素之灰階因應的訊號。
如上所述，以閘極驅動器2使N個切換元件(T-m1至T-mN)成為導通，於連接於各個切換元件(T-mn)的電容器(C-mn)之兩端，係施加有從源極驅動器3供給之因應於像素灰階的訊號之電位，以及於電源電路5所生成的對向電極電位(VCOM)間的電壓。之後，因應於該施加電壓，液晶元件(未圖示)之透射率會變化，而顯示一列份之像素。更且，於閘極驅動器2依序選擇M條掃描線(G-1至G-M)，藉由重複上述1列份之像素的顯示，即可顯示液晶面板1之M列N行的像素整體。
===閘極驅動器之概略構成及動作===
以下係參照第6圖，對閘極驅動器2之概略構成進行說明。
閘極驅動器2係例如構成為包含閘極驅動器控制電路21、位準移位電路(LS-1至LS-M)、以及輸出緩衝電路(BF-1至BF-M)。
以微電腦4所控制的閘極驅動器控制電路21之輸出係並聯連接至對應於M條掃描線(G-1至G-M)的位準移位電路(LS-1至LS-M)。各個位準移位電路(LS-m)之輸出係串聯連接至輸出緩衝電路(BF-m)，且輸出緩衝電路(BF-m)之輸出係作為閘極驅動器2之輸出而連接至掃描線(G-m)。
接著，對於閘極驅動器2之動作進行說明。
閘極驅動器控制電路21係藉由例如移位暫存器(shift register)等循序選擇電路，而循序選擇M條掃描線(G-1至G-M)，對於對應被選擇的掃描線(G-m)的位準移位電路(LS-m)，輸出表示其為選擇狀態之位準的2值訊號，且對於對應非選擇之掃描線的位準移位電路，則全部輸出表示其為非選擇狀態之位準的2值訊號。從閘極驅動器控制電路21所輸出的2值訊號，係並聯地輸入位準移位電路(LS-1至LS-M)，且於各個位準移位電路(LS-m)中放大為用以將切換元件(T-mn)切斷或導通的更高電壓之2值訊號。從位準移位電路(LS-m)所輸出的更高電壓之2值訊號係於輸出緩衝電路(BF-m)被緩衝，而經由掃描線(G-m)被輸入至切換元件(T-mn)之閘極。
如上所述，閘極驅動器2係供給導通用的2值訊號至依序選擇的掃描線(G-m)所連接的N個切換元件(T-m1至T-mN)之閘極，且供給切斷用的2值訊號至連接於非選擇之掃描線的切換元件之閘極。
===位準移位電路及輸出緩衝電路之構成及動作=== <第1實施形態>
以下，參照第1圖對於本發明之液晶驅動裝置之第1實施形態的位準移位電路及輸出緩衝電路之構成進行說明。又，第1圖雖僅顯示對應於1條掃描線(G-m)的位準移位電路(LS-m)及輸出緩衝電路(BF-m)之構成，但M條掃描線(G-1至G-M)也是形成為同樣的構成。
於本實施形態，位準移位電路(LS-m)係構成為包含：PMOSFET(P-channel Metal-Oxide Semiconductor Field-Effect Transistor：P通道金屬氧化物半導體場效電晶體)(P1、P2)及NMOSFET(N-channel Metal-Oxide Semiconductor Field-Effect Transistor：N通道金屬氧化物半導體場效電晶體)(N1、N2)。另外，於本實施形態，輸出緩衝電路(BF-m)係構成為含有PMOSFET(P3)及NMOSFET(N3)，而成為CMOS(Complementary MOS：互補式金屬氧化物半導體)反向器(inverter)電路。又，於本實施形態中，例如係將輸入至PMOSFET(P1)之閘極的2值訊號之電位作為VD及VS，將連接至PMOSFET(P1)之源極的電位作為VH1，將連接至PMOSFET(P2、P3)之源極的電位作為VH3，將連接至NMOSFET(N1、N2、N3)之源極的電位作為VL2，且有VL2＜VS＜VD≦VH1＜VH3的關係。
PMOSFET(P1)及NMOSFET(N1)係串聯連接，其兩端分別連接至電位VH1及VL2。於PMOSFET(P1)之閘極輸入有具有VD及VS電位的2值訊號，於NMOSFET(N1)之閘極則藉由連接至電位VB1而被施加VB1-VL2的偏壓電壓(BIAS1)。
PMOSFET(P2)及NMOSFET(N2)係串聯連接，其兩端分別連接至電位VH3及VL2。於PMOSFET(P2)之閘極係藉由連接至電位VB2而被施加VB2-VH3的偏壓電壓(BIAS2)，NMOSFET(N2)之閘極則連接於PMOSFET(P1)及NMOSFET(N1)的連接點。另外，PMOSFET(P2)及NMOSFET(N2)的連接點則連接至輸出緩衝電路(BF-m)而作為位準移位電路(LS-m)之輸出。
為CMOS反向器電路的輸出緩衝電路(BF-m)係以電位VH3及VL2間的電壓為電源，位準移位電路(LS-m)之輸出係連接至PMOSFET(P3)及NMOSFET(N3)之閘極。另外，PMOSFET(P3)及NMOSFET(N3)之連接點係連接於掃描線(G-m)而作為輸出緩衝電路(BF-m)之輸出。
施加於NMOSFET(N1)之閘極的偏壓電壓(BIAS1)，係用以使當輸入PMOSFET(P1)之閘極的2值訊號之電位為高位準的VD時使NMOSFET(N2)成為切斷，為低位準的VS時使NMOSFET(N2)成為導通的電壓。
施加於PMOSFET(P2)之閘極的偏壓電壓(BIAS2)，係用以使PMOSFET(P2)導通電阻變得比NMOSFET(N2)之導通電阻更高的電壓。
其次，參照第2圖，說明本實施形態之位準移位電路及輸出緩衝電路之動作。
首先，如第2圖(A)所示，說明當輸入PMOSFET(P1)之閘極的2值訊號電位為高位準的VD時的情形。
NMOSFET(N1)係藉由偏壓電壓(BIAS1)而導通，PMOSFET(P1)係藉由VD-VH1之閘極/源極間電壓而切斷或導通。當PMOSFET(P1)切斷時，由於連接於PMOSFET(P1)及NMOSFET(N1)之連接點的NMOSFET(N2)之閘極電位會成為與源極電位VL2相等，故NMOSFET(N2)會切斷。另外，即使在PMOSFET(P1)為導通時，因PMOSFET(P1)之導通電阻比NMOSFET(N1)之導通電阻高出許多，故以使NMOSFET(N2)成為切斷的程度使閘極電位接近源極電位VL2的方式設定偏壓電壓(BIAS1)。
PMOSFET(P2)係藉由偏壓電壓(BIAS2)而成為導通。如上所述，由於NMOSFET(N2)成為切斷，故位準移位電路(LS-m)之輸出電位係與PMOSFET(P2)之源極電位VH3相等。
從位準移位電路(LS-m)至輸出緩衝電路(BF-m)的輸入電路VH3係等於CMOS反向器電路之PMOSFET(P3)側的電源電位VH3，因此輸出緩衝電路(BF-m)之輸出電位係等於NMOSFET(N3)之電源電位VL2。
其次，如第2圖(B)所示，說明當輸入PMOSFET(P1)之閘極的2值訊號電位為低位準的VS時的情形。
NMOSFET(N1)係藉由偏壓電壓(BIAS1)而導通，PMOSFET(P1)係藉由VS-VH1之閘極/源極間電壓而導通。雖PMOSFET(P1)之導通電阻比NMOSFET(N1)之導通電阻低或高皆可，但仍以成為至少使NMOSFET(N2)成為導通的閘極/源極電壓的方式設定偏壓電壓(BIAS1)。
PMOSFET(P2)係藉由偏壓電壓(BIAS2)而導通。由於偏壓電壓(BIAS2)係以使PMOSFET(P2)之導通電阻比NMOSFET(N2)之導通電阻變得更高的方式進行設定，故位準移位電路(LS-m)之輸出電位係至少比PMOSFET(P2)之源極電位VH3更接近NMOSFET(N2)之源極電位VL2。
從位準移位電路(LS-m)朝輸出緩衝電路(BF-m)的輸入電位，由於係比CMOS反向器電路之PMOSFET(P3)側之電源電位VH3更接近NMOSFET(N3)側之電源電位VL2，故輸出緩衝電路(BF-m)之輸出電位會變得接近PMOSFET(P3)側之電源電位VH3。
又，於輸出緩衝電路(BF-m)中，雖可藉由將以電位VH3及VL2間的電壓作為電源的複數段CMOS反向器電路串聯連接，使輸出電位等於電源電位VH3或VL2，但更期望的是以使PMOSFET(P2)之導通電阻比NMOSFET(N2)之導通電阻高出許多，且CMOS反向器電路之NMOSFET(N3)成為切斷的程度而使閘極電位接近源極電位VL2的方式設定偏壓電壓(BIAS2)。此時，如第2圖(B)所示，藉由1段CMOS反向器電路即可使輸出緩衝電路(BF-m)之輸出電位與PMOSFET(P3)側之電源電位VH3相等。
如上所述，位準移位電路(LS-m)及輸出緩衝電路(BF-m)係將從閘極驅動器控制電路21輸入之具有VD及VS電位的2值訊號放大為用以將切換元件(T-mn)導通或切斷的VL2及VH3之電位的更高電壓之2值訊號且予以輸出。
(第2實施形態)
以下，參照第3圖對於本發明之液晶驅動裝置的第2實施形態之位準移位電路以及輸出緩衝電路之構成進行說明。又，第3圖雖僅顯示對應於1條掃描線(G-m)的位準移位電路(LS-m)及輸出緩衝電路(BF-m)的構成，但對於M條掃描線(G-1至G-M)也是同樣的構成。
與第1實施形態相同，位準移位電路(LS-m)係構成為包含有PMOSFET(P1、P2)及NMOSFET(N1、N2)，輸出緩衝電路(BF-m)係構成為包含有PMOSFET(P3)及NMOSFET(N3)，而成為CMOS反向器電路。又，於本實施形態中，例如係將輸入至NMOSFET(N1)之閘極的2值訊號之電位作為VD及VS，將連接至NMOSFET(N1)之源極的電位作為VL1，將連接至NMOSFET(N2、N3)之源極的電位作為VL3，將連接至PMOSFET(P1、P2、P3)之源極的電位作為VH2，且有VL3＜VL1≦VS＜VD＜VH2的關係。
NMOSFET(N1)及PMOSFET(P1)係串聯連接，其兩端分別連接至電位VL1及VH2。於NMOSFET(N1)之閘極輸入有具有VD及VS電位的2值訊號，於PMOSFET(P1)之閘極則藉由連接至電位VB1而被施加VB1-VH2的偏壓電壓(BIAS1)。
NMOSFET(N2)及PMOSFET(P2)係串聯連接，其兩端分別連接至電位VL3及VH2。於NMOSFET(N2)之閘極係藉由連接至電位VB2而被施加VB2-VL3的偏壓電壓(BIAS2)，PMOSFET(P2)之閘極則連接於NMOSFET(N1)及PMOSFET(P1)的連接點。另外，NMOSFET(N2)及PMOSFET(P2)的連接點則連接至輸出緩衝電路(BF-m)而作為位準移位電路(LS-m)之輸出。
為CMOS反向器電路的輸出緩衝電路(BF-m)係以電位VH2及VL3間的電壓為電源，位準移位電路(LS-m)之輸出係連接至PMOSFET(P3)及NMOSFET(N3)之閘極。另外，PMOSFET(P3)及NMOSFET(N3)之連接點係連接於掃描線(G-m)而作為輸出緩衝電路(BF-m)之輸出。
施加於PMOSFET(P1)之閘極的偏壓電壓(BIAS1)係在當輸入至NMOSFET(N1)之閘極的2值訊號之電位為低位準的VS時使PMOSFET(P2)切斷，為高位準的VD時使PMOSFET(P2)導通。
施加於NMOSFET(N2)之閘極的偏壓電壓(BIAS2)係使NMOSFET(N2)之導通電阻變成比PMOSFET(P2)之導通電阻更高的電壓。
其次，參照第4圖，說明本實施形態之位準移位電路及輸出緩衝電路之動作。
首先，如第4圖(A)所示，說明當輸入NMOSFET(N1)之閘極的2值訊號電位為低位準的VS時的情形。
PMOSFET(P1)係藉由偏壓電壓(BIAS1)而導通，NMOSFET(N1)係藉由VS-VL1之閘極/源極間電壓而切斷或導通。當NMOSFET(N1)切斷時，由於連接於NMOSFET(N1)及PMOSFET(P1)之連接點的PMOSFET(P2)之閘極電位會成為與源極電位VH2相等，故PMOSFET(P2)會切斷。另外，即使在NMOSFET(N1)為導通時，因NMOSFET(N1)之導通電阻比PMOSFET(P1)之導通電阻高出許多，故以使PMOSFET(P2)成為切斷的程度使閘極電位接近源極電位VH2的方式設定偏壓電壓(BIAS1)。
NMOSFET(N2)係藉由偏壓電壓(BIAS2)而成為導通。如上所述，由於PMOSFET(P2)成為切斷，故位準移位電路(LS-m)之輸出電位係與NMOSFET(N2)之源極電位VL3相等。
從位準移位電路(LS-m)至輸出緩衝電路(BF-m)的輸入電位VL3係等於CMOS反向器電路之NMOSFET(N3)側的電源電位VL3，因此輸出緩衝電路(BF-m)之輸出電位係等於PMOSFET(P3)之電源電位VH2。
其次，如第4圖(B)所示，說明當輸入NMOSFET(N1)之閘極的2值訊號電位為高位準的VD時的情形。
PMOSFET(P1)係藉由偏壓電壓(BIAS1)而導通，NMOSFET(N1)係藉由VD-VL1之閘極/源極間電壓而導通。雖NMOSFET(N1)之導通電阻比PMOSFET(P1)之導通電阻低或高皆可，但仍以成為至少使PMOSFET(P2)成為導通的閘極/源極電壓的方式設定偏壓電壓(BIAS1)。
NMOSFET(N2)係藉由偏壓電壓(BIAS2)而導通。由於偏壓電壓(BIAS2)係以使NMOSFET(N2)之導通電阻比PMOSFET(P2)之導通電阻變得更高的方式進行設定，故位準移位電路(LS-m)之輸出電位係至少比NMOSFET(N2)之源極電位VL3更接近PMOSFET(P2)之源極電位VH2。
從位準移位電路(LS-m)朝輸出緩衝電路(BF-m)的輸入電位，由於係比CMOS反向器電路之NMOSFET(N3)側之電源電位VL3更接近PMOSFET(P3)側之電源電位VH2，故輸出緩衝電路(BF-m)之輸出電位會變得接近NMOSFET(N3)側之電源電位VL3。
又，於輸出緩衝電路(BF-m)中，雖可藉由將以電位VH2及VL3間之電壓作為電源的複數段CMOS反向器電路串聯連接，使輸出電位等於電源電位VH2或VL3，但更期望的是以使NMOSFET(N2)之導通電阻比PMOSFET(P2)之導通電阻高出許多，且CMOS反向器電路之PMOSFET(P3)成為切斷的程度而使閘極電位接近源極電位VH2的方式設定偏壓電壓(BIAS2)。此時，如第4圖(B)所示，藉由1段CMOS反向器電路即可使輸出緩衝電路(BF-m)之輸出電位與NMOSFET(N3)側之電源電位VL3相等。
如上所述，位準移位電路(LS-m)及輸出緩衝電路(BF-m)係將從閘極驅動器控制電路21輸入之具有VD及VS電位的2值訊號放大為用以將切換元件(T-mn)導通或切斷的VL3及VH2之電位的更高電壓之2值訊號且予以輸出。
如前所述，於第1圖所示的液晶驅動裝置之閘極驅動器2，係於每條掃描線(G-m)具有的位準移位電路(LS-m)中，將於閘極輸入有VD及VS電位的2值訊號的PMOSFET(P1)、和於閘極輸入有偏壓電壓(BIAS1)的NMOSFET(N1)之串聯連接的兩端分別連接於電位VH1及VL2，且將於閘極輸入有偏壓電壓(BIAS2)的PMOSFET(P2)、和閘極與PMOSFET(P1)及NMOSFET(N1)之連接點連接的NMOSFET(N2)之串聯連接的兩端分別連接於電位VH3及VL2，藉由使偏壓電壓(BIAS1)為當2值訊號之電位為VD或VS時分別使NMOSFET(N2)切斷或導通的電壓；使偏壓電壓(BIAS2)為使PMOSFET(P2)之導通電阻比NMOSFET(N2)之導通電阻更高的電壓，而可以比較小規模的構成實現位準移位電路(LS-m)，且可抑制包含閘極驅動器2的液晶驅動裝置之電路規模。
另外，如第3圖所示，藉由與第1圖成極性反轉的構成位準移位電路(LS-m)，也可同樣地抑制包含閘極驅動器2的液晶驅動裝置之電路規模。
另外，如第1圖及第3圖所示，藉由將輸入有位準移位電路(LS-m)之輸出的輸出緩衝電路(BF-m)作為以位準移位電路(LS-m)之PMOSFET(P1)及NMOSFET(N1)之各個源極電位間之電壓作為電源的CMOS反向器電路，即可以比較小規模的構成實現，且抑制包含閘極驅動器2的液晶驅動裝置之電路規模。
又，前述第1實施形態及第2實施形態為用以使本發明更易於理解者，而非用於限定解釋本發明者。本發明在不逸脫其意旨的前提下可進行種種變更、改良，由此而得的等價物亦包含於本發明中。
於前述實施形態中，用以驅動液晶面板1的液晶驅動裝置係構成為包含閘極驅動器2、源極驅動器3、微電腦4、以及電源電路5，但並不被此所限定。本發明之液晶驅動裝置除了閘極驅動器2為必須之構成而包含以外，源極驅動器3、微電腦4、以及電源電路5可任意選擇為液晶驅動裝置之構成或外部裝置。
於前述實施形態中，閘極驅動器2雖構成為含有閘極驅動器控制電路21、位準移位電路(LS-m)、以及輸出緩衝電路(BF-m)，但並不被此所限定。本發明之液晶驅動裝置的閘極驅動器之位準移位電路(LS-m)以及輸出緩衝電路(BF-m)雖為必須包含的構成，但閘極驅動器控制電路21為閘極驅動器2之構成或微電腦4之構成係可任意決定。
1．．．液晶面板
2．．．閘極驅動器(掃描線驅動電路)
3．．．源極驅動器(資料線驅動電路)
4．．．微電腦
5．．．電源電路
21．．．閘極驅動器控制電路
BF-m(1≦m≦M)．．．輸出緩衝電路
BIAS1、BIAS2．．．偏壓電壓
C-mn(1≦m≦M、1≦n≦N)．．．電容器
G-m(1≦m≦M)．．．掃描線
LS-m(1≦m≦M)．．．位準移位電路
N1、N2、N3．．．NMOSFET
P1、P2、P3．．．PMOSFET
S-n(1≦n≦N)．．．資料線
T-mn(1≦m≦M、1≦n≦N)．．．切換元件
VCOM．．．對向電極電位
VB1、VB2、VH1、VH2、VH3、VL2．．．電位
第1圖為顯示本發明之液晶驅動裝置的第1實施形態之位準移位電路及輸出緩衝電路之構成的電路區塊圖。
第2圖(A)及(B)為說明本發明之液晶驅動裝置的第1實施形態之位準移位電路及輸出緩衝電路之動作的圖。
第3圖為說明本發明之液晶驅動裝置的第2實施形態之位準移位電路及輸出緩衝電路之構成的電路區塊圖。
第4圖(A)及(B)為說明本發明之液晶驅動裝置的第2實施形態之位準移位電路及輸出緩衝電路之動作的圖。
第5圖為顯示有應用了本發明的液晶驅動裝置整體之概略構成的區塊圖。
第6圖為顯示有閘極驅動器2之概略構成的區塊圖。
BF-m(1≦m≦M)．．．輸出緩衝電路
BIAS1、BIAS2．．．偏壓電壓
LS-m(1≦m≦M)．．．位準移位電路
N1、N2、N3．．．NMOSFET
P1、P2、P3．．．PMOSFET
VB1、VB2、VH1、VH3、VL2．．．電位

Claims (3)

  1. 一種液晶驅動裝置，其係具有掃描線驅動電路，係對於設在對應於液晶面板之複數條掃描線及複數條資料線之交差的像素的切換元件，經由前述掃描線供給用以進行切換控制前述切換元件的訊號而與經由前述資料線供給因應於前述像素之灰階的訊號的資料線驅動電路一起使用；前述掃描線驅動電路係於前述每條掃描線具有：第1串聯電路，串聯連接的第1 PMOSFET與第1 NMOSFET之兩端係分別連接至第1及第2電位，且於前述第1 PMOSFET之閘極輸入具有前述第1電位以下且比前述第2電位高的2個位準的2值訊號；第2串聯電路，串聯連接的第2 PMOSFET及第2 NMOSFET之兩端係分別連接於比前述第1電位更高的第3電位及前述第2電位，前述第2 NMOSFET之閘極係連接於前述第1 PMOSFET及前述第1 NMOSFET之連接點；以及輸出緩衝電路，將前述第2 PMOSFET及前述第2 NMOSFET之連接點的電壓緩衝且輸出；於前述第1 NMOSFET之閘極施加有因應前述2值訊號之位準而使前述第2 NMOSFET導通或切斷的第1偏壓電壓，於前述第2 PMOSFET之閘極施加有使其成為比前述第2 NMOSFET之導通電阻更高的導通電阻的第2偏壓電壓。
  2. 一種液晶驅動裝置，其係具有掃描線驅動電路，係對於設在對應於液晶面板之複數條掃描線及複數條資料線之交差的像素的切換元件，經由前述掃描線供給用以進行切換控制前述切換元件的訊號而與經由前述資料線供給因應於前述像素之灰階的訊號的資料線驅動電路一起使用；前述掃描線驅動電路係於前述每條掃描線具有：第1串聯電路，串聯連接的第1 NMOSFET與第1 PMOSFET之兩端係分別連接至第1及第2電位，且於前述第1 PMOSFET之閘極輸入具有前述第1電位以上且比前述第2電位低的2個位準的2值訊號；第2串聯電路，串聯連接的第2 NMOSFET及第2 PMOSFET之兩端係分別連接於比前述第1電位更低的第3電位及前述第2電位，前述第2 PMOSFET之閘極係連接於前述第1NMOSFET及前述第1 PMOSFET之連接點；以及輸出緩衝電路，將前述第2 NMOSFET及前述第2 PMOSFET之連接點的電壓緩衝且輸出；於前述第1 PMOSFET之閘極施加有因應前述2值訊號之位準而使前述第2 PMOSFET導通或切斷的第1偏壓電壓，於前述第2 NMOSFET之閘極施加有使其成為比前述第2 PMOSFET之導通電阻更高的導通電阻的第2偏壓電壓。
  3. 如申請專利範圍第1項或第2項之液晶驅動裝置，其中，前述輸出緩衝電路至少含有以前述第2電位及前述第3電位間之電壓為電源，且輸入有前述第2 PMOSFET及前述第2 NMOSFET之連接點的電壓的CMOS反向器電路。
TW097140591A 2008-03-13 2008-10-23 液晶驅動裝置 TWI401660B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008064676A JP5143599B2 (ja) 2008-03-13 2008-03-13 液晶駆動装置

Publications (2)

Publication Number Publication Date
TW200939199A TW200939199A (en) 2009-09-16
TWI401660B true TWI401660B (zh) 2013-07-11

Family

ID=41062481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140591A TWI401660B (zh) 2008-03-13 2008-10-23 液晶驅動裝置

Country Status (4)

Country Link
US (1) US8237649B2 (zh)
JP (1) JP5143599B2 (zh)
CN (1) CN101533624B (zh)
TW (1) TWI401660B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424789B (zh) * 2010-11-11 2014-01-21 Au Optronics Corp 液晶面板上的閘驅動電路
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
CN104361856B (zh) * 2014-10-27 2017-04-12 京东方科技集团股份有限公司 有源矩阵有机发光二极管像素电路的驱动电路及驱动方法
CN114220405B (zh) * 2021-12-15 2023-01-20 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392627B1 (en) * 1998-02-25 2002-05-21 Sony Corporation Liquid crystal display device and driver circuit thereof
US20040100318A1 (en) * 2002-11-27 2004-05-27 Lim Kyoung Moon Level shifter and latch with the same built in
US20070120868A1 (en) * 2005-11-28 2007-05-31 Jong-Hak Baek Method and apparatus for displaying an image
US20080036512A1 (en) * 2006-08-08 2008-02-14 Keiichi Yamamoto Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988954A (en) * 1989-04-28 1991-01-29 Crystal Semiconductor Corporation Low power output stage circuitry in an amplifier
JP3159843B2 (ja) * 1993-09-03 2001-04-23 株式会社 沖マイクロデザイン 液晶駆動電圧発生回路
JPH08330939A (ja) * 1995-06-05 1996-12-13 Toshiba Microelectron Corp レベルシフタ回路
JP2001265297A (ja) * 2000-01-11 2001-09-28 Toshiba Corp 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
KR101217177B1 (ko) * 2006-06-21 2012-12-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
JP2008122567A (ja) * 2006-11-10 2008-05-29 Nec Electronics Corp データドライバ及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392627B1 (en) * 1998-02-25 2002-05-21 Sony Corporation Liquid crystal display device and driver circuit thereof
US20040100318A1 (en) * 2002-11-27 2004-05-27 Lim Kyoung Moon Level shifter and latch with the same built in
US20070120868A1 (en) * 2005-11-28 2007-05-31 Jong-Hak Baek Method and apparatus for displaying an image
US20080036512A1 (en) * 2006-08-08 2008-02-14 Keiichi Yamamoto Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit

Also Published As

Publication number Publication date
CN101533624B (zh) 2011-07-20
CN101533624A (zh) 2009-09-16
JP2009222802A (ja) 2009-10-01
US8237649B2 (en) 2012-08-07
JP5143599B2 (ja) 2013-02-13
TW200939199A (en) 2009-09-16
US20090231258A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
US8054934B2 (en) Shift register with no overlap effective output signal and liquid crystal display using the same
US7443239B2 (en) Differential amplifier, data driver and display device
US8405596B2 (en) Display device having dual scanning signal line driver circuits
US7495512B2 (en) Differential amplifier, data driver and display device
US8116424B2 (en) Shift register and liquid crystal display using same
US20090058790A1 (en) Shift register and liquid crystal display using same
US20100328289A1 (en) Signal-line driving circuit, display apparatus and electronic apparatus
US20060012557A1 (en) Data processing circuit, display apparatus, and portable terminal
KR102575248B1 (ko) 반전력 버퍼 증폭기, 데이터 드라이버, 및 디스플레이 장치
US8384643B2 (en) Drive circuit and display device
US7986761B2 (en) Shift register and liquid crystal display device using same
US7760845B2 (en) Shift register for a liquid crystal display
US8884865B2 (en) Scanning line driving circuit, display device, and scanning line driving method
JP2019003088A (ja) 出力回路及び表示ドライバ
TWI401660B (zh) 液晶驅動裝置
US20100033417A1 (en) Gate line drive circuit
JP4832100B2 (ja) 表示装置
JP4671187B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
US20090009538A1 (en) Display driver circuit of display device
JP4757915B2 (ja) 表示装置
WO2013161184A1 (ja) レベル変換回路、及びそれを用いた液晶表示装置
JP2009258237A (ja) 液晶駆動装置
JP6205112B2 (ja) ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器
US20090220041A1 (en) Shift register circuit and display device
JP6966887B2 (ja) 出力回路及び表示ドライバ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees