CN101533624B - 液晶驱动装置 - Google Patents

液晶驱动装置 Download PDF

Info

Publication number
CN101533624B
CN101533624B CN2009101185803A CN200910118580A CN101533624B CN 101533624 B CN101533624 B CN 101533624B CN 2009101185803 A CN2009101185803 A CN 2009101185803A CN 200910118580 A CN200910118580 A CN 200910118580A CN 101533624 B CN101533624 B CN 101533624B
Authority
CN
China
Prior art keywords
aforementioned
current potential
nmosfet
circuit
pmosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101185803A
Other languages
English (en)
Other versions
CN101533624A (zh
Inventor
村井周治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101533624A publication Critical patent/CN101533624A/zh
Application granted granted Critical
Publication of CN101533624B publication Critical patent/CN101533624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的目的为抑制含有扫描线驱动电路的液晶驱动装置的电路规模，其扫描线驱动电路，于每条扫描线具有：第1串联电路，串联连接的PMOSFET(P1)与NMOSFET(N1)的两端分别连接至电位VH1及VL2，且于P1的栅极输入具有电位VH1以下且比电位VL2高的2个位准的2值信号；第2串联电路，串联连接的PMOSFET(P2)及NMOSFET(N2)的两端分别连接于电位VH3(＞VH1)及VL2，N2的栅极连接于P1及N1的连接点；输出缓冲电路，将P2及N2的连接点的电压缓冲且输出；其中，于N1的栅极施加有因应前述2值信号的位准而使N2导通或切断的第1偏压电压；于P2的栅极施加有使其成为比N2的导通电阻更高的导通电阻的第2偏压电压。

Description

液晶驱动装置
技术领域
本发明涉及液晶驱动装置。
背景技术
对应于被配置成行列状的多个像素，具有例如TFT(Thin FilmTransistor：薄膜晶体管)等切换(switching)元件而驱动液晶面板的液晶驱动装置而言，现有技术具有：扫描线驱动电路，经由并联连接于同一列(row横向编排)的多个切换元件的栅极的扫描线，而就每一列供给用以切换控制切换元件的信号；以及数据线驱动电路，经由并联连接于同一行(column，纵向编排)的多个切换元件的源极的数据线，而就每一行供给因应于像素灰阶(gradation)的信号。另外，就扫描线驱动电路而言，现有技术于每条扫描线含有位准移位(level shift)电路，该位准移位电路是将从控制扫描线驱动电路的微电脑等所输入的较低电压的2值信号(two-valued signal)放大为用以将切换元件进行切换控制的更高电压的2值信号。
专利文献1为日本国特开2005-321457号公报，于专利文献1的图11中，例示有一作为用于扫描线驱动电路的位准移位电路的构成例，其串联连接有先将具有VD及VS(＜VD)电位的2值信号放大为具有VH(＞VD)及VS电位的2值信号的高(High)位准放大部，和接着将其放大为具有VH及VL(＜VS)电位的2值信号的低(Low)位准放大部。另外，于该专利文献1的图2至图4，揭示有一构成例，其并联连接有将具有VD及VS电位的2值信号放大为具有VD及VL电位的2值信号的第一位准移位器部，和接着将其放大为具有VH及VS电位的2值信号的第二位准移位器。
如上所述，即使在难以将较低电压的2值信号直接放大为更高电压的2值信号时，也可采用前述的串联连接或并联连接的构成，而可经由扫描线供给用以切换控制切换元件的2值信号。
发明内容
本发明所欲解决的问题：
前述的串联连接和并联连接的构成，与可将被输入于位准移位电路的2值信号直接放大至应输出的2值信号时的构成相比，有电路规模变大的问题存在。尤其，在欲将控制扫描线驱动电路等的微电脑予以低电压驱动化时，从微电脑输入至扫描线驱动电路的2值信号的电压位准、与扫描线驱动电路经由扫描线输出的2值信号的电压位准间的差会变大，而使无法直接放大的情形变多。另外，于具有多数条扫描线输出的扫描线驱动电路，每条扫描线所具有的位准移位电路的电路规模，会给扫描线驱动电路整体的电路规模带来扫描线的条数份的影响。
因此，期望即使在难以将较低电压的2值信号直接放大为较高电压的2值信号时，也能实现较小规模构成的位准移位电路，为此，本发明的目的是提供一种液晶驱动装置。
本发明解决课题的手段：
解决前述问题的本发明主要为一种液晶驱动装置，其具有扫描线驱动电路，对于设在对应于液晶面板的多条扫描线及多条数据线的交差的像素的切换元件，经由前述扫描线供给用以进行切换控制前述切换元件的信号而与经由前述数据线供给因应于前述像素的灰阶的信号的数据线驱动电路一起使用；前述扫描线驱动电路于前述每条扫描线具有：第1串联电路，串联连接的第1 PMOSFET与第1 NMOSFET的两端分别连接至第1及第2电位，且于前述第1 PMOSFET的栅极输入具有前述第1电位以下且比前述第2电位高的2个位准的2值信号；第2串联电路，串联连接的第2 NMOSFET及第2 PMOSFET的两端分别连接于比前述第1电位更高的第3电位及前述第2电位，前述第2 NMOSFET的栅极连接于前述第1 PMOSFET及前述第1 NMOSFET的连接点；以及输出缓冲电路，将前述第2 PMOSFET及前述第2 NMOSFET的连接点的电压缓冲且输出；于前述第1 NMOSFET的栅极施加有因应前述2值信号的位准而使前述第2 NMOSFET导通(ON)或切断(OFF)的第1偏压电压；于前述第2PMOSFET的栅极施加有使其成为比前述第2 NMOSFET的导通电阻更高的导通电阻的第2偏压电压。
本发明的有益效果：
依据本发明，扫描线驱动电路可将于每条扫描线具有的将较低电压的2值信号放大至更高电压的2值信号的位准移位电路以较小规模的构成实现，从而可抑制包含扫描线驱动电路的液晶驱动装置的电路规模。
附图说明
图1为显示本发明的液晶驱动装置的第1实施形态的位准移位电路及输出缓冲电路的构成的电路区块图。
图2(A)及图2(B)为说明本发明的液晶驱动装置的第1实施形态的位准移位电路及输出缓冲电路的动作的图。
图3为说明本发明的液晶驱动装置的第2实施形态的位准移位电路及输出缓冲电路的构成的电路区块图。
图4(A)及图4(B)为说明本发明的液晶驱动装置的第2实施形态的位准移位电路及输出缓冲电路的动作的图。
图5为显示有应用了本发明的液晶驱动装置整体的概略构成的区块图。
图6为显示有栅极驱动器2的概略构成的区块图。
【主要元件符号说明】
1                       液晶面板
2                       栅极驱动器(扫描线驱动电路)
3                       源极驱动器(数据线驱动电路)
4                       微电脑
5                       电源电路
21                      栅极驱动器控制电路
BF-m(1≤m≤M)           输出缓冲电路
BIAS1、BIAS2            偏压电压
C-mn(1≤m≤M、1≤n≤N)  电容器
G-m(1≤m≤M)            扫描线
LS-m(1≤m≤M)           位准移位电路
N1、N2、N3                    NMOSFET
P1、P2、P3                    PMOSFET
S-n(1≤n≤N)                  数据线
T-mn(1≤m≤M、1≤n≤N)        切换元件
VCOM                          对向电极电位
VB1、VB2、VH1、VH2、VH3、VL2  电位
具体实施方式
关于本发明的其它特征，可由附图及本说明书的记载而明了。
由本说明书及附图的记载，至少可以得知下列事项。
液晶驱动装置整体的概略构成及动作：
以下参照图5，针对本发明所适用的液晶驱动装置整体的概略构成进行说明。
用以驱动液晶面板1的液晶驱动装置，例如构成为含有：扫描线驱动电路2、数据线驱动电路3、微电脑4、以及电源电路5。
为驱动对象的液晶面板1例如将像素配置为M列N行的矩阵状，于各个像素设有：用以施加控制液晶元件(未图标)的透射率的电压的电容器(C-mn)；以及漏极连接于电容器(C-mn)的切换元件(T-mn)。在此，设M及m为有1≤m≤M的关系的自然数，N及n为有1≤n≤N的关系的自然数，且以下以同样的方式使用这些符号。
扫描线驱动电路2具有对应于M条扫描线(G-1至G-M)的输出，且各条扫描线(G-m)连接于同一列的N个切换元件(T-m1至T-mN)的栅极。以下，将经由扫描线(G-m)而供给信号至切换元件(T-mn)的栅极的扫描线驱动电路2称为栅极驱动器2。
数据线驱动电路3具有对应于N条数据线(S-1至S-N)的输出，且各条数据线(S-n)连接于同一行的M个切换元件(T-1n至T-Mn)的源极。以下，将经由数据线(S-n)而供给信号至切换元件(T-mn)的源极的数据线驱动电路3称为源极驱动器3。
微电脑4依据从中央处理装置(未图标)等所输入的信号而控制栅极驱动器2、源极驱动器3、以及电源电路5。
电源电路5依据从外部所供给的基准电压，生成使用于栅极驱动器2及源极驱动器3的各种电压、及与未连接于液晶面板1的电容器(C-mn)的切换元件(T-mn)的一侧连接的对向电极电位(VCOM)。
其次，对于液晶驱动装置整体的动作进行说明。
首先，栅极驱动器2依据微电脑4的控制，选择1条扫描线(G-m)，且供给仅使连接于该被选择的扫描线(G-m)的N个切换元件(T-m1至T-mN)导通用的信号，而使连接于非选择的扫描线的切换元件全部切断。其次，源极驱动器3依据微电脑4的控制，供给与因栅极驱动器2而导通的N个切换器元件(T-m1至T-mN)对应的像素的灰阶因应的信号。
如上所述，以栅极驱动器2使N个切换元件(T-m1至T-mN)成为导通，于连接于各个切换元件(T-mn)的电容器(C-mn)的两端，施加有从源极驱动器3供给的因应于像素灰阶的信号的电位，以及于电源电路5所生成的对向电极电位(VCOM)间的电压。之后，因应于该施加电压，液晶元件(未图标)的透射率会变化，而显示一列份的像素。更且，于栅极驱动器2依序选择M条扫描线(G-1至G-M)，通过重复上述1列份的像素的显示，即可显示液晶面板1的M列N行的像素整体。
栅极驱动器的概略构成及动作：
以下参照图6，对栅极驱动器2的概略构成进行说明。
栅极驱动器2例如构成为包含栅极驱动器控制电路21、位准移位电路(LS-1至LS-M)、以及输出缓冲电路(BF-1至BF-M)。
以微电脑4所控制的栅极驱动器控制电路21的输出并联连接至对应于M条扫描线(G-1至G-M)的位准移位电路(LS-1至LS-M)。各个位准移位电路(LS-m)的输出串联连接至输出缓冲电路(BF-m)，且输出缓冲电路(BF-m)的输出作为栅极驱动器2的输出而连接至扫描线(G-m)。
接着，对于栅极驱动器2的动作进行说明。
栅极驱动器控制电路21通过例如移位缓存器(shift register)等循序选择电路，而循序选择M条扫描线(G-1至G-M)，对于对应被选择的扫描线(G-m)的位准移位电路(LS-m)，输出表示其为选择状态的位准的2值信号，且对于对应非选择的扫描线的位准移位电路，则全部输出表示其为非选择状态的位准的2值信号。从栅极驱动器控制电路21所输出的2值信号，并联地输入位准移位电路(LS-1至LS-M)，且于各个位准移位电路(LS-m)中放大为用以将切换元件(T-mn)切断或导通的更高电压的2值信号。从位准移位电路(LS-m)所输出的更高电压的2值信号于输出缓冲电路(BF-m)被缓冲，而经由扫描线(G-m)被输入至切换元件(T-mn)的栅极。
如上所述，栅极驱动器2供给导通用的2值信号至依序选择的扫描线(G-m)所连接的N个切换元件(T-m1至T-mN)的栅极，且供给切断用的2值信号至连接于非选择的扫描线的切换元件的栅极。
位准移位电路及输出缓冲电路之的构成及动作：
第1实施形态
以下，参照图1对于本发明的液晶驱动装置的第1实施形态的位准移位电路及输出缓冲电路的构成进行说明。又，图1虽仅显示对应于1条扫描线(G-m)的位准移位电路(LS-m)及输出缓冲电路(BF-m)的构成，但M条扫描线(G-1至G-M)也是形成为同样的构成。
于本实施形态，位准移位电路(LS-m)构成为包含：P通道金属氧化物半导体场效晶体管(P-channel Metal-Oxide Semiconductor Field-EffectTransistor：PMOSFET)P1、P2及N通道金属氧化物半导体场效晶体管(N-channel Metal-Oxide Semiconductor Field-Effect Transistor：NMOSFET)N1、N2。另外，于本实施形态，输出缓冲电路(BF-m)构成为含有PMOSFET(P3)及NMOSFET(N3)，而成为CMOS(ComplementaryMOS：互补式金属氧化物半导体)反向器(inverter)电路。又，于本实施形态中，例如将输入至PMOSFET(P1)的栅极的2值信号的电位作为VD及VS，将连接至PMOSFET(P1)的源极的电位作为VH1，将连接至PMOSFET(P2、P3)的源极的电位作为VH3，将连接至NMOSFET(N1、N2、N3)的源极的电位作为VL2，且有VL2＜VS＜VD≤VH1＜VH3的关系。
PMOSFET(P1)及NMOSFET(N1)串联连接，其两端分别连接至电位VH1及VL2。于PMOSFET(P1)的栅极输入有具有VD及VS电位的2值信号，于NMOSFET(N1)的栅极则通过连接至电位VB1而被施加VB1-VL2的偏压电压(BIAS1)。
PMOSFET(P2)及NMOSFET(N2)串联连接，其两端分别连接至电位VH3及VL2。于PMOSFET(P2)的栅极通过连接至电位VB2而被施加VB2-VH3的偏压电压(BIAS2)，NMOSFET(N2)的栅极则连接于PMOSFET(P1)及NMOSFET(N1)的连接点。另外，PMOSFET(P2)及NMOSFET(N2)的连接点则连接至输出缓冲电路(BF-m)而作为位准移位电路(LS-m)的输出。
为CMOS反向器电路的输出缓冲电路(BF-m)以电位VH3及VL2间的电压为电源，位准移位电路(LS-m)的输出连接至PMOSFET(P3)及NMOSFET(N3)的栅极。另外，PMOSFET(P3)及NMOSFET(N3)的连接点连接于扫描线(G-m)而作为输出缓冲电路(BF-m)的输出。
施加于NMOSFET(N1)的栅极的偏压电压(BIAS1)，用以使当输入PMOSFET(P1)的栅极的2值信号的电位为高位准的VD时使NMOSFET(N2)成为切断，为低位准的VS时使NMOSFET(N2)成为导通的电压。
施加于PMOSFET(P2)的栅极的偏压电压(BIAS2)，用以使PMOSFET(P2)导通电阻变得比NMOSFET(N2)的导通电阻更高的电压。
其次，参照图2，说明本实施形态的位准移位电路及输出缓冲电路的动作。
首先，如图2(A)所示，说明当输入PMOSFET(P1)的栅极的2值信号电位为高位准的VD时的情形。
NMOSFET(N1)通过偏压电压(BIAS1)而导通，PMOSFET(P1)通过VD-VH1的栅极/源极间电压而切断或导通。当PMOSFET(P1)切断时，由于连接于PMOSFET(P1)及NMOSFET(N1)的连接点的NMOSFET(N2)的栅极电位会成为与源极电位VL2相等，故NMOSFET(N2)会切断。另外，即使在PMOSFET(P1)为导通时，因PMOSFET(P1)的导通电阻比NMOSFET(N1)的导通电阻高出许多，故以使NMOSFET(N2)成为切断的程度使栅极电位接近源极电位VL2的方式设定偏压电压(BIAS1)。
PMOSFET(P2)通过偏压电压(BIAS2)而成为导通。如上所述，由于NMOSFET(N2)成为切断，故位准移位电路(LS-m)的输出电位与PMOSFET(P2)的源极电位VH3相等。
从位准移位电路(LS-m)至输出缓冲电路(BF-m)的输入电路VH3等于CMOS反向器电路的PMOSFET(P3)侧的电源电位VH3，因此输出缓冲电路(BF-m)的输出电位等于NMOSFET(N3)的电源电位VL2。
其次，如图2(B)所示，说明当输入PMOSFET(P1)的栅极的2值信号电位为低位准的VS时的情形。
NMOSFET(N1)通过偏压电压(BIAS1)而导通，PMOSFET(P1)通过VS-VH1的栅极/源极间电压而导通。虽PMOSFET(P1)的导通电阻比NMOSFET(N1)的导通电阻低或高皆可，但仍以成为至少使NMOSFET(N2)成为导通的栅极/源极电压的方式设定偏压电压(BIAS1)。
PMOSFET(P2)通过偏压电压(BIAS2)而导通。由于偏压电压(BIAS2)以使PMOSFET(P2)的导通电阻比NMOSFET(N2)的导通电阻变得更高的方式进行设定，故位准移位电路(LS-m)的输出电位至少比PMOSFET(P2)的源极电位VH3更接近NMOSFET(N2)的源极电位VL2。
从位准移位电路(LS-m)朝输出缓冲电路(BF-m)的输入电位，由于比CMOS反向器电路的PMOSFET(P3)侧的电源电位VH3更接近NMOSFET(N3)侧的电源电位VL2，故输出缓冲电路(BF-m)的输出电位会变得接近PMOSFET(P3)侧的电源电位VH3。
又，于输出缓冲电路(BF-m)中，虽可通过将以电位VH3及VL2间的电压作为电源的多段CMOS反向器电路串联连接，使输出电位等于电源电位VH3或VL2，但更期望的是以使PMOSFET(P2)的导通电阻比NMOSFET(N2)的导通电阻高出许多，且CMOS反向器电路的NMOSFET(N3)成为切断的程度而使栅极电位接近源极电位VL2的方式设定偏压电压(BIAS2)。此时，如图2(B)所示，通过1段CMOS反向器电路即可使输出缓冲电路(BF-m)的输出电位与PMOSFET(P3)侧的电源电位VH3相等。
如上所述，位准移位电路(LS-m)及输出缓冲电路(BF-m)将从栅极驱动器控制电路21输入的具有VD及VS电位的2值信号放大为用以将切换元件(T-mn)导通或切断的VL2及VH3的电位的更高电压的2值信号且予以输出。
第2实施形态
以下，参照图3对于本发明的液晶驱动装置的第2实施形态的位准移位电路以及输出缓冲电路的构成进行说明。又，图3虽仅显示对应于1条扫描线(G-m)的位准移位电路(LS-m)及输出缓冲电路(BF-m)的构成，但对于M条扫描线(G-1至G-M)也是同样的构成。
与第1实施形态相同，位准移位电路(LS-m)构成为包含有PMOSFET(P1、P2)及NMOSFET(N1、N2)，输出缓冲电路(BF-m)构成为包含有PMOSFET(P3)及NMOSFET(N3)，而成为CMOS反向器电路。又，于本实施形态中，例如将输入至NMOSFET(N1)的栅极的2值信号的电位作为VD及VS，将连接至NMOSFET(N1)的源极的电位作为VL1，将连接至NMOSFET(N2、N3)的源极的电位作为VL3，将连接至PMOSFET(P1、P2、P3)的源极的电位作为VH2，且有VL3＜VL1≤VS＜VD＜VH2的关系。
NMOSFET(N1)及PMOSFET(P1)串联连接，其两端分别连接至电位VL1及VH2。于NMOSFET(N1)的栅极输入有具有VD及VS电位的2值信号，于PMOSFET(P1)的栅极则通过连接至电位VB1而被施加VB1-VH2的偏压电压(BIAS1)。
NMOSFET(N2)及PMOSFET(P2)串联连接，其两端分别连接至电位VL3及VH2。于NMOSFET(N2)的栅极通过连接至电位VB2而被施加VB2-VL3的偏压电压(BIAS2)，PMOSFET(P2)的栅极则连接于NMOSFET(N1)及PMOSFET(P1)的连接点。另外，NMOSFET(N2)及PMOSFET(P2)的连接点则连接至输出缓冲电路(BF-m)而作为位准移位电路(LS-m)的输出。
为CMOS反向器电路的输出缓冲电路(BF-m)以电位VH2及VL3间的电压为电源，位准移位电路(LS-m)的输出连接至PMOSFET(P3)及NMOSFET(N3)的栅极。另外，PMOSFET(P3)及NMOSFET(N3)的连接点连接于扫描线(G-m)而作为输出缓冲电路(BF-m)的输出。
施加于PMOSFET(P1)的栅极的偏压电压(BIAS1)在当输入至NMOSFET(N1)的栅极的2值信号的电位为低位准的VS时使PMOSFET(-P2)切断，为高位准的VD时使PMOSFET(P2)导通。
施加于NMOSFET(N2)的栅极的偏压电压(BIAS2)使NMOSFET(N2)的导通电阻变成比PMOSFET(P2)的导通电阻更高的电压。
其次，参照图4，说明本实施形态的位准移位电路及输出缓冲电路的动作。
首先，如图4(A)所示，说明当输入NMOSFET(N1)的栅极的2值信号电位为低位准的VS时的情形。
PMOSFET(P1)通过偏压电压(BIAS1)而导通，NMOSFET(N1)通过VS-VL1的栅极/源极间电压而切断或导通。当NMOSFET(N1)切断时，由于连接于NMOSFET(N1)及PMOSFET(P1)的连接点的PMOSFET(P2)的栅极电位会成为与源极电位VH2相等，故PMOSFET(P2)会切断。另外，即使在NMOSFET(N1)为导通时，因NMOSFET(N1)的导通电阻比PMOSFET(P1)的导通电阻高出许多，故以使PMOSFET(P2)成为切断的程度使栅极电位接近源极电位VH2的方式设定偏压电压(BIAS1)。
NMOSFET(N2)通过偏压电压(BIAS2)而成为导通。如上所述，由于PMOSFET(P2)成为切断，故位准移位电路(LS-m)的输出电位与NMOSFET(N2)的源极电位VL3相等。
从位准移位电路(LS-m)至输出缓冲电路(BF-m)的输入电位VL3等于CMOS反向器电路的NMOSFET(N3)侧的电源电位VL3，因此输出缓冲电路(BF-m)的输出电位等于PMOSFET(P3)的电源电位VH2。
其次，如图4(B)所示，说明当输入NMOSFET(N1)的栅极的2值信号电位为高位准的VD时的情形。
PMOSFET(P1)通过偏压电压(BIAS1)而导通，NMOSFET(N1)通过VD-VL1的栅极/源极间电压而导通。虽NMOSFET(N1)的导通电阻比PMOSFET(P1)的导通电阻低或高皆可，但仍以成为至少使PMOSFET(P2)成为导通的栅极/源极电压的方式设定偏压电压(BIAS1)。
NMOSFET(N2)通过偏压电压(BIAS2)而导通。由于偏压电压(BIAS2)以使NMOSFET(N2)的导通电阻比PMOSFET(P2)的导通电阻变得更高的方式进行设定，故位准移位电路(LS-m)的输出电位至少比NMOSFET(N2)的源极电位VL3更接近PMOSFET(P2)的源极电位VH2。
从位准移位电路(LS-m)朝输出缓冲电路(BF-m)的输入电位，由于比CMOS反向器电路的NMOSFET(N3)侧的电源电位VL3更接近PMOSFET(P3)侧的电源电位VH2，故输出缓冲电路(BF-m)的输出电位会变得接近NMOSFET(N3)侧的电源电位VL3。
又，于输出缓冲电路(BF-m)中，虽可通过将以电位VH2及VL3间的电压作为电源的多段CMOS反向器电路串联连接，使输出电位等于电源电位VH2或VL3，但更期望的是以使NMOSFET(N2)的导通电阻比PMOSFET(P2)的导通电阻高出许多，且CMOS反向器电路的PMOSFET(P3)成为切断的程度而使栅极电位接近源极电位VH2的方式设定偏压电压(BIAS2)。此时，如第4图(B)所示，通过1段CMOS反向器电路即可使输出缓冲电路(BF-m)的输出电位与NMOSFET(N3)侧的电源电位VL3相等。
如上所述，位准移位电路(LS-m)及输出缓冲电路(BF-m)将从栅极驱动器控制电路21输入的具有VD及VS电位的2值信号放大为用以将切换元件(T-mn)导通或切断的VL3及VH2的电位的更高电压的2值信号且予以输出。
如前所述，于图1所示的液晶驱动装置的栅极驱动器2，于每条扫描线(G-m)具有的位准移位电路(LS-m)中，将于栅极输入有VD及VS电位的2值信号的PMOSFET(P1)、和于栅极输入有偏压电压(BIAS1)的NMOSFET(N1)的串联连接的两端分别连接于电位VH1及VL2，且将于栅极输入有偏压电压(BIAS2)的PMOSFET(P2)、和栅极与PMOSFET(P1)及NMOSFET(N1)的连接点连接的NMOSFET(N2)的串联连接的两端分别连接于电位VH3及VL2，通过使偏压电压(BIAS1)为当2值信号的电位为VD或VS时分别使NMOSFET(N2)切断或导通的电压；使偏压电压(BIAS2)为使PMOSFET(P2)的导通电阻比NMOSFET(N2)的导通电阻更高的电压，而可以比较小规模的构成实现位准移位电路(LS-m)，且可抑制包含栅极驱动器2的液晶驱动装置的电路规模。
另外，如图3所示，通过与图1成极性反转的构成位准移位电路(LS-m)，也可同样地抑制包含栅极驱动器2的液晶驱动装置的电路规模。
另外，如图1及图3所示，通过将输入有位准移位电路(LS-m)的输出的输出缓冲电路(BF-m)作为以位准移位电路(LS-m)的PMOSFET(P1)及NMOSFET(N1)的各个源极电位间的电压作为电源的CMOS反向器电路，即可以比较小规模的构成实现，且抑制包含栅极驱动器2的液晶驱动装置的电路规模。
又，前述第1实施形态及第2实施形态为用以使本发明更易于理解，而非用于限定解释本发明。本发明在不逸脱其意旨的前提下可进行种种变更、改良，由此而得的等价物亦包含于本发明中。
于前述实施形态中，用以驱动液晶面板1的液晶驱动装置构成为包含栅极驱动器2、源极驱动器3、微电脑4、以及电源电路5，但并不被此所限定。本发明的液晶驱动装置除了栅极驱动器2为必须的构成而包含以外，源极驱动器3、微电脑4、以及电源电路5可任意选择为液晶驱动装置的构成或外部装置。
于前述实施形态中，栅极驱动器2虽构成为含有栅极驱动器控制电路21、位准移位电路(LS-m)、以及输出缓冲电路(BF-m)，但并不被此所限定。本发明的液晶驱动装置的栅极驱动器的位准移位电路(LS-m)以及输出缓冲电路(BF-m)虽为必须包含的构成，但栅极驱动器控制电路21为栅极驱动器2的构成或微电脑4的构成可任意决定。

Claims (3)

1.一种液晶驱动装置，其特征在于，具有扫描线驱动电路，对于设在对应于液晶面板的多条扫描线及多条数据线的交叉的像素的切换元件，经由前述扫描线供给用以进行切换控制前述切换元件的信号而与经由前述数据线供给因应于前述像素的灰阶的信号的数据线驱动电路一起使用；
前述扫描线驱动电路于前述每条扫描线具有：
第1串联电路，串联连接的第1PMOSFET与第1NMOSFET的两端分别连接至第1及第2电位，且于前述第1PMOSFET的栅极输入具有前述第1电位以下且比前述第2电位高的2个位准的2值信号；
第2串联电路，串联连接的第2PMOSFET及第2NMOSFET的两端分别连接于比前述第1电位更高的第3电位及前述第2电位，前述第2NMOSFET的栅极连接于前述第1PMOSFET及前述第1NMOSFET的连接点；以及
输出缓冲电路，将前述第2PMOSFET及前述第2NMOSFET的连接点的电压缓冲且输出；
于前述第1NMOSFET的栅极施加有因应前述2值信号的位准而使前述第2NMOSFET导通或切断的第1偏压电压，
于前述第2PMOSFET的栅极施加有使其成为比前述第2NMOSFET的导通电阻更高的导通电阻的第2偏压电压。
2.一种液晶驱动装置，其特征在于，具有扫描线驱动电路，对于设在对应于液晶面板的多条扫描线及多条数据线的交叉的像素的切换元件，经由前述扫描线供给用以进行切换控制前述切换元件的信号而与经由前述数据线供给因应于前述像素的灰阶的信号的数据线驱动电路一起使用；
前述扫描线驱动电路于前述每条扫描线具有：
第1串联电路，串联连接的第1NMOSFET与第1PMOSFET的两端分别连接至第1及第2电位，且于前述第1PMOSFET的栅极输入具有前述第1电位以上且比前述第2电位低的2个位准的2值信号；
第2串联电路，串联连接的第2NMOSFET及第2PMOSFET的两端分别连接于比前述第1电位更低的第3电位及前述第2电位，前述第2PMOSFET的栅极连接于前述第1NMOSFET及前述第1PMOSFET的连接点；以及
输出缓冲电路，将前述第2NMOSFET及前述第2PMOSFET的连接点的电压缓冲且输出；
于前述第1PMOSFET的栅极施加有因应前述2值信号的位准而使前述第2PMOSFET导通或切断的第1偏压电压，
于前述第2NMOSFET的栅极施加有使其成为比前述第2PMOSFET的导通电阻更高的导通电阻的第2偏压电压。
3.如权利要求1或2的液晶驱动装置，其特征在于，前述输出缓冲电路至少含有以前述第2电位及前述第3电位间的电压为电源，且输入有前述第2PMOSFET及前述第2NMOSFET的连接点的电压的CMOS反向器电路。
CN2009101185803A 2008-03-13 2009-03-04 液晶驱动装置 Active CN101533624B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-064676 2008-03-13
JP2008064676 2008-03-13
JP2008064676A JP5143599B2 (ja) 2008-03-13 2008-03-13 液晶駆動装置

Publications (2)

Publication Number Publication Date
CN101533624A CN101533624A (zh) 2009-09-16
CN101533624B true CN101533624B (zh) 2011-07-20

Family

ID=41062481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101185803A Active CN101533624B (zh) 2008-03-13 2009-03-04 液晶驱动装置

Country Status (4)

Country Link
US (1) US8237649B2 (zh)
JP (1) JP5143599B2 (zh)
CN (1) CN101533624B (zh)
TW (1) TWI401660B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424789B (zh) * 2010-11-11 2014-01-21 Au Optronics Corp 液晶面板上的閘驅動電路
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
CN104361856B (zh) * 2014-10-27 2017-04-12 京东方科技集团股份有限公司 有源矩阵有机发光二极管像素电路的驱动电路及驱动方法
CN114220405B (zh) * 2021-12-15 2023-01-20 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642112A1 (en) * 1993-09-03 1995-03-08 Oki Electric Industry Co., Ltd. Drive voltage generating circuit having a contrast control function
US5723986A (en) * 1995-06-05 1998-03-03 Kabushiki Kaisha Toshiba Level shifting circuit
JP2001265297A (ja) * 2000-01-11 2001-09-28 Toshiba Corp 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
CN101093647A (zh) * 2006-06-21 2007-12-26 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988954A (en) * 1989-04-28 1991-01-29 Crystal Semiconductor Corporation Low power output stage circuitry in an amplifier
JPH11242204A (ja) * 1998-02-25 1999-09-07 Sony Corp 液晶表示装置およびその駆動回路
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
KR100908654B1 (ko) * 2002-11-27 2009-07-21 엘지디스플레이 주식회사 레벨 쉬프터 및 그를 내장한 래치
KR100804639B1 (ko) * 2005-11-28 2008-02-21 삼성전자주식회사 디스플레이 장치 구동 방법
US20080036512A1 (en) * 2006-08-08 2008-02-14 Keiichi Yamamoto Signal delay circuit and driver circuit, signal transmission module, and signal transmission system using signal delay circuit
JP2008122567A (ja) * 2006-11-10 2008-05-29 Nec Electronics Corp データドライバ及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642112A1 (en) * 1993-09-03 1995-03-08 Oki Electric Industry Co., Ltd. Drive voltage generating circuit having a contrast control function
US5723986A (en) * 1995-06-05 1998-03-03 Kabushiki Kaisha Toshiba Level shifting circuit
JP2001265297A (ja) * 2000-01-11 2001-09-28 Toshiba Corp 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
CN101093647A (zh) * 2006-06-21 2007-12-26 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示装置

Also Published As

Publication number Publication date
JP2009222802A (ja) 2009-10-01
TWI401660B (zh) 2013-07-11
JP5143599B2 (ja) 2013-02-13
TW200939199A (en) 2009-09-16
US20090231258A1 (en) 2009-09-17
CN101533624A (zh) 2009-09-16
US8237649B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
US8416176B2 (en) Data driver and liquid crystal display device using the same
US6977635B2 (en) Image display device
US8248355B2 (en) Shift register and liquid crystal display using same
US6593920B2 (en) Level converter circuit and a liquid crystal display device employing the same
US8026883B2 (en) Liquid crystal display having gate delay compensator
EP2741281A1 (en) Array substrate, driving method, and display device.
US20070085811A1 (en) Gate driving circuit and display device having the same
JP5245292B2 (ja) シフトレジスタ回路及び表示装置
US20100066922A1 (en) Display device
US8872749B2 (en) Display device
US20060012557A1 (en) Data processing circuit, display apparatus, and portable terminal
GB2550507B (en) Display panel and driving circuit thereof
KR20130080053A (ko) 표시 장치 및 그 구동 방법
JP2005196158A (ja) 液晶表示装置の駆動回路
KR20070002412A (ko) 액정표시장치의 아날로그 샘플링 장치
CN101533624B (zh) 液晶驱动装置
US7616183B2 (en) Source driving circuit of display device and source driving method thereof
JP2012083523A (ja) 表示装置の駆動装置
CN101645253B (zh) 栅极线驱动电路
CN111025808B (zh) 显示面板、及其工作方法和显示装置
WO2018018883A1 (zh) 像素电路、显示器件、显示装置以及驱动方法
JP2018506065A (ja) 表示パネル及びその駆動回路
CN100570457C (zh) 栅极驱动器、光电装置、电子设备以及驱动方法
CN100483241C (zh) 液晶显示装置、栅极驱动电路及其驱动电路单元
KR101456989B1 (ko) 액정표시장치용 게이트구동부

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant