TWI400748B - 用於電子基體之選擇性無電式鍍敷方法 - Google Patents

用於電子基體之選擇性無電式鍍敷方法 Download PDF

Info

Publication number
TWI400748B
TWI400748B TW097147821A TW97147821A TWI400748B TW I400748 B TWI400748 B TW I400748B TW 097147821 A TW097147821 A TW 097147821A TW 97147821 A TW97147821 A TW 97147821A TW I400748 B TWI400748 B TW I400748B
Authority
TW
Taiwan
Prior art keywords
substrate
seeding
pah
film
pss
Prior art date
Application number
TW097147821A
Other languages
English (en)
Other versions
TW200937505A (en
Inventor
Houssam Jomaa
Omar J Bchir
Islam Salama
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200937505A publication Critical patent/TW200937505A/zh
Application granted granted Critical
Publication of TWI400748B publication Critical patent/TWI400748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0565—Resist used only for applying catalyst, not for plating itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於電子基體之選擇性無電式鍍敷方法 發明領域
大致上本發明之實施例係有關基體電路封裝基體之領域，更特定言之係有關用於電子基體之選擇性無電式鍍敷技術。
 發明背景
基體電路之尺寸及節距的縮小要求IC封裝基體製造技術的進步。雷射的使用變成更為常見用於基體之製作圖案。用於鍍敷雷射投影製作圖案(LPP)的基體(另有其他電子基體)之金屬化技術要求控制成本、製造時間以及對基體可能造成的傷害。
依據本發明之一實施例，係特地提出一種方法，其包含有下列步驟：於一基體之一表面上形成一薄膜，該薄膜係設計成可防止該無電式鍍敷催化劑之播晶種作用；通過該薄膜雷射燒蝕該基體之該表面而形成溝槽；及以無電式鍍敷催化劑對該基體之該表面播晶種。
依據本發明另一實施例，係特地提出一種方法，其包含有下列步驟：雷射鑽孔一基體表面而形成暴露出襯墊的通孔；無電式鍍敷該基體表面而部分填補該等通孔；於一基體表面形成聚電解質薄膜，該薄膜係設計成可防止鈀播晶種作用；經由該聚電解質薄膜雷射燒蝕該基體表面而形成溝槽；以及以離子性鈀對該基體表面播晶種。
依據本發明又一實施例，係特地提出一種方法，其包含有下列步驟：於一基體之一表面上形成一薄膜，該薄膜係設計成可防止一無電式鍍敷催化劑之播晶種作用；通過該薄膜雷射燒蝕該基體之該表面而形成溝槽；以一無電式鍍敷催化劑對該基體之該表面播晶種；將該基體浸沒於鹼性浴中來去除該薄膜；及無電式銅鍍敷該基體直至該等溝槽實質上被填補至基體表面為止。
依據本發明之一再一實施例，係特地提出一種方法，其包含有下列步驟：雷射鑽孔一基體表面而形成暴露出襯墊的通孔；無電式鍍敷該基體表面而部分填補該等通孔；於一基體表面形成聚電解質薄膜，該薄膜係設計成可防止鈀播晶種作用；經由該聚電解質薄膜雷射燒蝕該基體表面而形成溝槽；以離子性鈀對該基體表面播晶種；將該基體浸泡於以氫氧化鈉為主之浴槽內俾去除該聚電解質薄膜；及無電式銅鍍敷該基體直至該等溝槽及通孔實質上填補至該基體表面為止。
圖式簡單說明
將藉實例而非限制性於隨附之申請專利範圍之各圖中舉例說明本發明，附圖中類似之元件符號指示類似的元件，及附圖中：
第1圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第2圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第3圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第4圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第5圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第6圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第7圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第8圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明
 較佳實施例之詳細說明
於後文說明中，用於解說目的，列舉多項特定細節俾供徹底瞭解本發明。但熟諳技藝人士顯然易知可未悖離此等特定細節實施本發明之實施例。於其他情況下，以方塊圖形式顯示結構及裝置以免混淆本發明。
全文說明書中述及「一個實施例」或「一實施例」表示關聯該實施例所述之特定特徵、結構或特性係含括於本發明之一個實施例。如此，於前文說明書之多個位置出現「於一個實施例中」或「於一實例中」等詞並非必然全部皆述及同一個實施例。此外，於一個或多個實施例中，特定特徵、結構或特性可以任一種適當方式組合。
第1圖為根據本發明之一個具體實施例之一種部分形成的IC封裝基體之剖面圖之圖解說明。根據該具體實施例，封裝基體100包括介電層102、表面104及襯墊106中之一者或多者。
介電層102表示作為堆積處理之一部分已經堆積於襯墊106上(且可能於未顯示之其他層上)之材料諸如環氧樹脂。襯墊106可為銅層。
第2圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體200顯示，通孔202已經由介電層102之表面104向下形成之襯墊106，暴露式襯墊106。於一個實施例中，使用二氧化碳雷射鑽孔介電層102形成通孔202。另外可使用任何不同雷射來於基體鑽孔微通孔。例如準分子型雷射或UVYAG型雷射可用來取代二氧化碳雷射鑽孔法。於一個實施例中，藉除污技術而去除通孔202之任何碎屑。
第3圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體300所示，經由介電層102之無電式鍍敷而於襯墊106頂上形成部分填補的通孔302。於一個實施例中，於銅襯墊106上之銅無電式鍍敷之時間經控制因此部分填補的通孔302將達到預定厚度，容後詳述。
第4圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體400所示，薄膜402已經沉積於表面104及部分填補的通孔302上。於一個實施例中，薄膜402之設計係防止無電式鍍敷催化劑之播晶種。薄膜402可由跨該薄膜具有可忽略的帶電物種擴散之材料所製成，如此形成於環氧樹脂表面上離子性鈀播晶種之障蔽。於一個實施例中，薄膜402包含電荷相反之聚電解質交替層，其經組裝至足夠數目的成對層來形成對抗帶電催化劑擴散或滲透之有效障蔽。具有最小所需厚度屬於多層之函數經實驗室測定。於一個實施例中，薄膜402包含約10成對層(20層)聚烯丙胺鹽酸鹽(PAH)，此乃具有pH敏感性之帶正電荷聚電解質(聚合物之總離子電荷係依據pH值決定)及帶負電荷之聚電解質、聚苯乙烯磺酸酯(PSS)。此種聚電解質之組合已知會劣化跨聚電解質膜之離子擴散，如此可利用具有類似的電荷傳輸性質之任何其他聚電解質對。於一個實施例中，薄膜402之沉積方式係經由將封裝基體400沉積於具有特定濃度及pH之聚電解質溶液內，以水清洗或於帶有相反電荷之聚合物沉積之間以緩衝溶液清洗。於另一個實施例中，薄膜402之沉積係經由於封裝基體400上噴霧聚合物(兩次聚合物噴霧步驟間以水或以緩衝液噴霧)。於另一個實施例中，薄膜402可為可對抗播晶種之具有任一種性質之層合聚合物薄膜，諸如抗焊接型材料。於另一個實施例中，薄膜402可為以丙烯酸酯為主之聚合物薄膜。
第5圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體500所示，雷射投影製作圖案用來由薄膜402及由介電層102表面104燒蝕材料且同時形成溝槽502。於一個實施例中，由於藉準分子雷射之雷射燒蝕產生極少殘餘物，故無需溝槽502之除污。
第6圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如封裝基體600所示，播晶種結果導致催化劑602駐留於溝槽502中而非駐留於薄膜402上。於一個實施例中，催化劑602為離子鈀催化劑或帶電膠體鈀催化劑，薄膜402之離子電荷擴散障蔽性質可防止鈀播晶種。
第7圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體700所示，薄膜402已經由表面104及部分填補的通孔302去除。於一個實施例中，鹼性浴或許含有氫氧化鈉作為一種成分，由於PAH聚合物之去質子化，用來去除薄膜402之PAH/PSS多層。於另一個實施例中，長時間浸泡於鹼用來移除薄膜402之抗焊接型材料。深度702表示溝槽502及部分填補的通孔302之表面104下方之實質相等深度。深度702可為預定深度，故隨後之無電式鍍敷將以實質上相等時間填補溝槽502及部分填補的通孔302。
第8圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。如於封裝基體800所示，於催化劑602及部分填補的通孔302之無電式鍍敷導致形成軌線802及經填補之通孔804。於一個實施例中，銅無電式鍍敷填補溝槽502及部分填補的通孔302之表面104實質上均平而無需平坦化。
於一個實施例中，封裝基體800與表面104耦合積體電路晶體諸如覆晶矽晶粒。於另一個實施例中，表面104層合另一種介電層作為連續堆積程序之一部分。
於前文說明中，為求解說，陳述特定細節以供徹底瞭解本發明。但熟諳技藝人士須瞭解可未使用若干此等特定細節實施本發明。於其他實施例中，眾所周知之結構及裝置係以方塊圖形式顯示。
多種方法係以其最基本形式說明，但可由任何方法中增加或刪除操作以及由任何前文訊息中增加或刪除資訊而未悖離本發明之基本範圍。本發明構想之任何多項變化預期皆涵蓋於本發明之精髓及範圍。就此方面而言，特別顯示之具體實施例並非用於囿限本發明反而僅供舉例說明之用。如此，本發明之範圍並非由前文提供之特定實例決定反而係由如下申請專利範圍之文字敘述確定。
100．．．封裝基體
102．．．介電層
104．．．表面
106．．．襯墊
200．．．封裝基體
202．．．通孔
300．．．封裝基體
302．．．部分填補的通孔
400．．．封裝基體
402．．．薄膜
500．．．封裝基體
502．．．溝槽
600．．．封裝基體
602．．．催化劑
700．．．封裝基體
702．．．深度
800．．．封裝基體
802．．．軌線
804．．．已填補的通孔
第1圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第2圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第3圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第4圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第5圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第6圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第7圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明；
第8圖為根據本發明之一個具體實施例一種部分形成的IC封裝基體之剖面圖之圖解說明。
104‧‧‧表面
602‧‧‧催化劑
802‧‧‧軌線
804‧‧‧已填補的通孔

Claims (9)

  1. 一種用於電子基體之選擇性無電式鍍敷方法，該方法包含有下列步驟：雷射鑽孔一基體表面而形成暴露出襯墊的通孔；無電式鍍敷該基體表面而部分填補該等通孔；於該基體表面形成多對之聚烯丙胺鹽酸鹽(PAH)及聚苯乙烯磺酸酯(PSS)之成對層，該等PAH/PSS成對層係設計成可防止鈀播晶種作用；經由該等PAH/PSS成對層雷射燒蝕該基體表面而形成溝槽；以離子性鈀對該基體表面播晶種；以及將該基體浸泡於以氫氧化鈉為主之浴槽內俾去除該等PAH/PSS成對層。
  2. 如申請專利範圍第1項之方法，其中該等溝槽係形成至實質上等於該等經部分填補之通孔於該基體表面下方之深度。
  3. 如申請專利範圍第1項之方法，其進一步包含於無電式鍍敷該基體表面而部分填補該等通孔之前，將該基體表面除污來去除碎屑。
  4. 如申請專利範圍第1項之方法，其進一步包含無電式銅鍍敷該基體直至該等溝槽及通孔實質上填補至該基體表面為止。
  5. 一種用於電子基體之選擇性無電式鍍敷方法，該方法包含有下列步驟： 雷射鑽孔一基體表面而形成暴露出襯墊的通孔；無電式鍍敷該基體表面而部分填補該等通孔；於該基體表面形成聚電解質薄膜，該薄膜係設計成可防止鈀播晶種作用；經由該聚電解質薄膜雷射燒蝕該基體表面而形成溝槽；以離子性鈀對該基體表面播晶種；將該基體浸泡於以氫氧化鈉為主之浴槽內俾去除該聚電解質薄膜；及無電式銅鍍敷該基體直至該等溝槽及通孔實質上填補至該基體表面為止。
  6. 如申請專利範圍第5項之方法，其進一步包含於無電式鍍敷該基體表面而部分填補該等通孔之前，將該基體表面除污來去除碎屑。
  7. 如申請專利範圍第5項之方法，其中該等溝槽係形成至實質上等於該等經部分填補之通孔於該基體表面下方之深度。
  8. 如申請專利範圍第5項之方法，其中該聚電解質薄膜包含多對之聚烯丙胺鹽酸鹽(PAH)及聚苯乙烯磺酸酯(PSS)之成對層。
  9. 如申請專利範圍第8項之方法，其中該等成對層包含約20對的PAH/PSS之成對層。
TW097147821A 2007-12-28 2008-12-09 用於電子基體之選擇性無電式鍍敷方法 TWI400748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/966,396 US8017022B2 (en) 2007-12-28 2007-12-28 Selective electroless plating for electronic substrates

Publications (2)

Publication Number Publication Date
TW200937505A TW200937505A (en) 2009-09-01
TWI400748B true TWI400748B (zh) 2013-07-01

Family

ID=40796848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147821A TWI400748B (zh) 2007-12-28 2008-12-09 用於電子基體之選擇性無電式鍍敷方法

Country Status (3)

Country Link
US (1) US8017022B2 (zh)
TW (1) TWI400748B (zh)
WO (1) WO2009085509A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757279B (zh) * 2016-03-31 2022-03-11 美商伊雷克托科學工業股份有限公司 用於導電電鍍的雷射種晶之方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
WO2016180944A1 (en) 2015-05-13 2016-11-17 Atotech Deutschland Gmbh Method for manufacturing of fine line circuitry
US9955590B2 (en) 2015-10-21 2018-04-24 Advanced Semiconductor Engineering, Inc. Redistribution layer structure, semiconductor substrate structure, semiconductor package structure, chip structure, and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395652A (en) * 1994-01-05 1995-03-07 Shipley Company Inc. Plating catalyst formed from noble metal ions and bromide ions
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
US6025057A (en) * 1997-12-17 2000-02-15 International Business Machines Corporation Organic electronic package and method of applying palladium-tin seed layer thereto
US20020076497A1 (en) * 2000-12-19 2002-06-20 Institute Of Materials Research And Engineering Method of forming selective electroless plating on polymer surfaces
US20020132042A1 (en) * 2000-10-24 2002-09-19 Shipley Company, L.L.C. Plating catalysts
US6632372B1 (en) * 2000-08-24 2003-10-14 Industrial Technology Research Institute Method of forming via-holes in multilayer circuit boards
TWI239571B (en) * 2002-08-09 2005-09-11 Ibm Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US20070153488A1 (en) * 2005-12-30 2007-07-05 Industrial Technology Research Institute Multi-Layer Printed Circuit Board and Method for Fabricating the Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166939A (ja) * 1991-12-19 1993-07-02 Nissan Motor Co Ltd 多層配線層の形成方法
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JP2005166939A (ja) 2003-12-02 2005-06-23 Sumitomo Electric Ind Ltd 半導体発光素子駆動回路
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US7538021B2 (en) * 2006-09-20 2009-05-26 Intel Corporation Removing dry film resist residues using hydrolyzable membranes
US7998857B2 (en) * 2007-10-24 2011-08-16 Intel Corporation Integrated circuit and process for fabricating thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
US5395652A (en) * 1994-01-05 1995-03-07 Shipley Company Inc. Plating catalyst formed from noble metal ions and bromide ions
US6025057A (en) * 1997-12-17 2000-02-15 International Business Machines Corporation Organic electronic package and method of applying palladium-tin seed layer thereto
US6632372B1 (en) * 2000-08-24 2003-10-14 Industrial Technology Research Institute Method of forming via-holes in multilayer circuit boards
US20020132042A1 (en) * 2000-10-24 2002-09-19 Shipley Company, L.L.C. Plating catalysts
US20020076497A1 (en) * 2000-12-19 2002-06-20 Institute Of Materials Research And Engineering Method of forming selective electroless plating on polymer surfaces
TWI239571B (en) * 2002-08-09 2005-09-11 Ibm Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US20070153488A1 (en) * 2005-12-30 2007-07-05 Industrial Technology Research Institute Multi-Layer Printed Circuit Board and Method for Fabricating the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757279B (zh) * 2016-03-31 2022-03-11 美商伊雷克托科學工業股份有限公司 用於導電電鍍的雷射種晶之方法

Also Published As

Publication number Publication date
US8017022B2 (en) 2011-09-13
WO2009085509A1 (en) 2009-07-09
US20090166320A1 (en) 2009-07-02
TW200937505A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
TWI400748B (zh) 用於電子基體之選擇性無電式鍍敷方法
CN102752958B (zh) 多层印刷线路板
KR100907841B1 (ko) 도금 방법 및 도금 장치
US5707893A (en) Method of making a circuitized substrate using two different metallization processes
US8621749B2 (en) Non-deleterious technique for creating continuous conductive circuits
US20150334825A1 (en) Embedded traces
TWI686109B (zh) 嵌入跡線
JP2000244127A (ja) 配線基板および配線基板の製造方法
TW200934325A (en) Method for forming circuit
US20110198018A1 (en) Method for integrating an electronic component into a printed circuit board
TW201206277A (en) Method of fabricating wiring board
JP6894289B2 (ja) 配線基板及びその製造方法
KR20120048523A (ko) 배선기판 제조방법
CN111988915A (zh) 一种pcb树脂塞孔的制作工艺
CN108566734B (zh) 一种使用压印工艺制作印制电路板的方法
CN104115570B (zh) 印刷电路板及其制造方法
TWI575111B (zh) 蝕刻經錫或錫合金填充之凹陷結構的方法
CN102137548A (zh) 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜
JP2012099768A (ja) 配線基板の製造方法
JP2016004975A (ja) 積層回路基板の製造方法
JP2011155035A (ja) 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
KR20130039080A (ko) 인쇄회로기판 및 그 제조 방법
JP5145661B2 (ja) 印刷配線板の製造方法及びめっき装置
CN115003060A (zh) 一种防止pth孔镀铜过薄的蚀刻工艺
JPH09307239A (ja) 多層プリント配線板の製造方法