CN102137548A - 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜 - Google Patents

电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜 Download PDF

Info

Publication number
CN102137548A
CN102137548A CN2011100238995A CN201110023899A CN102137548A CN 102137548 A CN102137548 A CN 102137548A CN 2011100238995 A CN2011100238995 A CN 2011100238995A CN 201110023899 A CN201110023899 A CN 201110023899A CN 102137548 A CN102137548 A CN 102137548A
Authority
CN
China
Prior art keywords
aforementioned
wiring
catalyst
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100238995A
Other languages
English (en)
Inventor
镰仓知之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102137548A publication Critical patent/CN102137548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供能够形成构成电路布线的电路布线膜的线宽微细且膜厚度均匀的电路布线的电路布线形成方法、具备该电路布线的电路基板及线宽微细且膜厚度均匀的布线膜的膜厚度比布线膜宽度大的电路布线膜。电路布线形成方法，形成电路基板中的电路布线，包括沟槽形成工序、催化剂配设工序和膜形成工序，所述沟槽形成工序中，在要形成电路布线的布线基材形成对应于电路布线形状的沟槽；所述催化剂配设工序中，在沟槽配设导电层形成用催化剂；所述膜形成工序中，通过将镀敷液配设于包括沟槽的范围、并通过导电层形成用催化剂而使导电性材料从镀敷液析出，来形成构成电路布线的导电性电路布线膜。

Description

电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜
技术领域
本发明涉及在电路基板形成电路布线的电路布线形成方法、采用该电路布线形成方法所形成的电路基板及采用该电路布线形成方法所形成的布线膜的膜厚度比布线膜的宽度大的电路布线膜。
背景技术
现有技术中，将半导体器件安装于电路基板进行使用。近年来，半导体器件的高性能化及小型化显著发展，安装半导体器件的电路基板也要求小型化及高性能化。为了使电路基板小型化，要求形成于电路基板的电路布线精细化及高密度化。为了使电路基板高性能化，要求低电阻的电路布线(截面积大、没有缺陷)。
在专利文献1中公开了图形形成方法、器件及器件的制造方法、电光装置、电子设备及有源矩阵基板的制造方法。作为图形形成方法，公开了如下的图形形成方法：为配置含有金属的功能液、使该功能液固化而形成电路布线的方法，其中，通过在要形成电路布线的区域部分性地形成宽度较宽的部分并从宽度较宽的部分加入功能液，而使功能液容易进入电路布线形成区域。
在专利文献2中公开了如下电路形成方法：形成电路图形，并形成覆盖该电路图形的绝缘树脂层，在绝缘树脂层形成使电路图形露出的沟槽，在沟槽配置金属，由此能够形成图形厚度较厚的电路图形。
【专利文献1】特开2005-12181号公报
【专利文献2】特开2009-117415号公报
可是，在公开于专利文献1的方法中，存在下述问题：若使含有金属的功能液流入则显著地产生流动分布不匀，由此有可能在要形成电路布线的区域的宽度较窄部分无法充分填充功能液，使得要构成电路布线的电路布线膜的膜厚度容易变得不均匀。
在公开于专利文献2的方法中，存在下述问题：无法使电路布线宽度比最初形成的电路图形中的电路图形的布线宽度小，因此不能使得电路布线的宽度比一定的宽度小。例如，若采用记载于权利要求3的喷墨方式，则无法形成宽度比被排出而附着的液滴的附着直径小的宽度的图形，所以在微细化方面存在限制。
发明内容
本发明为了解决上述问题的至少一部分所作出，可以作为以下的方式或应用例而实现。
(应用例1)本应用例中的电路布线形成方法是形成电路基板中的电路布线的电路布线形成方法，特征为，包括沟槽形成工序、催化剂配设工序和膜形成工序，其中，在沟槽形成工序中，在要形成前述电路布线的布线基材形成对应于前述电路布线的形状的沟槽；在催化剂配设工序中，在前述沟槽配设导电层形成用催化剂；在膜形成工序中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂而使导电性材料从前述镀敷液析出，形成构成前述电路布线的导电性的电路布线膜。
依照于本应用例中的电路布线形成方法，则因为通过导电层形成用催化剂而使金属膜从镀敷液析出，所以能够仅在配设有催化剂的部分选择性地形成金属膜。导电层形成用催化剂因为使成为镀敷核的金属催化剂形成于沟槽，所以并不对电路布线膜的膜厚度产生影响。并且，因为通过例如化学镀敷等的镀敷而使金属材料析出，故能够实质性地消除形成电路布线的电路布线膜变得不均匀的情况，所以能够形成均匀的电路布线。
导电层形成用催化剂可以选择粘度低而富于流动性的液状体，即使是微细的槽也能够容易地进行配设。沟槽因为能够通过在布线基材刻槽而形 成，所以能够容易地形成微细而深的沟槽。通过在微细而深的沟槽配置导电层形成用催化剂，并通过该导电层形成用催化剂而使金属膜从镀敷液析出，能够容易地形成具有与微细而深的沟槽的形状基本相同的形状、且布线基材平面方向宽度微细的电路布线膜。即使是布线基材平面方向宽度微细、基本正交于布线基材平面方向的方向的厚度例如比宽度厚的电路布线膜，也能够容易地形成。
(应用例2)上述应用例中的电路布线形成方法优选：前述催化剂配设工序包括配设功能液的工序，所述功能液包含前述导电层形成用催化剂；包括将前述布线基材的基材面相对于包含前述导电层形成用催化剂的前述功能液处理为疏液性的基材面疏液化工序，并使前述基材面疏液化工序先于前述沟槽形成工序而实施。
依照于该电路布线形成方法，则因为布线基材的基材面相对于包含导电层形成用催化剂的功能液具有疏液性，所以能够对在基材面上配设导电层形成用催化剂这一情况进行抑制。通过对在形成有沟槽的基材面配设导电层形成用催化剂这一情况进行抑制，能够对在基材面上形成导电层、因该导电层而使得形成于沟槽内的导电层之间短路这一情况进行抑制。
(应用例3)上述应用例中的电路布线形成方法优选：在前述沟槽形成工序中，通过激光加工形成前述沟槽。
依照于该电路布线形成方法，则激光加工通过缩小激光直径可以实现微细的加工，通过作为形成沟槽的加工方法采用激光加工，能够形成线宽微细的沟槽，并能够高精度地形成沟槽的形状。即使是微细的、深度比宽度大的沟槽，也能够容易地形成。
(应用例4)上述应用例中的电路布线形成方法优选：还包括去沾污(desmear)处理工序。
依照于该电路布线形成方法，则通过去沾污处理工序，能够去除沾污。通过去除沾污，去除沟槽内及侧壁等的沾污，由此能够使包含导电层形成用催化剂的功能液容易流入，对起因于未被填充包含导电层形成用催化剂的功能液而在电路布线膜出现缺陷这一情况进行抑制。
(应用例5)上述应用例中的电路布线形成方法优选：前述催化剂配设工序包括：使包含前述导电层形成用催化剂的功能液采用喷墨方式的排出装置附着到前述沟槽的一部分而进行配设的工序。
依照于该电路布线形成方法，则采用喷墨方式的排出装置，将包含导电层形成用催化剂的功能液配置于沟槽。喷墨方式的排出装置能够将任意量的液状体高精度配置于任意位置。因此，能够在微细的沟槽中适当的位置高精度地配置功能液。并且，能够将应当配置的适量的功能液几乎不多不少地进行配置。
(应用例6)上述应用例中的电路布线形成方法优选：前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、并使所配置的前述功能液通过毛细管作用配设于前述宽度较宽部分以外的部分的工序。
依照于该电路布线形成方法，则通过利用毛细管作用，即使在微细的部分也能够配置功能液。即使是起因于应当进行配置的沟槽较小而在直接配置功能液的情况下使得在沟槽周围也配置功能液的那种微细的沟槽，也能够不使功能液从沟槽实质溢出地进行配置。
(应用例7)上述应用例中的电路布线形成方法优选：前述膜形成工序包括通过化学镀敷形成前述电路布线膜的工序。
依照于该电路布线形成方法，则通过化学镀敷，能够在配设有导电层形成用催化剂的沟槽的部分，选择性地形成电路布线膜。
(应用例8)上述应用例中的电路布线形成方法优选：前述膜形成工序包括：通过化学镀敷形成前述电路布线膜的工序和通过电解镀敷形成前述电路布线膜的工序。
依照于该电路布线形成方法，则通过化学镀敷，能够在配设有导电层形成用催化剂的沟槽的部分，选择性地形成电路布线膜。通过同时使用化学镀敷与电解镀敷，相比于仅通过化学镀敷形成电路布线膜的情况，能够缩短用于形成所需要的时间。
(应用例9)本应用例中的电路基板特征为：具备采用包括沟槽形成 工序、催化剂配设工序和膜形成工序的电路布线形成方法所形成的电路布线，其中，沟槽形成工序中，在要形成前述电路布线的布线基材形成对应于前述电路布线的形状的沟槽；催化剂配设工序中，在前述沟槽配设导电层形成用催化剂；膜形成工序中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂而使导电性材料从前述镀敷液析出，形成构成前述电路布线的导电性的电路布线膜。
依照于本应用例中的电路基板，则形成电路基板所具备的电路布线的电路布线形成方法因为通过导电层形成用催化剂而使金属膜从镀敷液析出，所以能够仅在配设有催化剂的部分选择性地形成金属膜。导电层形成用催化剂因为使成为镀敷核的金属催化剂形成于沟槽，所以并不对电路布线膜的膜厚度产生影响，并且，因为通过化学镀敷等的镀敷而使导电材料析出，所以能够实质性地消除电路布线膜变得不均匀这一情况。由此，能够形成均匀的电路布线。
导电层形成用催化剂可以选择粘度低而富于流动性的液状体，即使是微细的槽也能够容易地进行配设。沟槽因为能够通过在布线基材刻槽而形成，所以能够容易地形成微细而深的沟槽。通过在微细而深的沟槽配置导电层形成用催化剂并通过该导电层形成用催化剂而使金属膜从镀敷液析出，能够容易地形成具有与微细而深的沟槽的形状基本相同的形状、且电路基板的平面方向的宽度微细的电路布线膜。
由此，因为能够形成具备均匀且电路基板的平面方向的宽度微细的电路布线膜的微细的电路布线，所以能够实现对起因于电路布线无法微细而变大这一情况进行了抑制的电路基板。
(应用例10)上述应用例中的电路基板优选：前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、并使所配置的前述功能液通过毛细管作用配设于前述宽度较宽部分以外的部分的工序。
依照于该电路基板，则在形成电路基板具备的电路布线时，通过利用毛细管作用，即使在微细的部分也能够配置功能液。即使是起因于应当进 行配置的沟槽较小而在直接配置功能液的情况下使得在沟槽周围也配置功能液的那样的微细沟槽，也能够不使功能液从沟槽实质溢出地进行配置。
(应用例11)本应用例中的布线膜的膜厚度比布线膜的宽度大的电路布线膜的特征为：采用包括沟槽形成工序、催化剂配设工序和膜形成工序的电路布线膜形成方法所形成，其中，沟槽形成工序中，在要形成前述电路布线膜的布线基材形成对应于前述电路布线膜的形状的沟槽；催化剂配设工序中，在前述沟槽配设导电层形成用催化剂；膜形成工序中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂而使导电性材料从前述镀敷液析出，形成导电性的前述电路布线膜。
依照于本应用例中的布线膜的膜厚度比布线膜的宽度大的电路布线膜，则形成电路布线膜的电路布线膜形成方法因为通过导电层形成用催化剂而使金属膜从镀敷液析出，所以能够仅在配设有催化剂的部分选择性地形成金属膜。导电层形成用催化剂因为使成为镀敷核的金属催化剂形成于沟槽，所以并不对电路布线膜的膜厚度产生影响。并且，因为通过化学镀敷等的镀敷而使导电材料析出，所以能够实质上消除电路布线膜变得不均匀这一情况。由此，能够形成均匀的电路布线膜。
导电层形成用催化剂可以选择粘度低而富于流动性的液状体，即使是微细的槽也能够容易地进行配设。沟槽因为能够通过在布线基材刻槽而形成，所以能够容易地形成微细而深的沟槽。通过在微细而深的沟槽配置导电层形成用催化剂，并通过该导电层形成用催化剂而使金属膜从镀敷液析出，能够容易地形成具有与微细而深的沟槽的形状基本相同的形状、且布线基材的平面方向的宽度微细的电路布线膜。
由此，因为能够容易地形成均匀且布线基材的平面方向的宽度微细的电路布线膜，所以能够容易地形成布线膜的膜厚度比布线膜的宽度大的电路布线膜。
(应用例12)上述应用例中的布线膜的膜厚度比布线膜的宽度大的电路布线膜优选：前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、并使所配置的前述功能液通过 毛细管作用配设于前述宽度较宽部分以外的部分的工序。
依照于该布线膜的膜厚度比布线膜的宽度大的电路布线膜，则在形成电路布线膜时，通过利用毛细管作用，即使在微细的部分也能够配置功能液。即使是起因于应当进行配置的沟槽较小而在直接配置功能液的情况下使得在沟槽周围也配置功能液的那种微细沟槽，也能够不使功能液从沟槽实质溢出地进行配置。
附图说明
图1(a)是表示电路基板概要的俯视图，(b)是表示电路基板具备的连接布线的剖面形状的剖视图。
图2是表示电路布线形成工序的流程图。
图3(a)是表示形成电路布线之前的基材体的剖面的说明图，(b)是表示沟槽的剖面的说明图，(c)是表示沟槽的放大剖面的说明图，(d)是表示去沾污处理的状况的说明图，(e)是表示去沾污处理后的沟槽的放大剖面的说明图。
图4(f)是表示配置催化剂功能液的状态的说明图，(g)是表示形成过孔(via)的附近的沟槽的平面形状的说明图，(h)是表示被供给了化学镀敷液的状态的说明图，(i)是表示通过化学镀敷部分性地形成有连接布线的状态的说明图，(j)是表示形成有连接布线的电路基板的剖面的说明图。
符号的说明
10…电路基板，11…基材体，12…芯片区域，14…管芯衬垫(die pad)，15…连接布线，16…电路布线，17…电路布线膜，17a…布线薄膜，19…预制粘体(prepug)，21…沟槽，21A…沟槽，22…沾污，23…接合区(land)沟槽，30…去沾污处理液，31…催化剂功能液，33…化学镀敷液，41…排出头。
具体实施方式
以下，关于电路布线形成方法、电路基板及布线膜的膜厚度比布线膜宽度大的电路布线膜，参照附图进行说明。本实施方式以用于安装半导体器件的电路基板及在电路基板形成电路布线的工序为例进行说明。还有，在以下的说明中进行参照的附图中，为了图示的方便，存在使构件或部分的纵横比例尺与实际的不相同地表示的情况。
(电路基板)
最初，关于电路基板10，参照图1进行说明。图1是表示电路基板概要的说明图。图1(a)是表示电路基板概要的俯视图，图1(b)是表示电路基板具备的连接布线的剖面形状的剖视图。
电路基板10为对半导体器件进行安装、并在基板上对所安装的半导体器件进行密封的封装基板。如示于图1(a)地，电路基板10在基本中央设定要对半导体芯片进行设置的芯片区域12，在芯片区域12周围形成管芯衬垫14。电路基板10具备包括铜等优良导体的电路布线16。电路布线16形成为，接合管芯衬垫14等的端子、对端子间进行连接的连接布线15、和/或通孔和/或通孔的接合区(land)等的电路布线膜17。
如示于图1(b)地，连接布线15为具有厚度相对于宽度较大的剖面的电路布线膜17。宽度与厚度的纵横比例如为5～10左右。通过形成为如此的剖面形状，使作为电路基板10的基材的基材体11的面的连接布线15的配设密度较高，并确保连接布线15的截面积。
(电路布线形成工序)
接下来，关于形成电路布线的工序，参照图2、图3及图4进行说明。图2是表示电路布线形成工序的流程图。图3及图4是表示电路布线形成工序的各工序中的电路基板的状态的说明图。图3(a)是表示形成电路布线之前的基材体的剖面的说明图，图3(b)是表示沟槽剖面的说明图，图3(c)是表示沟槽的放大剖面的说明图，图3(d)是表示去沾污处理的状况的说明图，图3(e)是表示去沾污处理后的沟槽的放大剖面的说明图。图4(f)是表示配置催化剂功能液的状态的说明图，图4(g)是表示形成过孔的附近的沟槽的平面形状的说明图，图4(h)是表示被供给了化学镀 敷液的状态的说明图，图4(i)是表示通过化学镀敷部分性地形成有连接布线的状态的说明图，图4(j)是表示形成有连接布线的电路基板的剖面的说明图。
最初，在图2的步骤S1中，对基材体11的表面实施疏液化处理，该疏液化处理将基材体11的表面相对于催化剂功能液31(参照图4(f)及(g))处理为疏液性。如示于图3(a)地，基材体11例如层叠预制粘体19而形成。将基材体11中的要形成电路布线膜17的预制粘体19的表面处理为疏液性。该疏液化处理进一步优选为实施以下处理：相对于化学镀敷液33(参照图4(h))也成为疏液性。还有，基材体11不管是如示于图3(a)的要形成电路布线膜17之前的状态、是如示于图4(j)的形成有电路布线膜17的状态、还是形成电路布线膜17的中间状态，都标记为基材体11。要形成电路布线膜17之前的状态的基材体11相当于布线基材。
疏液性处理例如采用以四氟化碳(四氟代甲烷)为处理气体的CF4等离子处理而实施。通过实施CF4等离子处理，在基材体11的表面形成疏液性膜。疏液性膜的形成既可以通过涂敷改性为疏液性的改性液而实施、也可以通过涂敷包含疏液性膜的材料的液状体使疏液性膜析出而实施。例如，通过以涂敷及转印法配置住友3M公司制的ノベツク1720等液体，能够形成疏液性膜。步骤S1的将基材体11的表面相对于催化剂功能液31处理为疏液性的工序相当于基材面疏液化工序。
接下来，在图2的步骤S2中，如示于图3(b)地形成沟槽21等的沟槽21A。示于图3(b)的沟槽21为形成于要形成电路布线膜17(电路布线16)中的连接布线15的位置的沟槽。沟槽21为深度相对于宽度例如为5倍以上的槽。
沟槽21等的沟槽21A通过例如利用激光加工雕刻预制粘体19而形成。作为激光加工的光源，可举出准分子激光器和/或CO2激光器和/或YAG(钇铝柘榴石)激光器。
接下来，在图2的步骤S3中，实施去沾污处理。
如示于图3(c)地，通过伴随于激光加工而熔融的树脂等所形成的沾 污22有可能残留于沟槽21(21A)的壁面、暂时分离的沾污22掉落于沟槽21(21A)的底部而残留。存在：沾污22的部分因构成电路布线膜17的金属(在本实施方式中采用铜)无法填充、有时成为电路布线膜17的缺陷的情况。
去沾污处理工序包括清洗工序、沾污去除工序、中和工序和清洗工序。沾污去除工序如示于图3(d)地，是利用去沾污处理液30溶解沾污22的工序。去沾污处理液30为能够溶解沾污的蚀刻液。实施于沾污去除工序之前的清洗工序，是先于沾污去除工序对沟槽21等进行清洗、使得去沾污处理液30容易渗入沟槽21的工序。中和工序为中和去沾污处理液30的工序，实施于中和工序之后的清洗工序为对中和过的去沾污处理液30进行清洗的工序。
实施去沾污处理，如示于图3(e)地，去除掉沟槽21(21A)的沾污22。
接下来，在图2的步骤S4中，将催化剂功能液31配置于沟槽21A。催化剂功能液31向沟槽21A的配置工序包括催化剂液滴配设工序和催化剂液渗入工序。
催化剂液滴配设工序通过采用例如喷墨方式的液滴排出装置、使液滴附着到沟槽21A中宽度较宽部分而实施。喷墨方式的液滴排出装置通过使具备排出液滴的排出喷嘴的排出头41与使液滴附着的工件相对移动、使工件的液滴配置部高精度地位于对向于排出喷嘴的位置，能够高精度地使液滴附着到工件的任意位置。液滴的大小可以高精度地成为一定大小。通过采用喷墨方式的液滴排出装置，能够在沟槽21A的预期部分，配置预期量的催化剂液。在催化剂液滴配设工序中，如示于图4(f)地，朝向为了形成连接过孔端部的接合区而形成于过孔的下孔24的开口端的接合区沟槽23等，排出催化剂功能液31的液滴而配置催化剂功能液31。接合区沟槽23为沟槽21A中宽度较宽的部分。
在沟槽21A中，如沟槽21地，关于宽度比催化剂功能液31的液滴直径窄的部分，通过催化剂液渗入工序而使催化剂功能液31遍布。如示于图 4(g)地，例如配设于如接合区沟槽23地宽度较宽部分的催化剂功能液31，通过毛细管作用被吸入而渗入如沟槽21那样的宽度较窄部分。催化剂功能液31优选选择粘度低的液体，以便通过毛细管作用容易被吸入。大多半导体器件的封装基板即使大型，其外形尺寸也不过3cm程度。在该封装基板中的沟槽21中，确认能够充分实现3cm程度的渗入距离。催化剂功能液31为包含钯离子的液状体，以从催化剂功能液31析出的金属钯核为起始而使得铜镀敷物生长。因此，催化剂功能液31只要配设为可以使钯核分布为析出金属可以析出的密度的程度就很充分，不必具有作为导电层的功能。在沟槽21A的各部分，只要配置为析出速率不存在问题的程度即可，也无需均匀地配置。
接下来，在图2的步骤S5中，对催化剂功能液31进行烧制。烧制例如以70℃～250℃程度的烧制温度实施30分钟～1小时，使功能液的溶剂脱溶剂。通过对催化剂功能液31进行烧制，使含于催化剂功能液31的钯离子成为金属钯，在沟槽21A的内部形成导电层形成用催化剂的层。催化剂功能液31相当于包含导电层形成用催化剂的功能液。
接下来，在步骤S6中，实施镀敷工序，形成电路布线膜17。镀敷工序包括化学镀敷工序和电解镀敷工序。
在化学镀敷工序中，如示于图4(h)地，在包括形成有催化剂膜的沟槽21A的区域配置化学镀敷液33。通过催化剂而由化学镀敷液33的铜离子析出为金属铜，如示于图4(i)地，形成布线薄膜17a。作为化学镀敷液33，能够采用以铜等金属为还原剂的氧化还原类中性化学镀敷液。该镀敷液具有析出速率快的特征、和不损伤基材(基材体11)和/或导电层形成用催化剂层的优点，适合作为化学镀敷液。并且，也可以采用一般性的碱性镀敷液。
电解镀敷工序将布线薄膜17a用作导电层，通过在布线薄膜17a之上层叠金属铜，形成电路布线膜17。
接下来，在图2的步骤S7中，去除掉基材体11表面的在步骤S1中形成的表面处理层(疏液层)。表面处理层的去除用于防止当进一步加工 形成有电路布线16的基材体11时表面处理层的存在造成影响这一情况。当然，在进一步进行加工时没有影响或不必进行进一步加工的情况下，也可以不去除。
实施步骤S7后，结束在基材体11形成电路布线膜17而形成电路布线16的电路布线形成工序。
以下，记载通过实施方式产生的效果。依照于本实施方式，则可得到以下的效果。
(1)连接布线15为具有相对于宽度而言厚度较大的剖面的电路布线膜17。由此，因为能够抑制伴随于连接布线15线宽减小的连接布线15的截面积减少，所以能够对起因于减小连接布线15线宽的连接布线15的导电能力变差进行抑制，能够减小连接布线15的线宽及配设间距。
(2)基材体11的表面相对于催化剂功能液31被处理为疏液性。由此，能够抑制催化剂功能液31附着于基材体11表面。若催化剂功能液31附着于基材体11表面，则因在基材体11表面形成导电性膜，由于该导电性膜，相邻的连接布线15等有可能短路。通过将基材体11的表面处理为疏液性，能够减小如此的短路可能性。
(3)沟槽21A通过由激光加工雕刻预制粘体19而形成。通过采用激光加工，能够迅速地形成正确形状的沟槽21A。如沟槽21这样的相对于宽度而言深度较深的沟槽也能够容易地形成。
(4)在催化剂液滴配设工序中，朝向接合区沟槽23等，排出催化剂功能液31的液滴而配置催化剂功能液31。通过如接合区沟槽23地使沟槽21A的宽度比其他部分宽的部分成为催化剂功能液31的液滴的附着位置，能够抑制催化剂功能液31的液滴附着到偏离沟槽21A的部分。
(5)关于如沟槽21那样的宽度比催化剂功能液31的液滴直径窄的部分，通过使得配设于如接合区沟槽23那样的宽度较宽部分的催化剂功能液31通过毛细管作用被吸入于如沟槽21那样的宽度狭窄部分而渗入的催化剂液渗入工序，使催化剂功能液31遍布。由此，能够在如沟槽21那样的微细部分配置催化剂功能液31。并且，在配置催化剂功能液31时，能够 抑制催化剂功能液31附着于偏离沟槽21A的部分这样的情况。
(6)镀敷工序包括化学镀敷工序和电解镀敷工序。通过实施电解镀敷工序，相比于化学镀敷工序能够以短时间形成电路布线膜17。
以上，虽然一边参照附图一边关于具体实施方式进行了说明，但是具体实施方式并不限于前述实施方式。实施方式当然可在不脱离主旨的范围内加以各种改变，也能够如以下地实施。
(变形例1)虽然在前述实施方式中，电路布线形成工序的镀敷工序包括化学镀敷工序与电解镀敷工序，但是并非必须在化学镀敷工序之外还实施电解镀敷工序。电路布线形成方法也可以为仅以化学镀敷形成电路布线膜的方法。
(变形例2)虽然在前述实施方式中，采用喷墨方式的液滴排出装置将催化剂功能液31配置于沟槽21A，但是为了对包含导电层形成用催化剂的功能液进行配设并非必须采用喷墨方式的液滴排出装置。既可以采用与喷墨方式不同方式的液滴排出装置，也可以采用与液滴排出装置不同的装置而对功能液进行配置。
(变形例3)在前述实施方式中，在形成电路布线的工序中，实施了包括清洗工序、沾污去除工序、中和工序和清洗工序的去沾污处理工序。可是，并非必须实施去沾污处理工序。当形成沟槽时，只要能够抑制沾污的产生，形成电路布线的工序也可以并不包括去沾污处理工序。
(变形例4)在前述实施方式中，在形成电路布线的工序中，实施了包括清洗工序、沾污去除工序、中和工序和清洗工序的去沾污处理工序。
在沾污去除工序中，伴随于以去沾污处理液30对沾污22进行溶解，沟槽21A的壁面也被溶解。沟槽21A的壁面被溶解存在以下方面：沟槽21A的形状变形、和沟槽21A的壁面微少地溶解而形成微小孔。就沟槽21A形状变形这一点而言，优选：不实施去沾污处理的沾污去除工序。并且，进一步优选：以步骤S1实施的疏液化处理为相对于用于进行去沾污处理的去沾污处理液30也处理为疏液性的处理。就在沟槽21A的壁面形成微小孔这一点而言，壁面的微小孔具有促进催化剂功能液31的吸附并使从化学 镀敷液33析出的铜的紧贴力提高的效果，优选实施沾污去除工序。沾污去除工序优选：对这些条件进行考虑，来确定实施、不实施或实施条件。
(变形例5)虽然在前述实施方式中，疏液性处理采用CF4等离子处理而实施，但是用于将基材面处理为疏液性的处理方法并非必须为CF4等离子处理。如上述地，疏液性膜既可以通过涂敷改性为疏液性的改性液而实施，也可以通过涂敷包含疏液性膜的材料的液状体使疏液性膜析出而实施。并且，也可以通过在膜等片材涂敷疏液性功能液、使该膜叠层于基材而将片材上的疏液性功能液转印于基材面，而实施。将疏液性功能液转印于基材面的方法能够选择基材面的位置进行处理。例如，能够仅将要形成微细沟槽的部分处理为疏液性。即使在形成沟槽之后，也能够不对沟槽产生影响地仅对基材面选择性地进行处理。

Claims (12)

1.一种电路布线形成方法，其形成电路基板中的电路布线，其特征在于，包括：
沟槽形成工序，其中，在要形成前述电路布线的布线基材形成对应于前述电路布线的形状的沟槽；
催化剂配设工序，其中，在前述沟槽配设导电层形成用催化剂；和
膜形成工序，其中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂使导电性材料从前述镀敷液析出，来形成构成前述电路布线的导电性的电路布线膜。
2.根据权利要求1所述的电路布线形成方法，其特征在于：
前述催化剂配设工序包括配设功能液的工序，所述功能液包含前述导电层形成用催化剂；
包括将前述布线基材的基材面相对于包含前述导电层形成用催化剂的前述功能液处理为疏液性的基材面疏液化工序，将前述基材面疏液化工序先于前述沟槽形成工序实施。
3.根据权利要求1或2所述的电路布线形成方法，其特征在于：
在前述沟槽形成工序中，通过激光加工形成前述沟槽。
4.根据权利要求1～3中的任何一项所述的电路布线形成方法，其特征在于：
还包括去沾污处理工序。
5.根据权利要求1～4中的任何一项所述的电路布线形成方法，其特征在于：
前述催化剂配设工序包括：使包含前述导电层形成用催化剂的功能液采用喷墨方式的排出装置附着到前述沟槽的一部分而进行配设的工序。
6.根据权利要求1～5中的任何一项所述的电路布线形成方法，其特征在于：
前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、使所配置的前述功能液利用毛细管作用配设到前述宽度较宽部分以外的部分的工序。
7.根据权利要求1～6中的任何一项所述的电路布线形成方法，其特征在于：
前述膜形成工序包括：通过化学镀敷形成前述电路布线膜的工序。
8.根据权利要求1～6中的任何一项所述的电路布线形成方法，其特征在于：
前述膜形成工序包括：通过化学镀敷形成前述电路布线膜的工序和通过电解镀敷形成前述电路布线膜的工序。
9.一种电路基板，其特征在于，具备采用下述电路布线形成方法所形成的电路布线，该电路布线形成方法包括：沟槽形成工序，其中，在要形成前述电路布线的布线基材形成对应于前述电路布线的形状的沟槽；催化剂配设工序，其中，在前述沟槽配设导电层形成用催化剂；和膜形成工序，其中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂使导电性材料从前述镀敷液析出，来形成构成前述电路布线的导电性的电路布线膜。
10.根据权利要求9所述的电路基板，其特征在于：前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、使所配置的前述功能液利用毛细管作用配设到前述宽度较宽部分以外的部分的工序。
11.一种布线膜的膜厚度比布线膜的宽度大的电路布线膜，其特征在于，采用下述电路布线膜形成方法形成，该电路布线膜形成方法包括：沟槽形成工序，其中，在要形成前述电路布线膜的布线基材形成对应于前述电路布线膜的形状的沟槽；催化剂配设工序，其中，在前述沟槽配设导电层形成用催化剂；和膜形成工序，其中，通过将镀敷液配设于包括前述沟槽的范围并通过前述导电层形成用催化剂使导电性材料从前述镀敷液析出，来形成导电性的前述电路布线膜。
12.根据权利要求11所述的布线膜的膜厚度比布线膜的宽度大的电路布线膜，其特征在于：前述催化剂配设工序包括：在前述沟槽的宽度较宽部分配置包含前述导电层形成用催化剂的功能液、使所配置的前述功能液利用毛细管作用配设到前述宽度较宽部分以外的部分的工序。
CN2011100238995A 2010-01-21 2011-01-21 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜 Pending CN102137548A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010010722A JP2011151172A (ja) 2010-01-21 2010-01-21 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP010722/2010 2010-01-21

Publications (1)

Publication Number Publication Date
CN102137548A true CN102137548A (zh) 2011-07-27

Family

ID=44276707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100238995A Pending CN102137548A (zh) 2010-01-21 2011-01-21 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜

Country Status (3)

Country Link
US (1) US20110174528A1 (zh)
JP (1) JP2011151172A (zh)
CN (1) CN102137548A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661441A (zh) * 2015-02-16 2015-05-27 珠海元盛电子科技股份有限公司 一种加成法制作线路板的激光活化技术方法
CN109618487A (zh) * 2019-01-22 2019-04-12 张雯蕾 带有内埋电路的立体基件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138160A (ja) * 2013-01-18 2014-07-28 Fujifilm Corp 配線基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261154A (en) * 1991-07-22 1993-11-16 Macdermid, Incorporated Process for fabricating multilayer printed circuits
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
CN1797740A (zh) * 2004-11-30 2006-07-05 株式会社半导体能源研究所 半导体装置的制造方法
US7091503B2 (en) * 2000-05-05 2006-08-15 Tokyo Electron Limited Measuring plasma uniformity in-situ at wafer level
CN1967781A (zh) * 2003-05-28 2007-05-23 精工爱普生株式会社 图案形成方法、器件和有源矩阵型基板的制造方法
US20070220744A1 (en) * 2005-03-22 2007-09-27 Cluster Technology Co., Ltd. Wiring Circuit Board Producing Method and Wiring Circuit Board
CN101325175A (zh) * 2007-06-14 2008-12-17 精工爱普生株式会社 接触孔、导电接线柱形成法、多层布线基板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP5209938B2 (ja) * 2007-11-01 2013-06-12 上村工業株式会社 回路形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261154A (en) * 1991-07-22 1993-11-16 Macdermid, Incorporated Process for fabricating multilayer printed circuits
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
US7091503B2 (en) * 2000-05-05 2006-08-15 Tokyo Electron Limited Measuring plasma uniformity in-situ at wafer level
CN1967781A (zh) * 2003-05-28 2007-05-23 精工爱普生株式会社 图案形成方法、器件和有源矩阵型基板的制造方法
CN1797740A (zh) * 2004-11-30 2006-07-05 株式会社半导体能源研究所 半导体装置的制造方法
US20070220744A1 (en) * 2005-03-22 2007-09-27 Cluster Technology Co., Ltd. Wiring Circuit Board Producing Method and Wiring Circuit Board
CN101325175A (zh) * 2007-06-14 2008-12-17 精工爱普生株式会社 接触孔、导电接线柱形成法、多层布线基板的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661441A (zh) * 2015-02-16 2015-05-27 珠海元盛电子科技股份有限公司 一种加成法制作线路板的激光活化技术方法
CN104661441B (zh) * 2015-02-16 2018-06-01 珠海元盛电子科技股份有限公司 一种加成法制作线路板的激光活化技术方法
CN109618487A (zh) * 2019-01-22 2019-04-12 张雯蕾 带有内埋电路的立体基件及其制备方法
CN109618487B (zh) * 2019-01-22 2022-07-29 张雯蕾 带有内埋电路的立体基件及其制备方法

Also Published As

Publication number Publication date
US20110174528A1 (en) 2011-07-21
JP2011151172A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
CN109413894B (zh) 一种阶梯槽槽底图形的制作方法
KR101535126B1 (ko) 회로 형성 방법
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
US11654657B2 (en) Through glass via fabrication using a protective material
KR20110046953A (ko) 하이브리드 공정을 이용한 ｔｓｖ 가공기술
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
CN102137548A (zh) 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜
US10629981B2 (en) Method for producing vias on flexible substrate
CN101315897A (zh) 印刷电路板的制造方法以及使用该方法获得的具备灌封围坝的印刷电路板
US8017022B2 (en) Selective electroless plating for electronic substrates
Rumsby et al. Excimer laser patterning of thick and thin films for high-density packaging
CN116581032A (zh) 具有中空结构封装载板及其制作工艺
CN101765341A (zh) 激光辅助基板线路成型结构与方法
CN102170757A (zh) 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜
CN109719404A (zh) 一种ic载板激光钻孔的方法
CN111818740A (zh) 线路高低差软硬结合电路的板制造方法
JP2015207710A (ja) 配線基板
KR101219386B1 (ko) 관통형 실리콘 비아의 가공방법 및 그에 의해 제조된 반도체 칩
DE102004045447A1 (de) Mobiler, elektrostatischer Substrathalter und Verfahren zu seiner Herstellung
KR100923430B1 (ko) 반도체 소자 제작용 기판의 프로세싱 방법
EP4271145A1 (en) Manufacturing a component carrier using a protection layer
CN100476015C (zh) 成膜装置用结构部件及其清洗方法
CN115955791A (zh) 一种用于mini-led类PCB的制备方法
US20190390348A1 (en) Formation of terminal metallurgy on laminates and boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727