CN102170757A - 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜 - Google Patents

电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜 Download PDF

Info

Publication number
CN102170757A
CN102170757A CN2011100295663A CN201110029566A CN102170757A CN 102170757 A CN102170757 A CN 102170757A CN 2011100295663 A CN2011100295663 A CN 2011100295663A CN 201110029566 A CN201110029566 A CN 201110029566A CN 102170757 A CN102170757 A CN 102170757A
Authority
CN
China
Prior art keywords
wiring
mentioned
catalyst
groove
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100295663A
Other languages
English (en)
Inventor
镰仓知之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102170757A publication Critical patent/CN102170757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供可形成构成电路布线的电路布线膜的线宽微细且膜厚均匀的电路布线的电路布线形成方法、具备该电路布线的电路基板以及线宽微细且膜厚均匀的布线膜的膜厚大于布线膜的宽度的电路布线膜。形成电路基板中的电路布线的电路布线形成方法，其特征在于，具备：沟槽形成步骤，其在形成电路布线的布线基体材料上形成与电路布线的形状对应的沟槽；疏液处理步骤，其至少将布线基体材料的基体材料面和沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在沟槽配设包含导电层形成用催化剂的液状体；以及膜形成步骤，其通过在包含沟槽的范围配设镀敷液，利用导电层形成用催化剂将导电性材料从镀敷液析出，形成构成电路布线的导电性电路布线膜。

Description

电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜
技术领域
本发明涉及在电路基板形成电路布线的电路布线形成方法、采用该电路布线形成方法形成的电路基板及采用该电路布线形成方法形成的布线膜的膜厚大于布线膜的宽度的电路布线膜。
背景技术
一直以来，在电路基板安装使用半导体装置。近年，随着半导体装置的高性能化及小型化的发展，安装半导体装置的电路基板也要求小型化及高性能化。为了使电路基板小型化，要求在电路基板形成的电路布线的微细化及高密度化。为了使电路基板高性能化，要求低阻抗的电路布线(截面积大、无缺陷)。
专利文献1公开了图形形成方法、装置及装置的制造方法、电光装置、电子设备以及有源矩阵基板的制造方法。作为图形形成方法，公开了配置含有金属的功能液并使该功能液固化而形成电路布线的方法，该方法通过在形成电路布线的区域部分地形成宽幅部分，从宽幅部分导入功能液，使功能液易于进入电路布线形成区域。
专利文献2公开了通过形成电路图形，形成覆盖该电路图形的绝缘树脂层，在绝缘树脂层形成使电路图形露出的沟槽，并在沟槽配置金属而形成图形厚度厚的电路图形的电路形成方法。
专利文献1：日本特开2005-12181号公报
专利文献2：日本特开2009-117415号公报
发明内容
但是，专利文献1公开的方法中，含有金属的功能液流入后，由于显著发生流动分布不均，导致功能液不能充分填充形成电路布线的区域的宽度狭小部分的可能性，存在构成电路布线的电路布线膜的膜厚容易变得不均匀的问题。
专利文献2公开的方法中，由于无法使电路布线的宽度比最初形成的电路图形中的电路图形的布线的宽度小，因此存在电路布线的宽度无法比一定的宽度小的问题。例如，若采用权利要求3所述的喷墨方式，则无法形成比排出并滴着的液滴的滴着径小的宽度的图形，因此存在微细化有限的问题。
本发明为了解决上述课题的至少一部分而提出，可以以下的形态或适用例实现。
[适用例1]本适用例的电路布线形成方法，是形成电路基板中的电路布线的电路布线形成方法，其特征在于，包括：沟槽形成步骤，其在形成上述电路布线的布线基体材料上形成与上述电路布线的形状对应的沟槽；疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，利用上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成构成上述电路布线的导电性电路布线膜。
根据本适用例的电路布线形成方法，由于利用导电层形成用催化剂从镀敷液析出金属膜，因此可以仅仅在催化剂的配设部分选择地形成金属膜。由于导电层形成用催化剂在沟槽形成成为镀敷的核的金属催化剂，因此不会影响电路布线膜的膜厚。另外，由于例如通过无电镀敷(化学镀)等的镀敷析出导电材料，因此可使形成电路布线的电路布线膜实质上不会变得不均匀，从而可形成均匀电路布线。
导电层形成用催化剂可选择粘度低流动性佳的液状体，即使是微细沟 也可以容易地配设。沟槽可通过在布线基体材料蚀刻(雕刻)沟而形成，因此可容易地形成微细且深的沟槽。通过在微细且深的沟槽配置导电层形成用催化剂，利用该导电层形成用催化剂从镀敷液析出金属膜，可以容易地形成具有与微细且深的沟槽的形状近似同样的形状且布线基体材料的平面方向的宽度微细的电路布线膜。即使是布线基体材料的平面方向的宽度微细，且与布线基体材料的平面方向近似正交的方向的厚度例如比宽度厚的电路布线膜，也可以容易地形成。
通过将基体材料面处理为对包含导电层形成用催化剂的液状体具有疏液性，可以抑制在基板面上配设导电层形成用催化剂。通过抑制导电层形成用催化剂配设在形成沟槽的基板面，可以抑制在基板面上形成导电层并由该导电层引起与沟槽内形成的导电层间短路的情况。
通过将沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性，可以抑制在沟槽的侧壁面配设导电层形成用催化剂。从而，通过利用导电层形成用催化剂从镀敷液析出导电性材料而形成电路布线膜时，导电性材料主要从沟槽的底面进行层叠而形成电路布线膜，因此，可以形成从一个方向层叠的具有一样截面的电路布线膜。
[适用例2]上述适用例的电路布线形成方法，优选的是，上述沟槽形成步骤中，通过激光加工形成上述沟槽。
根据该电路布线形成方法，激光加工可通过缩小激光值径进行微加工，采用激光加工作为形成沟槽的加工方法，可形成线宽微细的沟槽，并且可精确形成沟槽的形状。即使是微细且深度比宽度深的沟槽也可以容易地形成。
[适用例3]上述适用例的电路布线形成方法，优选的是，还包括去污处理步骤。
根据该电路布线形成方法，可通过去污处理步骤，除去污物。通过除去污物来除去沟槽内及侧壁等的污物，可以使包含导电层形成用催化剂的功能液容易流入，抑制由无法填充包含导电层形成用催化剂的功能液的情况在电路布线膜产生缺陷。
[适用例4]上述适用例的电路布线形成方法，优选的是，上述催化剂配设步骤包括采用喷墨方式的排出装置将包含上述导电层形成用催化剂的上述液状体在上述沟槽的一部分滴着而配设的步骤。
根据该电路布线形成方法，采用喷墨方式的排出装置在沟槽配置包含导电层形成用催化剂的液状体。喷墨方式的排出装置可以在任意的位置以任意量精确配置液状体。因而，可以在微细沟槽中的适切位置精确配置液状体。另外，可以使应该配置的适切配置量的液状体不会配置过量或不足。
[适用例5]上述适用例的电路布线形成方法，优选的是，上述催化剂配设步骤包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
根据该电路布线形成方法，通过利用毛细管现象，即使在微细部分也可以配置液状体。即使是如下的细微沟槽，也可以实质上不会从沟槽溢出液状体地进行配置，该细微沟槽是由于应该配置的沟槽小，在直接配置液状体的场合，液状体也配置在沟槽的周围的微细沟槽。
[适用例6]上述适用例的电路布线形成方法，优选的是，上述膜形成步骤具有通过无电镀敷形成上述电路布线膜的步骤。
根据该电路布线形成方法，可以通过无电镀敷在配设了导电层形成用催化剂的沟槽的部分选择地形成电路布线膜。
[适用例7]上述适用例的电路布线形成方法，优选的是，上述膜形成步骤具有通过无电镀敷形成上述电路布线膜的步骤和通过电解镀敷形成上述电路布线膜的步骤。
根据该电路布线形成方法，可以通过无电镀敷在配设了导电层形成用催化剂的沟槽的部分选择地形成电路布线膜。通过并用无电镀敷和电解镀敷，与仅仅通过无电镀敷形成电路布线膜的场合相比，可以缩短形成所要的时间。
[适用例8]本适用例的电路基板，其特征在于，具备采用电路布线形成方法形成的电路布线，上述电路布线形成方法包括：沟槽形成步骤，其 在形成电路布线的布线基体材料上形成与上述电路布线的形状对应的沟槽；疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，利用上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成构成上述电路布线的导电性电路布线膜。
根据本适用例的电路基板，由于形成电路基板具备的电路布线的电路布线形成方法利用导电层形成用催化剂从镀敷液析出金属膜，因此可以仅仅在催化剂的配设部分选择地形成金属膜。导电层形成用催化剂在沟槽形成成为镀敷的核的金属催化剂，因此不影响电路布线膜的膜厚，另外，由于通过无电镀敷等的镀敷析出导电材料，可以使形成电路布线的电路布线膜实质上不会变得不均匀。从而，可形成均匀的电路布线。
导电层形成用催化剂可选择粘度低流动性佳的液状体，即使是微细沟也可以容易地配设。沟槽可通过在布线基体材料蚀刻沟而形成，因此可容易地形成微细且深的沟槽。通过在微细且深的沟槽配置导电层形成用催化剂，利用该导电层形成用催化剂从镀敷液析出金属膜，可以容易地形成具有与微细且深的沟槽的形状近似同样的形状且布线基体材料的平面方向的宽度微细的电路布线膜。
通过将沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性，可以抑制在沟槽的侧壁面配设导电层形成用催化剂。从而，通过利用导电层形成用催化剂从镀敷液析出导电性材料而形成电路布线膜时，导电性材料主要从沟槽的底面进行层叠而形成电路布线膜，因此，可以形成从一个方向层叠的具有一样截面的电路布线膜。
从而，可以形成具有均匀且电路基板的平面方向的宽度微细的电路布线膜的微细电路布线，因此，可以实现抑制了电路布线无法微细化而变大的情况的电路基板。
[适用例9]上述适用例的电路基板，优选的是，上述催化剂配设步骤 包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
根据该电路基板，形成电路基板具备的电路布线时，通过利用毛细管现象，即使在微细部分也可以配置液状体。即使是如下的细微沟槽，也可以实质上不会从沟槽溢出液状体地进行配置，该细微沟槽是由于应该配置的沟槽小，在直接配置液状体的场合，液状体也配置在沟槽的周围的微细沟槽。
[适用例10]本适用例的布线膜的膜厚大于布线膜的宽度的电路布线膜，其特征在于，采用电路布线膜形成方法形成，上述电路布线形成方法包括：沟槽形成步骤，其在形成电路布线膜的布线基体材料上形成与上述电路布线膜的形状对应的沟槽；疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，由上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成导电性电路布线膜。
根据本适用例的布线膜的膜厚大于布线膜的宽度的电路布线膜，由于形成电路布线膜的电路布线膜形成方法利用导电层形成用催化剂从镀敷液析出金属膜，因此可以仅仅在催化剂的配设部分选择地形成金属膜。导电层形成用催化剂在沟槽形成成为镀敷的核的金属催化剂，因此不影响电路布线膜的膜厚，另外，由于通过无电镀敷等的镀敷析出导电材料，可以使形成电路布线的电路布线膜实质上不会变得不均匀。从而，可形成均匀的电路布线膜。
导电层形成用催化剂可选择粘度低流动性佳的液状体，即使是微细沟也可以容易地配设。沟槽可通过在布线基体材料蚀刻沟而形成，因此可容易地形成微细且深的沟槽。通过在微细且深的沟槽配置导电层形成用催化剂，由该导电层形成用催化剂从镀敷液析出金属膜，可以容易地形成具有 与微细且深的沟槽的形状近似同样的形状且布线基体材料的平面方向的宽度微细的电路布线膜。
通过将沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性，可以抑制在沟槽的侧壁面配设导电层形成用催化剂。从而，通过由导电层形成用催化剂从镀敷液析出导电性材料而形成电路布线膜时，导电性材料主要从沟槽的底面进行层叠而形成电路布线膜，因此，可以形成从一个方向层叠的具有一样截面的电路布线膜。
从而，可容易地形成均匀且布线基体材料的平面方向的宽度微细的电路布线膜，因此可以容易形成布线膜的膜厚大于布线膜的宽度的电路布线膜。
[适用例11]上述适用例的布线膜的膜厚大于布线膜的宽度的电路布线膜，优选的是，上述催化剂配设步骤包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
根据该布线膜的膜厚大于布线膜的宽度的电路布线膜，形成电路布线膜时，通过利用毛细管现象，即使在微细部分也可以配置液状体。即使是如下的细微沟槽，也可以实质上不会从沟槽溢出液状体地进行配置，该细微沟槽是由于应该配置的沟槽小，在直接配置液状体的场合，液状体也配置在沟槽的周围的微细沟槽。
附图说明
图1的(a)是电路基板的概要的平面图，(b)是电路基板具备的连接布线的截面形状的截面图。
图2是电路布线形成步骤的流程图。
图3的(a)是电路布线形成前的基体材料体的截面的说明图，(b)是沟槽的截面的说明图，(c)是沟槽的放大截面的说明图，(d)是去污(desmear，清洁)处理的情形的说明图，(e)是去污处理后的沟槽的放大截面的说明图。
图4的(f)是配置催化剂功能液的状态的说明图，(g)是形成过孔(via)的附近的沟槽的平面形状的说明图，(h)是供给无电镀敷液的状态的说明图，(i)是通过无电镀敷部分地形成连接布线的状态的说明图，(j)是形成了连接布线的电路基板的截面的说明图。
图5的(a)是去污处理后形成连接布线的沟槽的截面的说明图，(b)是疏液性处理后的区域和形成了导电层形成用催化剂的膜的区域的关系的说明图，(c)是形成的布线薄膜的截面形状的说明图，(d)是形成了连接布线的电路基板的截面的说明图，(e)是疏液性处理后的区域和形成了导电层形成用催化剂的膜的区域的关系的其他例的说明图，(f)是形成的布线薄膜的截面形状的说明图，(g)是形成了连接布线的电路基板的截面的说明图。
标号说明：
10...电路基板，11...基体材料体，12...芯片区域，14...芯片衬垫(diepad)，15...连接布线，16...电路布线，17...电路布线膜，17a...布线薄膜，17b...布线膜体，17c...布线薄膜，17d...布线膜体，17e...间隙，17f...电路布线膜，19...预浸材料(prepreg)，21...沟槽(trench)，21A...沟槽，22...污物(smear)，23...接触区沟槽(land trench)，30...去污处理液，31...催化剂功能液，33...无电镀敷液，41...排出头，51...表面，52...侧壁面，54...底面，55...导电层形成用催化剂层。
具体实施方式
以下，参照附图说明电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜。本实施例以用于安装半导体装置的电路基板及在电路基板形成电路布线的步骤为例进行说明。另外，以下的说明中参照的附图为了便于图示，有部件或部分的纵横的比例尺以不同于实物进行表现的情况。
<电路基板>
首先，参照图1说明电路基板10。图1是电路基板的概要的说明图。图1 (a)是电路基板的概要的平面图，图1(b)是电路基板具备的连接布线的截面形状的截面图。
电路基板10是安装半导体装置并在基板上密封安装的半导体装置的封装基板。如图1(a)所示，电路基板10在大致近似中央部分设定设置半导体芯片的芯片区域12，在芯片区域12的周围形成芯片衬垫14。电路基板10具有铜等的良导体组成的电路布线16。电路布线16由芯片衬垫14等的端子、连接端子间的连接布线15、通孔和/或通孔的接触区等的电路布线膜17连接而形成。
如图1(b)所示，连接布线15是具有厚度大于宽度的截面的电路布线膜17。厚度与宽度之比为例如5到10左右。通过采用这样的截面形状，可提高电路基板10的基体材料即基体材料体11的面中的连接布线15的配设密度，并确保连接布线15的截面积。
<电路布线形成步骤>
接着，参照图2、图3、及图4说明形成电路布线的步骤(工序)。图2是电路布线形成步骤的流程图。图3及图4是电路布线形成步骤的各步骤中的电路基板的状态的说明图。图3(a)是电路布线形成前的基体材料体的截面的说明图，图3(b)是沟槽的截面的说明图，图3(c)是沟槽的放大截面的说明图，图3(d)是去污处理的情形的说明图，图3(e)是去污处理后的沟槽的放大截面的说明图。图4(f)是配置催化剂功能液的状态的说明图，图4(g)是形成过孔的附近的沟槽的平面形状的说明图，图4(h)是供给无电镀敷液的状态的说明图，图4(i)是通过无电镀敷部分地形成连接布线的状态的说明图，图4(j)是形成了连接布线的电路基板的截面的说明图。
如图3(a)所示，基体材料体11通过例如层叠预浸材料(prepreg)19而形成。图3(a)所示的电路布线膜17形成前的状态、图4(j)所示的形成了电路布线膜17的状态、电路布线膜17形成中途的状态都表示为基体材料体11。电路布线膜17形成前的状态的基体材料体11与布线基体材料相当。
首先，图2的步骤S1中，如图3(b)所示，形成沟槽21等的沟槽21A。 图3(b)所示的沟槽21是在形成电路布线膜17(电路布线16)中的连接布线15的位置形成的沟槽。沟槽21是深度为宽度的例如5倍以上的沟。
沟槽21等的沟槽21A例如通过激光加工蚀刻(雕刻)预浸材料19而形成。激光加工的光源可采用准分子激光、CO2激光、YAG(钇铝石榴石)激光等。
接着，在图2的步骤S2中，实施去污处理。
如图3(c)所示，存在伴随激光加工而熔融的树脂等形成的污物22残留在沟槽21(21A)的壁或者一旦分离的污物22落下而残留在沟槽21(21A)的底部的可能性。污物22的部分无法用构成电路布线膜17的金属(本实施例中用铜)填充，有成为电路布线膜17的缺陷的情况。
去污处理步骤具有清洗步骤、污物除去步骤、中和步骤、清洗步骤。污物除去步骤如图3(d)所示，是用去污处理液30溶解污物22的步骤。去污处理液30是可溶解污物的刻蚀液。污物除去步骤前实施的清洗步骤是在污物除去步骤之前清洗沟槽21等，使去污处理液30容易浸入沟槽21的步骤。中和步骤是中和去污处理液30的步骤，中和步骤后实施的清洗步骤是清洗中和的去污处理液30的步骤。
实施去污处理，如图3(e)所示，除去沟槽21(21A)的污物22。
接着，图2的步骤S3中，对基体材料体11的表面及沟槽21A的侧壁面实施对催化剂功能液31(参照图4(f)及(g))具有疏液性的疏液化处理。该疏液化处理最好是对无电镀敷液33(参照图4(h))也具有疏液性的处理。
疏液性处理例如采用以四氟化碳为处理气体的CF4等离子体处理实施。由等离子体形成的四氟化碳基团作用于基体材料体11的表面及沟槽21A的侧壁面的树脂表面，生成具有疏液性的官能团。通过生成官能团，基体材料体11的表面及沟槽21A的侧壁面改质为疏液性。
处理沟槽21A的侧壁时，四氟化碳基团也作用于与侧壁相连的沟槽21A的底面的可能性高，但是例如通过调节处理时间，可以抑制底面改质为疏液性。沟槽21A的底面与基体材料体11的表面及沟槽21A的侧壁相比，位于 离发生等离子体的等离子体单元较远的位置，因此，发生的等离子体所生成的四氟化碳基团难以到达。从而，通过调节处理时间，可以抑制底面改质为疏液性。
对于实际的电路布线，最好通过实验等求出可使基体材料体11的表面及沟槽21A的侧壁面改质为疏液性而抑制底面改质为疏液性或使底面不会改质为疏液性的适当处理时间。另外，通过调节处理时间，难以使改质为疏液性的部分和未改质的部分以形成明确边界的状态分离。因而，处理时间最好设定成例如使侧壁中存在改质部分和未改质部分，而底面全部为未改质的处理时间。
步骤S3的将基体材料体11的表面及沟槽21A的侧壁面处理为对催化剂功能液31具有疏液性的步骤与疏液处理步骤相当。
接着，图2的步骤S4中，在沟槽21A配置催化剂功能液31。催化剂功能液31对沟槽21A的配置步骤具有催化剂液滴配设步骤和催化剂液浸入步骤。
催化剂液滴配设步骤通过采用例如喷墨方式的液滴排出装置在沟槽21A中的宽度宽的部分滴着液滴而实施。喷墨方式的液滴排出装置通过使具备排出液滴的排出喷嘴的排出头41和液滴滴着的工件相对移动，使工件的液滴配置部精确位于与排出喷嘴对向的位置，可对工件的任意的位置精确地滴着液滴。液滴的大小可精确地设为一定的大小。通过采用喷墨方式的液滴排出装置，可以在沟槽21A的期望部分配置期望量的催化剂液。催化剂液滴配设步骤中，如图4(f)所示，为了形成与过孔(via hole)的端连接的接触区(land)，对在过孔的下孔24的开口端形成的接触区沟槽23等排出催化剂功能液31的液滴，配置催化剂功能液31。接触区沟槽23是沟槽21A中的宽度宽的部分。
沟槽21A中，如沟槽21，对于宽度比催化剂功能液31的液滴径小的部分，通过催化剂液浸入步骤来渗透催化剂功能液31。如图4(g)所示，例如使在接触区沟槽23那样的宽幅部分配设的催化剂功能液31通过毛细管现象吸入而浸入沟槽21那样的窄幅部分。为了使催化剂功能液31容易通过毛 细管现象吸入，最好选择粘度低的液体。多数的半导体装置的封装基板即使大，外形尺寸也为3cm左右。确认在该封装基板中的沟槽21中，可充分实现3cm左右的浸入距离。催化剂功能液31是包含钯离子的液状体，以从催化剂功能液31析出的金属钯的核为开端，进行铜镀敷。因而，催化剂功能液31只要配设为能够以析出金属可析出的密度嵌入钯的核的程度就足够了，不必具有导电层的功能。沟槽21A的底面的各部中，只要配置为析出速率没有问题的程度即可，也不必均匀配置。
接着，图2的步骤S5中，焙烧催化剂功能液31。焙烧例如以70℃到250℃左右的焙烧温度实施30分钟到1小时，使功能液的溶剂脱离。通过焙烧催化剂功能液31，催化剂功能液31所包含的钯离子成为金属钯，在沟槽21A的底面形成导电层形成用催化剂的层。催化剂功能液31与包含导电层形成用催化剂的液状体相当。
接着，步骤S6中，实施镀敷步骤，形成电路布线膜17。镀敷步骤具有无电镀敷步骤和电解镀敷步骤。
无电镀敷步骤中，如图4(h)所示，在包含形成催化剂膜的沟槽21A的区域配置无电镀敷液33。可以采用由催化剂从无电镀敷液33的铜离子析出金属铜，以铜等金属作为还原剂的氧化还原系的中性无电镀敷液。该镀敷液具有析出速率快的特征和对基体材料(基体材料体11)、导电层形成用催化剂层无损坏的优点，作为无电镀敷液是优选的。另外，也可以采用一般的碱性的镀敷液。
电解镀敷步骤通过采用布线薄膜17a作为导电层并在布线薄膜17a上层叠金属铜，形成电路布线膜17。
这里，参照图5说明疏液性处理后的区域和形成的电路布线膜17的截面形状的关系。图5是层叠铜而形成电路布线膜的步骤中的电路基板的连接布线部分的截面形状的说明图。图5(a)是去污处理后的形成连接布线的沟槽的截面的说明图，图5(b)是疏液性处理后的区域和形成了导电层形成用催化剂的膜的区域的关系的说明图，图5(c)是形成的布线薄膜的截面形状的说明图，图5(d)是形成了连接布线的电路基板的截面的说明图。 图5(e)是疏液性处理后的区域和形成了导电层形成用催化剂的膜的区域的关系的其他例的说明图，图5(f)是形成的布线薄膜的截面形状的说明图，图5(g)是形成了连接布线的电路基板的截面的说明图。
图5(a)所示的沟槽21(21A)是与上述图3(e)所示的除去了污物22的沟槽21(21A)同样的沟槽21。
首先，如上所述，说明将基体材料体11的表面51及沟槽21A(沟槽21)的侧壁面52处理为对催化剂功能液31具有疏液性的情况。
如图5(b)所示，在表面51及侧壁面52处理为对催化剂功能液31具有疏液性的场合，仅仅在沟槽21的底面54形成导电层形成用催化剂层55。
接着，如图5(c)所示，通过实施无电镀敷处理，布线薄膜17a形成与导电层形成用催化剂层55层叠的状态。导电层形成用催化剂层55仅仅在底面54形成，因此布线薄膜17a在沟槽21的底面54形成。
接着，通过实施电解镀敷处理，如图5(d)所示，布线膜体17b形成与布线薄膜17a层叠的状态。布线薄膜17a在沟槽21的底面54形成平面状，因此，布线膜体17b的平面层叠而变厚，截面形成近似长方形形状。由布线薄膜17a和布线膜体17b形成具有近似长方形形状的截面的电路布线膜17。
接着，说明仅仅将基体材料体11的表面51处理为对催化剂功能液31具有疏液性的情况。
如图5(e)所示，仅仅将表面51处理为对催化剂功能液31具有疏液性的场合，除了沟槽21A的底面54，催化剂功能液31还附着在沟槽21A的侧壁面52，在底面54和侧壁面52形成导电层形成用催化剂层55。
接着，通过实施无电镀敷处理，如图5(f)所示，布线薄膜17c形成与导电层形成用催化剂层55层叠的状态。导电层形成用催化剂层55在底面54和侧壁面52形成，因此，布线薄膜17c在沟槽21的底面54和侧壁面52形成，具有近似U字形状的截面形状。
接着，通过实施电解镀敷处理，如图5(g)所示，布线膜体17d形成与布线薄膜17c层叠的状态。布线薄膜17c在沟槽21的底面54和侧壁面52形成，具有近似U字形状的截面形状，因此，布线膜体17d形成从3个方向填 埋近似U字形状的内侧空间的状态。随着布线膜体17d的形成，近似U字形状的内侧空间变窄，难以进行镀敷液的供给，因此，近似U字形状的内侧空间不会被埋尽，留下间隙17e的可能性高。由于间隙17e的残留，形成的电路布线膜17f成为在近似长方形截面中包含间隙17e的膜的可能性高。由于电路布线膜17f在近似长方形截面中包含间隙17e，与具有截面的全体状态为近似一样的近似长方形形状的截面的电路布线膜17比，导电特性劣化的可能性高。
接着，图2的步骤S7中，除去在步骤S3形成的基体材料体11的表面的表面处理层(疏液层)。表面处理层的除去是为了防止进一步加工形成了电路布线16的基体材料体11时表面处理层的存在造成影响。当然，在进一步加工时若没有影响或者不必进一步加工的场合，也可以不进行除去。
实施步骤S7，在基体材料体11形成电路布线膜17后，形成电路布线16的电路布线形成步骤结束。
以下，记载了实施例的效果。根据本实施例，可获得以下的效果。
(1)连接布线15是具有厚度大于宽度的截面的电路布线膜17。从而，可以抑制连接布线15的线宽的减少所伴随的连接布线15的截面积的减少，因此，可以抑制连接布线15的线宽变小起因的连接布线15的导电能力的劣化，可以减小连接布线15的线宽及配设间距。
(2)将基体材料体11的表面处理为对催化剂功能液31具有疏液性。从而，可抑制催化剂功能液31在基体材料体11的表面附着。催化剂功能液31在基体材料体11的表面附着后，由于在基体材料体11的表面形成导电性膜，有通过该导电性膜使相邻的连接布线15等短路的可能性。通过将基体材料体11的表面处理为疏液性，可以减小这样的短路的可能性。
(3)将沟槽21A(沟槽21)的侧壁面52处理为对催化剂功能液31具有疏液性。从而，可形成具有截面的全体状态为近似一样的近似长方形形状的截面的电路布线膜17。可抑制像未将侧壁面52处理为对催化剂功能液31具有疏液性的场合那样因在截面中包含间隙17e而导致导电特性劣化的情况。
(4)沟槽21A通过激光加工蚀刻预浸材料19而形成。通过采用激光加工，可迅速形成精确形状的沟槽21A。即使是深度比沟槽21的宽度深的沟槽也可以容易地形成。
(5)催化剂液滴配设步骤中，向接触区沟槽23等排出催化剂功能液31的液滴，配置催化剂功能液31。通过将接触区沟槽23这样的比沟槽21A的其他部分宽的部分设为催化剂功能液31的液滴的滴着位置，可以抑制将催化剂功能液31的液滴滴着到沟槽21A外的部分。
(6)对于沟槽21这样的宽度比催化剂功能液31的液滴径小的部分，可以通过使在接触区沟槽23这样的宽幅部分配设的催化剂功能液31通过毛细管现象吸入而浸入沟槽21这样的窄幅部分的催化剂液浸入步骤来渗透催化剂功能液31。从而，可在沟槽21这样的微细部分配置催化剂功能液31。另外，配置催化剂功能液31时，可抑制催化剂功能液31附着到沟槽21A外的部分。
(7)镀敷步骤具有无电镀敷步骤和电解镀敷步骤。通过实施电解镀敷步骤，与无电镀敷步骤相比，可以短时间形成电路布线膜17。
以上，参照附图说明了优选实施例，但是优选实施例不限于上述实施例。实施例可以在不脱离要旨的范围内进行各种变更，也可以实施如下。
(变形例1)
上述实施例中，电路布线形成步骤的镀敷步骤具有无电镀敷步骤和电解镀敷步骤，但是，除了无电镀敷步骤，不一定必须实施电解镀敷步骤。电路布线形成方法也可以是仅仅由无电镀敷形成电路布线膜的方法。
(变形例2)
上述实施例中，采用喷墨方式的液滴排出装置在沟槽21A配置催化剂功能液31，但是，为了配设包含导电层形成用催化剂的功能液，不一定必须采用喷墨方式的液滴排出装置。可以采用与喷墨方式不同方式的液滴排出装置，也可以采用与液滴排出装置不同的装置，来配置功能液。
(变形例3)
上述实施例中，形成电路布线的步骤中，实施了具有清洗步骤、污物 除去步骤、中和步骤、清洗步骤的去污处理步骤。但是，实施去污处理步骤不是必须的。沟槽形成时若可以抑制污物的发生，则形成电路布线的步骤也可以是不具有去污处理步骤的步骤。
(变形例4)
上述实施例中，在形成电路布线的步骤中，实施具有清洗步骤、污物除去步骤、中和步骤、清洗步骤的去污处理步骤。
污物除去步骤中，随着污物22被去污处理液30溶解，沟槽21A的壁面也被溶解。沟槽21A的壁面被溶解的话，有沟槽21A的形状改变的情况和沟槽21A的壁面被微小溶解而形成微细孔的情况。沟槽21A的形状改变意味着最好不实施去污处理的污物除去步骤。在沟槽21A的壁面形成微细孔意味着壁面的微细孔在促进催化剂功能液31的吸附的同时具有提高从无电镀敷液33析出的铜的附着力的效果，因此最好实施污物除去步骤。污物除去步骤最好考虑这些条件来确定实施或不实施，或确定实施条件。
(变形例5)
上述实施例中，疏液性处理采用CF4等离子体处理进行实施，但是，将基体材料面处理为疏液性的处理方法不限于CF4等离子体处理。疏液性膜可以通过涂敷改质为疏液性的改质液来实施，也可以通过涂敷包含疏液性膜的材料的液状体使疏液性膜析出来实施。也可以在薄膜等的薄片预先涂敷疏液性的液状体，将该薄膜层压到基体材料，使薄片上的疏液性的液状体转印到基体材料面来实施。

Claims (11)

1.一种电路布线形成方法，用以形成电路基板中的电路布线，其特征在于，包括：
沟槽形成步骤，其在形成上述电路布线的布线基体材料上形成与上述电路布线的形状对应的沟槽；
疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；
催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及
膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，利用上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成构成上述电路布线的导电性电路布线膜。
2.权利要求1所述的电路布线形成方法，其特征在于，
上述沟槽形成步骤中，通过激光加工形成上述沟槽。
3.权利要求1或2所述的电路布线形成方法，其特征在于，还包括：
去污处理步骤。
4.权利要求1至3的任一项所述的电路布线形成方法，其特征在于，
上述催化剂配设步骤包括采用喷墨方式的排出装置将包含上述导电层形成用催化剂的上述液状体在上述沟槽的一部分滴着而配设的步骤。
5.权利要求1至4的任一项所述的电路布线形成方法，其特征在于，
上述催化剂配设步骤包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
6.权利要求1至5的任一项所述的电路布线形成方法，其特征在于，
上述膜形成步骤包括通过无电镀敷形成上述电路布线膜的步骤。
7.权利要求1至5的任一项所述的电路布线形成方法，其特征在于，
上述膜形成步骤包括通过无电镀敷形成上述电路布线膜的步骤和通过电解镀敷形成上述电路布线膜的步骤。
8.一种电路基板，其特征在于，具备采用电路布线形成方法形成的电路布线，上述电路布线形成方法包括：沟槽形成步骤，其在形成电路布线的布线基体材料上形成与上述电路布线的形状对应的沟槽；疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，利用上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成构成上述电路布线的导电性电路布线膜。
9.权利要求8所述的电路基板，其特征在于，
上述催化剂配设步骤包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
10.一种布线膜的膜厚大于布线膜的宽度的电路布线膜，其特征在于，采用电路布线膜形成方法形成，上述电路布线形成方法包括：沟槽形成步骤，其在形成电路布线膜的布线基体材料上形成与上述电路布线膜的形状对应的沟槽；疏液处理步骤，其至少将上述布线基体材料的基体材料面和上述沟槽的侧壁面处理为对包含导电层形成用催化剂的液状体具有疏液性；催化剂配设步骤，其在上述沟槽配设包含上述导电层形成用催化剂的上述液状体；以及膜形成步骤，其通过在包含上述沟槽的范围配设镀敷液，利用上述导电层形成用催化剂将导电性材料从上述镀敷液析出，形成导电性电路布线膜。
11.权利要求10所述的布线膜的膜厚大于布线膜的宽度的电路布线膜，其特征在于，
上述催化剂配设步骤包括在上述沟槽的宽幅部分配置包含上述导电层形成用催化剂的上述液状体，使配置的上述液状体通过毛细管现象配设在上述宽幅部分以外的部分的步骤。
CN2011100295663A 2010-01-26 2011-01-24 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜 Pending CN102170757A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010013924A JP2011155035A (ja) 2010-01-26 2010-01-26 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP013924/2010 2010-01-26

Publications (1)

Publication Number Publication Date
CN102170757A true CN102170757A (zh) 2011-08-31

Family

ID=44308100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100295663A Pending CN102170757A (zh) 2010-01-26 2011-01-24 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜

Country Status (3)

Country Link
US (1) US20110180313A1 (zh)
JP (1) JP2011155035A (zh)
CN (1) CN102170757A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11116070B2 (en) 2017-07-13 2021-09-07 Cellink Corporation Interconnect circuit methods and devices
US20230047568A1 (en) * 2021-08-10 2023-02-16 Imagine Tf, Llc Printed circuit boards with embossed metalized circuit traces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109921A (ja) * 2005-10-14 2007-04-26 Seiko Epson Corp 配線基板の製造方法
US20070220744A1 (en) * 2005-03-22 2007-09-27 Cluster Technology Co., Ltd. Wiring Circuit Board Producing Method and Wiring Circuit Board
WO2009085509A1 (en) * 2007-12-28 2009-07-09 Intel Corporation Selective electroless plating for electronic substrates
CN101577232A (zh) * 2008-05-08 2009-11-11 日东电工株式会社 配线电路基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP5209938B2 (ja) * 2007-11-01 2013-06-12 上村工業株式会社 回路形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070220744A1 (en) * 2005-03-22 2007-09-27 Cluster Technology Co., Ltd. Wiring Circuit Board Producing Method and Wiring Circuit Board
JP2007109921A (ja) * 2005-10-14 2007-04-26 Seiko Epson Corp 配線基板の製造方法
WO2009085509A1 (en) * 2007-12-28 2009-07-09 Intel Corporation Selective electroless plating for electronic substrates
CN101577232A (zh) * 2008-05-08 2009-11-11 日东电工株式会社 配线电路基板的制造方法

Also Published As

Publication number Publication date
US20110180313A1 (en) 2011-07-28
JP2011155035A (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
US6815348B2 (en) Method of plugging through-holes in silicon substrate
CN101911846B (zh) 电路形成方法
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
CN102388438B (zh) 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
US10629981B2 (en) Method for producing vias on flexible substrate
US11654657B2 (en) Through glass via fabrication using a protective material
TW201533872A (zh) 半導體裝置及其製作方法
CN103491729A (zh) 线路板及其制作方法
US9609751B2 (en) Package substrate comprising surface interconnect and cavity comprising electroless fill
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
CN102170757A (zh) 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜
JP2016058535A (ja) 構造体及びその製造方法
CN112912995A (zh) 包括通孔的装置及用于制造通孔的方法和材料
CN102137548A (zh) 电路布线形成方法、电路基板及布线膜的膜厚度比布线膜的宽度大的电路布线膜
US8017022B2 (en) Selective electroless plating for electronic substrates
JP2014141040A (ja) 半導体チップの製造方法
JP2015207710A (ja) 配線基板
JP2012199404A (ja) パターン修正方法
KR102554293B1 (ko) 전기 컴포넌트를 생산하기 위한 방법
US11168400B2 (en) Formation of terminal metallurgy on laminates and boards
KR100593211B1 (ko) 웨이퍼 관통형 전극 제조 방법
JP2006120888A (ja) 電子部品の製造方法
JP4505269B2 (ja) 電子回路基板の配線補修方法
CN105514019B (zh) 埋入式导电配线的制作方法
CN116095958A (zh) 线路板的加工方法及线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110831