KR20110046953A

KR20110046953A - 하이브리드 공정을 이용한 ｔｓｖ 가공기술

Info

Publication number: KR20110046953A
Application number: KR1020090103681A
Authority: KR
Inventors: 신동식; 서정; 이제훈
Original assignee: 한국기계연구원
Priority date: 2009-10-29
Filing date: 2009-10-29
Publication date: 2011-05-06
Also published as: KR101117573B1

Abstract

본 발명은 하이브리드 공정을 이용한 TSV 가공기술에 관한 것으로서, 칩에 구멍을 형성하여 칩 사이를 연결하는 TSV(through-silicon via) 가공방법에 있어서, (a) 반도체 기판 상에 감광성수지층를 형성하는 단계와 (b) 감광성수지층이 형성된 상기 반도체 기판에 레이저로 구멍을 형성하는 단계 및 (c) 레이저로 형성된 상기 구멍을 크리닝 하는 단계를 포함함으로써, 반도체 공정 중 어느 단계에서나 적용이 가능하면서 특성이 우수한 TSV를 형성할 수 있는 하이브리드 공정을 이용한 TSV 가공기술에 관한 것이다.

TSV, 레이저, 심도반응성이온에칭, 습식에칭, 극초단 펄스 레이저

Description

하이브리드 공정을 이용한 ＴＳＶ 가공기술{Fabrication of Through Silicon Via using Hybrid process}

본 발명은 하이브리드 공정을 이용한 TSV 가공기술에 관한 것으로서, 보다 상세하게는 레이저를 이용하여 구멍을 형성하고 상기 구멍을 크리닝 함으로써 반도체 공정 중 어느 단계에서나 적용이 가능하면서도 특성이 우수한 TSV를 형성할 수 있는 하이브리드 공정을 이용한 TSV 가공기술에 관한 것이다.

각종 반도체 칩의 고밀도 집적 배열로 인한 공간 활용의 극대화는 반도체 관련 기술분야에서 중요한 위치를 차지하고 있다. 이러한 고밀도 집적 배열은 이 기술분야에서 초기에는 주로 나노 공정의 개발로 인한 반도체 칩의 소형화를 통하여 주도되는 것이었다.

한편, 반도체 칩의 적층 배열을 통하여 제한된 면적 안에서 고밀도 집적을 이루려는 기술이 대두되었고(multi-chip package), 이에 따라 상하로 적층된 반도체 칩 간에 홀을 형성하여 서로 연결되게 하는 기술(Through-silicon via, TSV)이 개발되었다.

상기 TSV의 핵심기술인 실리콘 웨이퍼에 관통전극(via)을 형성하기 위한 방법에는 일반적으로 레이저(laser)를 이용한 드릴링 방법과 심도반응성이온에칭(Deep Reactive Ion Etching) 방법이 고려되고 있다.

또한 사용하는 칩의 크기, 연결 피치(interconnect pitch), 관통전극의 직경 및 깊이, 관통전극의 모양, 웨이퍼 크기에 따라 두 가지 방법 중에서 하나를 선택적으로 사용하고 있다.

상기한 방법 중 레이저를 이용한 드릴링 방법은 금속층　또는 유기물층의 가공이 가능하다. 따라서 실리콘 웨이퍼에 금속회로 또는 유기물층이 형성되기 전이나 후에 무관하게 관통전극의 형성이 가능하므로 반도체 공정 중 어느 단계에서도 실시가 가능하다.

또한 고속으로 가공이 가능하고 깊이의 균일도가 우수하며 리소그래피(lithography) 공정이 불필요하다는 장점이 있다.

뿐만 아니라 관통전극을 형성하기 위한 최적의 측벽경사(sidewall taper)인 85ㅀ를 제어하기 용이하고 기존의 심도반응성이온에칭에서 플라즈마로 인하여 문제시되던 회로의 손상이 없다.

하지만 레이저(1)를 이용하여 관통전극(3)을 형성하는 경우 도1에 도시된 바와 같이 관통전극(3) 측벽(11)에 용융물(5)이 발생 가능하고, 반도체 기판(50)의 상면(13)에 표면잔유물(surface debris)(7)이 발생할 수 있는 단점이 있다.

따라서, 상기의 레이저 가공방법에 의하여 발생하는 관통전극의 측벽의 용융 물과 반도체 기판의 상면의 표면잔유물을 제거하여 우수한 관통전극을 형성할 수 있는 TSV 가공기술이 요구된다.

본 발명은 상기한 종래기술의 문제점을 감안하여 이루어진 것으로서, 반도체 공정 중 어느 단계에서나 적용이 가능하면서 레이저 가공 방법에 의하여 발생하는 관통전극 측벽의 용융물과 반도체 기판 상면의 표면잔유물을 제거하여 우수한 관통전극을 형성할 수 있는 하이브리드 공정을 이용한 TSV 가공기술을 제공한다.

본 발명의 일 특징에 따른 하이브리드 공정을 이용한 TSV 가공기술은, 칩에 구멍을 형성하여 칩 사이를 연결하는 TSV(through-silicon via) 가공방법에 있어서, (a) 반도체 기판 상에 감광성수지층을 형성하는 단계와 (b) 감광성수지층이 형성된 상기 반도체 기판에 레이저로 관통전극을 형성하는 단계 및 (c) 레이저로 형성된 상기 관통전극을 크리닝 하는 단계를 포함하는 것을 특징으로 한다.

상기 하이브리드 공정을 이용한 TSV 가공기술은, 상기 레이저에 극초단 펄스 레이저를 사용할 수 있다.

상기 하이브리드 공정을 이용한 TSV 가공기술은, 상기 관통전극을 크리닝하는 단계에 심도반응성이온에칭(Deep Reactive Ion Etching)법을 사용할 수 있다.

상기 하이브리드 공정을 이용한 TSV 가공기술은, 상기 관통전극을 크리닝하는 단계에 습식에칭(Wet Etching)법을 사용할 수 있다.

상기 하이브리드 공정을 이용한 TSV 가공기술은, 상기 반도체 기판이 실리콘 기판 상에 금속회로 또는 유기물층이 형성되어 있는 상태일 수 있다.

본 발명의 하이브리드 공정을 이용한 TSV 가공기술에 따르면, 반도체 공정 중 어느 단계에서나 적용이 가능하면서 레이저 가공 방법에 의하여 발생하는 관통전극의 측벽의 용융물과 반도체 기판 상면의 표면잔유물을 제거하여 우수한 관통전극을 형성할 수 있다.

상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도2는 본 발명의 일 실시예에 따른 하이브리드 공정을 이용하여 TSV를 형성 하는 것을 나타내는 도면이다.

도면을 참조하면 상기 실시예는 TSV를 기판공정(FEOL; Front End Of the Line) 이전에 형성하고, 그 후에는 기존의 공정을 진행하는 경우이다. 기판공정은 배선공정(BEOL; Back End Of the Line)에 비해 높은 공정온도와 민감성을 가지므로, 형성된 TSV가 이러한 가혹한 공정 조건을 견딜 수 있어야 한다.

이 때문에 구리 등의 금속류를 전도체로 사용할 수 없고 폴리 실리콘 등을 전도체로 사용하는 경우가 대부분이다. 이 경우 전기전도도가 금속류의 인터커넥션 재료보다 낮아서 제한적인 인터커넥션을 가지는 경우가 많다.

먼저 도2a에 도시되어 있는 바와 같이 반도체 공정이 이루어지지 않은 실리콘 기판(10)이 준비된다. 여기에서 실리콘 기판(10)은 예를 들면 550㎛ 두께의 실리콘 웨이퍼이다.

상기 실리콘 기판(10) 위에 감광성수지(Photoresist)를 코팅하여 감광성수지층(30)을 형성한다. 여기에서 감광성수지층(30)은 스핀 코팅(Spin coating) 방식으로 증착한 후 프리베이크(Prebake) 공정을 통해 형성할 수 있다. 이에 따라 도2b의 상태가 된다.

여기에서 상기 감광성수지층(30)은, 레이저(1)에 의해 쉽게 광분해가 되지 않고 레이저(1)에 의한 재료의 광분해시 발생하는 플라즈마에 의한 경화가 발생하지 않아야 하며 후술하는 크리닝 공정에서도 손상되지 않는 성질의 감광성수지를 사용하여 형성함이 바람직하다.

상기 감광성수지층(30)은 후술하는 레이저(1)에 의해 실리콘 기판(10)에 관 통전극(3)을 형성하는 공정에서 발생하는 표면잔유물(Surface debris)(7)이 실리콘 기판(10)의 상면에 부착되는 것을 방지함과 아울러 크리닝 공정에서 레이저(1)에 의해 형성된 관통전극(3)에만 크리닝이 이루어지도록 하는 역할을 한다.

상기와 같은 공정에 의해 감광성수지층(30)이 형성된 실리콘 기판(10)에 TSV를 형성하기 위하여 레이저(1)로 관통전극(3)을 형성한다. 상기 레이저(1)가 접촉하는 감광성수지층(30)과 실리콘 기판(10)은 용융되어 제거되고 이에 따라 도2c의 상태가 된다.

이 때 레이저(1)는 유기물, 전극 및 실리콘의 광분해가 용이한 각종 펄스레이저로서 예를 들면 나노초 레이저를 사용할 수도 있으나 레이저가 접촉하는 실리콘 기판(10)의 변형을 최소화 할 수 있는 극초단 펄스 레이저를 사용함이 바람직하다.

여기에서 극초단 펄스 레이저라 함은 예를 들면 피코초 레이저나 펨토초 레이저 등의 펄스폭(지속시간)이 극히 짧은 레이저를 모두 포함하는 개념이다.

상기의 관통전극(3)을 형성하는 공정에서는 레이저 가공의 특성상 관통전극(3)의 측벽(11)에 용융물(5)이 발생할 수 있고 감광성수지층(30) 상면에는 표면잔유물(7)이 발생할 수 있다.

다음으로 형성된 관통전극(3)을 크리닝한다. 크리닝 공정은 레이저 가공에 의해 발생된 측벽(11)의 용융물(5)을 제거하여 관통전극(3)을 매끄럽게 하기 위함이다. 이 때 크리닝 방법은 심도반응성이온에칭(Deep Reactive Ion Etching)법이나 습식에칭(Wet Etching)법을 사용할 수 있다.

이 때 감광성수지층(30)이 형성되어 있는 부분은 크리닝되지 않고 관통전극(3)에 한정되어 크리닝이 이루어진다. 이에 따라 도2d의 상태가 된다.

다음으로 감광성수지층(30)을 제거한다. 이 때 감광성수지층(30)을 제거하는 경우 상기 감광성수지층(30) 위에 부착되어 있던 표면잔유물(7)도 함께 제거되어 도2e의 상태가 된다. 상기의 과정에 의해 실리콘 기판(10)에 TSV가 형성된다.

도3은 본 발명의 다른 실시예에 따른 하이브리드 공정을 이용하여 TSV를 형성하는 것을 나타내는 도면이다.

본 실시예에서는 실리콘 기판(10) 상에 금속회로 또는 유기물의 전도층(20)이 형성된 수 TSV를 형성하는 방법을 설명한다. 전체적인 공정은 상술한 실리콘 기판(10)에 TSV를 형성하는 공정과 같다.

도면을 참조하면 상기 실시예는 기판공정을 마치고, 배선공정 이전에 TSV를 형성하기 때문에, 구리나 텅스텐과 같은 기존의 인터커넥션용 금속재를 사용할 수 있다. 또한, TSV 형성 위치가 배선되는 회로에 간섭을 주지 않으므로 효율적인 설계도 가능해진다.

배선공정을 모두 마친 후 TSV를 형성하는 방식과 달리 실리콘 자체에만 관통전극을 형성하면 되므로 TSV의 깊이를 낮게 가져갈 수 있다. TSV 입출력 개수가 많을 때 보다 적합한 방식이다.

먼저 도3a에 도시되어 있는 바와 같이 전도층(20)이 형성된 실리콘 기판(10)이 준비된다. 여기에서 실리콘 기판(10)은 예를 들면 550㎛ 두께의 실리콘 웨이퍼이고 전도층(20)은 금속회로 또는 유기물층을 의미하며 전도층(20)은 예를 들면 구 리(Cu)나 텅스텐(W)으로 이루어진다.

상기 전도층(20) 위에 감광성수지(Photoresist)를 코팅하여 감광성수지층(30)을 형성한다. 여기에서 감광성수지층(30)은 스핀 코팅(Spin coating) 방식으로 증착한 후 프리베이크(Prebake) 공정을 통해 형성할 수 있다. 이에 따라 도3b의 상태가 된다.

상술한 바와 같이 상기 감광성수지층(30)은 레이저(1)에 의해 실리콘 기판(10)에 관통전극(3)을 형성하는 공정에서 발생하는 표면잔유물(Surface debris)(7)이 전도층(20)의 상면에 부착되는 것을 방지함과 아울러 크리닝 공정에서 레이저(1)에 의해 형성된 관통전극(3)에만 크리닝이 이루어지도록 하는 역할을 한다.

상기와 같은 공정에 의해 감광성수지층(30)이 형성된 전도층(20)을 가진 실리콘 기판(10)에 TSV를 형성하기 위하여 레이저(1)로 관통전극(3)을 형성한다. 상기 레이저(1)가 접촉하는 감광성수지층(30)과 전도층(20) 및 실리콘 기판(10)은 용융되어 제거되고 이에 따라 도3c의 상태가 된다.

이 때 레이저(1)는 상술한 바와 같이 극초단 펄스 레이저를 사용함이 바람직하다. 또한 레이저(1)는 전도층(20)을 가공하는 것이 가능하므로 간단하게 관통전극(3)을 형성할 수 있다.

다음으로 형성된 관통전극(3)을 크리닝한다. 크리닝 공정은 레이저(1) 가공에 의해 발생된 측벽(11)의 용융물(5)을 제거하여 관통전극(3)을 매끄럽게 하기 위함이다. 이 때 크리닝 방법은 심도반응성이온에칭(Deep Reactive Ion Etching)법이나 습식에칭(Wet Etching)법을 사용할 수 있다.

이 때 감광성수지층(30)이 형성되어 있는 부분은 크리닝되지 않고 관통전극(3)에 한정되어 크리닝이 이루어진다. 이에 따라 도3d의 상태가 된다. 이 때 감광성수지층(30)은 전도층(20)을 보호하는 역할을 한다.

다음으로 감광성수지층(30)을 제거한다. 이 때 감광성수지층(30)을 제거하는 경우 상기 감광성수지층(30) 위에 부착되어 있던 표면잔유물(7)도 함께 제거되어 도3e의 상태가 된다. 상기의 과정에 의해 실리콘 기판(10)에 TSV가 형성된다.

상기의 설명에서는 반도체 공정이 이루어지지 않은 실리콘 기판(10)에 TSV를 형성하는 방법과 전도층(20)이 형성된 후 TSV를 형성하는 방법에 대하여 설명하였지만, 본 발명은 반도체 공정 중 어느 단계에 위치하여도 무방하다.

이에 따라 레이저 가공 방법에 의하여 발생하는 관통전극(3)의 측벽(11)의 용융물(5)과 반도체 기판(50)의 상면의 표면잔유물(7)을 제거하여 특성이 우수한 TSV를 형성할 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도1은 레이저를 이용하여 관통전극을 형성하는 것을 나타내는 도면

도2는 본 발명의 일 실시예에 따른 하이브리드 공정을 이용하여 TSV를 형성하는 것을 나타내는 도면

도3은 본 발명의 다른 실시예에 따른 하이브리드 공정을 이용하여 TSV를 형성하는 것을 나타내는 도면

<도면의 주요부분에 대한 부호의 설명>

3 : 관통전극 5 : 용융물

7 : 표면잔유물 10 : 실리콘 기판

20 : 전도층 30 : 감광성수지층

Claims

칩에 관통전극을 형성하여 칩 사이를 연결하는 TSV(through-silicon via) 가공방법에 있어서,

(a) 반도체 기판 상에 감광성수지층을 형성하는 단계;

(b) 감광성수지층이 형성된 상기 반도체 기판에 레이저로 관통전극을 형성하는 단계; 및

(c) 레이저로 형성된 상기 관통전극을 크리닝 하는 단계를

포함하는 것을 특징으로 하는 TSV 가공방법.
제1항에 있어서,

상기 레이저는 극초단 펄스 레이저를 사용하는 것을 특징으로 하는 TSV 가공방법.
제1항에 있어서,

상기 관통전극을 크리닝하는 단계는 심도반응성이온에칭(Deep Reactive Ion Etching)법을 사용하는 것을 특징으로 하는 TSV 가공방법.
제1항에 있어서,

상기 관통전극을 크리닝하는 단계는 습식에칭(Wet Etching)법을 사용하는 것을 특징으로 하는 TSV 가공방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 반도체 기판은 실리콘 기판 상에 금속회로 또는 유기물층이 형성되어 있는 상태인 것을 특징으로 하는 TSV 가공방법.