TWI400742B - COF substrate laminate and a method for producing the same, and a COF film carrier tape formed by laminating a COF substrate - Google Patents

COF substrate laminate and a method for producing the same, and a COF film carrier tape formed by laminating a COF substrate Download PDF

Info

Publication number
TWI400742B
TWI400742B TW94145585A TW94145585A TWI400742B TW I400742 B TWI400742 B TW I400742B TW 94145585 A TW94145585 A TW 94145585A TW 94145585 A TW94145585 A TW 94145585A TW I400742 B TWI400742 B TW I400742B
Authority
TW
Taiwan
Prior art keywords
insulating layer
laminate
conductor
copper foil
cof
Prior art date
Application number
TW94145585A
Other languages
English (en)
Other versions
TW200634903A (en
Inventor
Katsuya Kishida
Akira Shimada
Yuichi Tokuda
Taeko Takarabe
Original Assignee
Nippon Steel & Sumikin Chem Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel & Sumikin Chem Co filed Critical Nippon Steel & Sumikin Chem Co
Publication of TW200634903A publication Critical patent/TW200634903A/zh
Application granted granted Critical
Publication of TWI400742B publication Critical patent/TWI400742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer

Description

COF基板用層合體及其製造方法、以及使用COF基板用層合體形成之COF薄膜承載帶
本發明係有關使用為COF用途之可撓性印刷電路板用的層合體，及其製造方法者。
在承載帶中實裝驅動IC之TAB方式(膠帶自動接合)，於使用液晶顯示元件(LCD)之電子產業中，廣泛採用。
又，近來，作為在更小空間施行更高密度之實裝的實裝方法，開始進行使赤裸之IC晶片直接搭載於薄膜承載帶的COF(Chip On Film)之開發。
此COF中使用之可撓性印刷電路板(FPC)，不具TAB方式可使用的裝置孔之故，在測定晶片實裝時的相對位置之際，必要透過絕緣層辨識驅動IC晶片之配線。尤其，此COF中所使用的可撓性印刷電路板(FPC)發展至配線之窄間距化，必要能施行微細加工。
如此之COF用FPC中所使用的層合體，有在聚醯亞胺薄膜等絕緣薄膜上濺鍍鎳等密著強化層後，施行銅電鍍之層合體。如此之銅電鍍層合體，雖由於聚醯亞胺薄膜比較透明之故，在搭載IC之際的位置吻合較為容易，但有導體與絕緣層之間的黏著力薄弱，又，耐電子轉移性不良之問題。
解決上述之課題的層合體有，藉由塗佈法使聚醯亞胺薄膜層合於銅箔上之鑄塑型者，或透過熱塑性樹脂或熱硬化性樹脂使絕緣薄膜熱壓黏於銅箔上之熱壓黏型者。
不過，就鑄塑型之層合體或熱至黏型之層合體而言，導體與絕緣體之黏著力的問題雖有某程度之解除，但例如在以蝕刻去除銅箔之領域、銅箔之表面粗糙度轉錄於絕緣層側，絕緣層之表面使光散射，有透過絕緣層不能辨識銅圖型的問題。
因此，特開2003－23046號公報上有，具有導體層與絕緣層層合之結構，此導體層與絕緣層之接觸面的表面粗糙度為0.1~1.8μm之層合體的揭示。不過，該層合體，就透過絕緣層辨識驅動IC晶片之配線的問題而言，雖有某程度之解除，但是並非能滿足作為例如必要30μm間距以下之高密度基板材料者。另一方面，特開2004－142183號公報上有，與絕緣層連接之面的表面粗糙度為1.0μm以下，且背面之表面粗糙度為2.0μm以下的層合體之記載。不過，不與絕緣層連接之面的表面粗糙度大時，於形成光阻時產生厚度之深淺不均，在其後之配線電路的圖型化步驟，難以使電路之直線性良好。又，導體之厚度較厚時，同樣的亦難以確保電路之直線性，尤其30μm間距以下之微細加工更為困難。即，絕緣層側之粗糙度與光阻面側之粗糙度適當，並非能滿足微細加工之要求的層合體。
專利文獻1：特開2003－23046號公報專利文獻2：特開2004－142183號公報
因此，本發明以提供透過絕緣層可辨識驅動IC晶片之配線，同時導體與絕緣層之間的黏著力高、耐電子轉移性優異，能施行例如30μm間距以下之微細加工的層合體，與其製造方法為目的。
為解決上述各項問題，本發明的工作同仁經深入探討與不斷研究之結果發現，藉由使形成層合體之導體為所定之厚度，同時此導體與絕緣體直接連接之面的表面粗糙度Rz為1.0μm以下，且不與絕緣層連接之面的表面粗糙度Rz為1.0μm以下，可解決上述課題，完成本發明。還有，表面粗糙度Rz係以「10點平均粗糙度」表示，依JIS B0601之標準測定。
因此，本發明係在由導電性金屬箔所成之導體的一方之面上，形成由絕緣性樹脂所成之絕緣層的COF基板用層合體；其特徵係導體之厚度為1~8μm，導體與絕緣層連接之面的表面粗糙度Rz為1.0μm以下，且導體不與絕緣層連接之面的表面粗糙度Rz為1.0μm以下，之COF基板用層合體。
又，本發明係在導體的一方之面上，形成由絕緣性樹脂所成之絕緣層的COF基板用層合體之製造方法；其特徵係在具有至少10μm以上之厚度，且一方之面的表面粗糙度Rz為1.0μm以下之導電性金屬箔的該面上形成絕緣層，將不與絕緣層連接的導電性金屬箔之面施行化學研磨，使此導電性金屬箔之厚度為1~8μm，同時使表面粗糙度Rz為1.0μm以下形成導體，的COF基板用層合體之製造方法。
本發明中，藉由使與絕緣層連接之導體的表面粗糙度為1.0μm以下，即使與絕緣層層合時導體之粗糙度轉錄於絕緣層側，透過絕緣層亦可辨識驅動IC晶片之配線。又，藉由不與絕緣層直接連接之導體的表面粗糙度為1.0μm以下，在必要高密度配線時，可進行例如30μm間距以下之加工。還有，與絕緣層直接連接之導體的表面粗糙度Rz，為確保與絕緣層之密著性，Rz以0.3μm為下限；不與絕緣層直接連接之導體的表面粗糙度Rz，為確保與其後層合之絕緣性保護膜的密著性，Rz以0.1μm為下限。
本發明中由導電性金屬箔所成之導體，除例如由銅或銅合金所成之銅箔以外，尚有由金、銀所成之金屬箔等，以銅箔為佳。銅箔有壓延銅箔、電解銅箔等，以可儘可能減少絕緣物之氧化物的滲入之電解銅箔更為適合。
又，本發明中使導體之厚度為1~8μm。導體之厚度比1μm小時，於化學研磨步驟之際難以控制厚度，同時不能獲得充分的信賴性。相反的，比8μm大時，例如在30μm間距加工之際，非常難以得到導體之直線性。
依本發明，能獲得透過絕緣層可辨識驅動IC晶片之配線、導體與絕緣層之間的黏著力高、耐電子轉移性優異，可施行例如30μm間距以下之微細加工的層合體。
[發明之實施形態]
詳細說明本發明如下。還有，下述係以形成使用電解銅箔之層合體為例予以說明，就本發明之層合體與獲得其之方法而言，並非限定於下述之內容者。
使用電解銅箔作為由導電性金屬箔所成之導體時，就此電解銅箔而言，使用其後設置絕緣層側之面的表面粗糙度Rz為1.0μm以下者。此係，如上所述，為在去除形成於此面上之絕緣層的導體之際，可透過絕緣層辨識驅動IC晶片之配線。還有，為確保與絕緣層之密著性，Rz以0.3μm以上為佳。又，最終所得之層合體中導體之厚度為1~8μm；就此電解銅箔之厚度而言，施行後述的化學研磨之故，以使用厚度10μm以上者作為準備之銅箔較適合，以12~18μm之厚度者更為適合。
就形成層合體之絕緣層而言，可為例如由具有熱塑性樹脂層之絕緣薄膜所形成者，由具有熱硬化性樹脂層之絕緣薄膜所形成者。又，可為塗佈聚醯亞胺先驅物樹脂溶液於導體上，藉由使此聚醯亞胺先驅物樹脂溶液乾燥及硬化而形成者。其中較佳為塗佈聚醯亞胺先驅物樹脂溶液於導體上後，藉由乾燥及硬化而形成者。
上述絕緣層，為在塗佈聚醯亞胺先驅物樹脂溶液後，藉由進行乾燥及硬化而形成之情況，可使眾所周知的二胺與酸酐在溶劑之存在下進行聚合而製得。
使用之二胺有，例如4，4'－二胺基二苯基醚、2'－甲氧基－4，4'－二胺基苯甲醯苯胺、1，4－雙(4－胺基苯氧基)苯、1，3－雙(4－胺基苯氧基)苯、2，2'－雙[4－(4－胺基苯氧基)苯基]丙烷、2，2'－二甲基－4，4'－二胺基聯苯、3，3'－二羥基－4，4'－二胺基聯苯、4，4'－二胺基苯甲醯苯胺等。又，酸酐有，例如均苯四甲酸酐、3，3'，4，4'－聯苯基四羧酸二酐、3，3'，4，4'－聯苯基磺基四羧酸二酐、4，4'－羥基二苯二甲酸酐等。二胺、酸酐可分別使用其單獨一種，或兩種以上併用。
溶劑，有二甲基乙醯胺、正甲基吡咯烷酮、2－丁酮、二甘醇二甲醚、二甲苯等，可使用一種或兩種以上併用。
上述聚醯亞胺先驅物樹脂溶液，以先驅物狀態直接塗佈於導體的一方面為佳，使聚合之樹脂黏度達到500cps~35,000cps之範圍為佳。經塗佈之樹脂液必要施行熱處理，此熱處理例如在100~150℃之大氣中進行熱處理2~4分鐘，其後以真空加熱進行9小時之自室溫升溫至340℃再恢復至室溫的處理為佳。由如此形成之聚醯亞胺樹脂所成的絕緣層，可僅由聚醯亞胺樹脂層的單層所形成，亦可由複數層所形成。由複數層形成聚醯亞胺樹脂層時，可依順序在聚醯亞胺樹脂層上塗佈由不同構成成份所成之其他的聚醯亞胺樹脂而形成。聚醯亞胺樹脂層為由3層以上所成時，可使用兩次以上由相同之構成成份所成的聚醯亞胺樹脂。
就上述所得絕緣層與導體之層合體而言，藉由使不與絕緣層直接連接的導體之面進行化學研磨，使此導體之厚度為1~8μm，同時使此面之表面粗糙度Rz為1.0μm以下。此銅箔之表面粗糙度係依化學研磨之條件而改變。本發明中，調整眾所周知的研磨溫度或研磨速度等研磨條件，可調整所期望之層合體的銅箔表面粗糙度。但，研磨液之種類與組成，係與銅箔之表面粗糙度的關係為極重要之因素；其研磨液以含有過氧化氫與硫酸為主劑之過氧化氫/硫酸系為佳。使用過氧化氫/硫酸系之研磨液時，過氧化氫之濃度為70~85g/L、硫酸之濃度為18~22g/L之範圍為佳。濃度不在上述範圍時，有難以精密控制表面粗糙度的傾向。又，研磨溫度以保持20~50℃之隨意的固定溫度為佳。
還有，上述說明中，係藉由在電解銅箔上塗佈聚醯亞胺樹脂而形成絕緣層；亦可例如使1層以上之聚醯亞胺薄膜層壓於電解銅箔上形成絕緣層，其後施行如上所述之化學研磨。
如此製得之層合體，可為僅在絕緣層之單面具有電解銅箔的單面貼銅層合體，亦可為在絕緣層之雙面具有電解銅箔的雙面貼銅層合體。就雙面貼銅層合體而言，有在形成單面貼銅層合體後，藉由熱壓縮機使電解銅箔壓黏之方法，在兩枚電解銅箔之間挾持聚醯亞胺薄膜藉由熱壓縮機壓黏之方法等。在任一之方法中，於壓黏後進行化學研磨，使不與絕緣層直接連接的電解銅箔之面的表面粗糙度Rz為1.0μm以下，同時使此電解銅箔之厚度達1~8μm之範圍，還有，不與絕緣層直接連接之電解銅箔的表面粗糙度Rz，從確保與其後層合之絕緣性保護膜的密著性之觀點而言，以0.1μm以上較適合
 [實施例]
以實施例更詳細說明本發明如下。
為製成層合體，準備下述之4種銅箔。
(1)銅箔1：電解銅箔，絕緣層側之Rz為0.7μm，光阻面側之Rz為2.0μm，三井金屬礦業股份有限公司製之NA－VLP箔，厚度15μm。
(2)銅箔2：電解銅箔，絕緣層側之Rz為1.6μm，光阻面側之RZ為1.5μm，古河薩吉多薄膜股份有限公司製之F2－WS箔，厚度12μm。
(3)銅箔3：電解銅箔，絕緣層側之Rz為2.5μm，光阻面側之Rz為1.5μm，三井金屬礦業股份有限公司製之SQ－VLP箔，厚度12μm。
(4)銅箔4：電解銅箔，絕緣層側之Rz為0.8μm，光阻面側之Rz為1.0μm，日本電解股份有限公司製USLPS箔，厚度18μm。
[合成例1]
在具備熱電偶及攪拌器，同時可導入氮氣之反應容器中，置入N－甲基吡咯烷酮。將此反應容器浸漬於置於冰水之容器後，在反應容器中加入均苯四甲酸酐(PMDA)，其後添加4，4'－二胺基二苯基醚(DAPE)、與2'－甲氧基－4，4'－二胺基苯甲醯苯胺(MABA)。單體之加入總量為15wt%，各二胺之莫耳比率(MABA：DAPE)為60：40，酸酐與二胺之莫耳比為0.98：1.0。其後繼續攪拌，反應容器內之溫度達室溫±5℃的範圍時，自冰水中取出反應容器。於室溫下繼續攪拌3小時，所得聚醯胺酸之溶液黏度為15,000cps。
[合成例2]
在具備熱電偶及攪拌器，同時可導入氮氣之反應容器中，置入N－甲基吡咯烷酮。將此反應容器浸漬於置入冰水之容器後，在反應容器中加入PMDA/3，3'，4，4'－聯苯基四羧酸二酐(BTDA)，其後添加4，4'－二胺基二苯基醚(DAPE)。單體之加入總量為15wt%，酸酐與二胺之莫耳比為1.03：1.0。其後繼續攪拌，反應容器內之溫度達室溫±5℃的範圍時，自冰水中取出反應容器。於室溫下繼續攪拌3小時，所得聚醯胺酸之溶液黏度為3，200cps。
[合成例3]
在具備熱電偶及攪拌器，同時可導入氮氣之反應容器中，置入N－甲基吡咯烷酮。將此反應容器浸漬於置入冰水之容器後，在反應容器中加入3，3'，4，4'－二苯基磺基四羧酸二酐(DSDA)、PMDA，其後添加1，3－雙(4－胺基苯氧基)苯(TPE－R)。單體之加入總量為15wt%，各酸酐之莫耳比率(DSDA：PMDA)為90：10，酸酐與二胺之莫耳比為1.03：1.0。其後繼續攪拌，反應容器內之溫度達室溫±5℃的範圍時，自冰水中取出反應容器。於室溫下繼續攪拌3小時，所得聚醯胺酸之溶液黏度為3,200cps。
[實施例1]
在上述銅箔1的絕緣層側之面，依順序塗佈合成例1~3之聚醯胺酸溶液，重覆進行乾燥，即得在銅箔上形成聚醯亞胺先驅物樹脂層之層合體。使此層合體於340℃施行熱處理8小時，即得聚醯亞胺樹脂之厚度為40μm(2μm/36μm/2μm)的單面銅箔的層合體。將此層合體以硫酸濃度20g/L，過氧化氫濃度80g/L，添加劑濃度3%之研磨液進行化學研磨，使銅箔之厚度達8.0μm，同時使不與聚醯亞胺樹脂層連接之銅箔的表面粗糙度Rz達0.8μm，形成導體，即得由導體與絕緣層所成之COF基板用層合體。
在上述所得COF基板用層合體上形成配線圖型，作為COF薄膜承載帶。此時，以30μm間距製成內導線部之電路圖型，施行鍍錫後，使用倍率50倍之雷射顯微鏡以目視進行電路之直線性的確認，觀測到線寬度不均一之狀態時為NG。其後，將對COF薄膜承載帶之內導線部具有金屬冲擊的IC施行實裝。實裝時，使用芝浦美加多洛尼庫斯股分有限公司製之輕擊晶片接合器「TFC－2100」，在接合頭工具溫度為100℃，載物台溫度為420℃，接合壓力係每一接合器之荷重為20gf之條件下進行。此實裝之際，透過COF薄膜承載帶使IC進行畫像辨識，使用校準標誌辨識是否附合於IC之位置，進行辨識之評估。實裝後，以楠本化成股份有限公司製之HHBT試驗機「ETAC－HIFLEX」(85℃，85%RT、150V、1000小時)施行，進行信賴性評估。結果如表1所示。
[實施例2]
使用市售之聚醯亞胺樹脂薄膜(東麗．杜邦股份有限公司製，商品名：卡普凍150EN)，在單面上以滾筒塗佈機塗佈合成例1之聚醯胺溶液至乾燥後的厚度可達2.0μm，於150℃乾燥2分鐘後，在另一方之面以滾筒塗佈機塗佈合成例2之聚醯胺酸溶液至乾燥後的厚度可達2.0μm，於70℃5分鐘、110℃ 5分鐘乾燥後，於140℃ 2分鐘、180℃ 5分鐘、265℃ 2分鐘以空氣浮動方式之加熱爐進行硬化，即得塗佈合成例1之聚醯胺酸溶液側為非熱塑性聚醯亞胺樹脂層，塗佈合成例2之聚醯胺酸溶液側為熱塑性聚醯亞胺樹脂層的聚醯亞胺之絕緣薄膜。
接著，使上述所得絕緣薄膜的熱塑性聚醯亞胺樹脂層側之面、與上述銅箔4的絕緣層側之面重疊，使用以聚矽氧橡膠被覆之滾筒層壓機，於240℃、壓力1.5MPa之條件下，使銅箔4與上述絕緣薄膜貼合。其後，以分批式之壓熱機，在溫度340℃、氮氣氣體環境下進行4小時之退火，即得層合體。使此所得之層合體與實施例1同樣的進行，施行化學研磨，使銅箔之厚度為8.0μm，使不與絕緣薄膜連接之銅箔的表面粗糙度Rz為0.6μm，形成導體，即得由導體與絕緣層所成之COF基板用層合體。就此COF基板用層合體，與實施例1同樣的進行，施行實裝。就實裝時之畫像辨識、內導線之直線性及COF實裝後的信賴性予以評估。結果如表1所示。
[比較例1]
使用上述銅箔2，與實施例1同樣的進行形成層合體，施行化學研磨。所得COF基板用層合體之導體的厚度為8.0μm，與絕緣層連接側之面的表面粗糙度為1.6μm，不與絕緣層連接側(光阻面側)之表面粗糙度為1.2μm。就此COF基板用層合體，與實施例1同樣的進行實裝，評估實裝時之畫像辨識、內導線之直線性及COF實裝後的信賴性。結果如表1所示。
[比較例2]
使用上述銅箔3，與實施例1同樣的進行形成層合體，施行化學研磨。所得COF基板用層合體之導體的厚度為8.0μm，與絕緣層連接側之面的表面粗糙度為2.5μm，不與絕緣層連接側(光阻面側)之表面粗糙度為0.9μm。就此COF基板用層合體，與實施例1同樣的進行實裝，評估實裝時之畫像辨識、內導線之直線性及COF實裝後的信賴性。結果如表1所示。
[比較例3]
使用銅箔4，與實施例1同樣的進行形成層合體。此層合體不進行化學研磨。所得COF基板用層合體之導體的厚度為18μm、與絕緣層連接側之面的表面粗糙度Rz為0.8μm、不與絕緣層連接側(光阻面側)之表面粗糙度Rz為1.0μm。就此COF基板用層合體，與實施例1同樣進行實裝，評估實裝時之畫像辨識、內導體之直線性及COF實裝後的信賴性。結果如表1所示。
[比較例4]
使用銅箔1，至進行化學研磨之前為止與實施例1同樣的進行，製成層合體。接著，使用硫酸濃度80g/L、過氧化氫濃度20g/L、添加劑濃度3%之研磨液，對此層合體施行化學研磨，使用箔之厚度為8.0μm，同時使不與聚醯亞胺樹脂層連接之銅箔的表面粗糙度Rz為1.6μm，形成導體。即得由導體與絕緣層所成之COF基板用層合體。就此COF基板用層合體，與實施例1同樣進行實裝，評估實裝時之畫像辨識、內導線之直線性及COF實裝後的信賴性。結果如表1所示。

Claims (4)

  1. 一種COF基板用層合體之製造方法，其係在銅箔所成導體之一方之面上，形成由絕緣性樹脂所成之絕緣層之COF基板用層合體之製造方法；其特徵係在具有至少10μm以上之厚度，且一方之面之表面粗糙度Rz為1.0μm以下之銅箔之該面形成絕緣層，對不與絕緣層連接之銅箔之面使用含有過氧化氫70~85g/L及硫酸18~22g/L之研磨液來施行化學研磨，使此銅箔之厚度為1~8μm，同時使表面粗糙度Rz為1.0μm以下形成導體。
  2. 如申請專利範圍第1項之COF基板用層合體之製造方法，其中絕緣層為使聚醯亞胺先質樹脂溶液直接塗佈於導體後進行乾燥及硬化而形成。
  3. 如申請專利範圍第1項之COF基板用層合體之製造方法，其中絕緣層為使具有熱塑性樹脂層之絕緣薄膜熱壓黏於導體上而形成。
  4. 如申請專利範圍第1至3項中任一項之COF基板用層合體之製造方法，其中厚度為12~18μm，且使用一方之面之表面粗糙度Rz為1.0μm以下之銅箔來施行化學研磨。
TW94145585A 2004-12-22 2005-12-21 COF substrate laminate and a method for producing the same, and a COF film carrier tape formed by laminating a COF substrate TWI400742B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371080 2004-12-22

Publications (2)

Publication Number Publication Date
TW200634903A TW200634903A (en) 2006-10-01
TWI400742B true TWI400742B (zh) 2013-07-01

Family

ID=36601601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94145585A TWI400742B (zh) 2004-12-22 2005-12-21 COF substrate laminate and a method for producing the same, and a COF film carrier tape formed by laminating a COF substrate

Country Status (5)

Country Link
JP (1) JP5064035B2 (zh)
KR (1) KR101169829B1 (zh)
CN (1) CN100468675C (zh)
TW (1) TWI400742B (zh)
WO (1) WO2006068000A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823884B2 (ja) * 2006-12-11 2011-11-24 新日鐵化学株式会社 フレキシブル銅張積層板の製造方法
JP4828439B2 (ja) * 2007-01-15 2011-11-30 新日鐵化学株式会社 フレキシブル積層板の製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP6094044B2 (ja) * 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
CN103442511A (zh) * 2013-08-20 2013-12-11 珠海亚泰电子科技有限公司 一种高频基板
JP6572083B2 (ja) * 2015-09-30 2019-09-04 大日本印刷株式会社 発光素子用基板、モジュール及び発光素子用基板の製造方法
CN110868799A (zh) * 2019-11-15 2020-03-06 江苏上达电子有限公司 一种透明cof设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476777B (en) * 1998-08-31 2002-02-21 Hitachi Chemical Co Ltd Abrasive liquid for metal and method for polishing
JP2003289177A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp Ｃｏｆ用配線板の製造方法
US20040043242A1 (en) * 2002-09-02 2004-03-04 Furukawa Circuit Foil Co., Ltd. Copper foil for chip-on-film use, plasma display panel, or high-frequency printed circuit board
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
TWI224128B (en) * 1998-12-28 2004-11-21 Hitachi Chemical Co Ltd Materials for polishing liquid for metal, polishing liquid for metal, method for preparation thereof and polishing method using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096776A1 (fr) * 2002-05-13 2003-11-20 Mitsui Mining & Smelting Co.,Ltd. Carte imprimee souple pour puce montee sur bande
JP2004119961A (ja) * 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476777B (en) * 1998-08-31 2002-02-21 Hitachi Chemical Co Ltd Abrasive liquid for metal and method for polishing
TWI224128B (en) * 1998-12-28 2004-11-21 Hitachi Chemical Co Ltd Materials for polishing liquid for metal, polishing liquid for metal, method for preparation thereof and polishing method using the same
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
JP2003289177A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp Ｃｏｆ用配線板の製造方法
US20040043242A1 (en) * 2002-09-02 2004-03-04 Furukawa Circuit Foil Co., Ltd. Copper foil for chip-on-film use, plasma display panel, or high-frequency printed circuit board

Also Published As

Publication number Publication date
JPWO2006068000A1 (ja) 2008-08-07
KR101169829B1 (ko) 2012-07-30
CN100468675C (zh) 2009-03-11
KR20070091027A (ko) 2007-09-06
TW200634903A (en) 2006-10-01
JP5064035B2 (ja) 2012-10-31
CN101076885A (zh) 2007-11-21
WO2006068000A1 (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
TWI455671B (zh) 印刷電路板之製造方法
JP4927963B2 (ja) 表面処理銅箔、その製造方法及び銅張積層基板
CN1880061B (zh) 覆铜叠层板及其制造方法
TWI462826B (zh) Flexible copper clad sheet
KR101078234B1 (ko) 동박 적층판
TWI400742B (zh) COF substrate laminate and a method for producing the same, and a COF film carrier tape formed by laminating a COF substrate
KR100955552B1 (ko) 폴리이미드 필름, 폴리이미드 금속 적층체 및 그의제조방법
TWI387017B (zh) Ｃｏｆ用被銅積層板及ｃｏｆ用載置帶
TWI413460B (zh) 配線基板用層合體
JP2007098791A (ja) フレキシブル片面銅張ポリイミド積層板
TW584596B (en) Method for manufacturing a polyimide and metal compound sheet
JP2007055165A (ja) フレキシブル銅張積層板及びその製造方法
KR100593741B1 (ko) 구리 삼성분계 화합물을 타이층으로 사용한연성회로기판용 적층구조체
JP2004130748A (ja) 積層体
JP4777206B2 (ja) フレキシブル銅張積層板の製造方法
JP2007062274A (ja) フレキシブル片面銅張積層板及びその製造方法
JP3664708B2 (ja) ポリイミド金属積層板およびその製造方法
JP4828439B2 (ja) フレキシブル積層板の製造方法
JP4332739B2 (ja) フレキシブル銅張積層板の製造方法
JP2007189011A (ja) フレキシブルプリント配線板用基板及びその製造方法
JP2005271449A (ja) フレキシブルプリント基板用積層板
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2005197532A (ja) 多層回路基板およびその製造方法ならびに回路基材
JP4987756B2 (ja) 多層回路基板の製造方法
JP2010283389A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees