KR101169829B1 - Cof 기판용 적층체 및 그 제조방법 및 이 cof 기판용 적층체를 이용해서 형성한 cof 필름 캐리어 테이프 - Google Patents

Cof 기판용 적층체 및 그 제조방법 및 이 cof 기판용 적층체를 이용해서 형성한 cof 필름 캐리어 테이프 Download PDF

Info

Publication number
KR101169829B1
KR101169829B1 KR1020077016686A KR20077016686A KR101169829B1 KR 101169829 B1 KR101169829 B1 KR 101169829B1 KR 1020077016686 A KR1020077016686 A KR 1020077016686A KR 20077016686 A KR20077016686 A KR 20077016686A KR 101169829 B1 KR101169829 B1 KR 101169829B1
Authority
KR
South Korea
Prior art keywords
insulating layer
cof
conductor
surface roughness
thickness
Prior art date
Application number
KR1020077016686A
Other languages
English (en)
Other versions
KR20070091027A (ko
Inventor
카츠야 키시다
아키라 시마다
유이치 토쿠다
타에코 타카라베
Original Assignee
신닛테츠가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛테츠가가쿠 가부시키가이샤 filed Critical 신닛테츠가가쿠 가부시키가이샤
Publication of KR20070091027A publication Critical patent/KR20070091027A/ko
Application granted granted Critical
Publication of KR101169829B1 publication Critical patent/KR101169829B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

절연층을 투과해서 드라이버 IC 칩의 배선을 인식하는 것이 가능한 동시에, 도체와 절연층 사이의 접착력이 높고, 내 일렉트로마이그레이션성이 뛰어나며, 예를 들면 30㎛ 피치 이하의 미세가공 가능한 적층체와 그 제조방법을 제공한다.
도전성 금속박으로 이루어지는 도체의 한쪽 면에 절연성 수지로 이루어지는 절연층이 형성된 COF 기판용 적층체이고, 도체의 두께가 1~8㎛이며, 도체의 절연층과 접하고 있는 면의 표면조도(Rz)가 1.0㎛이하이면서, 도체의 절연층과 접하고 있지 않은 면의 표면조도(Rz)가 1.0㎛이하인 COF 기판용 적층체이며, 또한 적어도 10㎛이상의 두께를 가지면서, 한쪽 면의 표면조도(Rz)가 1.0㎛이하인 도전성 금속박의 상기 면에 절연층을 형성하고, 이 절연층과 접하고 있지 않은 도전성 금속박의 면을 화학연마해 이 도전성 금속박의 두께를 1~8㎛로 하는 동시에, 표면조도(Rz)를 1.0㎛이하로 해서 도체를 형성하는 COF 기판용 적층체의 제조방법이다.
표면조도, COF 기판, 적층체, 필름 캐리어 테이프, 도전성 금속박, 절연층

Description

COF 기판용 적층체 및 그 제조방법 및 이 COF 기판용 적층체를 이용해서 형성한 COF 필름 캐리어 테이프{STACKED BODY FOR COF SUBSTRATE, METHOD FOR MANUFACTURING SUCH STACKED BODY FOR COF SUBSTRATE, AND COF FILM CARRIER TAPE FORMED BY USING SUCH STACKED BODY FOR COF SUBSTRATE}
본 발명은 COF 용도로서 사용하는 플렉서블 프린트 기판용의 적층체와 그 제조방법에 관한 것이다.
테이프 캐리어(tape carrier)에 드라이버 IC를 실장하는 TAB 방식(Tape Automated Bonding)은 액정표시소자(LCD)를 사용하는 전자산업에 있어서 널리 이용되고 있다.
또한 최근에는 보다 작은 스페이스에서, 보다 고밀도의 실장을 행하는 실장방법으로서, 누드의 IC 칩을 필름 캐리어 테이프상에 직접 탑재하는 COF(Chip On Film)가 개발되어 있다.
이 COF에 이용되는 플렉서블 프린트 기판(FPC)은, TAB 방식으로 이용되어 온 디바이스홀을 가지지 않기 때문에, 칩 실장시의 상대위치를 측정할 때, 절연층을 투과해서 드라이버 IC 칩의 배선을 인식할 필요가 있다. 특히 이 COF에 이용되는 플렉서블 프린트 기판(FPC)에 있어서는, 배선의 협피치화가 진행되어, 미세가공이 가능할 필요가 있다.
이러한 COF용의 FPC에 이용되는 적층체로서는, 폴리이미드 필름 등의 절연필름에 니켈 등의 밀착강화층을 스퍼터한 후, 구리도금을 실시한 적층체가 있다. 이러한 구리도금 적층체에서는 폴리이미드 필름이 비교적 투명하므로, IC 탑재시의 위치 맞춤이 용이하긴 하지만, 도체와 절연층 사이의 접착력이 약하고, 또한 내(耐) 일렉트로마이그레이션(electro-migration)성이 떨어진다는 문제가 있다.
상기와 같은 과제를 해결하는 적층체로서는, 동박에 폴리이미드 필름을 도포법에 의해 적층한 캐스팅 타입의 것이나, 동박에 열가소성 수지나 열경화성 수지 등을 통해서 절연필름을 열압착한 열압착 타입의 것 등이 있다.
그러나 캐스팅 타입의 적층체나 열압착 타입의 적층체에 대해서는, 도체와 절연층의 접착력 문제를 어느 정도 해소하지만, 예를 들면 동박을 에칭으로 제거한 영역에 대해서는, 동박의 조도(표면조도; surface roughness)가 절연층측에 전사되어 버려, 절연층의 표면이 광을 난반사하여 절연층을 투과해 구리패턴을 인식할 수 없는 문제가 있다.
그래서 일본국 특허공개 2003-23046호 공보에서는, 도체층과 절연층이 적층된 구조를 가지고, 이 도체층의 절연층과 접하는 면의 표면조도가 0.1~1.8㎛인 적층체가 개시되어 있다. 그러나 상기 적층체는, 절연층을 투과하여 드라이버 IC 칩의 배선을 인식하는 문제에 대해서는 어느 정도 해소는 되지만, 예를 들면 30㎛ 피치 이하를 필요로 하는 고밀도 기판재료로서는 반드시 만족할 수 있는 것은 아니다. 한편, 일본국 특허공개 2004-142183호 공보에는 절연층과 접하고 있는 면의 표면조도가 1.0㎛이하이고 이면의 표면조도가 2.0㎛이하인 적층체가 기재되어 있다. 그러나 절연층과 접하고 있지 않은 면의 표면조도가 클 경우, 레지스트 형성시에 두께 불균일이 생기고, 그 후의 배선회로의 패터닝 공정에서 회로의 직선성을 양호하게 하는 것이 곤란하였다. 또한 도체의 두께가 두꺼울 경우에도, 마찬가지로 회로의 직선성의 확보가 어렵고, 특히 30㎛ 피치 이하의 미세가공이 곤란하였다. 즉 절연층측의 조도와 레지스트면측의 조도가 적절하여, 미세가공의 요구를 만족할 수 있는 적층체는 없었다.
특허문헌 1: 일본국 특허공개 2003-23046호 공보
특허문헌 2: 일본국 특허공개 2004-142183호 공보
그래서, 본 발명에서는 절연층을 투과해서 드라이버 IC 칩의 배선을 인식하는 것이 가능한 동시에, 도체와 절연층 사이의 접착력이 높고, 내 일렉트로마이그레이션(electromigration)성이 뛰어나며, 예를 들면 30㎛ 피치 이하의 미세가공 가능한 적층체와 그 제조방법을 제공하는 것을 목적으로 한다.
상기 문제점을 해결하기 위해, 본 발명자 등이 예의 검토한 결과, 적층체를 형성하는 도체를 소정의 두께로 하는 동시에, 이 도체의 절연층과 직접 접하고 있는 면의 표면조도(Rz)를 1.0㎛이하로 하면서, 절연층과 접하고 있지 않은 면의 표면조도(Rz)를 1.0㎛이하로 함으로써, 상기 과제를 해결할 수 있음을 발견하여 본 발명을 완성하였다. 또한 표면조도(Rz)는 "10점 평균 조도"를 나타내고, JIS B O601에 준해서 측정된다.
따라서 본 발명은 도전성 금속박으로 이루어지는 도체의 한쪽 면에 절연성 수지로 이루어지는 절연층이 형성된 COF 기판용 적층체로서, 도체의 두께가 1~8㎛이며, 도체의 절연층과 접하고 있는 면의 표면조도(Rz)가 1.0㎛이하이면서, 도체의 절연층과 접하고 있지 않은 면의 표면조도(Rz)가 1.0㎛이하인, COF 기판용 적층체이다.
또한 본 발명은 도체의 한쪽 면에 절연성 수지로 이루어지는 절연층이 형성된 COF 기판용 적층체의 제조방법으로서, 적어도 10㎛이상의 두께를 가지면서, 한쪽 면의 표면조도(Rz)가 1.0㎛이하인 도전성 금속박의 상기 면에 절연층을 형성하고, 이 절연층과 접하고 있지 않은 도전성 금속박의 면을 화학연마하여 이 도전성 금속박의 두께를 1~8㎛로 하는 동시에, 표면조도(Rz)를 1.0㎛이하로 해서 도체를 형성하는 COF 기판용 적층체의 제조방법이다.
본 발명에서는, 절연층과 직접 접하고 있는 도체의 표면조도(Rz)를 1.0㎛이하로 함으로써, 가령 절연층과의 적층시에 도체의 조도가 절연층측에 전사되어도, 절연층을 투과해서 드라이버 IC 칩의 배선을 인식하는 것이 가능해진다. 또한 절연층과 직접 접하고 있지 않은 도체의 표면조도(Rz)를 1.0㎛이하로 함으로써, 고밀도 배선을 필요로 할 경우에 있어서 예를 들면 30㎛ 피치 이하의 가공이 가능하다. 또한 절연층과 직접 접하고 있는 도체의 표면조도(Rz)는, 절연층과의 밀착성을 확보하기 위해 Rz는 0.3㎛가 하한이며, 절연층과 직접 접하고 있지 않은 도체의 표면조도(Rz)는, 나중에 적층되는 절연성 보호막과의 밀착성을 확보하기 위해 Rz는 0.1㎛가 하한이다.
본 발명에 있어서의 도전성 금속박으로 이루어지는 도체에 대해서는, 예를 들면 구리 또는 구리합금으로 이루어지는 동박 이외에, 금, 은 등으로 이루어지는 금속박을 들 수 있고, 바람직하게는 동박인 것이 좋다. 동박에 대해서는 압연동박, 전해동박 등을 들 수 있는데, 절연물인 산화물이 혼재할 염려를 가급적으로 저감할 수 있는 전해동박이 더욱 바람직하다.
또한 본 발명에 있어서는 도체의 두께를 1~8㎛로 한다. 도체의 두께가 1㎛보다 작으면 화학연마 공정시에 두께 제어가 곤란한 동시에 신뢰성을 충분히 얻을 수 없다. 반대로 8㎛보다 커지면 예를 들면 30㎛ 피치 가공시에, 도체의 직선성을 얻는 것이 매우 어려워진다.
이하, 본 발명을 상세하게 설명한다. 또한 이하에서는 전해동박을 이용해서 적층체를 형성하는 예를 설명하는데, 본 발명에 있어서의 적층체와 이것을 얻기 위한 방법에 대해서는 하기의 내용에 한정되는 것은 아니다.
도전성 금속박으로 이루어지는 도체로서 전해동박을 이용할 경우, 이 전해동박에 대해서는, 나중에 절연층을 마련하는 측의 면의 표면조도(Rz)가 1.0㎛이하인 것을 사용한다. 이것은 이미 기술한 바와 같이, 이 면에 절연층을 형성해서 도체를 제거했을 때, 절연층을 투과해서 드라이버 IC 칩의 배선의 인식을 가능하게 하기 위함이다. 또한 절연층과의 밀착성을 확보하기 위해서는 Rz는 0.3㎛이상인 것이 바람직하다. 또한 최종적으로 얻어지는 적층체에 있어서의 도체의 두께는 1~8㎛인데, 이 전해동박의 두께에 대해서는 후술하는 화학연마를 행하는 점에서, 준비할 동박으로서는 두께 10㎛이상, 바람직하게는 12~18㎛의 두께의 것을 이용하도록 하는 것이 좋다.
적층체를 형성하는 절연층에 대해서는, 예를 들면 열가소성 수지층을 가지는 절연필름으로 형성된 것이어도 좋고, 열경화성 수지층을 가지는 절연필름으로 형성된 것이어도 좋다. 또한 폴리이미드 전구체 수지 용액이 도체에 도포되고, 이 폴리이미드 전구체 수지용액을 건조 및 경화시킴으로써 형성해도 좋다. 이들 중, 바람직하게는 도체에 폴리이미드 전구체 수지용액이 도포된 후, 건조 및 경화시킴으로써 절연층을 형성한 것이 좋다.
상기 절연층에 대해서, 폴리이미드 전구체 수지 용액을 도포한 후, 건조 및 경화함으로써 형성할 경우에는, 공지의 디아민과 산무수물을 용매의 존재하에서 중합해서 제조할 수 있다.
이용되는 디아민으로서는, 예를 들면 4,4'-디아미노디페닐에테르, 2'-메톡시 4,4'-디아미노벤즈아닐리드, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판, 2,2'-디메틸-4,4'-디아미노비페닐, 3,3'-디히드록시-4,4'-디아미노비페닐, 4,4'-디아미노벤즈아닐리드 등을 들 수 있다. 또한 산무수물로서는, 예를 들면 무수피로멜리트산, 3,3',4,4'-비페닐테트라카르본산이무수물, 3,3',4,4'-디페닐술폰테트라카르본산이무수물, 4,4'-옥시디프탈산무수물을 들 수 있다. 디아민, 산무수물은 각각 그 1종만을 사용해도 좋고, 2종 이상을 병용해서 사용할 수도 있다.
용매에 대해서는, 디메틸 아세트아미드, n-메틸피롤리디논, 2-부타논, 디글라임, 크실렌 등을 들 수 있고, 1종 혹은 2종 이상 병용해서 사용할 수도 있다.
상기 폴리이미드 전구체 수지용액에 대해서는, 전구체 상태로 도체의 한쪽 면에 직접 도포하는 것이 바람직하고, 중합된 수지점도를 500cps~35,000cps의 범위로 하는 것이 바람직하다. 도포된 수지액에 대해서는 열처리를 행할 필요가 있는데, 이 열처리에 대해서는 예를 들면 100℃~150℃를 2분~4분 대기중에서 열처리하고, 그 후 진공가열로 실온에서 340℃까지 승온시켜 다시 실온까지 되돌리는 처리를 9시간 정도 행하는 것이 좋다. 이렇게 하여 형성하는 폴리이미드 수지로 이루어지는 절연층은, 폴리이미드 수지층의 단층만으로 형성해도 좋고, 복수층으로 형성해도 좋다. 폴리이미드 수지층을 복수층으로 형성할 경우, 폴리이미드 수지층 위에 다른 구성성분으로 이루어지는 다른 폴리이미드 수지를 순차 도포하여 형성해도 좋다. 폴리이미드 수지층이 3층 이상으로 이루어질 경우, 동일한 구성성분으로 이루어지는 폴리이미드 수지를 2회 이상 사용해도 좋다.
상기에서 얻은 절연층과 도체의 적층체에 대해서는, 절연층과 직접 접하는 도체의 면을 화학연마함으로써, 이 도체의 두께를 1~8㎛로 하는 동시에, 이 면의 표면조도(Rz)를 1.0㎛이하로 한다. 이 동박의 표면조도는 화학연마의 조건에 따라서도 변화하지만, 본 발명에 있어서는, 공지의 연마온도나 연마속도 등의 연마조건을 조정해서, 소망하는 적층체의 동박 표면조도를 조정할 수 있다. 단, 연마액의 종류와 조성은 동박의 표면조도와의 관계에서 중요한 인자가 되기 때문에, 그 연마액은 과산화수소와 황산을 주제로서 함유하는 과산화수소/황산계가 바람직하다. 과산화수소/황산계의 연마액을 사용할 경우, 과산화수소의 농도에 대해서는 70~85g/L, 황산의 농도에 대해서는 18~22g/L의 범위로 하는 것이 바람직하다. 농도범위가 상기 범위에 없으면 표면조도의 정밀한 제어가 곤란해지는 경향이 있다. 또한 연마온도는 20~50℃의 임의의 온도로 일정하게 유지하는 것이 좋다.
또한 상기의 설명에서는, 전해동박상에 폴리이미드 수지를 도포함으로써 절연층을 형성했지만, 예를 들면 1층 이상의 폴리이미드 필름을 전해동박에 라미네이트하여 절연층을 형성하고, 그 후, 상기에서 설명한 바와 같은 화학연마를 행하도록 해도 좋다.
이와 같이 하여 제조한 적층체는, 절연층의 편면에만 전해동박을 가지는 편면 동장(銅張) 적층체(copper-clad lamination)로 해도 좋고, 또한 절연층의 양면에 전해동박을 가지는 양면 동장 적층체로 해도 좋다. 양면 동입힘 적층체에 대해서는, 편면 동장 적층체를 형성한 후, 전해동박을 열프레스에 의해 압착하는 방법이나 2장의 전해동박 사이에 폴리이미드 필름을 끼워 열프레스에 의해 압착하는 방법 등을 들 수 있다. 어느 방법에 있어서도, 압착 후에는 절연층과 직접 접하고 있지 않은 전해동박의 면의 표면조도(Rz)를 1.0㎛이하로 하는 동시에 이 전해동박의 두께를 1~8㎛의 범위가 되게끔 화학연마를 행하도록 한다. 또한 절연층과 직접 접하고 있지 않은 전해동박의 표면조도(Rz)는 나중에 적층될 절연성 보호막과의 밀착성을 확보하는 관점에서 0.1㎛이상인 것이 바람직하다.
이하, 본 발명을 실시예에 의해 더욱 상세하게 설명한다.
적층체의 작성에 있어서, 하기 4종류의 동박을 준비하였다.
1)동박 1: 전해동박 절연층측 Rz O.7㎛, 레지스트면측 Rz 2.0㎛
Mitsui Mining And Smelting(주) 제품 NA-VLP박 두께 15㎛
2)동박 2: 전해동박 절연층측 Rz 1.6㎛, 레지스트면측 Rz 1.5㎛
Furukawa Circuit Foil(주) 제품 F2-WS박 두께 12㎛
3)동박 3: 전해동박 절연층측 Rz 2.5㎛, 레지스트면측 Rz 1.5㎛
Mitsui Mining And Smelting(주) 제품 SQ-VLP박 두께 12㎛
4)동박 4: 전해동박 절연층측 Rz O.8㎛, 레지스트면측 Rz 1.0㎛
Nippon Denkai(주) 제품 USLPS박 두께 18㎛
[합성예 1]
열전쌍 및 교반기를 구비하는 동시에 질소도입이 가능한 반응용기에 n-메틸피롤리디논을 넣었다. 이 반응용기를 용기에 들어 있는 얼음물에 담근 후, 반응용기에 무수피로멜리트산(PMDA)을 투입하고, 그 후 4,4'-디아미노디페닐에테르, (DAPE)와 2'-메톡시-4,4'-디아미노벤즈아닐리드(MABA)를 투입하였다. 모노머의 투입 총량이 15wt%이고, 각 디아민의 몰 비율(MABA:DAPE)이 60:40이며, 산무수물과 디아민의 몰비가 0.98:1.0이 되도록 투입하였다. 그 후, 더 교반을 계속해서, 반응용기 내의 온도가, 실온에서 ±5℃의 범위가 되었을 때에 반응용기를 얼음물로부터 빼내었다. 실온인 채로 3시간 교반을 계속해, 얻어진 폴리아믹산의 용액점도는 15,000cps였다.
[합성예 2]
열전쌍 및 교반기를 구비하는 동시에 질소도입이 가능한 반응용기에 n-메틸피롤리디논을 넣었다. 이 반응용기를 용기에 들어 있는 얼음물에 담근 후, 반응용기에 PMDA/3,3',4,4'-비페닐테트라카르본산이무수물(BTDA)을 투입하고, 그 후, 4,4'-디아미노디페닐에테르(DAPE)를 투입하였다. 모노머의 투입 총량이 15wt%이고, 산무수물과 디아민의 몰비가 1.03:1.0이 되도록 투입하였다. 그 후, 더욱 교반을 계속해서, 반응용기 내의 온도가, 실온에서 ±5℃의 범위가 되었을 때에 반응용기를 얼음물로부터 빼내었다. 실온인 채로 3시간 교반을 계속해, 얻어진 폴리아믹산의 용액점도는 3,200cps였다.
[합성예 3]
열전쌍 및 교반기를 구비하는 동시에 질소도입이 가능한 반응용기에 n-메틸피롤리디논을 넣었다. 이 반응용기를 용기에 들어 있는 얼음물에 담근 후, 반응용기에 3,3'4,4'-디페닐술폰테트라카르본산이무수물(DSDA), PMDA를 투입하고, 그 후, 1,3-비스(4-아미노페녹시)벤젠(TPE-R)을 투입하였다. 모노머의 투입 총량이 15wt%이고, 각 산무수물의 몰 비율(DSDA:PMDA)이 90:10이며, 산무수물과 디아민의 몰비가 1.03:1.0이 되도록 투입하였다. 그 후, 더욱 교반을 계속해서, 반응용기 내의 온도가, 실온에서 ±5℃의 범위가 되었을 때에 반응용기를 얼음물로부터 빼내었다. 실온인 채로 3시간 교반을 계속해, 얻어진 폴리아믹산의 용액점도는 3,200cps였다.
실시예 1
상기 동박 1의 절연층측의 면에 합성예 1~3의 폴리아믹산 용액을 순차 도포하고, 건조를 반복하여 동박상에 폴리이미드 전구체 수지층을 형성한 적층체를 얻었다. 이 적층체를 340℃에서 8시간 걸쳐서 열처리하고, 폴리이미드 수지층의 두께가 40㎛(2㎛/36㎛/2㎛)의 편면 동박의 적층체를 얻었다. 이 적층체를 황산 농도 20g/L, 과산화수소 농도 80g/L, 첨가제 농도 3%의 연마액으로 화학연마하고, 동박의 두께가 8.0㎛가 되도록 하는 동시에, 폴리이미드 수지층과 접하고 있지 않은 동박의 표면조도(Rz)가 0.8㎛가 되도록 해서 도체를 형성하고, 도체와 절연층으로 이루어지는 COF 기판용 적층체를 얻었다.
상기에서 얻은 COF 기판용 적층체에 배선패턴을 형성해서 COF 필름 캐리어 테이프로 하였다. 이때, 이너 리드부의 회로패턴을 30㎛ 피치로 작성하고, 주석도금을 실시한 후, 배율 50배의 레이저 현미경으로 목시(目視)로 회로의 직선성의 확인을 행해 라인폭이 불균일한 상태가 관찰되었을 경우를 NG로 하였다. 그 후, COF 필름 캐리어 테이프의 이너 리드부에 금 범프를 가지는 IC를 실장하였다. 실장에는, 플립칩 본더 "TFC-2100" Shibaura Mechatronics(주) 제품을 사용하고, 본딩헤드툴 온도는 100℃, 스테이지 온도는 420℃, 접합압력은 1범프당의 하중이 20gf가 되게끔 해서 행하였다. 이 실장 시, COF 필름 캐리어 테이프를 통해서 IC를 화상 인식해서 IC의 위치 맞춤에 이용되는 얼라인먼트 마크(alignment mark)가 인식 가능한지 아닌지로 시인성(視認性) 평가를 행하였다. 실장 후, HHBT 시험기 "ETAC HIFLEX" Kusumoto Kasei(주) 제품으로 (85℃, 85%RT, 150V, 1000시간)을 행하여 신뢰성 평가를 행하였다. 결과를 표 1에 나타낸다.
실시예 2
시판의 폴리이미드 수지 필름(DU PONT-TORAY(주) 제품, 상품명: Kapton 150EN)을 이용해, 편면에 합성예 1의 폴리아믹산 용액을 롤코터에 의해 건조 후의 두께로 2.0㎛가 되게끔 도포해서 150℃에서 2분간 건조시킨 후, 다른 한쪽 면에 합성예 2의 폴리아믹산 용액을 롤코터에 의해 건조 후의 두께가 2.0㎛가 되게끔 도포하고, 70℃에서 5분, 110℃에서 5분 건조 후, 140℃ 2분, 180℃ 5분, 265℃ 2분, 에어플로트 방식의 가열로에서 경화를 행하고, 합성예 1의 폴리아믹산 용액을 도포한 측이 비열가소성 폴리이미드 수지층이며, 합성예 2의 폴리아믹산 용액을 도포한 측이 열가소성 폴리이미드 수지층인 폴리이미드의 절연필름을 얻었다.
다음으로, 상기에서 얻은 절연필름의 열가소성 폴리이미드 수지층측의 면과 상기 동박 4의 절연층측의 면을 겹쳐, 실리콘 고무로 피복된 롤 라미네이터를 이용해서 240℃, 압력 1.5Mpa의 조건으로 동박 4와 상기 절연필름을 부착시켰다. 그 후, 배치식의 오토클레이브에서 온도 340℃ 4시간 질소분위기하에서 아닐(anneal)을 행하여 적층체를 얻었다. 이 얻어진 적층체를 실시예 1과 동일하게 해서 화학연마를 행하고, 동박의 두께를 8.0㎛로 해서, 절연필름과 접하고 있지 않은 동박의 표면조도(Rz)를 0.6㎛가 되도록 하여 도체를 형성하고, 도체와 절연층으로 이루어지는 COF 기판용 적층체를 얻었다. 이 COF 기판용 적층체에 대해서, 실시예 1과 동일하게 해서 실장을 행하고, 실장시의 화상인식, 이너 리드의 직선성 및 COF 실장 후 신뢰성에 대해서 평가하였다. 결과를 표 1에 나타낸다.
[비교예 1]
상기 동박 2를 이용해, 실시예 1과 동일하게 해서 적층체를 형성하여 화학연마를 행하였다. 얻어진 COF 기판용 적층체의 도체의 두께는 8.0㎛이고, 절연층과 접하고 있는 측의 면의 표면조도(Rz)가 1.6㎛, 절연층과 접하고 있지 않은 측(레지스트면측)의 표면조도(Rz)가 1.2㎛였다. 이 COF 기판용 적층체에 대해서, 실시예 1과 동일하게 해서 실장을 행하고, 실장시의 화상인식, 이너 리드의 직선성 및 COF 실장후 신뢰성에 대해서 평가하였다. 결과를 표 1에 나타낸다.
[비교예 2]
상기 동박 3을 이용해, 실시예 1과 동일하게 해서 적층체를 형성하여 화학연마를 행하였다. 얻어진 COF 기판용 적층체의 도체의 두께는 8.0㎛이고, 절연층과 접하고 있는 측의 면의 표면조도(Rz)가 2.5㎛, 절연층과 접하고 있지 않은 측(레지스트면측)의 표면조도(Rz)가 0.9㎛였다. 이 COF 기판용 적층체에 대해서 실시예 1과 동일하게 해서 실장을 행하고, 실장시의 화상인식, 이너 리드의 직선성 및 COF 실장후 신뢰성에 대해서 평가하였다. 결과를 표 1에 나타낸다.
[비교예 3]
동박 4를 이용해, 실시예 1과 동일하게 해서 적층체를 형성하였다. 이 적층체에 대해서는 화학연마를 행하지 않았다. 얻어진 COF 기판용 적층체의 도체의 두께는 18㎛이고, 절연층과 접하고 있는 측의 면의 표면조도(Rz)가 0.8㎛, 절연층과 접하고 있지 않은 측(레지스트면측)의 표면조도(Rz)가 1.0㎛였다. 이 COF 기판용 적층체에 대해서, 실시예 1과 동일하게 해서 실장을 행하고, 실장시의 화상인식, 이너 리드의 직선성 및 COF 실장 후 신뢰성에 대해서 평가하였다. 결과를 표 1에 나타낸다.
[비교예 4]
동박 1을 이용하여, 화학연마를 행하기 바로 전까지 실시예 1과 동일하게 해서 적층체를 작성하였다. 그 다음에, 이 적층체를 황산 농도 80g/L, 과산화수소 농도 20g/L, 첨가제 농도 3%의 연마액을 이용해서 화학연마를 행하고, 동박의 두께가 8.0㎛가 되도록 하는 동시에, 폴리이미드 수지층과 접하고 있지 않은 동박의 표면조도(Rz)가 1.6㎛가 되도록 해서 도체를 형성하고, 도체와 절연층으로 이루어지는 COF 기판용 적층체를 얻었다. 이 COF 기판용 적층체에 대해서, 실시예 1과 동일하게 해서 실장을 행하고, 실장시의 화상인식, 이너 리드의 직선성 및 COF 실장 후 신뢰성에 대해서 평가하였다. 결과를 표 1에 나타낸다.
실시예
1
실시예
2
비교예
1
비교예
2
비교예
3
비교예
4
동박의 Rz(㎛) 화학연마전 절연층측 0.7 0.8 1.6 2.5 0.8 0.7
레지스트면측 2.0 1.0 1.5 1.5 1.0 2.0
화학연마후 절연층측 0.7 0.8 1.6 2.5 - 0.7
레지스트면측 0.8 0.6 1.2 0.9 - 1.6
도체의 두께(㎛) 8 8 8 8 18 8
실장시의 화상인식 × × ×
이너 리드의 직선성 × × × ×
COF실장후 신뢰성 × × ×
본 발명에 의하면, 절연층을 투과해서 드라이버 IC 칩의 배선을 인식하는 것이 가능하며, 도체와 절연층 사이의 접착력이 높고, 내 일렉트로마이그레이션성이 뛰어나며, 예를 들면 30㎛ 피치 이하의 미세가공이 가능한 적층체를 얻을 수 있다.

Claims (8)

  1. 도체의 한쪽 면에 절연성 수지로 이루어지는 절연층이 형성된 COF 기판용 적층체의 제조방법으로서, 적어도 10㎛이상의 두께를 가지면서, 한쪽 면의 표면조도(Rz)가 1.0㎛이하인 도전성 금속박의 상기 면에 절연층을 형성하고, 상기 절연층과 접하고 있지 않은 도전성 금속박의 면을, 과산화수소와 황산을 주제(主劑)로서 함유하는 과산화수소/황산계 연마액을 사용하여 화학연마하여, 상기 도전성 금속박의 두께를 1~8㎛로 하는 동시에, 표면조도(Rz)를 1.0㎛이하로 해서 도체를 형성하는 것을 특징으로 하는 COF 기판용 적층체의 제조방법.
  2. 제1항에 있어서,
    상기 도전성 금속박은 동박이고, 또한 상기 절연층은 폴리이미드 수지로 이루어지는 것을 특징으로 하는 COF 기판용 적층체의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020077016686A 2004-12-22 2005-12-13 Cof 기판용 적층체 및 그 제조방법 및 이 cof 기판용 적층체를 이용해서 형성한 cof 필름 캐리어 테이프 KR101169829B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00371080 2004-12-22
JP2004371080 2004-12-22
PCT/JP2005/022825 WO2006068000A1 (ja) 2004-12-22 2005-12-13 Cof基板用積層体及びその製造方法並びにこのcof基板用積層体を用いて形成したcofフィルムキャリアテープ

Publications (2)

Publication Number Publication Date
KR20070091027A KR20070091027A (ko) 2007-09-06
KR101169829B1 true KR101169829B1 (ko) 2012-07-30

Family

ID=36601601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077016686A KR101169829B1 (ko) 2004-12-22 2005-12-13 Cof 기판용 적층체 및 그 제조방법 및 이 cof 기판용 적층체를 이용해서 형성한 cof 필름 캐리어 테이프

Country Status (5)

Country Link
JP (1) JP5064035B2 (ko)
KR (1) KR101169829B1 (ko)
CN (1) CN100468675C (ko)
TW (1) TWI400742B (ko)
WO (1) WO2006068000A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823884B2 (ja) * 2006-12-11 2011-11-24 新日鐵化学株式会社 フレキシブル銅張積層板の製造方法
JP4828439B2 (ja) * 2007-01-15 2011-11-30 新日鐵化学株式会社 フレキシブル積層板の製造方法
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP6094044B2 (ja) * 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
CN103442511A (zh) * 2013-08-20 2013-12-11 珠海亚泰电子科技有限公司 一种高频基板
JP6572083B2 (ja) * 2015-09-30 2019-09-04 大日本印刷株式会社 発光素子用基板、モジュール及び発光素子用基板の製造方法
CN110868799A (zh) * 2019-11-15 2020-03-06 江苏上达电子有限公司 一种透明cof设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119961A (ja) 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491465B1 (ko) * 1998-08-31 2005-05-25 히다치 가세고교 가부시끼가이샤 금속용 연마액 및 연마 방법
EP1150341A4 (en) * 1998-12-28 2005-06-08 Hitachi Chemical Co Ltd MATERIALS FOR METAL POLLING LIQUID, METAL POLISHING LIQUID, THEIR PRODUCTION AND POLISHING METHOD
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
JP4522039B2 (ja) * 2002-03-28 2010-08-11 旭化成イーマテリアルズ株式会社 Cof用配線板の製造方法
JP4090467B2 (ja) * 2002-05-13 2008-05-28 三井金属鉱業株式会社 チップオンフィルム用フレキシブルプリント配線板
TW200404484A (en) * 2002-09-02 2004-03-16 Furukawa Circuit Foil Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119961A (ja) 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔

Also Published As

Publication number Publication date
TW200634903A (en) 2006-10-01
KR20070091027A (ko) 2007-09-06
TWI400742B (zh) 2013-07-01
CN100468675C (zh) 2009-03-11
JPWO2006068000A1 (ja) 2008-08-07
CN101076885A (zh) 2007-11-21
WO2006068000A1 (ja) 2006-06-29
JP5064035B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP4804806B2 (ja) 銅張積層板及びその製造方法
KR101078234B1 (ko) 동박 적층판
US7285321B2 (en) Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
KR101169829B1 (ko) Cof 기판용 적층체 및 그 제조방법 및 이 cof 기판용 적층체를 이용해서 형성한 cof 필름 캐리어 테이프
WO2007102691A9 (en) Metallic laminate and method for preparing the same
KR100955552B1 (ko) 폴리이미드 필름, 폴리이미드 금속 적층체 및 그의제조방법
US7175736B2 (en) Laminate for electronic circuit
TWI413460B (zh) 配線基板用層合體
KR20060052481A (ko) Cof용 동장적층판 및 cof용 캐리어 테이프
KR100509445B1 (ko) 폴리이미드 금속적층판 및 그 제조방법
KR20070087981A (ko) 가요성 양면 도체 적층소재 및 그의 제조방법
KR100593741B1 (ko) 구리 삼성분계 화합물을 타이층으로 사용한연성회로기판용 적층구조체
JP3664708B2 (ja) ポリイミド金属積層板およびその製造方法
KR101378052B1 (ko) Cof용 적층판, cof 필름 캐리어 테이프 및 전자장치
JP2004237596A (ja) フレキシブル銅張積層板およびその製造方法
JP4828439B2 (ja) フレキシブル積層板の製造方法
JPH03104185A (ja) 両面導体ポリイミド積層体の製造方法
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2005197532A (ja) 多層回路基板およびその製造方法ならびに回路基材
JP4987756B2 (ja) 多層回路基板の製造方法
JP5053429B2 (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7