TWI397263B - 時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置 - Google Patents

時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置 Download PDF

Info

Publication number
TWI397263B
TWI397263B TW097135367A TW97135367A TWI397263B TW I397263 B TWI397263 B TW I397263B TW 097135367 A TW097135367 A TW 097135367A TW 97135367 A TW97135367 A TW 97135367A TW I397263 B TWI397263 B TW I397263B
Authority
TW
Taiwan
Prior art keywords
clock signal
pseudo
gate
clock
output
Prior art date
Application number
TW097135367A
Other languages
English (en)
Other versions
TW200922143A (en
Inventor
千田滿
水橋比呂志
小出元
Original Assignee
日本顯示器西股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本顯示器西股份有限公司 filed Critical 日本顯示器西股份有限公司
Publication of TW200922143A publication Critical patent/TW200922143A/zh
Application granted granted Critical
Publication of TWI397263B publication Critical patent/TWI397263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置
本發明係關於一種延遲鎖定迴路型之時脈信號產生電路，且更特定言之，係關於一種其中藉由使用薄膜沈積技術或印刷技術形成主動元件的延遲鎖定迴路型之時脈信號產生電路。本發明亦關於一種顯示面板模組、一種影像感測器裝置及一種電子裝置。
本發明包含在2007年10月16日向日本專利局所申請的日本專利申請案JP 2007－268663之相關標的，該案之全部內容係以引用的方式併入本文中。
近來，不僅大型顯示器而且中或小型顯示器已需要較高顯示解析度。在此類境況下，輸入時脈信號及影像信號之頻率已變得較高。
例如，其中以集中方式將功能電路提供於顯示基板上的一系統顯示器將串列影像信號轉換為並列影像信號以便可以降低信號頻率。因此，可以改善操作邊限。
不過，關於電路延遲及操作邊限之問題仍存在於其中尚未執行影像信號之並列轉換的電路部分中。特定言之，在影像信號之輸入頻率係非常高的新近系統顯示器之情況下，出現在時脈信號與顯示基板上之影像信號間之延遲差異造成取樣故障。
在(例如)日本未審專利申請公開案第2006－287641與2007－6517號中所說明的延遲鎖定迴路型之時脈信號產生 電路係可用的。
不過，與形成於矽晶圓上之電晶體相比，形成於顯示基板或任何其他絕緣基板上之薄膜電晶體具有其特徵之大變化。因此，對於包括形成於絕緣基板上之薄膜電晶體的時脈信號產生電路，預防如圖1所示其中時脈信號間之相位差為180度之狀態(即，偽鎖定狀態)的對策係必需的。
依據本發明之一具體實施例，提供一種延遲鎖定迴路型之時脈信號產生電路，其包括：一延遲線，其經組態用以延遲一第一時脈信號以產生一第二時脈信號；一延遲量控制器，其經組態用以採用使該第二時脈信號之一相位與該第一時脈信號之一相位同步的方式而改變該延遲線中之該延遲量；一偽鎖定偵測區段，其經組態用以偵測該第一時脈信號及該第二時脈信號之一偽鎖定狀態；及一偽鎖定狀態釋放區段，其經組態用以在偵測到該偽鎖定狀態的一情況下改變該延遲線中之該延遲量。
需要在偵測到該偽鎖定狀態的一情況下，該時脈信號產生電路之該偽鎖定狀態釋放區段藉由倒轉該延遲線中之一時脈相位而釋放該偽鎖定狀態。在此情況下，藉由一單一倒轉操作，可以將該相位狀態近似為實質上該鎖定狀態。
此外，需要在偵測到該偽鎖定狀態的一情況下，該時脈信號產生電路之該偽鎖定狀態釋放區段藉由使該延遲線中之一時脈相位偏移對應於一設定值的一數量而釋放該偽鎖定狀態。在此情況下，儘管未藉由一單一倒轉操作將該相 位狀態近似為該鎖定狀態，但至少可以避免該偽鎖定狀態且可以藉由一正常操作實現一相位調整操作。
此外，在其中藉由使用一薄膜沈積技術與一印刷技術之一，在一絕緣基板上形成該延遲線、該延遲量控制器、該偽鎖定偵測區段及該偽鎖定狀態釋放區段的一情況下尤其可預期實現一優點。該時脈信號產生電路可使用於一顯示面板模組中，該顯示面板模組包括一經組態用以依據一時脈信號驅動一顯示面板的驅動電路。
此外，該時脈信號產生電路可用於一影像感測器裝置中，該影像感測器裝置包括一經組態用以依據一時脈信號驅動一影像感測器元件的驅動電路。此外，該時脈信號產生電路可用於一電子裝置中，該電子裝置包括一經組態用以控制該整體系統之一操作的系統控制器以及一經組態用以接收針對該系統控制器之一指令的指令接收區段。
在依據本發明之一具體實施例之一時脈信號產生電路的該情況下，當偵測到一偽鎖定狀態時，強制釋放該偽鎖定狀態，且執行基於一正常相位差的該延遲量之改變。
將說明其中將本發明之一具體實施例應用於一系統顯示器的一情況。在此說明書中未特別解說或說明的部分應用本發明之領域中相關技術的技術。此外，下面所說明之具體實施例僅為範例性具體實施例。本發明並不受限於以下所說明之具體實施例的任何者。
第一具體實施例
圖2顯示依據一第一具體實施例的一顯示面板1之平面組態之一範例。在此具體實施例中，顯示區5與功能電路係在相同程序中形成於玻璃基板3之表面上。經組態用以改變對應像素之亮度位準的像素電路；用於將驅動信號供應至像素電路的N個像素控制線；及M個影像信號線係形成於顯示區5中。
信號線驅動器7、掃描線驅動器9、時脈信號產生電路11，及其類似物係作為功能電路形成。信號線驅動器7與掃描線驅動器9依據由時脈信號產生電路11所產生之時脈運作。時脈信號產生電路11係經組態用以產生一與從外部元件所供應之輸入時脈同步之輸出時脈的一電路。
圖3顯示依據本發明之一具體實施例的該時脈信號產生電路11之內部組態之一範例。圖3所顯示之時脈信號產生電路11係類比型。該時脈信號產生電路11包括一緩衝電路區段21、一電壓控制延遲線23、一相位倒轉/非倒轉區段25、一緩衝電路區段27、一相位比較電路區段29、一電荷幫浦31及一偽鎖定偵測區段33。
緩衝電路區段21與27之每一者包括複數個相互以串聯連接的反相器電路。緩衝電路區段21用作一輸入緩衝器且接收一對應於依據本發明之一具體實施例之一第一時脈信號的輸入時脈CLK1。緩衝電路區段27用作一輸出緩衝器且輸出一對應於依據本發明之一具體實施例之一第二時脈信號的輸出時脈CLK2。
電壓控制延遲線23係一經組態用以以類比方式調整輸入 時脈CLK1之相位的延遲電路區段。圖4顯示電壓控制延遲線23之組態之一範例。電壓控制延遲線23包括複數個相互連接的反相器電路。該複數個反相器電路係各具備一負載電容器。
關於此電路組態，藉由改變反相器電路之輸出級與負載電容器間所連接的一對電晶體之偏壓電壓Vbias來控制延遲時間。例如，在N通道電晶體之情況下，低偏壓電壓Vbias_n(即，薄膜電晶體之開啟狀態)最小化延遲量。例如，在N通道電晶體之情況下，高偏壓電壓Vbias_n(即，薄膜電晶體之關閉狀態)最大化延遲量。
例如，隨著增加電流驅動能力，係增加充電或放電至或自負載電容器之載子之速度。即，增加電壓控制延遲線23之傳播速度，且提前時脈相位。另一方面，隨著減低電流驅動能力，係減低充電或放電至或自負載電容器之載子之速度。即，減低電壓控制延遲線23之傳播速度，且延遲時脈相位。
相位倒轉/非倒轉區段25係經組態用以倒轉從電壓控制延遲線23所接收到之時脈信號之相位並輸出已倒轉時脈信號，或者用以直接輸出從電壓控制延遲線23所接收到之時脈信號而不倒轉時脈信號的一電路區段。在此具體實施例中，相位倒轉/非倒轉區段25係位於電壓控制延遲線23與緩衝電路區段27之間。即，相位倒轉/非倒轉區段25係位於一延遲線上。
相位倒轉/非倒轉區段25對應於依據本發明之一具體實 施例的一「偽鎖定狀態釋放區段」。在偽鎖定狀態下，輸入時脈CLK1與輸出時脈CLK2間存在180度的相位差，如圖1所示。
在偵測到偽鎖定狀態之情況下，相位倒轉/非倒轉區段25倒轉輸入時脈之相位。在未偵測到偽鎖定狀態之情況下，相位倒轉/非倒轉區段25直接輸出輸入時脈而不執行倒轉。
相位倒轉/非倒轉區段25依據從偽鎖定偵測區段33所供應之一控制信號執行倒轉與非倒轉間之切換。圖5顯示相位倒轉/非倒轉區段25之一電路範例。
圖5所顯示之相位倒轉/非倒轉區段25包括其中提供反相器INV1與INV2兩者的一傳輸通道及其中提供反相器INV3的一傳輸通道。相位倒轉/非倒轉區段25亦包括一提供於其中提供反相器INV1與INV2兩者之傳輸通道中的開關SW1及一提供於其中提供反相器INV3之傳輸通道中的開關SW2，以便時脈信號可以穿過其中提供反相器INV1與INV2兩者之傳輸通道與其中提供反相器INV3之傳輸通道之一。
開關SW1與SW2以相反方式運作。因此，圖5所顯示之相位倒轉/非倒轉區段25倒轉一開關信號之連接。反相器INV3係用以同時開啟或關閉形成開關SW1與SW2的一N通道薄膜電晶體與一P通道薄膜電晶體。
相位比較電路區段29係經組態用以將輸入時脈CLK1之邊緣相位與輸出時脈CLK2之邊緣相位相比較並將一上升 信號或一下降信號輸出至電荷幫浦31的一電路區段。電荷幫浦31係經組態用以依據比較之結果產生偏壓電壓Vbias。
圖6顯示相位比較電路區段29之組態之一範例。相位比較電路區段29包括一D正反器41，其採用輸入時脈CLK1作為時脈信號；一D正反器43，其採用輸出時脈CLK2作為時脈信號；及一AND閘，其經組態用以在D正反器41與43之輸出信號間執行一邏輯AND並產生針對D正反器41與43之重設信號。
關於此電路組態，一D正反器之對應於較早展現位準H之時脈CLK的輸出信號較早達到位準H，且在一D正反器之對應於較晚展現位準H之時脈CLK的輸出信號達到位準H時的相同時間點處重設D正反器41與43之輸出信號Q1與Q2。
因而，輸出一上升信號或一下降信號以便對應於一相位差。例如，在其中輸入時脈CLK1之相位係相對於輸出時脈CLK2之相位提前的情況下，對應於上升信號之輸出信號Q1在對應於相位差的一週期期間展現位準H。另一方面，在其中輸出時脈CLK2之相位係相對於輸入時脈CLK1之相位提前的情況下，對應於下降信號之輸出信號Q2在對應於相位差的一週期期間展現位準H。
在其中輸入時脈CLK1之邊緣相位係與輸出時脈CLK2之邊緣相位實質上相同的情況下，相位比較電路區段29造成D正反器41與43在位準L輸出信號Q1與Q2。
其中輸入時脈CLK1之邊緣相位係與輸出時脈CLK2之邊緣相位實質上相同的情況包括其中輸入時脈CLK1與輸出時脈CLK2間之相位差為0度的情況以及其中輸入時脈CLK1與輸出時脈CLK2間之相位差為180度的情況。因此，在其中僅依據相位比較電路區段29之輸出信號Q1與Q2執行決定的情況下，可能錯誤地決定偽鎖定狀態為鎖定狀態。
電荷幫浦31係經組態用以依據相位比較電路區段29之輸出信號Q1與Q2產生電壓控制延遲線23之偏壓電壓Vbias(類比電壓)的一電路區段。圖7顯示電荷幫浦31之電路組態之一範例。
關於圖7所顯示之電路組態，在輸出信號Q1展現ON(開啟)且輸出信號Q2展現OFF(關閉)之情況下，將一負載電容充電。因此，偏壓電壓Vbias增加。另一方面，在輸出信號Q1展現OFF且輸出信號Q2展現ON之情況下，將負載電容放電。因此，偏壓電壓Vbias減少。在輸出信號Q1與Q2兩者展現OFF之情況下，維持負載電容。
偽鎖定偵測區段33係經組態用以偵測輸入時脈CLK1與輸出時脈CLK2之偽鎖定狀態的一電路區段。圖8A與8B顯示偽鎖定偵測區段33之電路組態之範例。圖8A顯示其中閘電路與邏輯電路51係相互組合的偽鎖定偵測區段33之電路組態之一範例。圖8B顯示其中僅將閘電路組合在一起的偽鎖定偵測區段33之組態之一範例。
圖9顯示偽鎖定偵測區段33之輸入與輸出間之關係。如 圖9所示，在其中輸出信號Q1與Q2兩者展現位準L且輸入時脈CLK1之信號位準係不同於輸出時脈CLK2之信號位準的情況下，偽鎖定偵測區段33決定輸入時脈CLK1與輸出時脈CLK2係處於偽鎖定狀態下。在圖9中，其中輸入時脈CLK1與輸出時脈CLK2係處於偽鎖定狀態下的情況係為黑色框架所環繞。
輸出信號Q1與Q2是否展現位準L之偵測可以藉由圖8A或8B中所顯示之「反或」閘來執行。此外，輸入時脈CLK1之信號位準是否不同於輸出時脈CLK2之信號位準的偵測可以藉由圖8A或8B中所顯示之互斥式「或」閘來執行。邏輯電路51實行與由AND閘所實行之邏輯運算相同的邏輯運算。
在偵測到偽鎖定狀態之情況下，偽鎖定偵測區段33將偽鎖定偵測信號WNG設定為位準H。另一方面，在未偵測到偽鎖定狀態之情況下，偽鎖定偵測區段33在位準L輸出偽鎖定偵測信號WNG。
圖10解說欲藉由時脈信號產生電路11所執行的一程序。如圖10所示，時脈信號產生電路11重複執行該程序。
相位比較電路區段29將輸入時脈CLK1之相位與輸出時脈CLK2之相位相比較(步驟S1)。
偽鎖定偵測區段33依據從相位比較電路區段29所輸出之輸出信號Q1與Q2以及輸入時脈CLK1之相位與輸出時脈CLK2之相位間之比較的結果決定本相位狀態是否為偽鎖定狀態(步驟S2)。
若步驟S2中之決定為否定的，則偽鎖定偵測區段33將相位倒轉/非倒轉區段25之輸入與輸出間之關係設定為非倒轉。因此，已藉由電壓控制延遲線23調整延遲量所針對之輸入時脈CLK1係從緩衝電路區段27作為輸出時脈CLK2輸出(步驟S4)。
若步驟S2中之決定為肯定的，則偽鎖定偵測區段33將相位倒轉/非倒轉區段25之輸入與輸出間之關係設定為倒轉(步驟S3)。因此，已藉由電壓控制延遲線23調整延遲量所針對之輸入時脈CLK1係藉由相位倒轉/非倒轉區段25而倒轉180度且從緩衝電路區段27作為輸出時脈CLK2輸出(步驟S4)。
由於輸入時脈CLK1與輸出時脈CLK2間之相位差在偽鎖定狀態下係180度，所以藉由相位倒轉/非倒轉區段25之倒轉操作，將輸入時脈CLK1與輸出時脈CLK2間之相位差調整為大約0度。
因此，甚至在其中依據由相位比較電路區段29所執行之錯誤決定將輸入時脈CLK1與輸出時脈CLK2之相位錯誤地鎖定於偽鎖定狀態中的情況下，可以在短時間週期內將輸入時脈CLK1與輸出時脈CLK2間之相位差近似為0度。
特定言之，在其中藉由使用薄膜程序或印刷技術在為絕緣基板之玻璃基板3上形成時脈信號產生電路11之情況下，由於主動元件之載子遷移率係小，所以偽鎖定狀態之出現機率增加。不過，藉由提供偵測偽鎖定狀態之功能及倒轉時脈之相位之功能，可以僅在短時間週期內實現鎖定 狀態。
第二具體實施例
在一第二具體實施例中，將說明其中以數位方式控制形成於圖2所顯示之顯示面板1中的時脈信號產生電路11中之延遲量的一情況。因此，除時脈信號產生電路之外，依據此具體實施例之顯示面板之組態係與圖2所顯示者相同。
圖11顯示依據本發明之一具體實施例的一時脈信號產生電路61之內部組態之一範例。在圖11中，對應於圖3所顯示之此等區段的區段係藉由相同參考數字來表示。該時脈信號產生電路61包括緩衝電路區段21、延遲線63、相位倒轉/非倒轉區段25、緩衝電路區段27、相位比較電路區段29、計數器65及偽鎖定偵測區段33。
圖11所顯示之時脈信號產生電路61之內部組態係不同於圖3所顯示之時脈信號產生電路11，因為以數位方式控制延遲線63中之延遲量且因為使用計數器65來控制延遲量。圖12顯示延遲線63之電路組態之一範例。圖12所顯示之延遲線63包括形成針對輸入時脈CLK1之傳播通道的反相器電路。該等反相器電路係各具備一負載電容器。
具備負載電容器之反相器電路之組態係與圖3所顯示之電壓控制延遲線23中具備負載電容器之反相器電路之組態相同。不過，圖12所顯示之延遲線63之驅動方法係不同於圖3所顯示之電壓控制延遲線23之驅動方法，因為反相器電路之輸出級與負載電容器間所連接的一對電晶體用作一開關且係開啟或關閉。
即，在延遲線63之情況下，採用藉由增加連接至個別反相器電路之輸出端子的負載電容器之數目來增加延遲量及藉由減少連接至個別反相器電路之輸出端子的負載電容器之數目來減少延遲量的一驅動方法。在此點上，延遲線63係不同於類比系統中針對所有反相器電路均勻增加或減少延遲時間的延遲線。
計數器65係包括一二進制計數器單元與一解碼器單元且經組態用以依據由計數器65所指示之值控制構成延遲線63之已連接負載電容之數目的一電路區段。在此具體實施例中，二進制計數器單元向上計數一對應於輸入時脈CLK1與輸出時脈CLK2間之相位差的值。
圖13顯示計數器65之二進制計數器單元之組態之一範例。圖14顯示計數器65之解碼器單元之組態之一範例。二進制計數器單元之計數值指示一相位差。解碼器單元以對應於計數值之若干負載電容器係連接至對應反相器電路之輸出端子的方式輸出一ON信號，其用於開啟用於將一反相器電路之一輸出端子連接至一負載電容器的一對電晶體。
解碼器單元亦以對應負載電容器係不連接至其他反相器電路之輸出端子的方式輸出一OFF信號，其用於關閉用於將一反相器電路之一輸出端子連接至一負載電容器的一對電晶體。
更明確言之，作為ON信號，針對N通道電晶體之閘極電極設定「位準H」且針對P通道電晶體之閘極電極設定「位 準L」。作為OFF信號，針對N通道電晶體之閘極電極設定「位準L」且針對P通道電晶體之閘極電極設定「位準H」。
明顯地，在此具體實施例中，在偵測到偽鎖定狀態之情況下，在偽鎖定偵測區段33之控制下可以使延遲傳輸通道中之時脈相位倒轉180度。因而，在其中以數位方式控制延遲線63中之延遲量的情況下，可以實現致能一鎖定狀態在一短時間週期內開始的時脈信號產生電路61。
其他具體實施例
以上所說明之具體實施例中已說明各自包括相位倒轉/非倒轉區段25之時脈信號產生電路11與時脈信號產生電路61。不過，可以實現提供與相位倒轉/非倒轉區段25之功能等效之功能的一不同電路組態。
例如，圖15所顯示之時脈信號產生電路71提供與相位倒轉/非倒轉區段25之功能等效的功能。在圖15中，對應於圖11所顯示者之區段係藉由相同參考數字來指示。即，時脈信號產生電路71係其中採用以數位方式調整延遲量之方法的一時脈信號產生電路之一範例。
在圖15所顯示之時脈信號產生電路71中，對應於相位倒轉/非倒轉區段25之功能係藉由重新更新計數器65之計數值來實施。即，收到報告表示偵測到偽鎖定之計數器65會將對應於180度之相位差的一設定計數值與在輸入時脈CLK1與輸出時脈CLK2間之相位差之基礎上所更新之計數值相加。
接著，計數器65以對應於已重新更新計數值之若干負載電容器係連接至對應反相器電路的方式將ON信號或OFF信號供應至延遲線63。在其期間未偵測到偽鎖定之週期內，如同第二具體實施例，計數器65以對應於在輸入時脈CLK1與輸出時脈CLK2間之相位差之基礎上所更新之計數值之若干負載電容器係連接至對應反相器電路的方式將ON信號或OFF信號供應至延遲線63。
關於圖15所顯示之組態，將對應於180度之相位差的一設定計數值與在輸入時脈CLK1與輸出時脈CLK2間之相位差之基礎上所更新之計數值重新相加的一功能對應於依據本發明之一具體實施例的一「偽鎖定狀態釋放區段」。
在以上所說明之具體實施例中，在偵測到偽鎖定之情況下，使時脈相位倒轉180度。因此，可以將偽鎖定狀態一次轉換為鎖定狀態。
不過，只要偽鎖定狀態下之相位關係可以轉換為其中可以藉由正常相位比較操作實現鎖定狀態的相位關係，其中偵測到偽鎖定狀態之情況下的相位變化量未必為180度。例如，若一相位係從偽鎖定狀態變化90或更大度數，則可以藉由正常相位比較操作實現鎖定狀態。
在以上所說明之具體實施例中，構成時脈信號產生電路之主動單元係依據使用多晶矽(不管高溫或低溫)、非晶矽或有機材料之薄膜沈積技術、或印刷技術直接形成於為絕緣基板之顯示面板的表面上。
不過，其上形成此一時脈信號產生電路之絕緣基板可以 為安裝於顯示面板上的一絕緣基板。
以上所說明之具體實施例中所說明的時脈信號產生電路不僅可以形成於有機冷光(EL)面板、電漿顯示器、場發射顯示器或任何其他發光顯示面板上而且可以形成於液晶面板或與顯示區之基板相同的基板上。
以上所說明之時脈信號產生電路可以提供於與系統顯示器不同的電子裝置中。將說明該電子裝置之一範例。
圖16顯示包括一顯示面板之一電子裝置之系統組態之一範例。電子裝置81包括一顯示面板83、一系統控制器85及一時脈信號產生電路87。時脈信號產生電路87可以形成於顯示面板83之一基板上或形成於一不同基板上。
系統控制器85係一包括(例如)中央處理單元(CPU)之處理單元，且經組態用以控制該整體系統之一操作。系統控制器85亦包括一對應於電子裝置81之使用的介面。
圖17顯示包括一影像感測器元件(成像器)之一電子裝置之系統組態之一範例。電子裝置91包括一影像感測器元件93、一系統控制器95及一時脈信號產生電路97。
時脈信號產生電路97係經組態用以產生影像感測器元件93之操作時脈的一電路。如同以上所說明之具體實施例，時脈信號產生電路97可以形成於影像感測器元件93之一基板上或形成於一不同基板上。
系統控制器95係一包括(例如)CPU之處理單元，且經組態用以控制該整體系統之一操作。系統控制器95亦包括一對應於電子裝置91之使用的介面。影像感測器元件93可為 不包括系統控制器95的一感測元件。
將說明包括以上所說明之時脈信號產生電路之任何者的一電子裝置之外觀之一範例。時脈信號產生電路係包含於電子裝置之外殼內之某一部分中。
圖18顯示電視接收器101之外觀之一範例。電視接收器101具有其中在前面板103前面提供顯示面板105的一組態。
圖19A與19B顯示一數位相機111之外觀之一範例。圖19A顯示數位相機111之前側(物體側)上之外觀的一範例。圖19B顯示數位相機111之後側(攝影者側)上之外觀的一範例。
數位相機111具有其中保護蓋113、影像感測器透鏡115、顯示面板117、控制開關119、快門按鈕121及其他組件係提供於數位相機111之外殼中的一組態。
圖20顯示攝像機131之外觀之一範例。攝像機131具有其中在攝像機131之主單元133前面提供用於感測物體之影像之影像感測器透鏡135、在主單元133之背面提供拍攝開始/停止開關137及在主單元133之一側上提供顯示面板139的一組態。
圖21A與21B顯示一可折疊蜂巢式電話之外觀之一範例。圖21A顯示蜂巢式電話141之處於其中打開蜂巢式電話141之狀態下之外觀的一範例。圖21B顯示蜂巢式電話141之處於其中折疊蜂巢式電話141之狀態下之外觀的一範例。
蜂巢式電話141包括一上部外殼143、一下部外殼145、一連接部分(在此範例中，一鉸鏈部分)147、一主顯示面板149、一輔助顯示面板151、一圖像光單元153及一影像感測器透鏡155。輔助顯示面板151、圖像光單元153及影像感測器透鏡155係提供於下部外殼145之表面上。
圖22顯示一電腦之外觀之一範例。電腦161包括一下部外殼163、一上部外殼165、一鍵盤167及一顯示面板169。除以上所說明之組態之外，時脈信號產生電路可以提供於其他類型的電子裝置中，例如音訊播放裝置、遊戲裝置、電子書及電子字典中。
熟習此項技術者應瞭解，可取決於設計要求及其他因素進行各種修改、組合、次組合及變更，只要其係在所附申請專利範圍或其等效內容的範疇內即可。
1‧‧‧顯示面板
3‧‧‧玻璃基板
5‧‧‧顯示區
7‧‧‧信號線驅動器
9‧‧‧掃描線驅動器
11‧‧‧時脈信號產生電路
21‧‧‧緩衝電路區段
23‧‧‧電壓控制延遲線
25‧‧‧相位倒轉/非倒轉區段
27‧‧‧緩衝電路區段
29‧‧‧相位比較電路區段
31‧‧‧電荷幫浦
33‧‧‧偽鎖定偵測區段
41‧‧‧D正反器
43‧‧‧D正反器
51‧‧‧邏輯電路
61‧‧‧時脈信號產生電路
63‧‧‧延遲線
65‧‧‧計數器
71‧‧‧時脈信號產生電路
81‧‧‧電子裝置
83‧‧‧顯示面板
85‧‧‧系統控制器
87‧‧‧時脈信號產生電路
91‧‧‧電子裝置
93‧‧‧影像感測器元件
95‧‧‧系統控制器
97‧‧‧時脈信號產生電路
101‧‧‧電視接收器
103‧‧‧前面板
105‧‧‧顯示面板
111‧‧‧數位相機
113‧‧‧保護蓋
115‧‧‧影像感測器透鏡
117‧‧‧顯示面板
119‧‧‧控制開關
121‧‧‧快門按鈕
131‧‧‧攝像機
133‧‧‧主單元
135‧‧‧影像感測器透鏡
137‧‧‧拍攝開始/停止開關
139‧‧‧顯示面板
141‧‧‧蜂巢式電話
143‧‧‧上部外殼
145‧‧‧下部外殼
147‧‧‧連接部分
149‧‧‧主顯示面板
151‧‧‧輔助顯示面板
153‧‧‧圖像光單元
155‧‧‧影像感測器透鏡
161‧‧‧電腦
163‧‧‧下部外殼
165‧‧‧上部外殼
167‧‧‧鍵盤
169‧‧‧顯示面板
圖1係用於解釋相位鎖定狀態與偽鎖定狀態之解說；圖2顯示一顯示面板之平面組態之一範例；圖3顯示一時脈信號產生電路之組態之一範例；圖4顯示一電壓控制延遲線之組態之一範例；圖5顯示一相位倒轉/非倒轉區段之組態之一範例；圖6顯示一相位比較電路區段之組態之一範例；圖7顯示一電荷幫浦之組態之一範例；圖8A與8B顯示一偽鎖定偵測區段之組態之範例；圖9係用於解釋偽鎖定之內部操作的解說；圖10係一流程圖，其顯示欲藉由時脈信號產生電路所執 行的一程序；圖11顯示一時脈信號產生電路之組態之一範例；圖12顯示一延遲線之組態之一範例；圖13顯示一二進制計數單元之組態之一範例；圖14顯示一解碼器單元之組態之一範例；圖15顯示一時脈信號產生電路之組態之一範例；圖16顯示一電子裝置之系統組態之一範例；圖17顯示一電子裝置之系統組態之一範例；圖18顯示一電子裝置之外觀之一範例；圖19A與19B顯示一電子裝置之外觀之一範例；圖20顯示一電子裝置之外觀之一範例；圖21A與21B顯示一電子裝置之外觀之一範例；及圖22顯示一電子裝置之外觀之一範例。
11‧‧‧時脈信號產生電路
21‧‧‧緩衝電路區段
23‧‧‧電壓控制延遲線
25‧‧‧相位倒轉/非倒轉區段
27‧‧‧緩衝電路區段
29‧‧‧相位比較電路區段
31‧‧‧電荷幫浦
33‧‧‧偽鎖定偵測區段

Claims (8)

  1. 一種延遲鎖定迴路型之時脈信號產生電路，其包含：一延遲線，其延遲一第一時脈信號以產生一第二時脈信號；一延遲量控制器，其採用使該第二時脈信號之一相位與該第一時脈信號之一相位同步的方式而可變控制該延遲線中之該延遲量；一偽鎖定偵測區段，其偵測該第一時脈信號及該第二時脈信號之一偽鎖定狀態；及一偽鎖定狀態釋放區段，其在偵測到該偽鎖定狀態的一情況下改變該延遲線中之該延遲量；該延遲量控制器具有：第一正反器，其係於時脈端子被供給該第一時脈信號，資料端子被設定於高位準，第二正反器，其係於時脈端子被供給該第二時脈信號，資料端子被設定於高位準，及第一AND閘，其係求出該第一及第二正反器之輸出之邏輯AND，將其結果供給至該第一及第二正反器之重設端子；該偽鎖定偵測區段具有：反或閘，其係求出該第一及第二正反器之輸出之反或，互斥或閘，其係求出該第一及第二時脈信號之互斥或，及 第二AND閘，其係求出該反或閘之輸出與該互斥或閘之輸出之邏輯AND。
  2. 如請求項1之時脈信號產生電路，其中在偵測到該偽鎖定狀態的一情況下，該偽鎖定狀態釋放區段倒轉該延遲線中之一時脈相位。
  3. 如請求項1之時脈信號產生電路，其中在偵測到該偽鎖定狀態的一情況下，該偽鎖定狀態釋放區段使該延遲線中之一時脈相位僅偏移一設定值。
  4. 如請求項1至3中任一項之時脈信號產生電路，其中藉由使用一薄膜沈積技術或一印刷技術，在一絕緣基板上形成構成該時脈信號產生電路之功能元件。
  5. 一種顯示面板模組，其包含：一顯示面板；一延遲鎖定迴路型之時脈信號產生電路，其包括一延遲線，其延遲一第一時脈信號以產生一第二時脈信號，一延遲量控制器，其採用使該第二時脈信號之一相位係與該第一時脈信號之一相位同步的方式而可變控制該延遲線中之該延遲量，一偽鎖定偵測區段，其偵測該第一時脈信號及該第二時脈信號之一偽鎖定狀態，及一偽鎖定狀態釋放區段，其在偵測到該偽鎖定狀態的一情況下改變該延遲線中之該延遲量；及 一驅動電路，其依據該第二時脈信號驅動該顯示面板；該延遲量控制器具有：第一正反器，其係於時脈端子被供給該第一時脈信號，資料端子被設定於高位準，第二正反器，其係於時脈端子被供給該第二時脈信號，資料端子被設定於高位準，及第一AND閘，其係求出該第一及第二正反器之輸出之邏輯AND，將其結果供給至該第一及第二正反器之重設端子；該偽鎖定偵測區段具有：反或閘，其係求出該第一及第二正反器之輸出之反或，互斥或閘，其係求出該第一及第二時脈信號之互斥或，及第二AND閘，其係求出該反或閘之輸出與該互斥或閘之輸出之邏輯AND。
  6. 如請求項5之顯示面板模組，其中該顯示面板係一液晶面板。
  7. 一種影像感測器裝置，其包含：一影像感測器元件；一延遲鎖定迴路型之時脈信號產生電路，其包括一延遲線，其延遲一第一時脈信號以產生一第二時脈信號， 一延遲量控制器，其採用該第二時脈信號之一相位係與該第一時脈信號之一相位同步的方式可變控制該延遲線中之該延遲量，一偽鎖定偵測區段，其偵測該第一時脈信號及該第二時脈信號之一偽鎖定狀態，及一偽鎖定狀態釋放區段，其在偵測到該偽鎖定狀態的一情況下改變該延遲線中之該延遲量；及一驅動電路，其依據該第二時脈信號驅動該影像感測器元件；該延遲量控制器具有：第一正反器，其係於時脈端子被供給該第一時脈信號，資料端子被設定於高位準，第二正反器，其係於時脈端子被供給該第二時脈信號，資料端子被設定於高位準，及第一AND閘，其係求出該第一及第二正反器之輸出之邏輯AND，將其結果供給至該第一及第二正反器之重設端子；該偽鎖定偵測區段具有：反或閘，其係求出該第一及第二正反器之輸出之反或，互斥或閘，其係求出該第一及第二時脈信號之互斥或，及第二AND閘，其係求出該反或閘之輸出與該互斥或閘之輸出之邏輯AND。
  8. 一種電子裝置，其包含：一延遲鎖定迴路型之時脈信號產生電路，其包括一延遲線，其延遲一第一時脈信號以產生一第二時脈信號，一延遲量控制器，其採用該第二時脈信號之一相位係與該第一時脈信號之一相位同步的方式可變控制該延遲線中之該延遲量，一偽鎖定偵測區段，其偵測該第一時脈信號及該第二時脈信號之一偽鎖定狀態，及一偽鎖定狀態釋放區段，其在偵測到該偽鎖定狀態的一情況下改變該延遲線中之該延遲量；一系統控制器，其控制一系統整體之動作；及一指令接收區段，其接收針對該系統控制器之一指令；該延遲量控制器具有：第一正反器，其係於時脈端子被供給該第一時脈信號，資料端子被設定於高位準，第二正反器，其係於時脈端子被供給該第二時脈信號，資料端子被設定於高位準，及第一AND閘，其係求出該第一及第二正反器之輸出之邏輯AND，將其結果供給至該第一及第二正反器之重設端子；該偽鎖定偵測區段具有：反或閘，其係求出該第一及第二正反器之輸出之反 或，互斥或閘，其係求出該第一及第二時脈信號之互斥或，及第二AND閘，其係求出該反或閘之輸出與該互斥或閘之輸出之邏輯AND。
TW097135367A 2007-10-16 2008-09-15 時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置 TWI397263B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268663A JP4434253B2 (ja) 2007-10-16 2007-10-16 クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器

Publications (2)

Publication Number Publication Date
TW200922143A TW200922143A (en) 2009-05-16
TWI397263B true TWI397263B (zh) 2013-05-21

Family

ID=40533815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135367A TWI397263B (zh) 2007-10-16 2008-09-15 時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置

Country Status (5)

Country Link
US (1) US8223239B2 (zh)
JP (1) JP4434253B2 (zh)
KR (1) KR101499630B1 (zh)
CN (1) CN101414825B (zh)
TW (1) TWI397263B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141570A (ja) * 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
US7696798B2 (en) * 2008-02-08 2010-04-13 Sun Microsystems, Inc. Method and apparatus to generate system clock synchronization pulses using a PLL lock detect signal
JP5629134B2 (ja) 2010-06-14 2014-11-19 パナソニック株式会社 電荷結合素子の駆動装置、空間情報検出装置
US9905607B2 (en) * 2015-07-28 2018-02-27 General Electric Company Radiation detector fabrication
US11023176B2 (en) 2017-04-14 2021-06-01 Huawei Technologies Co., Ltd. Storage interface, timing control method, and storage system
KR102567922B1 (ko) * 2018-07-03 2023-08-18 에스케이하이닉스 주식회사 지연회로 및 이를 이용한 반도체시스템
CN109493782A (zh) * 2018-12-19 2019-03-19 惠科股份有限公司 信号校正控制器、信号校正控制方法及显示装置
CN112698181B (zh) * 2020-12-07 2021-09-21 电子科技大学 一种状态可配置的原位老化传感器系统
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique
US11943553B1 (en) * 2022-12-07 2024-03-26 Semiconductor Components Industries, Llc Imaging systems with distributed and delay-locked control

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100982A (ja) * 2000-09-26 2002-04-05 Nec Microsystems Ltd Ｄｌｌ回路
JP2003204261A (ja) * 2001-09-28 2003-07-18 Samsung Electronics Co Ltd 遅延同期ループ
JP2003258632A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd ロック検出回路
JP2004050650A (ja) * 2002-07-19 2004-02-19 Nec Corp 半導体装置、画像出力装置、および機能素子の駆動方法
JP2005020711A (ja) * 2003-05-30 2005-01-20 Canon Inc Ｄｌｌ回路及び同回路を用いたビデオカメラ
JP2005038557A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd メモリ回路およびメモリ回路を有する表示装置
JP2005074580A (ja) * 2003-09-01 2005-03-24 Toyoda Mach Works Ltd 研削装置
CN1612243A (zh) * 2003-10-30 2005-05-04 株式会社神户制钢所 光信息记录用铝合金反射膜及其形成用靶材、记录介质
CN1677862A (zh) * 2004-03-30 2005-10-05 联发科技股份有限公司 可防止假锁定发生的延迟锁定回路及相关方法
CN1758541A (zh) * 2003-11-26 2006-04-12 得州仪器公司 基于伪延迟线的dll和用于在流水线adc中计时的方法
JP2006287641A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 遅延同期ループ回路
JP2007006517A (ja) * 2006-08-07 2007-01-11 Elpida Memory Inc 遅延同期ループ装置
US7250941B2 (en) * 2002-05-30 2007-07-31 Sony Corporation Timing generation circuit, display apparatus, and portable terminal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457494A (en) * 1988-11-21 1995-10-10 Canon Kabushiki Kaisha Image pickup signal processing apparatus
US7342985B1 (en) * 2003-06-24 2008-03-11 Ami Semiconductor, Inc. Delay locked loop with fixed angle de-skew, quick start and low jitter
KR100540930B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 지연동기루프 회로

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100982A (ja) * 2000-09-26 2002-04-05 Nec Microsystems Ltd Ｄｌｌ回路
JP2003204261A (ja) * 2001-09-28 2003-07-18 Samsung Electronics Co Ltd 遅延同期ループ
JP2003258632A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd ロック検出回路
US7250941B2 (en) * 2002-05-30 2007-07-31 Sony Corporation Timing generation circuit, display apparatus, and portable terminal
JP2004050650A (ja) * 2002-07-19 2004-02-19 Nec Corp 半導体装置、画像出力装置、および機能素子の駆動方法
US7019573B2 (en) * 2003-05-30 2006-03-28 Canon Kabushiki Kaisha DLL circuit and camcorder using DLL circuit
JP2005020711A (ja) * 2003-05-30 2005-01-20 Canon Inc Ｄｌｌ回路及び同回路を用いたビデオカメラ
JP2005038557A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd メモリ回路およびメモリ回路を有する表示装置
JP2005074580A (ja) * 2003-09-01 2005-03-24 Toyoda Mach Works Ltd 研削装置
CN1612243A (zh) * 2003-10-30 2005-05-04 株式会社神户制钢所 光信息记录用铝合金反射膜及其形成用靶材、记录介质
CN1758541A (zh) * 2003-11-26 2006-04-12 得州仪器公司 基于伪延迟线的dll和用于在流水线adc中计时的方法
CN1677862A (zh) * 2004-03-30 2005-10-05 联发科技股份有限公司 可防止假锁定发生的延迟锁定回路及相关方法
JP2006287641A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 遅延同期ループ回路
JP2007006517A (ja) * 2006-08-07 2007-01-11 Elpida Memory Inc 遅延同期ループ装置

Also Published As

Publication number Publication date
CN101414825B (zh) 2012-06-27
CN101414825A (zh) 2009-04-22
JP4434253B2 (ja) 2010-03-17
KR20090038812A (ko) 2009-04-21
TW200922143A (en) 2009-05-16
US8223239B2 (en) 2012-07-17
JP2009100153A (ja) 2009-05-07
US20090096906A1 (en) 2009-04-16
KR101499630B1 (ko) 2015-03-06

Similar Documents

Publication Publication Date Title
TWI397263B (zh) 時脈信號產生電路，顯示面板模組，影像感測器裝置及電子裝置
TWI390849B (zh) 時脈訊號產生電路，顯示面板模組，成像裝置，及電子設備
KR101576877B1 (ko) 클록 신호 생성 회로, 표시 패널 모듈, 촬상 디바이스 및 전자 기기
EP1178607B1 (en) Driving method of an electric circuit
US20170039976A1 (en) Pulse generation circuit and semiconductor device
US9530521B2 (en) Shift register unit, gate driving circuit, and display device
US20110102656A1 (en) Timing adjustment circuit, solid-state image pickup element, and camera system
KR20150026361A (ko) 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
US8994430B2 (en) Semiconductor device
WO2018201815A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US8054104B2 (en) Delay circuit, semiconductor control circuit, display device and electronic device
WO2019237716A1 (en) Shift register unit, shift register and driving method, and display apparatus
US7902893B1 (en) Clock-signal generator
CN113707068B (zh) 显示面板供电电路、供电方法及显示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees