CN101414825B - 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置 - Google Patents

时钟信号生成电路、显示面板模块、图像传感装置以及电子装置 Download PDF

Info

Publication number
CN101414825B
CN101414825B CN2008101702491A CN200810170249A CN101414825B CN 101414825 B CN101414825 B CN 101414825B CN 2008101702491 A CN2008101702491 A CN 2008101702491A CN 200810170249 A CN200810170249 A CN 200810170249A CN 101414825 B CN101414825 B CN 101414825B
Authority
CN
China
Prior art keywords
clock signal
pseudo
locked state
delay
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101702491A
Other languages
English (en)
Other versions
CN101414825A (zh
Inventor
千田满
水桥比吕志
小出元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101414825A publication Critical patent/CN101414825A/zh
Application granted granted Critical
Publication of CN101414825B publication Critical patent/CN101414825B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)

Abstract

一种延迟锁定环型的时钟信号生成电路，其包括：延迟线路，其被配置为延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置为改变延迟线路中的延迟量，使得第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置为检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置为在检测到假锁定状态的情况下改变延迟线路中的延迟量。

Description

时钟信号生成电路、显示面板模块、图像传感装置以及电子装置
相关申请的交叉引用
本发明包含与2007年10月16日向日本专利局提交的日本专利申请JP2007-268663相关的主题，将该申请的全部内容通过引用并入此处。
技术领域
本发明涉及延迟锁定环型的时钟信号生成电路，且更具体地涉及一种通过使用薄膜沉积技术或印刷技术形成有源元件的延迟锁定环型的时钟信号生成电路。本发明还涉及显示面板模块、图像传感装置以及电子装置。
背景技术
近来，不仅大型显示器而且中型或小型显示器都需要更高的显示分辨率。在此情况下，输入时钟信号和图像信号的频率已变得更高。
例如，在显示器基板上以集中方式设置有功能电路的系统显示器将串行图像信号转换为并行图像信号，从而可降低信号频率。这样可提高工作裕度(operating margin)。
然而在尚未进行图像信号的并行转换的电路部分，涉及电路延迟和工作裕度的问题仍然存在。具体地，在目前的系统显示器的图像信号的输入频率非常高的情况下，在显示器基板上的时钟信号和图像信号之间的时延差可使采样失败。
例如，日本未审查专利申请特开2006-287641号及2007-6517号已经描述了一种所述的延迟锁定环型的时钟信号生成电路。
发明内容
然而，与硅片上形成的晶体管相比，形成于显示器基板或任何其它绝缘基板上的薄膜晶体管在其特性上变化很大。于是，对包括形成于绝缘基板上的薄膜晶体管的时钟信号生成电路来说，有必要对如图1所示的时钟信号之间的相位差为180°的状态(即假锁定状态)采取对策。
根据本发明的实施例，提供了一种延迟锁定环型的时钟信号生成电路，该电路包括：延迟线路，其被配置用于延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置用于改变延迟线路中的延迟量，以使第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置用于检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置用于在检测到假锁定状态的情况下改变延迟线路中的延迟量。
在检测到假锁定状态的情况下，需要时钟信号生成电路的假锁定状态解除部通过将延迟线路中的时钟相位反转来解除假锁定状态。在此情况下，通过单一反相操作，相位状态可基本上接近锁定状态。
此外，在检测到假锁定状态的情况下，需要时钟信号生成电路的假锁定状态解除部通过按对应于设定值的量对延迟线路中的时钟相位进行移相来解除假锁定状态。在此情况下，虽然相位状态不是接近通过单一反相操作所得到的锁定状态，但至少可通过正常操作避免假锁定状态并实现相位调整操作。
此外，通过使用薄膜沉积技术和印刷技术之一，使延迟线路、延迟量控制器、假锁定检测部以及假锁定状态解除部形成于绝缘基板上，这样更有望实现本发明的优势。时钟信号生成电路可用于显示面板模块，所述显示面板模块包括配置用来根据时钟信号驱动显示面板的驱动电路。
此外，时钟信号生成电路可在图像传感装置中应用，所述图像传感装置包括配置用于根据时钟信号驱动图像传感器件的驱动电路。此外，时钟信号生成电路可应用于电子装置，所述电子装置包括配置用于控制整个系统的运行的系统控制器和配置用于接收对系统控制器的指令的指令接收部。
当检测到假锁定状态时，根据本发明的实施例的时钟信号生成电路，假锁定状态被强制解除，并基于正常相位差完成延迟量的改变。
附图说明
图1是用于解释相位锁定状态和假锁定状态的图；
图2表示显示面板的平面配置的示例；
图3表示时钟信号生成电路的配置的示例；
图4表示压控延迟线路的配置的示例；
图5表示相位反转/非反转部的配置的示例；
图6表示相位比较电路部的配置的示例；
图7表示电荷泵的配置的示例；
图8A和图8B表示假锁定检测部的配置的示例；
图9是用于解释假锁定的内部工作的图；
图10是表示由时钟信号生成电路完成的流程的流程图；
图11表示其他时钟信号生成电路的配置的示例；
图12表示延迟线路的配置的示例；
图13表示二进制计数器单元的配置的示例；
图14表示解码器单元的配置的示例；
图15表示时钟信号生成电路的配置的示例；
图16表示电子装置的系统配置的示例；
图17表示电子装置的系统配置的示例；
图18表示电子装置的外观的示例；
图19A和图19B表示电子装置的外观的示例；
图20表示电子装置的外观的示例；
图21A和图21B表示电子装置的外观的示例；
图22表示电子装置的外观的示例。
具体实施方式
下面将描述本发明的实施例应用于系统显示器的情形。本发明所属领域中的现有技术应用于本说明书未具体图示或者述及的部分。此外，下述实施例仅仅是示例性的实施例。本发明不局限于任何下述的实施例。
第一实施例
图2表示根据第一实施例的显示面板1的平面配置的示例。在本实施例中，显示区5和功能电路在相同步骤中形成于玻璃基板3的表面上。显示区5中形成有被配置用于改变对应像素的亮度等级的像素电路、用于向像素电路提供驱动信号的N条像素控制线以及M条图像信号线。
信号线驱动器7、扫描线驱动器9、时钟信号生成电路11等形成为功能电路。信号线驱动器7和扫描线驱动器9根据时钟信号生成电路11产生的时钟工作。时钟信号生成电路11是被配置用于产生输出时钟的电路，所属输出时钟与从外部器件所提供的输入时钟同步。
图3表示根据本发明的实施例的时钟信号生成电路11的内部配置的示例。图3所示的时钟信号生成电路11是模拟类型的。时钟信号生成电路11包括缓冲电路部21、压控延迟线路23、相位反转/非反转部25、缓冲电路部27、相位比较电路部29、电荷泵31以及假锁定检测部33。
缓冲电路部21和27中的每一个包括多个互相串联的反相电路。缓冲电路部21用作输入缓冲器，并接收对应于本发明的实施例的第一时钟信号的输入时钟CLK1。缓冲电路部27用作输出缓冲，并输出对应于本发明的实施例的第二时钟信号的输出时钟CLK2。
压控延迟线路23是配置为以模拟方式调整输入时钟CLK1的相位的延迟电路部分。图4表示压控延迟线路23的配置的示例。压控延迟线路23包括多个互相连接的反相电路。所述的多个反相电路各设有负载电容器。
通过此电路配置，可通过改变在反相电路的输出级和负载电容器之间所连接的一对晶体管的偏置电压Vbias来控制延时。例如，在N沟道晶体管的情况下，低偏置电压Vbias_n(即薄膜晶体管的开启状态)使延迟量最小。例如，在N沟道晶体管的情况下，高偏置电压Vbias_n(即薄膜晶体管的关闭状态)使延迟量最大。
例如，随着电流驱动能力的增加，对负载电容器充电或从负载电容器放电的载流子的速度加快。即，压控延迟线路23的传递速度加快，从而时钟相位提前。相反，随着电流驱动能力的降低，对负载电容器充电或从负载电容器放电的载流子速度减慢。即，压控延迟线路23的传递速度减慢，从而时钟相位延迟。
相位反转/非反转部25是配置为将接收自压控延迟线路23的时钟信号反相并输出该反相时钟信号、或直接输出接收自压控延迟线路23的时钟信号而不将该时钟信号反相的电路部。在本实施例中，相位反转/非反转部25位于压控延迟线路23与缓冲电路部27之间。即，相位反转/非反转部25位于延迟线路上。
相位反转/非反转部25对应于权利要求书中所述的“假锁定状态解除部”。如图1所示，在假锁定状态中，输入时钟CLK1和输出时钟CLK2之间存在180°的相位差。
在检测到假锁定状态的情况下，相位反转/非反转部25将输入时钟的相位反转。在未检测到假锁定状态的情况下，相位反转/非反转部25直接输出该输入时钟而不进行反转。
相位反转/非反转部25根据由假锁定检测部33所提供的控制信号在反转与非反转之间进行切换。图5表示相位反转/非反转部25的电路示例。
图5所示的相位反转/非反转部25包括其中设有两个反相器INV1、INV2的传输通道和其中设有反相器INV3的传输通道。相位反转/非反转部25还包括开关SW1和开关SW2，其中开关SW1设在反相器INV1、INV2所在的传输通道中，开关SW2设在反相器INV3所在的传输通道中，从而时钟信号可通过设有两个反相器INV1、INV2的传输通道和设有反相器INV3的传输通道之一。
开关SW1和SW2以相反方式工作。于是，图5所示的相位反转/非反转部25将切换信号的连接反转。反相器INV3用于同时开通或关断形成开关SW1和SW2的N沟道薄膜晶体管和P沟道薄膜晶体管。
相位比较电路部29是配置用于比较输入时钟CLK1的边缘相位与输出时钟CLK2的边缘相位，并向电荷泵31输出上升或下降信号的电路部分。电荷泵31配置为根据比较的结果产生偏置电压Vbias。
图6表示比较电路部29的配置的示例。相位比较电路部29包括：D触发器41，其采用输入时钟CLK1作为时钟信号；D触发器43，其采用输出时钟CLK2作为时钟信号；以及与门，其配置为对D触发器41和43的输出信号执行逻辑“与”，并产生D触发器41和43的复位信号。
通过此电路配置，先呈现高电平的时钟CLK所对应的D触发器的输出信号先到达高电平，而当后呈现高电平的时钟CLK所对应的D触发器的输出信号到达高电平时，D触发器41和43的输出信号Q1和Q2同时复位。
从而，上升或下降信号被输出从而与相位差对应。例如，在输入时钟CLK1的相位超前于输出时钟CLK2的相位的情况下，对应于上升信号的输出信号Q1在对应于相位差的时间段内呈现高电平。另一方面，在输出时钟CLK2的相位超前于输入时钟CLK1的相位的情况下，对应于下降信号的输出信号Q2在对应于相位差的时间段内呈现高电平。
在输入时钟CLK1的边缘相位与输出时钟CLK2的边缘相位基本相同的情况下，相位比较电路部29致使D触发器41和43输出处于低电平的信号Q1和Q2。
输入时钟CLK1的边缘相位与输出时钟CLK2的边缘相位基本相同的情况包括输入时钟CLK1和输出时钟CLK2之间的相位差为0°的情况以及输入时钟CLK1和输出时钟CLK2之间的相位差为180°的情况。于是，在仅根据相位比较电路部29的输出信号Q1和Q2进行判断的情况下，假锁定状态可能被错误地判定为锁定状态。
电荷泵31是配置为根据相位比较电路部29的输出信号Q1和Q2产生压控延迟线路23的偏置电压Vbias(模拟电压)的电路部分。图7表示电荷泵31的电路配置的示例。
以图7所示的电路配置，在输出信号Q1处于开状态而输出信号Q2处于关状态的情况下，负载电容器被充电。于是，偏置电压Vbias增大。另一方面，在输出信号Q1处于关状态而输出信号Q2处于开状态的情况下，负载电容器被放电。于是偏置电压Vbias减小。在两个输出信号Q1和Q2都处于关状态的情况下，负载电容器维持原状。
假锁定检测部33是配置为检测输入时钟CLK1和输出时钟CLK2的假锁定状态的电路部分。图8A和图8B表示假锁定检测部33的电路配置的示例。图8A表示其中有门电路和逻辑电路51互相结合的假锁定检测部33的电路配置的示例。图8B表示其中仅有门电路结合到一起的假锁定检测部33的电路配置的示例。
图9表示假锁定检测部33的输入和输出之间的关系。如图9所示，在输出信号Q1和Q2都处于低电平且输入时钟CLK1的信号电平不同于输出时钟CLK2的信号电平的情况下，假锁定检测部33判定输入时钟CLK1和输出时钟CLK2处于假锁定状态。在图9中，输入时钟CLK1和输出时钟CLK2处于假锁定状态的情况由黑框圈示。
检测输出信号Q1和Q2是否处于低电平可由图8A或图8B中所示的或非门完成。另外，检测输入时钟CLK1和输出时钟CLK2是否不同可由图8A或图8B中所示的异或门完成。逻辑电路51所执行的逻辑操作和与门所执行的操作相同。
在检测到假锁定状态的情况下，假锁定检测部33将假锁定检测信号WNG设置为高电平。另一方面，在未检测到假锁定状态的情况下，假锁定检测部33将假锁定检测信号WNG设置为低电平。
图10图示了由时钟信号生成电路11所执行的流程。如图10所示，时钟信号生成电路11重复执行该流程。
相位比较电路部29比较输入时钟CLK1的相位和输出时钟CLK2的相位(步骤S1)。
根据从相位比较电路部29输出的输出信号Q1和Q2以及对输入时钟CLK1的相位与输出时钟CLK2的相位进行比较的结果，假锁定检测部33判断当前相位状态是否处于假锁定状态(步骤S2)。
若在步骤S2中的判断为“否”，则假锁定检测部33将相位反转/非反转部25的输入与输出之间的关系设置为非反转。于是，已由压控延迟线路23调整过延迟量的输入时钟CLK1作为输出时钟CLK2从缓冲电路部27输出(步骤S4)。
若在步骤S2中的判断为“是”，则假锁定检测部33将相位反转/非反转部25的输入与输出之间的关系设置为反转(步骤S3)。于是，已由压控延迟线路23调整过延迟量的输入时钟CLK1被相位反转/非反转部25反相180°并作为输出时钟CLK2从缓冲电路部27输出(步骤S4)。
由于在假锁定状态中输入时钟CLK1与输出时钟CLK2之间的相位差为180°，通过相位反转/非反转部25的反相操作，输入时钟CLK1与输出时钟CLK2之间的相位差调整为接近0°。
于是，即使在输入时钟CLK1与输出时钟CLK2的相位根据相位比较电路部29的错误判断而被误锁定在假锁定状态的情况下，输入时钟CLK1与输出时钟CLK2之间的相位差仍可在短时间内调整到接近0°。
具体地，在通过薄膜处理或印刷技术在本身为绝缘基板的玻璃基板3上形成时钟信号生成电路11的情况下，由于有源元件的载流子的移动能力小，发生假锁定状态的概率增加。然而，通过提供检测假锁定状态的功能以及对时钟相位进行反相的功能，仅需很短的时间便可达到锁定状态。
第二实施例
在第二实施例中，将描述以数字方式控制形成于图2所示的显示面板1上的时钟信号生成电路11中的延迟量的情形。于是，除了时钟信号生成电路，根据本实施例的显示面板的配置与图2中所示的相同。
图11表示根据本发明的实施例的时钟信号生成电路61的内部配置的示例。在图11中，与图3中所示的部分相对应的部分用相同的附图标记表示。时钟信号生成电路61包括缓冲电路部21、延迟线路63、相位反转/非反转部25、缓冲电路部27、相位比较电路部29、计数器65以及假锁定检测部33。
图11中所示的时钟信号生成电路61的内部配置与图3中所示的时钟信号生成电路11的区别在于：图11所示的延迟线路63中的延迟量以数字方式控制且用计数器65控制该延迟量。图12表示延迟线路63的电路配置的示例。图12中所示的延迟线路63包括形成输入时钟CLK1的传递通道的反相器电路。每个反相器电路设有负载电容器。
设有负载电容器的该反相器电路的配置与图3所示的压控延迟线路23中的设有负载电容器的反相器电路的配置相同。然而，图12中所示的延迟线路63的驱动方法不同于图3中所示的压控延迟线路23的驱动方法，表现为图12所示的连接在反相器电路的输出级与负载电容器之间的一对晶体管用作开关而被开通或关断。
也即，在延迟线路63的情况中，采用的驱动方法是：通过增加连接到单个反相器电路的输出端的负载电容器的数目来增加延迟量，通过减少连接到单个反相器电路的输出端的负载电容器的数目来减少延迟量。在这点上，该延迟线路63不同于模拟系统中用于统一增加或减少所有反相器电路的延时的延迟线路。
计数器65是包括二进制计数器单元和译码单元的电路部分，其被配置为根据计数器65所指示的值控制所连接的组成延迟线路63的负载电容器的数目。在此实施例中，二进制计数单元的计数增量对应于输入时钟CLK1和输出时钟CLK2之间的相位差。
图13表示计数器65的二进制计数器单元的配置的示例。图14表示计数器65的译码单元的配置的示例。二进制计数器单元的计数值指示相位差。译码单元输出“开”信号以用于开通将反相器电路的输出端连接至负载电容器的一对晶体管，使得对应于计数值的个数的负载电容器连接至对应的反相器电路的输出端。
译码单元还输出“关”信号以用于关闭将反相器电路的输出端连接至负载电容器的一对晶体管，使得相应的多个负载电容器不连接其它反相器电路的输出端。
更具体地，作为“开”信号，使N沟道晶体管的栅极置为高电平而且使P沟道晶体管的栅极置为低电平。作为“关”信号，使N沟道晶体管的栅极置为低电平而且使P沟道晶体管的栅极置为高电平。
明显地，在本实施例中，在检测到假锁定状态的情况下，延迟传输通道中的时钟相位可在假锁定检测部33的控制下反转180°。因此，在延迟线路63中的延迟量以数字方式控制的情况下，时钟信号生成电路61在短时间内便能启动锁定状态。
其它实施例
时钟信号生成电路11和时钟信号生成电路61各包括上述实施例中所述的相位反转/非反转部25。然而，可实现与相位反转/非反转部25功能等效而配置不同的电路。
例如，如图15所示的时钟信号生成电路71提供了与相位反转/非反转部25等效的功能。在图15中，对应于图11中所示的部分采用了相同附图标记。即，时钟信号生成电路71是时钟信号生成电路的示例，其中采用了以数字方式控制延迟量的方法。
在图15所示的时钟信号生成电路71中，对应于相位反转/非反转部25的功能通过再更新计数器65的计数值来实现。即，收到假锁定检测报告的计数器65将两个计数值相加，其中一个计数值是对应于180°的相位差的设定计数值，另一个计数值是基于输入时钟CLK1与输出时钟CLK2之间的相位差而更新过的计数值。
然后，计数器65提供“开”信号或“关”信号给延迟线路63，从而对应于已再更新的计数值的个数的负载电容器连接至对应的反相器电路。在未检测到假锁定期间，如在第二实施例中一样，计数器65提供“开”信号或“关”信号给延迟线路63，从而与基于输入时钟CLK1与输出时钟CLK2之间的相位差而更新过的计数值相对应的个数的负载电容器连被接至对应的反相器电路。
通过图15所示的配置，将对应于180°相位差的设定计数值与基于输入时钟CLK1和输出时钟CLK2之间的相位差而更新过的计数值再次相加，这种功能与权利要求书中所述的“假锁定状态解除部”相对应。
在上述实施例中，在检测到假锁定的情况下，时钟相位被反转180°。于是，可以一次将假锁定状态转换成锁定状态。
然而，只要假锁定状态下的相位关系可转换为可通过正常相位比较操作而达到锁定状态的相位关系，在检测到假锁定状态的情况下的相位变化量就不必达到180°。例如，如果相位从假锁定状态改变90°或更多，就可通过正常相位比较操作达到锁定状态。
在上述实施例中，使用多晶硅(无论高温或低温)、非晶硅或有机材料并按照薄膜沉积技术或印刷技术，组成时钟信号生成电路的有源元件直接在为绝缘基板的显示面板的表面上形成。
然而，其上形成有时钟信号生成电路的绝缘基板可以是安装在显示面板上的绝缘基板。
上述实施例中所述的时钟信号生成电路不仅可形成于有机电致发光(EL)板、等离子显示器、场致发射显示器或任何其它光发射显示面板上，而且也可形成于液晶板或与其显示区相同的基板上。
上述时钟信号生成电路除了可设置在系统显示器中还可设置在电子装置中。下面将描述该电子装置的示例。
图16表示包括显示面板的电子装置的系统配置的示例。电子装置81包括显示面板83、系统控制器85以及时钟信号生成电路87。时钟信号生成电路87可形成于显示面板83的基板上或其它的基板上。
系统控制器85是包括例如中央处理单元(CPU)的处理单元，其被配置用于控制整个系统的运行。系统控制器85也包括对应于电子装置81的使用的界面。
图17表示包括图像传感器件的电子装置(成像仪)的系统配置的示例。电子装置91包括图像传感器件93、系统控制器95以及时钟信号生成电路97。
时钟信号生成电路97是配置用于产生图像传感器件93的工作时钟的电路。如在上述实施例中的，时钟信号生成电路97可形成于图像传感器件93的基板上或形成于其它的基板上。
系统控制器95是包括例如CPU的处理单元，其被配置用于控制整个系统的运行。系统控制器85也包括对应于电子装置81的使用的界面。图像传感器件93可以是不包括系统控制器95的传感器件。
下面将描述包括任何上述时钟信号生成电路的电子装置的外观的示例。时钟信号生成电路包含于电子装置的壳体内的某部分中。
图18表示电视接收机101的外观的示例。电视接收机101配置为显示面板105设置在前面板103之前。
图19A和图19B表示数码相机111的外观的示例。图19A表示数码相机111的前侧(目标侧)的外观的示例。图19B表示数码相机111的后侧(拍摄者侧)的外观的示例。
数码相机111配置为保护盖113、图像传感镜头115、显示面板117、控制开关119、快门按钮121以及设置在数码相机111的壳体内的其它元件。
图20表示摄像机131的外观的示例。摄像机131的配置为用于感测物体图像的图像传感镜头135设置于摄像机13l的主体单元133之前，拍摄开始/停止开关137设置于主本单元133的后面，而显示面板139设置于主体单元133的侧面。
图21A和图21B表示翻盖手机的外观的示例。图21A表示手机141处于展开状态的外观的示例。图21B表示手机141处于合上状态的外观的示例。
手机141包括上壳体143、下壳体145、连接部(在此例中为铰接部)147、主显示面板149、副显示面板151、图片照明单元153以及图像传感镜头155。副显示面板151、图片照明单元153以及图像传感镜头155设置在下壳体145的表面上。
图22表示计算机的外观的示例。计算机161包括下壳体163、上壳体165、键盘167以及显示面板169。
除了上述配置，时钟信号生成电路可设置于其它类型的诸如音频回放装置、游戏机、电子书以及电子字典的电子装置中。
本领域技术人员应当理解，根据设计要求和其他因素，可以在所附的权利要求或其等同原则的范围内进行各种修改、组合、子组合和改变。

Claims (8)

1.一种延迟锁定环型的时钟信号生成电路，该电路包括：
延迟线路，其被配置用于延迟第一时钟信号以产生第二时钟信号；
延迟量控制器，其被配置用于改变所述的延迟线路中的延迟量，以使得所述的第二时钟信号的相位同步于所述的第一时钟信号的相位；
假锁定检测部，其被配置用于检测所述的第一时钟信号与第二时钟信号的假锁定状态；以及
假锁定状态解除部，其被配置用于在检测到所述的假锁定状态时改变所述的延迟线路中的延迟量。
2.根据权利要求1所述的时钟信号生成电路，
其中在检测到所述的假锁定状态的情况下，所述的假锁定状态解除部将所述的延迟线路中的时钟相位反转。
3.根据权利要求1所述的时钟信号生成电路，
其中在检测到所述的假锁定状态的情况下，所述的假锁定状态解除部按照与设定值对应的量对所述延迟线路中的时钟相位进行移相。
4.根据权利要求1至3的任一项所述的时钟信号生成电路，
其中所述的延迟线路、延迟量控制器、假锁定检测部以及假锁定状态解除部使用薄膜沉积技术和印刷技术之一形成于绝缘基板上。
5.一种显示面板模块，该模块包括：
显示面板；
延迟锁定环型的时钟信号生成电路，该电路包括：延迟线路，其被配置用于延迟第一时钟信号以产生第二时钟信号；延迟量控制器，其被配置用于改变所述的延迟线路中的延迟量，以使得所述的第二时钟信号的相位同步于所述的第一时钟信号的相位；假锁定检测部，其被配置用于检测所述的第一时钟信号与第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置用于在检测到所述的假锁定状态时改变所述的延迟线路中的延迟量；以及
驱动电路，其被配置用于根据所述的第二时钟信号驱动所述的显示面板。
6.根据权利要求5所述的显示面板模块，
其中该显示面板模块包括液晶板。
7.一种图像传感装置，该装置包括：
图像传感器件；
延迟锁定环型的时钟信号生成电路，该电路包括：延迟线路，其被配置用于延迟第一时钟信号以产生第二时钟信号；延迟量控制器，其被配置用于改变所述的延迟线路中的延迟量，以使得所述的第二时钟信号的相位同步于所述的第一时钟信号的相位；假锁定检测部，其被配置用于检测所述的第一时钟信号与第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置用于在检测到所述的假锁定状态时改变所述的延迟线路中的延迟量；以及
驱动电路，其被配置用于根据所述的第二时钟信号驱动所述的图像传感器件。
8.一种电子装置，该装置包括：
延迟锁定环型的时钟信号生成电路，该电路包括：延迟线路，其被配置用于延迟第一时钟信号以产生第二时钟信号；延迟量控制器，其被配置用于改变所述的延迟线路中的延迟量，以使得所述的第二时钟信号的相位同步于所述的第一时钟信号的相位；假锁定检测部，其被配置用于检测所述的第一时钟信号与第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置用于在检测到所述的假锁定状态时改变所述的延迟线路中的延迟量；
系统控制器，其被配置用于控制整个系统的运行；以及
指令接收部，其被配置用于接收对所述系统控制器的指令。
CN2008101702491A 2007-10-16 2008-10-16 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置 Expired - Fee Related CN101414825B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007268663 2007-10-16
JP2007268663A JP4434253B2 (ja) 2007-10-16 2007-10-16 クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
JP2007-268663 2007-10-16

Publications (2)

Publication Number Publication Date
CN101414825A CN101414825A (zh) 2009-04-22
CN101414825B true CN101414825B (zh) 2012-06-27

Family

ID=40533815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101702491A Expired - Fee Related CN101414825B (zh) 2007-10-16 2008-10-16 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置

Country Status (5)

Country Link
US (1) US8223239B2 (zh)
JP (1) JP4434253B2 (zh)
KR (1) KR101499630B1 (zh)
CN (1) CN101414825B (zh)
TW (1) TWI397263B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141570A (ja) * 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
US7696798B2 (en) * 2008-02-08 2010-04-13 Sun Microsystems, Inc. Method and apparatus to generate system clock synchronization pulses using a PLL lock detect signal
JP5629134B2 (ja) 2010-06-14 2014-11-19 パナソニック株式会社 電荷結合素子の駆動装置、空間情報検出装置
US9905607B2 (en) * 2015-07-28 2018-02-27 General Electric Company Radiation detector fabrication
CN110495100B (zh) * 2017-04-14 2021-02-09 华为技术有限公司 存储接口、时序控制方法及存储系统
KR102567922B1 (ko) * 2018-07-03 2023-08-18 에스케이하이닉스 주식회사 지연회로 및 이를 이용한 반도체시스템
CN109493782A (zh) * 2018-12-19 2019-03-19 惠科股份有限公司 信号校正控制器、信号校正控制方法及显示装置
CN112698181B (zh) * 2020-12-07 2021-09-21 电子科技大学 一种状态可配置的原位老化传感器系统
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique
US11943553B1 (en) * 2022-12-07 2024-03-26 Semiconductor Components Industries, Llc Imaging systems with distributed and delay-locked control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258632A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd ロック検出回路
CN1612483A (zh) * 2003-10-31 2005-05-04 三星电子株式会社 延迟锁定环电路
CN1677862A (zh) * 2004-03-30 2005-10-05 联发科技股份有限公司 可防止假锁定发生的延迟锁定回路及相关方法
CN1758541A (zh) * 2003-11-26 2006-04-12 得州仪器公司 基于伪延迟线的dll和用于在流水线adc中计时的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457494A (en) * 1988-11-21 1995-10-10 Canon Kabushiki Kaisha Image pickup signal processing apparatus
JP3404369B2 (ja) * 2000-09-26 2003-05-06 エヌイーシーマイクロシステム株式会社 Ｄｌｌ回路
NL1021440C2 (nl) * 2001-09-28 2004-07-15 Samsung Electronics Co Ltd Vertragingsvergrendelde lus met meervoudige fasen.
JP3918634B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 タイミング発生回路、表示装置および携帯端末
JP2004050650A (ja) * 2002-07-19 2004-02-19 Nec Corp 半導体装置、画像出力装置、および機能素子の駆動方法
JP4366233B2 (ja) * 2003-05-30 2009-11-18 キヤノン株式会社 Ｄｌｌ回路及び同回路を用いたビデオカメラ
US7342985B1 (en) * 2003-06-24 2008-03-11 Ami Semiconductor, Inc. Delay locked loop with fixed angle de-skew, quick start and low jitter
JP4373154B2 (ja) * 2003-07-18 2009-11-25 株式会社半導体エネルギー研究所 メモリ回路およびそのメモリ回路を有する表示装置、電子機器
JP4182172B2 (ja) * 2003-09-01 2008-11-19 株式会社ジェイテクト 研削装置
US20050112019A1 (en) * 2003-10-30 2005-05-26 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel, Ltd.) Aluminum-alloy reflection film for optical information-recording, optical information-recording medium, and aluminum-alloy sputtering target for formation of the aluminum-alloy reflection film for optical information-recording
JP4036868B2 (ja) * 2005-03-31 2008-01-23 日本テキサス・インスツルメンツ株式会社 遅延同期ループ回路
JP4237211B2 (ja) * 2006-08-07 2009-03-11 エルピーダメモリ株式会社 遅延同期ループ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258632A (ja) * 2002-03-01 2003-09-12 Fujitsu Ltd ロック検出回路
CN1612483A (zh) * 2003-10-31 2005-05-04 三星电子株式会社 延迟锁定环电路
CN1758541A (zh) * 2003-11-26 2006-04-12 得州仪器公司 基于伪延迟线的dll和用于在流水线adc中计时的方法
CN1677862A (zh) * 2004-03-30 2005-10-05 联发科技股份有限公司 可防止假锁定发生的延迟锁定回路及相关方法

Also Published As

Publication number Publication date
KR20090038812A (ko) 2009-04-21
KR101499630B1 (ko) 2015-03-06
CN101414825A (zh) 2009-04-22
JP2009100153A (ja) 2009-05-07
TWI397263B (zh) 2013-05-21
US20090096906A1 (en) 2009-04-16
TW200922143A (en) 2009-05-16
US8223239B2 (en) 2012-07-17
JP4434253B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
CN101414825B (zh) 时钟信号生成电路、显示面板模块、图像传感装置以及电子装置
CN101453211B (zh) 时钟信号生成电路、显示面板模块、成像装置和电子设备
US7880519B2 (en) Clock signal generating circuit, display panel module, imaging device, and electronic equipment
US7320097B2 (en) Serial to parallel conversion circuit having a shift clock frequency lower than a data transfer frequency
US9898997B2 (en) Display driving circuit
US10762975B2 (en) Shift register circuit, driving method thereof, and display device
US11671104B2 (en) Clock recovery circuit, clock data recovery circuit, and apparatus including the same
JP2000242240A (ja) 表示素子用駆動装置及びそれを用いた表示モジュール
TW200919194A (en) Methodology and circuit for interleaving and serializing/deserializing LCD, camera, keypad and GPIO data across a serial stream
EP3576082A1 (en) Shift register and driving method therefor, gate driving circuit and display device
US7992063B2 (en) Control circuit for releasing residual charges
CN101540605B (zh) 延迟锁定回路以及延迟锁定回路检测器
CN112309322B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US7479941B2 (en) Display element drive apparatus and image display apparatus
US6040713A (en) Buffer with fast edge propagation
CN100349100C (zh) 接口电路以及数据处理电路
US20210097914A1 (en) Counter, pixel circuit, display panel and display device
US20090146709A1 (en) Delay circuit of delay locked loop having single and dual delay lines and control method of the same
CN110867199B (zh) 同步镜延迟电路和同步镜延迟操作方法
US11249595B2 (en) Shift register unit, gate driving circuit and driving method
US20070126483A1 (en) Gate driver
CN117835083A (zh) 一种时钟信号控制电路及图像传感器
CN102164237A (zh) 具有两个相机的便携式终端中的用于防止辐射的电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121203

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121203

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20191016

CF01 Termination of patent right due to non-payment of annual fee