TWI397104B - 管理方法以及管理裝置 - Google Patents

管理方法以及管理裝置 Download PDF

Info

Publication number
TWI397104B
TWI397104B TW095135756A TW95135756A TWI397104B TW I397104 B TWI397104 B TW I397104B TW 095135756 A TW095135756 A TW 095135756A TW 95135756 A TW95135756 A TW 95135756A TW I397104 B TWI397104 B TW I397104B
Authority
TW
Taiwan
Prior art keywords
manufacturing
measured
voltage
transistor
unit
Prior art date
Application number
TW095135756A
Other languages
English (en)
Other versions
TW200715363A (en
Inventor
Toshiyuki Okayasu
Shigetoshi Sugawa
Akinobu Teramoto
Original Assignee
Advantest Corp
Univ Tohoku Nat Univ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Univ Tohoku Nat Univ Corp filed Critical Advantest Corp
Publication of TW200715363A publication Critical patent/TW200715363A/zh
Application granted granted Critical
Publication of TWI397104B publication Critical patent/TWI397104B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4184—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31483—Verify monitored data if valid or not by comparing with reference value
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

管理方法以及管理裝置
本發明是關於對製造半導體電路等電子元件的製造線上所使用的製造裝置進行管理的一種管理方法以及管理裝置。
先前，在半導體電路等電子元件製造時，利用洗淨製程、熱處理製程、雜質導入製程、成膜製程、微影製程、蝕刻製程等多個製造製程來製造電子元件。於各個製造製程中，使用可執行該製造製程的製造裝置。
又，在電子元件製造後，電子元件出貨前，對該電子元件進行測試，挑選不良的電子元件。該測試藉由測定電子元件的例如電性特性而進行。
而且，為提高電子元件的製造良率，須分析不良的電子元件，並檢測該不良原因。例如，藉由對電子元件的分析來檢測製造線的任一製程中是否存在問題。
然而，先前為檢測製造線上任一製程中是否存在問題，必須測定不良電子元件的元件形狀等。例如，利用電子元件的顯微鏡照片等來推測不良原因。因此，在推測不良原因時須要花費時間。又，難以正確斷定構成不良原因的製造裝置。
因此，本發明的目的在於提供一種可解決上述問題的管理方法及管理裝置。該目的利用申請專利範圍中獨立項所揭示的特徵之組合而實現。而且附屬項規定本發明更為有利的具體例。
為解決上述課題，於本發明的第1形態中，提供一種管理方法，對利用多個製造製程來製造電子元件的被管理製造線的各個製造製程中所使用的各個製造裝置進行管理，此管理方法包括：基準特性取得步驟，取得藉由可執行多個製造製程的預定基準製造線所製造的基準元件的特性；比較元件製造步驟，利用被管理製造線來處理多個製造製程中的至少1個製造製程，並利用基準製造線來處理其他製造製程，以製造各比較元件；比較特性測定步驟，測定各比較元件的特性；特性比較步驟，將基準元件的特性與比較元件的特性加以比較；以及判定步驟，根據特性的差異，判定對比較元件處理後的被管理製造線的製造製程中所使用的製造裝置之良否。
可於基準特性取得步驟中，測定基準元件的特性。管理方法可更包括保證步驟，預先測定基準製造線上使用的多個製造裝置的特性，以預先保證基準製造線上使用的各個製造裝置為良品。
管理方法可更包括資訊取得步驟及基準製造線建構步驟，其中上述資訊取得步驟預先取得上述被管理製造線上使用的多個製造裝置的資訊；上述基準製造線建構步驟根據製造裝置的資訊，預先建構基準製造線。管理方法可更包括基準選擇步驟，從利用同一製造製程來製造電子元件的多個製造線中，預先選擇基準製造線。
基準選擇步驟可包括預先測定步驟及預先選擇步驟，其中上述預先測定步驟對利用各個製造線所製造的各個電子元件的特性進行預先測定；上述預先選擇步驟根據各個電子元件的特性，從多個製造線中預先選擇基準製造線。
基準特性取得步驟以及比較元件製造步驟可利用多個製造製程，製造具有測試電路的電子元件，該測試電路包括：多個被測定電路，其排列為二維矩陣狀，且分別含有被測定電晶體；以及選擇部，使所指定的1個被測定電路的輸出信號輸出至與多個被測定電路共通而設置的輸出信號線；基準特性取得步驟可包括電晶體選擇步驟及輸出測定步驟，其中上述電晶體選擇步驟於基準元件的上述測試電路中，利用選擇部依次選擇多個被測定電路，上述輸出測定步驟於基準元件的測試電路中，根據所選擇的被測定電路輸出至輸出信號線的輸出信號，來測定各個被測定電路所具有的被測定電晶體的電性特性；比較特性測定步驟可包括電晶體選擇步驟及輸出測定步驟，其中上述電晶體選擇步驟於比較元件的測試電路中，利用選擇部依次選擇多個被測定電路，上述輸出測定步驟於比較元件的測試電路中，根據所選擇的被測定電路輸出至輸出信號線的輸出信號，來測定各個被測定電路所具有的被測定電晶體的電性特性。
各個被測定電路可包括：閘極電壓控制部，將所指定的閘極電壓施加至被測定電晶體的閘極端子；基準電壓輸入部，將由外部輸入的基準電壓供給至被測定電晶體的汲極端子與源極端子中的一個基準電壓側端子；以及端子電壓輸出部，以從外部輸入的選擇信號作為條件，將被測定電晶體的汲極端子與源極端子中，除基準電壓側端子以外的端子的端子電壓作為輸出信號而輸出；選擇部可包括：列選擇部，其將選擇信號輸出至排列為二維矩陣狀的多個被測定電路中與所指定列對應的被測定電路；以及行選擇部，在輸入有上述選擇信號的被測定電路中，選擇與所指定行對應的被測定電路的端子電壓並輸出至輸出信號線；測試電路更包括多個電流源，其與上述多個被測定電路的各行對應而設置，使所指定的源極汲極間電流流至利用列選擇部而輸入選擇信號的被測定電路；基準特性取得步驟及比較特性測定步驟可測定端子電壓，作為各個被測定電晶體的電性特性。
基準特性取得步驟及比較特性測定步驟可根據各個被測定電晶體的基準電壓及端子電壓，來測定該被測定電晶體的臨限(threshold)值電壓以作為電性特性。
特性比較步驟可對基準元件中所含的多個被測定電晶體的臨限值電壓的偏差、與比較元件中所含的多個被測定電晶體的臨限值電壓的偏差進行比較。
各個被測定電路可包括：閘極電壓控制部，將所指定的閘極電壓施加至被測定電晶體的閘極端子；電壓施加部，對被測定電晶體的源極端子與汲極端子施加電壓，並將施加至該被測定電晶體的閘極絕緣膜的電壓大致固定地控制著；電容器，儲存從被測定電晶體的閘極端子流向源極端子與汲極端子的閘極洩漏電流；以及電容器電壓輸出部，以從外部輸入選擇信號作為條件，將電容器中的源極端子與汲極端子側的端部的電容器電壓作為輸出信號而輸出；基準特性取得步驟及比較特性測定步驟可測定電容器電壓，作為各個被測定電晶體的電性特性。
於本發明的第2形態中，提供一種管理裝置，對利用多個製造製程來製造電子元件的被管理製造線的各個製造製程中所使用的各個製造裝置進行管理，此管理裝置包括：基準特性測定部，測定藉由可執行多個製造製程的預定基準製造線所製造的基準元件的特性；比較元件製造控制部，利用被管理製造線處理多個製造製程中的至少1個製造製程，並利用基準製造線處理其他製造製程，以製造各比較元件；比較特性測定部，測定各比較元件的特性；特性比較部，將基準元件的特性與比較元件的特性加以比較；以及判定部，根據特性的差異，判定對比較元件處理後的被管理製造線的製造製程中所使用的製造裝置的良否。
於本發明的第3形態中，提供一種管理方法，對利用多個製造製程來製造電子元件的被管理製造線的各個製造製程中所使用的各個製造裝置進行管理，此管理方法包括：準備步驟，準備由同一製造線所製造的第1元件及第2元件；第1電漿照射步驟，利用可執行多個製造製程的預定基準製造線上所使用的電漿照射裝置，對第1元件進行電漿照射；第2電漿照射步驟，利用被管理製造線上所使用的電漿照射裝置，對第2元件進行電漿照射；特性測定步驟，分別測定已進行電漿照射的上述第1元件及上述第2元件的特性；特性比較步驟，將第1元件的特性與第2元件的特性加以比較；以及判定步驟，根據特性的差異，判定被管理製造線上的電漿照射裝置的良否。
再者，上述發明概要並未列舉出本發明的所有必要特徵，上述多個特徵群的次(sub)組合亦可成為發明。
根據本發明，可正確且容易地管理電子元件製造用的製造線上所使用的製造裝置。
以下，透過發明的實施形態來說明本發明，但以下實施形態並未限定申請專利範圍的發明，而且實施形態中說明的所有特徵的組合，不限於發明的解決方法所須者。
圖1表示本發明實施形態的管理裝置10的構成之一例之圖。管理裝置10對利用多個製造製程來製造電子元件的被管理製造線100，管理各個製造製程中所使用的各個製造裝置。本例中，管理裝置10對基準元件的特性與比較元件的特性加以比較，來判定相關製造裝置的良否，其中上述基準元件藉由預定的基準製造線200而製造；上述比較元件利用被管理製造線100來處理欲管理的製造裝置的製造製程，並且利用基準製造線200來處理其他製造製程，藉此而製成。
被管理製造線100利用多個製造製程來製造電子元件。例如，將該些製造製程分類為元件隔離製程群110、元件形成製程群114、或配線形成製程群118。被管理製造線100例如包含於將電子元件供應至市場的元件製造者所具有的製造系統20中。元件製造系統20包括被管理製造線100、組裝製程群120、以及測試製程群130，並進行電子元件的製造、組裝、以及測試。
組裝製程群120從被管理製造線100所製造的晶圓中切取電子元件，並對其進行封裝。組裝製程群120可包含從晶圓切取各電子元件的刻劃(scribing)製程、將電子元件貼附於封裝上的晶粒接合(die bonding)製程、連接晶片與封裝的配線的打線接合(wire bonding)製程、在封裝中封入氣體的密封製程等，並利用多個組裝裝置而實現。
測試製程群130對作為產品而封裝化的電子元件進行電流測試、邏輯測試等，去除不良品。測試製程群130利用1個或者多個測試裝置而實現。
基準製造線200可執行多個與被管理製造線100相同的製造製程。例如，基準製造線200包括元件隔離製程群210、元件形成製程群114、以及配線形成製程群218。基準製造線200預先測定各個製造製程中所使用的各個製造裝置的特性，以預先保證各個製造裝置為良品。基準製造線200例如可為公共驗證機關所具有的製造線，亦可為元件製造者所具有的製造線。又，亦可為經電子元件需要者認證的驗證機關所具有的製造線。
被管理製造線100及基準製造線200利用多個製造製程來製造電子元件。本實施形態中，該些製造線製造形成有電子元件的晶圓。而且，該些製造線以管理各製造製程的製造品質為目的，以製造具有測試電路的晶圓，該測試電路包含多個被測定電晶體。此處，該些製造線可將電子元件及測試電路隔離而形成，亦可將測試電路在電子元件的內部形成。
管理裝置10包括基準特性測定部140、比較特性測定部142、特性比較部150、判定部160、以及比較元件製造控制部170。基準特性測定部140取得由基準製造線處理所有製程而製造的基準元件的特性。基準特性測定部140例如可測定基準元件的電性特性。
比較元件製造控制部170製造經以下處理後的比較元件：利用被管理製造線100來處理製造電子元件的多個製造製程中的至少1個製造製程，並且利用基準製造線200處理其他製造製程。比較元件製造控制部170例如於被管理製造線100及基準製造線200中，分別指定各比較元件欲處理的製造製程。又，比較元件製造控制部170亦可進行控制使比較元件搬送至執行該製造製程的製造裝置中，且使該製造裝置動作。比較元件製造控制部170可分別針對基準製造線200及被管理製造線100而設置。又，比較元件製造控制部170可在被管理製造線100與基準製造線200之間，具有製造過程的電子元件的搬送機構。
比較特性測定部142測定各比較元件的特性。基準特性測定部140對於與基準特性測定部140所取得的基準元件特性相同的測定項目，測定各個元件的特性。例如，基準特性測定部140及比較特性測定部142對於設置於各個元件的TEG(Test Element Group，測試式元件組)，取得同一電性特性。
可預先規定基準特性測定部140及比較特性測定部142欲取得的元件特性的項目，又，基準特性測定部140可將欲取得的項目通知比較特性測定部142，又，比較特性測定部142亦可將欲取得的項目通知基準特性測定部140。
特性比較部150將基準特性測定部140所取得的基準元件的特性、與比較特性測定部142所測定的比較元件的特性加以比較。判定部160根據特性比較部150所比較出的特性差異，以判定各比較元件處理後的被管理製造線100的製造製程中所使用的製造裝置的良否。例如，判定部160可當此特性差異在預定範圍內時，判定該製造裝置為良品，而當此特性差異在預定範圍外時，判定該製造裝置為不良品。而且較佳的是，判定部160將該判定結果通知被管理製造線100的使用者。
根據上述結構，可高精度地判定該製造裝置的良否。又，由於可比較各元件的電性特性，因此可易於判定該製造裝置的良否。
圖2表示被管理製造線100的構成之一例之圖。又，本例中顯示被管理製造線100的構成，但基準製造線200亦具有相同的構成。如上所述，被管理製造線100在元件隔離製程群110、元件形成製程群114、以及配線形成製程群118中，分別具有多個製造裝置105。各個製造裝置105執行對應的製造製程。
各個製造裝置105對已提供的晶圓進行規定的處理，並將晶圓搬送至後段的製造裝置105。藉由在各個製造裝置105中依序進行處理，而於晶圓上形成電子元件。又，在製造各比較元件時，各個製造裝置105響應於比較元件製造控制部170的控制，以單獨地處理晶圓。在欲製造各比較元件而動作的製造裝置105中，響應於比較元件製造控制部170的控制，將欲形成各比較元件的晶圓從基準製造線200搬入。又，利用該製造裝置105所處理的晶圓響應於比較元件製造控制部170的控制，向基準製造線200搬出。
根據上述控制，可選擇被管理製造線100上欲管理的製造裝置105，來製造經以下處理後的比較元件：在被管理製造線100上處理對應的製造製程，並且在基進製造線200上處理其他的製造製程。
又，元件隔離製程群110、元件形成製程群114、以及配線形成製程群118可分別進行以下的處理。元件隔離製程群110(隔離製程群)利用1個或多個製造裝置105，在基板(晶圓)上將電晶體等各元件的配置區域之間進行電性隔離。元件形成製程群114利用1個或多個製造裝置105而在晶圓上形成各元件。
元件隔離製程群110及元件形成製程群114亦稱作在基板上形成電晶體等元件的基板製程，而且，亦稱作前製程(FEOL：Front End Of the Line，前段製程)。配線形成製程群118利用1個或多個製造裝置105而形成配線，用於對形成於晶圓上的元件之間，或元件與端子之間等進行連接。配線形成製程群118亦稱作在形成有元件的基板上形成配線的配線製程，而且，亦稱作後製程(BEOL：Back End Of the Line，後段製程)。
元件隔離製程群110、元件形成製程群114、以及配線形成製程群118將以下製程以1個或多個加以組合作為一例，以製造各製程群的最終產物。此處，1個、2個或者2個以上的製造裝置105進行以下各製程的處理。亦可替代此方式，以1個製造裝置105對以下的製程進行多次處理。
(1)洗淨製程其為去除基板表面的顆粒或金屬污染等之後，對基板表面清洗的製程。可使用濕式清洗或乾式清洗等。
(2)熱處理(Thermal Process)其為對晶圓加熱的製程。具有以形成熱氧化膜為目的的熱氧化處理，用於離子植入後的活化等的退火處理等。
(3)雜質導入製程其為在基板上導入雜質。例如，在矽基板等半導體基板上利用離子植入等以導入硼(B)或磷(P)等雜質，以形成pn接面等。
(4)成膜製程(薄膜形成製程)其為使用CVD(Chemical Vapor Deposition，化學氣相沈積)、PVD(Physical Vapor Deposition，物理氣相沈積)、塗布(coating)、電鍍(electroplating)等，在基板上沈積Si氧化膜、Si氮化膜、多晶矽膜、Cu膜等薄膜。
(5)微影(lithography)製程其為在基板上塗布光阻劑(photo resist)，並利用光罩將圖案曝光以後，使光阻劑顯影。
(6)蝕刻製程其為將光阻劑下層膜上的光阻劑因顯影而被去除後所露出的部分藉由蝕刻而去除以後，去除光阻劑。使用電漿蝕刻法、反應性離子蝕刻(RIE，Reactive Ion Etching)法等。
(7)平坦化製程其為研磨基板表面而使其平坦化。使用CMP(Chemical and Mechanical Polishing，化學機械研磨)法等。
例如，以經由500~600製程而製造DRAM(Dynamic RAM，動態隨機存取記憶體)作為一例。又，以經由300~400製程而製造CMOS－LSI(Complementary Metal－Oxide－Semiconductor－Large scale integration，互補金氧半導體－大型積體電路)作為一例。比較元件製造控制部170可選擇上述任一製造製程，使被管理製造線100上與該製造製程對應的製造裝置105動作。
圖3表示管理裝置10的動作之一例的流程圖，首先，於基準特性步驟S600中，基準特性測定部140取得基準元件的特性。其次，於比較元件製造步驟S602中，比較元件製造控制部170製造經以下處理後的比較元件：在被管理製造線100上處理欲判定對應的製造裝置之良否的一部分製造製程，並且在基準製造線200上處理其他製造製程。
其次，於比較特性測定步驟S604中，比較特性測定部142測定各比較元件的特性。其次，於特性比較步驟S606中，特性比較部150將基準元件的特性與比較元件的特性加以比較。
繼而，於判定步驟S608中，判定部160根據該比較結果來判定被管理製造線100上所使用的製造裝置的良否。根據上述處理，可判定該製造裝置的良否。又，元件製造者亦可利用與圖3相關而說明的管理方法所管理的製造線來製造電子元件。
圖4表示在元件製造者具有被管理製造線100、外部驗證機關具有基準製造線200時的處理之一例圖。該情形時，驗證機關可具有管理裝置10。
首先，驗證機關預先測定基準製造線200上使用的多個製造裝置105的特性(S610)。繼而，預先保證各個製造裝置105為良品(S612)。於S610及S612中，驗證機關測定由基準製造線200所製造的電子元件的電性特性，當該電子元件的電性特性在預定的容許範圍內時，可保證各個製造裝置105為良品。又，驗證機關使各個製造裝置105對指定的晶圓進行處理，當處理前的晶圓特性與處理後的晶圓特性之差異在預定的期待範圍內時，亦可保證該製造裝置105為良品。又，驗證機關使S610中對多個晶圓進行處理，當所有晶圓的特性在預定的容許範圍內時，可保證各個製造裝置105為良品。
其次，元件製造者建構製造欲出貨至市場的電子元件的被管理製造線100(S614)。元件製造者將已建構的被管理製造線100中包含的各個製造裝置105的資訊通知驗證機關(S616)。
驗證機關取得被管理製造線100上使用的製造裝置105的資訊(S616)，並根據該資訊，建構與被管理製造線100相同的基準製造線200(S620)。此時，驗證機關利用S612中保證為良品的製造裝置105，建構基準製造線200。又，於其他的例中，驗證機關亦可在基準製造線200建構之後，對建構基準製造線200的製造裝置105進行S610及S612的處理。
驗證機關利用所建構的基準製造線200來製造基準元件(S620)。又，驗證機關對已製造的基準元件的特性進行測定(S622)。繼而，元件製造者於被管理製造線100中，選擇進行良否判定的製造裝置105，並通知驗證機關(S624)。
驗證機關在與所通知的製造裝置105對應的製造製程的前製程以前，利用基準製造線200來處理晶圓，生成各比較元件的中間製造物(S626)。繼而，驗證機關將S626中所處理的晶圓搬送至元件製造者(S628)。
元件製造者利用被管理製造線100的該製造裝置105，對所接收的晶圓進行處理(S630)。繼而，元件製造者將該製造裝置105所處理的晶圓搬送至驗證機關(S632)。
驗證機關利用基準製造線200對所接收的晶圓進行剩餘的製造製程的處理，製造各比較元件(S634)。繼而，測定各比較元件的特性(S636)，並與基準元件的特性加以比較，藉此判定該製造裝置105的良否(S638)。其次，驗證機關將該製造裝置105的判定結果通知元件製造者。根據上述處理，元件製造者利用外部機關來保證該製造裝置105的良否。
圖5表示在以元件製造者具有的多個製造線中的1條製造線作為基準製造線200、以其他製造線作為被管理製造線100來發揮功能時的處理之一例的流程圖。於本例中，元件製造者具有的多個製造線利用同一製造製程來製造電子元件。
首先，利用各個製造線來製造電子元件，並分別測定所製造的電子元件的特性(S642)。其次，根據所測定的電子元件的特性，從多個製造線中選擇基準製造線200(S644)。例如，選擇所製造的電子元件的特性最接近預定基準值的製造線作為基準製造線200。此時，亦可於各個製造線上製造多個電子元件，並計算每條製造線上電子元件特性的平均值，選擇該平均值最接近該基準值的製造線。
繼而，將多個製造線中未作為基準製造線200而選擇的其他製造線，作為被管理製造線100而進行管理(S646)。S646中的管理例如可利用圖3所示的處理來對各個製造線實施。
圖6表示利用被管理製造線100或者基準製造線200而形成有多個電子元件510的晶圓500的俯視圖之一例。被管理製造線100可以線管理或者良率管理為目的，來製造具有多個測試電路300與多個電子元件510的晶圓500，上述多個測試電路300分別含有多個被測定電晶體。電子元件510是欲出貨作為實際動作元件的產品用元件。
測試電路300亦可設置於每個電子元件510的邊界。於此情形時，多個測試電路300亦可設置於電子元件510之間的切割多個電子元件510時被切斷的切割區域。亦可替代此方式，將測試電路300設置於電子元件510的內部。又，當線管理中使用晶圓時，亦可在晶圓500的表面僅形成多個測試電路300。基準特性測定部140及比較特性測定部142可測定與基準元件或比較元件對應而形成的測試電路300的電性特性。
圖3所說明的基準特性取得步驟S600及比較元件製造步驟S602是利用多個製造製程，來製造具有與圖7或圖11有關而說明的測試電路的電子元件或晶圓。
圖7表示測試電路300的電路構成之一例。該測試電路300可高效率地測定多個被測定電晶體314各自的電性特性。藉此，基準特性測定部140及比較特性測定部142可充分獲得測定電性特性用的被測定電晶體的樣品數。該結果為，基準特性測定部140及比較特性測定部142可高精度地比較基準元件與比較元件的特性。
測試電路300具有行選擇部302、列選擇部304、多個行選擇電晶體(306－1，306－2，以下總稱為306)、多個電流源(318－1、318－2，以下總稱為318)、輸出部320、以及多個單元(310－1~310－4，以下總稱為310)。行選擇電晶體306更包含多個電流源(318－1~2)，其與多個單元310的各行對應而設置，並且使所指定的源極汲極間電流流至利用列選擇部304而輸入有選擇信號的單元310中。
多個單元310是本發明的被測定電路之一例，並且於晶圓500的面內排列成行列二維矩陣狀。繼而，多個單元310沿二維矩陣的列方向及行方向分別並列而設置。於本例中，顯示在列方向及行方向上各設置2個單元310的電路，但是可在列方向及行方向上設置更多的單元310。又，多個單元310跨越多個分割區域而設置。例如，各分割區域具有列方向上128行、行方向上512列的單元310。該情形時，單元310中所包含的元件的處理規則或元件尺寸亦可於每個分割區域中不同。
各單元310具有被測定電晶體314、開關用電晶體312、以及列選擇電晶體316。各單元310的電晶體可為MOS電晶體，該MOS電晶體藉由與電子元件510具有的實際動作電晶體相同的處理而形成。
各單元310的被測定電晶體314相互電性地並列設置。本實施形態的被測定電晶體314以NMOS電晶體為例加以說明。亦可替代此方式，被測定電晶體314為PMOS電晶體，並且於此情形時，亦可使用源極與汲極調換後的電路。
於各個被測定電晶體314的汲極端子及源極端子中的一個基準電壓側端子上，輸入預定的基準電壓VD D 。於各單元310中，將自外部輸入的基準電壓供給至被測定電晶體的基準電壓側端子的配線，作為本發明的基準電壓輸入部而發揮功能。此處，基準電壓側端子在被測定電晶體314為NMOS電晶體時可為汲極端子，在被測定電晶體314為PMOS電晶體時可為源極端子。施加被測定電晶體314的井電壓的端子未圖示，井電壓端子可與接地電位連接，又亦可使每個電晶體獨立地控制井電壓，以此連接被測定電晶體314的井電壓端子與源極端子。圖7所示的電壓VD D 、電壓VG 、電壓φj 、電壓VR E F 可由圖1所示的基準特性測定部140或比較特性測定部142供給至測試電路300。
各單元310的開關用電晶體312與各單元的被測定電晶體314對應而設置。各開關用電晶體312作為閘極電壓控制部而發揮功能，該閘極電壓控制部將藉由基準特性測定部140或比較特性測定部142所指定的閘極電壓施加至分別相對應的被測定電晶體314的閘極端子。於本例中，當開關用電晶體312為NMOS電晶體時，在開關用電晶體312的汲極端子上施加預定的電壓VG ，在閘極端子上施加對開關用電晶體312的動作進行控制的電壓φj ，並且源極端子與被測定電晶體314的閘極端子連接。亦即，開關用電晶體312在由電壓φj 控制為導通狀態時，將與電壓VG 大致相等的電壓施加至被測定電晶體314的閘極端子，在由電壓φj 控制為斷開狀態時，將初始電壓大致為VG 的浮游狀態的電壓施加至被測定電晶體314的閘極端子。
圖7表示對全體單元310統一施加電壓φj 之例，亦可於其他例中，為使全體單元在PN接面洩漏電流測定時的洩漏時間相同，而由列選擇部304對排列在行方向上的每個單元310依次施加電壓φj ，作為脈衝信號。
各單元310的列選擇電晶體316是與各單元的被測定電晶體對應而設置。各列選擇電晶體316作為端子電壓輸出部而發揮功能，該端子電壓輸出部以自單元310的外部輸入選擇信號作為條件，將被測定電晶體314的汲極端子與源極端子中除基準電壓側端子以外的端子的端子電壓作為輸出信號而輸出。本例中，當列選擇電晶體316為PMOS電晶體時，各個列選擇電晶體316的源極端子與被測定電晶體314的汲極端子連接。又，列選擇電晶體316的汲極端子與對應的行選擇電晶體306的汲極端子連接。亦即，各個行選擇電晶體306的汲極端子與對應的多個列選擇電晶體316的汲極端子連接。
列選擇部304在排列為二維矩陣狀的多個單元310中，向指定列所對應的單元310輸出選擇信號。藉此，列選擇部304依次選擇沿行方向而設置的多個單元310群(本例中為單元群(310－1、310－2)及單元群(310－3、310－4))。又，行選擇部302在位於輸入有選擇信號的列的2個或2個以上的單元310中，選擇指定行所對應的單元310的端子電壓以輸出至輸出信號線。藉此，行選擇部302依次選擇沿列方向而設置的多個單元310群(本例中為單元群(310－1、310－3)及單元群(310－2、310－4))。根據上述結構，列選擇部304及行選擇部302可依次選擇各單元310。
本例中，列選擇部304在與基準特性測定部140或比較特性測定部142所提供的列選擇資料對應的每個列位置，將各行單元群中設置的列選擇電晶體316控制為依次導通狀態。又，行選擇部302在與基準特性測定部140或比較特性測定部142所提供的行選擇資料相對應的每個行位置，將與各列方向的單元群對應而設置的行選擇電晶體306控制為依次導通狀態。藉此，行選擇部302及列選擇部304作為本發明的選擇部而發揮功能，且將測定控制部146所指定的1個單元310的輸出信號經由與多個單元310共通而設置的輸出信號線及輸出部320而輸出，上述輸出信號線連接各行選擇電晶體306及輸出部320。
基準特性測定部140或比較特性測定部142將依次選擇各單元310用的選擇信號供給至列選擇部304及行選擇部302。又，行選擇部302及列選擇部304可包含解碼器或移位暫存器等電路，其將所提供的行選擇資料及列選擇資料轉換成與欲選擇單元310的位置相對應的選擇信號。此處，選擇信號是根據選擇資料，將欲選擇單元310所對應的行選擇電晶體306及列選擇電晶體316控制為導通狀態的信號。
根據上述結構，基準特性測定部140或比較特性測定部142依次選擇各單元310中所設置的被測定電晶體314。藉此，可將依次選擇的被測定電晶體314的端子電壓依次輸出至輸出部320。輸出部320將端子電壓依次輸出至基準特性測定部140或比較特性測定部142。輸出部320例如可為電壓隨耦緩衝器(voltage follower buffer)。基準特性測定部140或比較特性測定部142根據各個被測定電晶體314的端子電壓，測定被測定電晶體314的臨限值電壓、電流電壓特性、低頻雜訊、PN接面洩漏電流等電性特性。
又，各電流源318是於閘極端子接收一預定電壓VR E F 的MOS電晶體。各電流源318的汲極端子與對應的多個列選擇電晶體316的汲極端子連接。亦即，各電流源318與設置於同一行位置的多個被測定電晶體314共通而設置著，並且規定對應的被測定電晶體314中所流通的源極汲極間電流。
根據圖7所示的電路結構，於各個測試電路300中，可依次以電性方式選擇多個被測定電晶體314，且將所選擇的被測定電晶體314的端子電壓依次輸出，故可在短時間內高速地測定各個被測定電晶體314的端子電壓。因此，在將多個被測定電晶體314設置於晶圓500上時，亦可以短時間來測定所有被測定電晶體314。
因此，基準特性測定部140或比較特性測定部142可高效率且高精度地測定基準元件或比較元件的電性特性。本例中，亦可在晶圓500的面內設置1萬~1000萬個左右的被測定電晶體314。藉由對多個被測定電晶體314的測定，可高精度地算出被測定電晶體314的特性偏差。
圖8表示測定各個被測定電晶體314的臨限值電壓的偏差以作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例的流程圖。
首先，基準特性測定部140或比較特性測定部142對測試電路300供給圖7所說明的電壓VD D 、電壓VG 、電壓φj 、及電壓VR E F (S440)。此時，基準特性測定部140或比較特性測定部142作為電流控制部而發揮功能，該電流控制部將固定電壓VR E F 供給至各電流源318，且使各電流源318中生成相同的定電流。又，基準特性測定部140或比較特性測定部142供給一種將被測定電晶體314控制為導通狀態的閘極電壓VG ，並且供給一種將各個開關用電晶體312控制為導通狀態的電壓φj 。利用上述控制，基準特性測定部140或比較特性測定部142作為閘極控制部而發揮功能，該閘極控制部對各個被測定電晶體314的閘極端子施加一種將該被測定電晶體314控制為導通狀態的閘極電壓。
其次，基準特性測定部140或比較特性測定部142將選擇欲測定臨限值電壓的被測定電晶體314用的選擇資料，供給至行選擇部302及列選擇部304(S442)。藉此，基準特性測定部140或比較特性測定部142利用行選擇部302及列選擇部304依次選擇多個單元310。繼而，基準特性測定部140或比較特性測定部142測定一輸出部320的輸出電壓(S444)。藉此，基準特性測定部140或比較特性測定部142可根據所選擇的單元310輸出至輸出信號線的輸出信號，來測定各個單元310所具有的被測定電晶體314的電性特性。
其次，基準特性測定部140或比較特性測定部142根據施加至該被測定電晶體314的閘極電壓VG 以及輸出部320的輸出電壓，計算各個被測定電晶體314的臨限值電壓(S446)。被測定電晶體314的臨限值電壓例如可藉由算出閘極電壓VG 與輸出電壓的差值，即，被測定電晶體314中的閘極源極間電壓而獲得。
其次，基準特性測定部140或比較特性測定部142判定是否已對所有被測定電晶體314測定臨限值電壓(S448)，當存在尚未測定的被測定電晶體314時，選擇下一個被測定電晶體314，並重複S444及S446的處理。當已對所有被測定電晶體314測定臨限值電壓時，基準特性測定部140或比較特性測定部142算出出臨限值電壓的偏差(S450)。
利用上述動作，可高效率地測定多個被測定電晶體314的臨限值電壓的偏差。又，亦可對每個處理規則，測定被測定電晶體314的臨限值電壓的偏差。而且，藉由對設置於晶圓500上的多個測試電路300進行測定，而可測定晶圓500的表面的臨限值電壓之偏差分佈。
圖9顯示測定各個被測定電晶體314的電流電壓特性的偏差作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例的流程圖。
首先，基準特性測定部140或比較特性測定部142對測試電路300供給圖7所說明的電壓VD D 、電壓VG 、電壓φj 、及電壓VR E F (S400)。此時，基準特性測定部140或比較特性測定部142將固定電壓VR E F 供給至各電流源318，使各電流源318中生成相同的定電流。又，基準特性測定部140或比較特性測定部142供給一種將被測定電晶體314控制為導通狀態的閘極電壓VG ，並且供給一種將各個開關用電晶體312控制為導通狀態的電壓φj 。
其次，基準特性測定部140或比較特性測定部142將選擇欲測定電流電壓特性的被測定電晶體314用的選擇資料，供給至行選擇部302及列選擇部304(S402)。繼而，基準特性測定部140或比較特性測定部142在預定範圍內，按照預定的解析度使VR E F 變化(S406~S408)。此時，基準特性測定部140或比較特性測定部142對每個VR E F 測定該輸出部320的輸出電壓(S404)。亦即，基準特性測定部140或比較特性測定部142使電流源318生成的源極汲極間電流依次變化，並對於每個源極汲極間電流，測定被測定電晶體314的源極電壓。藉此，可測定被測定電晶體314的電流電壓特性。
繼而，判定是否已對所有被測定電晶體314測定電流電壓特性(S410)。當存在未測定的被測定電晶體314時，重複S400~S410的處理。此時，在S402中選擇下一個被測定電晶體314。
當已對所有被測定電晶體314測定電流電壓特性時，基準特性測定部140或比較特性測定部142計算電流電壓特性的偏差(S412)。例如，基準特性測定部140或比較特性測定部142計算各電流電壓特性的互導(mutual conductance)gm，並算出該互導gm的偏差。又，根據亞臨限值(subthreshold)區域的電流電壓特性，計算傾斜擺動(swing)或矽閘極絕緣膜界面位準密度(interface level density)，以此算出偏差。
圖10顯示測定各個被測定電晶體314的PN接面洩漏電流的偏差作為基準元件及比較元件的特性時，基準特性測定都140或比較特性測定部142的動作之一例的流程圖。
各個開關用電晶體312具有與對應的被測定電晶體314的閘極端子連接的PN接面。本例中測定該PN接面的洩漏電流。
首先，基準特性測定部140或比較特性測定部142對測試電路300供給圖7所說明的電壓VD D 、電壓VG 、電壓φj 、及電壓VR E F (S460)。此時，基準特性測定部140或比較特性測定部142將固定電壓VR E F 供給至各電流源318，使各電流源318中生成相同的定電流。又，基準特性測定部140或比較特性測定部142供給一種將被測定電晶體314控制為導通狀態的閘極電壓VG ，並且供給一種將各個開關用電晶體312控制為導通狀態的電壓φj 。又，從列選擇部304將脈衝信號依次供給至排列於列方向中的每個單元310，以此可使全體單元的洩漏電流測定時間相同。
其次，基準特性測定部140或比較特性測定部142將選擇欲測定PN洩漏電流的被測定電晶體314用的選擇資料供給至行選擇部302及列選擇部304(S462)。繼而，基準特性測定部140或比較特性測定部142將已選擇的被測定電晶體314所對應的開關用電晶體312控制為斷開狀態(S464)。亦即，基準特性測定部140或比較特性測定部142對被測定電晶體314依次施加一種使各個開關用電晶體312所對應的被測定電晶體314成為導通狀態的閘極電壓、與使被測定電晶體314成為斷開狀態的閘極電壓。
其次，基準特性測定部140或比較特性測定部142測定該被測定電晶體314在導通狀態時的源極電壓、與從導通狀態切換至斷開狀態，再經過規定時間後的源極電壓(S466)。本例中，基準特性測定部140或比較特性測定部142測定該規定時間的輸出部320的輸出電壓之變化。
其次，基準特性測定部140或比較特性測定部142根據源極電壓的變化，算出PN接面的洩漏電流(S468)。當開關用電晶體312成為導通狀態時，於被測定電晶體314的閘極電容中，儲存有閘極電壓所對應的電荷。繼而，當開關用電晶體312切換為斷開狀態時，閘極電容的電荷因PN接面的洩漏電流而放電。因此，PN接面洩漏電流的大小，由規定時間的被測定電晶體314的源極電壓之變化量而決定。
其次，判定是否已對所有被測定電晶體314測定PN接面洩漏電流(S470)。當存在著未測定的被測定電晶體314時，重複S462~S470的處理。此時，在S462中選擇下一個被測定電晶體314。當已對所有被測定電晶體314測定PN接面洩漏電流時，基準特性測定部140或比較特性測定部142算出PN接面洩漏電流的偏差(S472)。
圖11顯示測試電路300具有的各個單元310的電路構成之其他例。本例中的電路在對被測定電晶體372施加電性應力、並且對被測定電晶體372的閘極絕緣膜施加固定電場的狀態下，利用被測定電晶體372的閘極洩漏電流使電容器388充放電。繼而，基準特性測定部140或比較特性測定部142根據規定時間的電容器388的電壓值之變化，計算各個被測定電晶體372的閘極洩漏電流。
本例中測試電路300的電路構成相對於圖7所示的測試電路300的電路構成而言，各單元310的構成不同。圖11中，顯示有測試電路300的各單元310的構成，關於行選擇部302、列選擇部304、多個列選擇電晶體(306－1、306－2，以下總稱為306)、多個電流源(318－1、318－2，以下總稱為318)以及輸出部320，與圖7同樣，故將其省略。
各單元310具有應力施加部394、被測定電晶體372、閘極電壓控制部371、第1開關374、第2開關376、電壓施加部382、電容器388、列選擇電晶體392、重置(reset)用電晶體378與380、以及輸出用電晶體390。
應力施加部394經由第1開關374，對被測定電晶體372的閘極絕緣膜施加電性應力。例如，在使用被測定電晶體372作為FLASH(快閃)記憶體的記憶元件時，應力施加部394施加一種用以對被測定電晶體372寫入資料、擦除資料所須的電壓。
當應力施加部394施加應力時，應力施加部394使第1開關374成為導通狀態，被測定電晶體372的源極端子與汲極端子分別與應力施加部394連接。又，基準特性測定部140或比較特性測定部142使第2開關376成為斷開狀態。利用上述控制，應力施加部394可對被測定電晶體372的各端子施加所期望的電壓，並施加應力。
本例中，應力施加部394對被測定電晶體314獨立地或依次施加以下4種應力。
(1)FN(Fowler－Nordheim，福勒－諾德漢)閘極注入。
(2)FN基極注入。
(3)熱電子注入。
(4)去除源極。
上述(1)~(4)是將資料寫入被測定電晶體372、或將被測定電晶體372的資料擦除，藉此對被測定電晶體372施加應力的方法。此處，應力施加部394實際動作時，可將對被測定電晶體372寫入資料、或擦除被測定電晶體372的資料時欲施加的電壓，施加至被測定電晶體372的各端子，或亦可於實際動作時，將大於欲施加電壓的電壓，施加至被測定電晶體372的各端子。
又，各單元310中，從基準特性測定部140或比較特性測定部142提供重置信號φR E S ，控制電壓VRN 、VR P 、VR 1 、VR 2 、VD D 、以及閘極電壓VG 。閘極電壓控制部371將基準特性測定部140或比較特性測定部142所指定的閘極電壓VG 施加至被測定電晶體372的閘極端子。
第2開關376對被測定電晶體372的源極端子與汲極端子是否經由電壓施加部382而連接於電容器388來進行切換。電壓施加部382經由第2開關376，對被測定電晶體372的源極端子與汲極端子施加固定的電壓。當藉由基準特性測定部140或比較特性測定部142而使第2開關376為導通狀態時，將電壓施加部382生成的電壓施加至被測定電晶體372的源極端子與汲極端子。亦即，電壓施加部382藉由對被測定電晶體372的源極端子與汲極端子施加固定的電壓，來將施加至被測定電晶體372的閘極絕緣膜的電場大致固定地控制著。
電壓施加部382具有NMOS電晶體384及PMOS電晶體386。NMOS電晶體384提供欲施加至被測定電晶體372的源極端子與汲極端子的電壓所對應的閘極電壓VR N ，源極端子經由第2開關376而與被測定電晶體372的源極端子與汲極端子連接，汲極端子與電容器388連接。又，PMOS電晶體386與NMOS電晶體384並列設置，並且提供欲施加至被測定電晶體372的源極端子與汲極端子的電壓所對應的閘極電壓VR P ，汲極端子經由第2開關376而與被測定電晶體372的源極端子及汲極端子連接，源極端子與電容器388連接。NMOS電晶體384及PMOS電晶體386在閘極洩漏電流於電容器388中經積分而引起電位變化時，亦可將施加至被測定電晶體372的閘極、源極或者閘極、汲極間的電壓大致固定地保持著。
根據上述構成，無論被測定電晶體372為P型或N型，均可對被測定電晶體372的閘極絕緣膜施加固定的電場，而且可藉由被測定電晶體372的閘極洩漏電流而使電容器388充放電。
電容器388利用被測定電晶體372的源極端子與汲極端子所輸出的閘極洩漏電流來充放電。亦即，電容器388儲存著自閘極端子流向源極端子及汲極端子的閘極洩漏電流，並且轉換為電壓值。又，重置用電晶體378、380於閘極端子接收重置信號φR E S 時，將電容器388中的電壓值初始化為規定電壓VR 1 。
輸出用電晶體390於閘極端子接收電容器388中的電壓，並輸出該電壓所對應的源極電壓。列選擇電晶體392以輸入有來自列選擇部304的選擇信號作為條件，將輸出用電晶體390的源極電壓輸出至行選擇電晶體306。藉此，輸出用電晶體390及列選擇電晶體392可作為電容器電壓輸出部而發揮功能，該電容器電壓輸出部將電容器388中的源極端子及汲極端子側的端部的電容器電壓作為輸出信號而輸出。
圖12顯示在測定各個被測定電晶體372的閘極洩漏電流作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例。於測定各個被測定電晶體372的閘極洩漏電流以前，首先基準特性測定部140或比較特性測定部142對各單元310的被測定電晶體372施加電性應力。
此時，基準特性測定部140或比較特性測定部142將第1開關374控制為導通狀態，將第2開關376控制為斷開狀態。繼而，基準特性測定部140或比較特性測定部142控制各單元310的應力施加部394，並對被測定電晶體372施加應力。又，基準特性測定部140或比較特性測定部142可將圖10中說明的(1)~(4)的應力獨立地或依次施加至被測定電晶體372。又，基準特性測定部140或比較特性測定部142對各單元310的被測定電晶體372大致同時施加應力。
在以上動作執行以後，基準特性測定部140或比較特性測定部142依次選擇各個被測定電晶體372，並測定所選擇的被測定電晶體372的閘極洩漏電流，被測定電晶體372的選擇動作與圖8及圖9中說明的選擇動作相同，故省略其說明。於本例中，將對1個被測定電晶體372的閘極洩漏電流的測定動作加以說明。
首先，基準特性測定部140或比較特性測定部142將第1開關374控制為斷開狀態，將第2開關376控制為導通狀態。繼而，基準特性測定部140或比較特性測定部142對被測定電晶體372的閘極端子施加大致0 V的閘極電壓(S416)。此時，被測定電晶體372中未產生閘極洩漏電流。
其次，基準特性測定部140或比較特性測定部142將電容器388的電壓設定為規定的初始電壓值。此時，基準特性測定部140或比較特性測定部142控制重置用電晶體380，以對電容器388設定初始電壓VR 1 。該設定是藉由供給一種將重置用電晶體378、380控制為導通狀態的重置信號φR E S 而進行。
其次，基準特性測定部140或比較特性測定部142將電容器388的電壓設定為初始電壓值以後，讀取規定時間中的電容器388的電壓值之變化(S418)。此時，基準特性測定部140或比較特性測定部142使行選擇部302及列選擇部304選擇該單元310。又，基準特性測定部140或比較特性測定部142接收該輸出部320輸出的電壓，作為電容器388的電壓。
其次，基準特性測定部140或比較特性測定部142根據該規定期間的輸出部320所輸出的電壓之變化量，算出單元310的背景電流的電流值(第1電流值)(S420)。此時，被測定電晶體372中未產生閘極洩漏電流，故電容器388藉由背景電流而充放電。因此，可根據規定期間中的電容器388的電壓變化，來測定背景電流。
其次，基準特性測定部140或比較特性測定部142對被測定電晶體372的閘極端子施加正或者負的閘極電壓(S422)。此時，控制各電壓VR N 、VR P ，且將施加至被測定電晶體372的閘極、源極或閘極、汲極間的電壓大致固定地保持著。此時，被測定電晶體372中產生閘極電壓所對應的閘極洩漏電流。
其次，基準特性測定部140或比較特性測定部142將電容器388的電壓設定為規定的初始電壓值。繼而，基準特性測定部140或比較特性測定部142將電容器388的電壓設定為初始電壓值以後，讀取上述規定期間中的電容器388的電壓值之變化(S424)。
其次，基準特性測定部140或比較特性測定部142根據該規定期間的電容器388的電壓值之變化量，算出一種表示背景電流與閘極洩漏電流之和的第2電流值(S426)。此時，電容器388利用背景電流與閘極洩漏電流之和的電流來充放電。因此，可根據規定期間中的電容器388的電壓變化，來測定背景電流與閘極洩漏電流之電流和。
其次，基準特性測定部140或比較特性測定部142將所算出的第2電流值減去第1電流值，由此算出閘極洩漏電流的電流值(S428)。
如上所示，基準特性測定部140或比較特性測定部142可經由輸出用電晶體390及列選擇電晶體392而測定電容器388的電壓，以作為各個被測定電晶體372的電性特性。該結果為，可利用上述控制來排除背景電流的影響，以高精度來測定被測定電晶體372的閘極洩漏電流。又，由於將閘極洩漏電流積分而測定，故可測定微小的閘極洩漏電流。
圖13顯示對管理製造線100的各個製造製程中所使用的各個製造裝置105進行管理的管理方法之其他例的流程圖。本例中的管理方法對被管理製造線100上所含的電漿照射裝置的良否進行判定。
首先，準備由相同製造線所製造的第1元件及第2元件(S648)。第1元件及第2元件例如亦可利用與圖1相關而說明的基準製造線200來製造。又，第1元件及第2元件是具有相同電路構成的元件，可具有與圖7或圖11相關而說明的測試電路300。
其次，利用基準製造線200上使用的電漿照射裝置，對第1元件進行電漿照射(S650)。又，利用被管理製造線100上使用的電漿照射裝置，對第2元件進行電漿照射(S652)。
其次，分別測定經電漿照射的第1元件及第2元件的特性(S654)。於S654中，亦可使用與圖1相關而說明的基準特性測定部140及比較特性測定部142，對各個元件的特性進行測定。
其次，將第1元件的特性與第2元件的特性加以比較(S656)。繼而，根據第1元件及第2元件的特性差異，判定被管理製造線100上的電漿照射裝置的良否。該判定可與圖1相關而說明的判定部160同樣的方法而進行。利用此方法可判定被管理製造線100上的電漿照射裝置的良否。
例如，當藉由該電漿照射裝置而使nMOS電晶體產生大於基準值的電漿損壞時，該電晶體的臨限值電壓變小。另一方面，當pMOS電晶體產生大於基準值的電漿損壞時等，臨限值電壓變大。判定部160可根據第1元件及第2元件中所含有的被測定電晶體的臨限值電壓之差異，來判定電漿照射裝置的良否。
以上利用實施形態對本發明加以說明，但本發明的技術範圍並非限定於上述實施形態所揭示的範圍。本領域技術人員顯然可知，能夠對上述實施形態進行多種變更或改良。根據申請專利範圍的揭示可明確得知，進行上述變更或改良後的實施形態亦可包含於本發明的技術範圍中。
根據本發明，可正確且容易地管理電子元件製造用的製造線上所使用的製造裝置。
10．．．管理裝置
20．．．元件製造系統
100．．．被管理製造線
105．．．製造裝置
110，210．．．元件隔離製程群
114，214．．．元件形成製程群
118，218．．．配線形成製程群
120．．．組裝製程群
130．．．測試製程群
140．．．基準特性測定部
142．．．比較特性測定部
146．．．測定控制部
150．．．特性比較部
160．．．判定部
170．．．比較元件製造控制部
200．．．基準製造線
300．．．測試電路
302．．．行選擇部
304．．．列選擇部
306－1~2．．．行選擇電晶體
310－1~4．．．單元
312．．．開關用電晶體
314．．．被測定電晶體
316．．．列選擇電晶體
318－1~2．．．電流源
320．．．輸出部
371．．．閘極電壓控制部
372．．．被測定電晶體
374．．．第1開關
376．．．第2開關
378、380．．．重置用電晶體
382．．．電壓施加部
384．．．NMOS電晶體
386．．．PMOS電晶體
388．．．電容器
390．．．輸出用電晶體
392．．．列選擇電晶體
394．．．應力施加部
500．．．晶圓
510．．．電子元件
S400~S412，S416~S428，S440~S450，S460~S472，S600~S608，S610~S640，S642~S646，S648~S658．．．步驟
圖1表示本發明實施形態的管理裝置10的構成之一例之圖。
圖2表示被管理製造線100的構成之一例之圖。
圖3表示管理裝置10的動作之一例的流程圖。
圖4表示在元件製造者具有被管理製造線100、外部驗證機關具有基準製造線200時的處理之一例之圖。
圖5表示在以元件製造者所具有的多個製造線中的1條製造線作為基準製造線200、而以其他製造線作為被管理製造線100來發揮功能時的處理之一例的流程圖。
圖6表示利用被管理製造線100或基準製造線200而形成有多個電子元件510的晶圓500的俯視圖之一例。
圖7表示測試電路300的電路構成之一例之圖。
圖8表示測定各個被測定電晶體314的臨限值電壓的偏差作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例的流程圖。
圖9表示測定各個被測定電晶體314的電流電壓特性的偏差作為基準元件及比較元件的特性時，基準特性測定部140或者比較特性測定部142的動作之一例的流程圖。
圖10表示測定各個被測定電晶體314的PN接面洩漏電流的偏差作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例的流程圖。
圖11表示測試電路300所具有的各個單元310的電路構成之其他例之圖。
圖12表示測定各個被測定電晶體372的閘極洩漏電流作為基準元件及比較元件的特性時，基準特性測定部140或比較特性測定部142的動作之一例。
圖13表示對被管理製造線100的各個製造製程中所使用的各個製造裝置105進行管理的管理方法之其他例的流程圖。
10．．．管理裝置
20．．．元件製造系統
100．．．被管理製造線
110，210．．．元件隔離製程群
114，214．．．元件形成製程群
118，218．．．配線形成製程群
120．．．組裝製程群
130．．．測試製程群
140．．．基準特性測定部
142．．．比較特性測定部
150．．．特性比較部
160．．．判定部
170．．．比較元件製造控制部
200．．．基準製造線

Claims (21)

  1. 一種管理方法，對利用多個製造製程來製造電子元件的被管理製造線，管理各個製造製程中所使用的各個製造裝置，此管理方法包括：基準特性取得步驟，取得測定藉由基準製造線所製造的基準元件的特性的結果，其中上述基準製造線可執行上述多個製造製程，預先保證上述各製造步驟的製造裝置為良品，並具有與上述被管理製造線相同的製造裝置的線構成；比較元件製造步驟，上述多個製造製程中，一部分製造製程利用上述被管理製造線的對應該一部分製造製程之前述製造裝置來處理，而其他製造製程利用上述基準製造線的對應該其他製造製程之前述製造裝置來處理，以製造各比較元件；比較特性測定步驟，測定上述比較元件的特性；特性比較步驟，將上述基準元件的特性與上述比較元件的特性加以比較；以及判定步驟，根據上述特性的差異，判定對上述比較元件處理後的上述被管理製造線的上述一部分製造製程中所使用的上述製造裝置之良否。
  2. 如申請專利範圍第1項所述之管理方法，其中在上述基準特性取得步驟中，測定上述基準元件的特性。
  3. 如申請專利範圍第1項所述之管理方法，其中更包 括：保證步驟，預先測定上述基準製造線上使用的多個上述製造裝置的特性，以預先保證上述基準製造線上使用的各個上述製造裝置為良品。
  4. 如申請專利範圍第1項所述之管理方法，更包括資訊取得步驟及基準製造線建構步驟，其中上述資訊取得步驟預先取得上述被管理製造線上使用的多個上述製造裝置的資訊；上述基準製造線建構步驟根據上述製造裝置的資訊，預先建構上述基準製造線。
  5. 如申請專利範圍第1項所述之管理方法，其中更包括基準選擇步驟，從利用同一製造製程來製造上述電子元件的多個製造線中，預先選擇上述基準製造線。
  6. 如申請專利範圍第5項所述之管理方法，其中上述基準選擇步驟包括預先測定步驟及預先選擇步驟，其中上述預先測定步驟對利用各個上述製造線所製造的各個上述電子元件的特性進行預先測定；上述預先選擇步驟根據各個上述電子元件的特性，從上述多個製造線中預先選擇上述基準製造線。
  7. 如申請專利範圍第1項所述之管理方法，其中上述基準特性取得步驟以及上述比較元件製造步驟利用上述多個製造製程，製造具有測試電路的上述電子元件，該測試電路包括：多個被測定電路，其排列為二維矩陣狀，且分別含有上述被測定電晶體；以及選擇部，使所 指定的1個上述被測定電路的輸出信號輸出至與上述多個被測定電路共通而設置的輸出信號線；上述基準特性取得步驟包括：電晶體選擇步驟，於上述基準元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路，以及輸出測定步驟，於上述基準元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性；上述比較特性測定步驟包括：電晶體選擇步驟，於上述比較元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路；以及輸出測定步驟，於上述比較元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性。
  8. 如申請專利範圍第7項所述之管理方法，其中各個上述被測定電路包括：閘極電壓控制部，將所指定的閘極電壓施加至上述被測定電晶體的閘極端子；基準電壓輸入部，將由外部輸入的基準電壓供給至上述被測定電晶體的汲極端子與源極端子中的一個基準電壓側端子；以及端子電壓輸出部，以從外部輸入選擇信號作為條件， 將上述被測定電晶體的汲極端子與源極端子中，除上述基準電壓側端子以外的端子的端子電壓作為上述輸出信號而輸出；上述選擇部包括：列選擇部，其將上述選擇信號輸出至排列為二維矩陣狀的上述多個被測定電路中與所指定列對應的上述被測定電路；以及行選擇部，在輸入有上述選擇信號的上述被測定電路中，選擇與所指定行對應的上述被測定電路的端子電壓以輸出至上述輸出信號線；上述測試電路更包括多個電流源，其與上述多個被測定電路的各行對應而設置，使所指定的源極汲極間電流流至利用上述列選擇部而輸入上述選擇信號的上述被測定電路；上述基準特性取得步驟及上述比較特性測定步驟測定上述端子電壓，作為各個上述被測定電晶體的上述電性特性。
  9. 如申請專利範圍第8項所述之管理方法，其中上述基準特性取得步驟及上述比較特性測定步驟針對各個上述被測定電晶體，根據上述基準電壓及上述端子電壓，測定該被測定電晶體的臨限值電壓，作為上述電性特性。
  10. 如申請專利範圍第9項所述之管理方法，其中上述特性比較步驟對上述基準元件中所含的上述多個 被測定電晶體的臨限值電壓的偏差、與上述比較元件中所含的上述多個被測定電晶體的臨限值電壓的偏差進行比較。
  11. 如申請專利範圍第7項所述之管理方法，其中各個上述被測定電路包括：閘極電壓控制部，將所指定的閘極電壓施加至上述被測定電晶體的閘極端子；電壓施加部，對上述被測定電晶體的源極端子與汲極端子施加電壓，並將施加至該被測定電晶體的閘極絕緣膜的電壓大致固定地控制著；電容器，儲存著從上述被測定電晶體的上述閘極端子流向上述源極端子與上述汲極端子的閘極洩漏電流；以及電容器電壓輸出部，以從外部輸入選擇信號作為條件，將上述電容器中的上述源極端子與上述汲極端子側的端部的電容器電壓作為上述輸出信號而輸出；上述基準特性取得步驟及上述比較特性測定步驟測定上述電容器電壓，作為各個上述被測定電晶體的電性特性。
  12. 一種管理裝置，對利用多個製造製程來製造電子元件的被管理製造線，管理各個製造製程中所使用的各個製造裝置，其包括：基準特性測定部，測定藉由基準製造線所製造的基準元件的特性的結果，其中上述基準製造線可執行上述多個製造製程，預先保證上述各製造步驟的製造裝置為良品，並具有與上述被管理製造線相同的製造裝置的線構成； 比較元件製造控制部，上述多個製造製程中，一部分製造製程利用上述被管理製造線的對應該一部分製造製程之前述製造裝置來處理，而其他製造製程利用上述基準製造線的對應該其他製造製程之前述製造裝置來處理，以製造各比較元件；比較特性測定部，測定上述比較元件的特性；特性比較部，將上述基準元件的特性與上述比較元件的特性加以比較；以及判定部，根據上述特性的差異，判定對上述比較元件處理後的上述被管理製造線的上述一部分製造製程中所使用的上述製造裝置之良否。
  13. 一種元件製造方法，利用申請專利範圍第1項所述之管理方法所管理的上述被管理製造線來製造電子元件。
  14. 一種管理方法，對利用多個製造製程來製造電子元件的被管理製造線，管理各個製造製程中所使用的各個製造裝置，其包括：準備步驟，準備由同一製造線所製造的第1元件及第2元件；第1電漿照射步驟，利用可執行上述多個製造製程的預定基準製造線上所使用的電漿照射裝置，對上述第1元件進行電漿照射；第2電漿照射步驟，利用上述被管理製造線上所使用的電漿照射裝置，對上述第2元件進行電漿照射；特性測定步驟，分別測定已進行上述電漿照射的上述 第1元件及上述第2元件的特性；特性比較步驟，比較上述第1元件的特性與上述第2元件的特性；以及判定步驟，根據上述特性的差異，判定上述被管理製造線上的上述電漿照射裝置之良否。
  15. 一種管理方法，對利用多個製造製程來製造電子元件的被管理製造線，管理各個製造製程中所使用的各個製造裝置，此管理方法包括：基準元件製造步驟，藉由可執行上述多個製造製程的預定基準製造線，以製造基準元件；基準特性取得步驟，取得上述基準元件的特性；比較元件製造步驟，利用上述被管理製造線來處理上述多個製造製程中的至少1個製造製程，而其他製造製程由上述基準製造線處理，以製造各比較元件；比較特性測定步驟，測定上述比較元件的特性；特性比較步驟，將上述基準元件的特性與上述比較元件的特性加以比較；以及判定步驟，根據上述特性的差異，判定對上述比較元件處理後的上述被管理製造線的上述製造製程中所使用的上述製造裝置之良否，上述基準特性取得步驟以及上述比較元件製造步驟利用上述多個製造製程，製造具有測試電路的上述電子元件，該測試電路包括：多個被測定電路，其排列為二維矩陣狀，且分別含有上述被測定電晶體；以及選擇部，使所 指定的1個上述被測定電路的輸出信號輸出至與上述多個被測定電路共通而設置的輸出信號線；上述基準特性取得步驟包括：電晶體選擇步驟，於上述基準元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路，以及輸出測定步驟，於上述基準元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性；其中上述比較特性測定步驟包括：電晶體選擇步驟，於上述比較元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路；以及輸出測定步驟，於上述比較元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性。
  16. 如申請專利範圍第15項所述之管理方法，其中各個上述被測定電路包括：閘極電壓控制部，將所指定的閘極電壓施加至上述被測定電晶體的閘極端子；基準電壓輸入部，將由外部輸入的基準電壓供給至上述被測定電晶體的汲極端子與源極端子中的一個基準電壓側端子；以及端子電壓輸出部，以從外部輸入選擇信號作為條件， 將上述被測定電晶體的汲極端子與源極端子中，除上述基準電壓側端子以外的端子的端子電壓作為上述輸出信號而輸出；上述選擇部包括：列選擇部，其將上述選擇信號輸出至排列為二維矩陣狀的上述多個被測定電路中與所指定列對應的上述被測定電路；以及行選擇部，在輸入有上述選擇信號的上述被測定電路中，選擇與所指定行對應的上述被測定電路的端子電壓以輸出至上述輸出信號線；上述測試電路更包括多個電流源，其與上述多個被測定電路的各行對應而設置，使所指定的源極汲極間電流流至利用上述列選擇部而輸入上述選擇信號的上述被測定電路；上述基準特性取得步驟及上述比較特性測定步驟測定上述端子電壓，作為各個上述被測定電晶體的上述電性特性。
  17. 如申請專利範圍第16項所述之管理方法，其中上述基準特性取得步驟及上述比較特性測定步驟針對各個上述被測定電晶體，根據上述基準電壓及上述端子電壓，測定該被測定電晶體的臨限值電壓，作為上述電性特性。
  18. 如申請專利範圍第17項所述之管理方法，其中上述特性比較步驟對上述基準元件中所含的上述多個 被測定電晶體的臨限值電壓的偏差、與上述比較元件中所含的上述多個被測定電晶體的臨限值電壓的偏差進行比較。
  19. 如申請專利範圍第15項所述之管理方法，其中各個上述被測定電路包括：閘極電壓控制部，將所指定的閘極電壓施加至上述被測定電晶體的閘極端子；電壓施加部，對上述被測定電晶體的源極端子與汲極端子施加電壓，並將施加至該被測定電晶體的閘極絕緣膜的電壓大致固定地控制著；電容器，儲存著從上述被測定電晶體的上述閘極端子流向上述源極端子與上述汲極端子的閘極洩漏電流；以及電容器電壓輸出部，以從外部輸入選擇信號作為條件，將上述電容器中的上述源極端子與上述汲極端子側的端部的電容器電壓作為上述輸出信號而輸出；上述基準特性取得步驟及上述比較特性測定步驟測定上述電容器電壓，作為各個上述被測定電晶體的電性特性。
  20. 一種元件製造方法，利用申請專利範圍第15項所述之管理方法所管理的上述被管理製造線來製造電子元件。
  21. 一種管理裝置，對利用多個製造製程來製造電子元件的被管理製造線，管理各個製造製程中所使用的各個製造裝置，其包括：基準特性測定部，測定藉由可執行上述多個製造製程 的預定基準製造線所製造的基準元件的特性；比較元件製造控制部，利用上述被管理製造線來處理上述多個製造製程中的至少1個製造製程，並利用上述基準製造線來處理其他製造製程，以製造各比較元件；比較特性測定部，測定上述比較元件的特性；特性比較部，將上述基準元件的特性與上述比較元件的特性加以比較；以及判定部，根據上述特性的差異，判定對上述比較元件處理後的上述被管理製造線的上述製造製程中所使用的上述製造裝置之良否，其中，上述基準特性測定部以及上述比較元件製造控制部利用上述多個製造製程，製造具有測試電路的上述電子元件，該測試電路包括：多個被測定電路，其排列為二維矩陣狀，且分別含有上述被測定電晶體；以及選擇部，使所指定的1個上述被測定電路的輸出信號輸出至與上述多個被測定電路共通而設置的輸出信號線；上述基準特性測定部執行以下操作：於上述基準元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路，以及於上述基準元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性；上述比較元件製造控制部執行以下操作： 於上述比較元件的上述測試電路中，利用上述選擇部依次選擇上述多個被測定電路；以及於上述比較元件的上述測試電路中，根據所選擇的上述被測定電路輸出至上述輸出信號線的上述輸出信號，來測定各個上述被測定電路所具有的上述被測定電晶體的電性特性。
TW095135756A 2005-09-27 2006-09-27 管理方法以及管理裝置 TWI397104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/017755 WO2007036985A1 (ja) 2005-09-27 2005-09-27 管理方法、及び管理装置

Publications (2)

Publication Number Publication Date
TW200715363A TW200715363A (en) 2007-04-16
TWI397104B true TWI397104B (zh) 2013-05-21

Family

ID=37899425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135756A TWI397104B (zh) 2005-09-27 2006-09-27 管理方法以及管理裝置

Country Status (6)

Country Link
US (1) US7848828B2 (zh)
EP (1) EP1947539A4 (zh)
JP (1) JP4147262B2 (zh)
KR (1) KR100966479B1 (zh)
TW (1) TWI397104B (zh)
WO (1) WO2007036985A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1901356A4 (en) * 2005-07-04 2012-03-07 Nat University Corp Tohoku Unversity TEST CIRCUIT, WAFER, MEASURING DEVICE, COMPONENT MANUFACTURING METHOD AND DISPLAY EQUIPMENT
JP5130037B2 (ja) 2007-12-27 2013-01-30 株式会社日立製作所 ボトルネック装置抽出方法およびボトルネック装置抽出支援装置
JP2012141372A (ja) * 2010-12-28 2012-07-26 Toshiba Corp マスク判定方法、露光方法および半導体装置の製造方法
CN103760881B (zh) * 2014-02-20 2016-01-27 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及系统
US10317891B2 (en) * 2015-11-23 2019-06-11 Toyota Motor Engineering & Manufacturing North America, Inc. Operator and manufacturing quality traceability
US10496289B2 (en) * 2016-06-16 2019-12-03 Nuvoton Technology Corporation System and methods for increasing useful lifetime of a flash memory device
CN106643506A (zh) * 2017-01-17 2017-05-10 宁波舜宇智能科技有限公司 工件测量系统和方法
JP6851688B2 (ja) * 2017-04-21 2021-03-31 株式会社ディスコ 加工工具の管理方法
JP7340906B2 (ja) 2017-09-07 2023-09-08 東洋製罐株式会社 容器生産管理システム及び方法
JP6710232B2 (ja) * 2018-02-27 2020-06-17 三菱重工業株式会社 管理装置、管理方法およびプログラム。

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1170445A (ja) * 1997-08-29 1999-03-16 Nec Kyushu Ltd 製造プロセス変更管理装置及び製造プロセス変更管理方法
JP2002333919A (ja) * 2001-05-11 2002-11-22 Sony Corp 生産管理システムの判定値算出装置、方法及び記録媒体
TW200511061A (en) * 2003-09-05 2005-03-16 Toshiba Kk Design method of manufacturing process, design support method of manufacturing process, and CAD system
US6878560B1 (en) * 2002-11-22 2005-04-12 Advanced Micro Devices, Inc. Fab correlation system

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365078A (en) * 1976-11-24 1978-06-10 Toshiba Corp Production of junction type field effect transistor
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4766395A (en) * 1985-10-15 1988-08-23 Dolby Ray Milton Circuits to provide desired conductance characteristics using a FET
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
DE69426818T2 (de) * 1994-06-10 2001-10-18 St Microelectronics Srl Fehlertolerantes Speichergerät, insbesondere des Typs "flash EEPROM"
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5793650A (en) * 1995-10-19 1998-08-11 Analog Devices, Inc. System and method of identifying the number of chip failures on a wafer attributed to cluster failures
DE69738979D1 (de) * 1996-03-19 2008-10-23 Hitachi Ltd Prozesssteuerungssystem
US6522939B1 (en) * 1996-07-01 2003-02-18 Robert D. Strauch Computer system for quality control correlation
JPH10302486A (ja) * 1996-08-30 1998-11-13 Sanyo Electric Co Ltd 半導体記憶装置
US5966527A (en) * 1996-10-28 1999-10-12 Advanced Micro Devices, Inc. Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior
US5896294A (en) * 1997-03-11 1999-04-20 Advanced Micro Devices, Inc. Method and apparatus for inspecting manufactured products for defects in response to in-situ monitoring
JPH1123659A (ja) * 1997-07-07 1999-01-29 Nec Corp 半導体装置のテストシステム
US5933351A (en) * 1997-11-12 1999-08-03 Texas Instruments Incorporated System and method for locating dies cut from a silicon wafer on a wafer table
JP4077951B2 (ja) * 1998-01-14 2008-04-23 株式会社ルネサステクノロジ 欠陥解析方法、記録媒体及び工程管理方法
US6263255B1 (en) * 1998-05-18 2001-07-17 Advanced Micro Devices, Inc. Advanced process control for semiconductor manufacturing
SG74705A1 (en) * 1999-03-12 2001-06-19 Sony Electronics Singapore Pte A monitoring system for monitoring processing equipment
JP2000269108A (ja) * 1999-03-15 2000-09-29 Sharp Corp 半導体製造装置の管理システム
JP3415546B2 (ja) * 2000-02-24 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6507800B1 (en) * 2000-03-13 2003-01-14 Promos Technologies, Inc. Method for testing semiconductor wafers
TW502132B (en) * 2000-08-30 2002-09-11 Toshiba Corp Method for producing photomask
JP4507379B2 (ja) * 2000-10-02 2010-07-21 ソニー株式会社 Ｃｍｏｓ集積回路の良品判定方法
TWI266999B (en) * 2001-10-10 2006-11-21 Semiconductor Energy Lab Production system and production method
DE10207526A1 (de) * 2002-02-22 2003-09-04 Siemens Ag Verfahren zur automatischen Aufzeichnung eines Eingriffes in eine Produktionsanlage
JP3768932B2 (ja) * 2002-07-18 2006-04-19 松下電器産業株式会社 電子デバイスの製造方法
JP2004133620A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 製造ライン監視システム
JP4302965B2 (ja) * 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム
US7308367B2 (en) * 2003-02-03 2007-12-11 Qcept Technologies, Inc. Wafer inspection system
JP2004253637A (ja) * 2003-02-20 2004-09-09 Hitachi High-Technologies Corp 半導体装置及び半導体製造管理システム
JP4449319B2 (ja) * 2003-03-25 2010-04-14 株式会社デンソー 製造管理方法
JP2005109056A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体素子の検査装置
JP2006039059A (ja) * 2004-07-23 2006-02-09 Toshiba Corp フォトマスクデータの作成方法およびフォトマスクの製造方法
US7381577B2 (en) * 2005-04-19 2008-06-03 International Business Machines Corporation Early detection test for identifying defective semiconductor wafers in a front-end manufacturing line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1170445A (ja) * 1997-08-29 1999-03-16 Nec Kyushu Ltd 製造プロセス変更管理装置及び製造プロセス変更管理方法
JP2002333919A (ja) * 2001-05-11 2002-11-22 Sony Corp 生産管理システムの判定値算出装置、方法及び記録媒体
US6878560B1 (en) * 2002-11-22 2005-04-12 Advanced Micro Devices, Inc. Fab correlation system
TW200511061A (en) * 2003-09-05 2005-03-16 Toshiba Kk Design method of manufacturing process, design support method of manufacturing process, and CAD system

Also Published As

Publication number Publication date
US20090081819A1 (en) 2009-03-26
JPWO2007036985A1 (ja) 2009-04-02
US7848828B2 (en) 2010-12-07
JP4147262B2 (ja) 2008-09-10
TW200715363A (en) 2007-04-16
KR20080050499A (ko) 2008-06-05
KR100966479B1 (ko) 2010-06-29
WO2007036985A1 (ja) 2007-04-05
EP1947539A1 (en) 2008-07-23
EP1947539A4 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
TWI397104B (zh) 管理方法以及管理裝置
TWI459004B (zh) 測試電路、晶圓、測量裝置、元件製造方法以及顯示裝置
KR100973590B1 (ko) 제조 시스템, 제조 방법, 관리 장치, 관리 방법, 및프로그램
US8871549B2 (en) Biological and chemical sensors
TWI392880B (zh) 元件識別方法、元件製造方法以及電子元件
US6624078B1 (en) Methods for analyzing the effectiveness of wafer backside cleaning
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
US11327095B2 (en) Probe cards, system for manufacturing semiconductor device, and method of manufacturing semiconductor device
CN101273311B (zh) 管理方法及管理装置
US8836365B2 (en) Apparatus and method for testing electromigration in semiconductor devices
JP4813440B2 (ja) 電子デバイス及び解析方法
JP4918440B2 (ja) 製造システム、製造方法、管理装置、管理方法、およびプログラム
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
KR20210021889A (ko) 프로브 카드, 반도체 소자 제조 시스템 및 반도체 소자 제조 방법
US7745238B2 (en) Monitoring of temperature variation across wafers during processing
US20230386941A1 (en) Manufacturing process with atomic level inspection
Wedlake et al. Simplification of replacement metal gate CMP metrology for FinFET

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees