TWI386667B - 測試裝置、探針卡以及測試方法 - Google Patents

Description

測試裝置、探針卡以及測試方法

本發明涉及一種測試裝置、探針卡以及測試方法。本申請案與下記的美國申請案相關連，且主張下記的美國申請案的優先權。

美國申請案號11/971207申請日2008年1月8日

先前，在用來對半導體電路等的被測試元件進行測試的測試裝置中，一種與被測試元件之間具備多個用來交接信號的驅動比較器銷(pin)的裝置已為人所知。在對被測試元件供給測試信號時，可由各別的驅動比較器銷生成2值的測試信號以供給至被測試元件。2值的測試信號可以是具有邏輯圖案的信號，該邏輯圖案例如含有高(H)邏輯和低(L)邏輯的2值的邏輯值。

又，在被測試元件的測試中，有時須對被測試元件供給3值以上的多值的測試信號。此時，考慮將可生成多值的測試信號的驅動比較器銷新追加至測試裝置中，但這樣會使成本上升。因此，考慮使用目前已安裝的2值的驅動比較器銷，以生成多值的測試信號。

圖8是生成多值的測試信號用的測試裝置400的一個例子。測試裝置400具備銷電子部410和探針卡420。銷電子部410具有多個驅動器412和多個比較器414。各別的驅動器412分別輸出2值的測試信號。

探針卡420具有多個傳送路422和針424。多個傳送路422是與多個驅動器412以一對一相對應的方式而設置著。各別的傳送路422傳送相對應的驅動器412所輸出的測試信號。又，各別的傳送路422的前端在探針卡420中短路。

針424在已短路的各別的傳送路422中藉由焊接而使一端固定。又，針424的另一端是與被測試元件的端子接觸，且對該被測試元件供給經由傳送路422所接受的測試信號。此時，多個驅動器同步且輸出測試信號，藉此可在探針卡420中將多個測試信號予以合成，以將多值的測試信號供給至被測試元件。

例如，各別的驅動器412考慮了生成高邏輯(1V)和低邏輯(0V)的2值的測試信號的情況。又，亦考慮了使2個驅動器412的輸出短路以生成多值的測試信號的情況。此些情況的合成信號的邏輯值(信號位準)取得3個邏輯值：2個驅動器412共同輸出低邏輯時的邏輯值(0V)，一個驅動器412輸出高邏輯、另一個驅動器412輸出低邏輯時的邏輯值(0.5V)，以及2個驅動器412共同輸出高邏輯時的邏輯值(1V)。

藉由上述的構成，可使用先前的測試裝置中所安裝的2值的驅動比較器銷，以生成多值的測試信號。然而，即使各別的驅動器412同時輸出測試信號，若各別的傳送路422的延遲量不同，則不能精度良好地合成多值的測試信號。

因此，較佳是預先測定各別傳送路422的延遲量，依據各別傳送路422的延遲量，以調整各別的驅動器412在輸出測試信號時的時序。此處，作為傳送路422的延遲量的測定方法，已知有時域反射量測法(TDR,Time Domain Reflectometry)

時域反射量測(TDR)法中，使信號輸入至前端為開放狀態的傳送路中，且測定傳送路的前端中所反射的信號的延遲時間，藉此來測定傳送路的延遲時間。測試裝置400中，由於比較器414連接至與驅動器412共通的傳送路422，因此可由驅動器412輸出信號時的時序和比較器414檢出反射波時的時序而容易地測定傳送路422的延遲時間。又，現在由於尚未認知先前技術文獻的存在，因此省略與先前技術文獻有關的記載。

然而，如圖8所示，在生成多值的測試信號的測試裝置400中，傳送路422的前端短路且藉由焊接而被固定，因此，不能藉由時域反射量測(TDR)法來測定傳送路422的延遲時間。即，由於各別的傳送路422的前端中未生成反射波，因此在時域反射量測(TDR)法中不能測定傳送路422的延遲時間。

又，根據第一驅動器412-1輸出一信號時的時序、以及第2比較器414-2檢出該信號時的時序，可測定第1傳送路422-1和第2傳送路422-2的延遲時間的和。然而，由於不能測定第1傳送路422-1和第2傳送路422-2的各別的延遲時間，則各別的驅動器412在輸出信號時的時序不易被調整。因此，不易精度良好地生成多值的測試信號。

因此，就本發明的一方面而言，其目的是提供一種可解決上述問題的測試裝置、探針卡和測試方法。此目的藉由申請專利範圍獨立項中所記載的特徵的組合來達成。又，申請專利範圍各附屬項規定了本發明之更有利的具體例。

本發明的第1樣態中提供了一種對被測試元件進行測試的測試裝置，其包括：多個驅動器，其各別所輸出的測試信號供給至被測試元件的同一端子，藉此將多個測試信號所合成的多值信號供給至該端子；以及多個探針銷，其與多個驅動器一對一地對應設置著，當對被測試元件進行測試時，各別的探針銷的前端部電性連接至被測試元件的同一端子，以將對應的驅動器所輸出的信號供給至被測試元件的該端子，且在被測試元件未被測試時，各別的探針銷的前端部成為電性開放狀態。

本發明的第2樣態中提供了一種對被測試元件進行測試的測試裝置，其包括：多個驅動器，其各別地將測試信號輸出；由多個驅動器所形成的銷電子部；配線部，其在銷電子部的基板上電性連接至多個驅動器的輸出端，以生成多個測試信號所合成的多值信號；以及探針銷，其在銷電子部的外部接收配線部所傳送的多值信號，以供給至被測試元件。

本發明的第3樣態中提供了一種用在具備多個驅動器之測試裝置中的探針卡，各驅動器分別輸出測試信號，此探針卡具備多個探針銷，其與多個驅動器一對一地對應設置著，當對被測試元件進行測試時，各別的探針銷的前端部電性連接至被測試元件的同一端子，以將對應的驅動器所輸出的信號供給至被測試元件的該端子，且在被測試元件未被測試時，各別的探針銷的前端部成為電性開放狀態。

本發明的第4樣態中提供了一種對被測試元件進行測試的測試方法，其使用一種具備多個驅動器和多個探針銷的測試裝置來進行，各驅動器分別輸出測試信號，且各探針銷將對應的驅動器所輸出的測試信號供給至被測試元件，此測試方法中各別探針銷的前端部成為開放狀態，調整用信號輸出至各別的驅動器，且測定該探針銷的前端部中所反射的調整用信號，依據測定結果來調整各別的驅動器在輸出該測試信號時的時序，各別的探針銷的前端部電性連接至被測試元件的同一端子，且將測試信號輸出至各別的驅動器，藉此使多個驅動器所輸出的測試信號所合成的多值信號供給至被測試元件。

又，上述的發明的概要未列舉本發明的必要特徵的全部，這些特徵群的次(sub)組合亦可成為發明。

以下，將依據本發明的實施形態來說明本發明的(一)方面，但以下的實施形態不是用來限制申請專利範圍中所述的發明。又，各實施形態中所說明的特徵的組合的全部並不限於發明的解決手段中所必須者。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1是測試裝置100之一實施形態的構成例。測試裝置100使用多值的測試信號來對半導體電路等的被測試元件進行測試。測試裝置100具備多個信號生成部12、多個信號處理部14、銷電子部30以及探針卡50。

銷電子部30具有多個驅動器32、多個比較器34以及多個電阻36。多個驅動器32是與多個信號生成部12一對一地對應而設置著。

各別的信號生成部12生成測試信號且供給至對應的驅動器32。各別的信號生成部12可生成2值的測試信號，其具有的邏輯圖案例如含有高邏輯和低邏輯的2值的邏輯值。

又，信號生成部12亦可生成該測試信號所應具有的電壓波形以供給至驅動器32。驅動器32輸出一種與所接收的電壓波形對應的電壓。又，驅動器32亦可對應於該測試信號以輸出該被測試元件所消耗的電流。

各別的驅動器32經由電阻36而將測試信號供給至探針卡50。本例中，多個驅動器32將各別所輸出的測試信號供給至被測試元件的同一端子，藉此將多個測試信號所合成的多值信號供給至該端子。

探針卡50中固定著多個傳送路52和多個探針銷54。多個傳送路52是與多個驅動器32一對一地對應而形成在探針卡50上。又，多個探針銷54是與多個傳送路52一對一地對應而設置著。各別的傳送路52將相對應的驅動器32所輸出的信號傳送至相對應的探針銷54中。

各別的探針銷54具有連接部56和前端部58。連接部56和前端部58可為探針銷54的二端。各別的探針銷54的連接部56固定在探針卡50的基板上且與傳送路52相連接。

各別的探針銷54在對被測試元件進行測試時，探針銷54的各別的前端部58電性連接至被測試元件的同一端子。例如，各別的探針銷54形成使前端部58由探針卡50的表面突出，且各別的探針銷54可與探針卡50相對向而配置的被測試元件的同一端子相接觸。於是，多個驅動器32所輸出的多個測試信號所合成的多值信號被供給至被測試元件。

又，各別的探針銷54在被測試元件未被測試時，各別的探針銷54的前端部58形成電性開放狀態。即，各別的探針銷54的前端部58通常都是各別成為開放狀態，在被測試元件進行測試時，各別的探針銷54經由被測試元件的焊墊(pad)而形成電性連接。

因此，在被測試元件未被測試時，驅動器32所輸出的信號在探針銷54的前端部58被反射。探針銷54的前端部58中所反射的信號藉由對應的比較器34來測定。

多個比較器34是與多個驅動器32一對一地對應而設置著，且各別的比較器34的輸入端與相對應的驅動器32的輸出端電性連接。各別的比較器34在被測試元件被測試時對被測試元件所輸出的應答信號進行測定。又，在對傳送路52中的延遲時間進行測定的情況下，各別的比較器34對驅動器32所輸出的調整用信號及其反射波進行測定。

本例中各別的比較器34對電阻36和傳送路52的連接點上所傳送的信號進行測定。在對傳送路52中的延遲時間進行測定的情況下，比較器34經由電阻36來接收驅動器32所輸出的調整用信號，且經由傳送路52來接收該調整用信號的反射波。

又，本例中是以比較器34與驅動器32以一對一相對應的方式而設置的例子來說明，但在其它的例子中亦可對多個驅動器32而只設置一個比較器34。此種情況下，對該比較器34進行配置，使比較器34和各別的驅動器32的距離(信號傳送時間)相對於傳送路52中的延遲時間成為可忽視的程度而變成十分小。比較器34可對每個驅動器32依順序來測定該驅動器32所輸出的調整用信號及其反射波。

依據比較器34由檢出調整用信號開始直至檢出該調整用信號的反射波為止所經過的時間，則信號處理部14可算出該傳送路52之延遲時間。例如，信號處理部14可算出該經過的時間的1/2，以作為該傳送路52之延遲時間。信號處理部14依據各別的傳送路52之延遲時間來調整各別的驅動器在輸出測試信號時的時序。

藉由以上的構成，使用生成2值的信號用的驅動器，可生成3值以上的多值的測試信號來測試被測試元件。又，各別的傳送路52之延遲時間可藉由時域反射量測法而容易地測定。因此，可容易地調整各驅動器32中的信號的輸出時序，以高精度地生成多值的測試信號。

又，在與圖1至圖8相關連而說明的例子中，雖然以具有2個驅動器32、2個傳送路52和2個探針銷54的測試裝置100來說明，但測試裝置100亦可具有更多的驅動器32、傳送路52和探針銷54。又，測試裝置100中與上述三種元件相對應的比較器34等的其它構成要素的數目亦可與上述三種元件的數目相同。測試裝置100可使用這些元件以並列地生成多個多值的測試信號，亦可並列地生成多值的測試信號和2值的測試信號。

又，電阻36是將傳送路52和驅動器32之間的阻抗予以整合而成。例如，電阻36亦可具有與傳送路52大致相同的阻抗。

又，探針卡50可對該測試裝置100設計成可更換。使用者等可預先準備：以3值以上的多值的測試信號施加至被測試元件以進行測試時所使用的探針卡50、以及未使用多值的測試信號而是以2值的測試信號來對被測試元件進行測試時所使用的探針卡50。使用者等可依據應實施的測試的種類來更換探針卡50。

圖2同時顯示探針卡50和被測試元件200。被測試元件200例如可在圓板上的半導體晶圓上所形成的狀態下進行測試。被測試元件200具有端子210。又，圖2中雖然顯示一個端子210，但被測試元件200可具有多個端子210。

如上所述，對被測試元件200進行測試時，多個探針銷54與共通的端子210接觸。因此，測試裝置100可將多值的測試信號施加至端子210。

圖3是由圖2中的位置A所看到的探針卡50和被測試元件200的側面圖的一例。本例的被測試元件200是與探針卡50相對向而配置著。各別的探針銷54由探針卡50的表面向被測試元件200的方向突出而形成且與被測試元件200的共通的端子210相接觸。

又，共通的端子210可具有可與多個前端部58相接觸的程度的寬度。此時，與多個探針銷54接觸的共通的端子210的寬度可較與一個探針銷54接觸的端子的寬度還大。又，多個探針銷54中各別的前端部58的間隔形成為較各別的間隔部56的間隔還小。又，各別的前端部58的間隔可較被測試元件200的端子210的寬度還狹小。

又，生成多值的測試信號的多個探針銷54的前端部58的間隔可較並列地生成多個2值的測試信號的多個探針銷54的前端部58的間隔還狹小。多個探針銷54可沿著大致與成一直線狀而設置的被測試元件200的端子成平行的排列方向而配置成大致為一直線狀。又，被測試元件200的二側在每一列設有多個端子的情況下，多個探針銷54可分成2列而設置著，使與端子的各列相對向。

又，在並列地生成多值的測試信號和2值的測試信號的情況下，可形成多個探針銷54，使一部份的探針銷54的前端部58的排列方向的間隔是與另一部份的探針銷54的前端部58的排列方向的間隔不同。即，作為多個探針銷54的各別的前端部58的排列方向的間隔，可形成多個探針銷54，使多種類的間隔相混合而存在著。

圖4是信號生成部12和信號處理部14的構成例。圖4中雖然只分別顯示一個信號生成部12和一個信號處理部14，但各別的信號生成部12可分別具有相同的構成，各別的信號處理部14亦可分別具有相同的構成。

本例中，各別的信號生成部12具有圖案產生部16、時序產生部20以及波形成形部18。圖案產生部16生成該信號生成部12所輸出的測試信號和調整用信號所應具有的邏輯圖案。圖案產生部16可生成2值的邏輯圖案。

時序產生部20生成該信號生成部12所輸出的測試信號和調整用信號的時序資訊。例如，時序產生部20可生成用來決定信號的相位(或邊緣位置)、周期(或位元率)等的時序信號。

波形成形部18依據圖案產生部16所生成的邏輯圖案以及時序產生部20所生成的時序信號，以生成該測試信號和調整用信號。波形成形部18可使信號的電壓波形成形。波形成形部18將已生成的信號供給至驅動器32。

時序測定部24接收該比較器34所測定的信號。本例的比較器34將已輸入的信號的電壓位準、與所施加的參考位準V_OL 的大小關係的比較結果以2值的邏輯值來表示而輸出。時序測定部24以與所施加的選通(strobe)信號的脈波相對應的時序而依順序取得該比較結果信號的邏輯值。

在對被測試元件200進行測試時，信號生成部12輸出測試信號。例如，信號生成部12可輸出一種具有使用者等所決定的邏輯圖案的測試信號。比較器34對應於該測試信號以接收被測試元件200所輸出的應答信號，時序測定部24取得該比較器34所輸出的比較結果信號的邏輯值圖案。判定部26藉由時序測定部24所取得的邏輯值圖案是否與預定的期待值圖案相一致，來判定被測試元件200的好壞。

在測定各傳送路52的延遲時間時，信號生成部12輸出上述的調整用信號。例如，信號生成部12可輸出步級(step)信號或一個脈波以作為調整用信號。比較器34依順序取得各驅動器32所輸出的調整用信號及其反射波。時序測定部24依順序接收比較器34對調整信號所輸出的比較結果信號和對反射波所輸出的比較結果信號、且依順序取得各別的邏輯值圖案。

在測定各傳送路52的延遲時間時，圖案產生部16和時序產生部20應將該調整用信號輸出至驅動器，且將規定的邏輯圖案和時序信號予以輸出。測定各傳送路52的延遲時間的目的是可使同步調整部22作為指示用。

同步調整部22依據比較器34和時序測定部24所測定的調整用信號以及反射波的測定結果，來調整各驅動器32輸出信號時的時序。例如，同步調整部22依據時序測定部24的測定結果，可將調整用信號和反射波中對應的邊緣藉由比較器34所檢出的時序的差予以算出。該時序的差對應於傳送路52的延遲時間。

各別的同步調整部22依據對應的傳送路52的延遲時間，來調整對應的驅動器32輸出信號時的時序。即，各別的同步調整部22對應於各別的傳送路52的延遲時間來對各別的驅動器32的信號輸出時序進行調整，便由各別的驅動器32經由傳送路52而施加至被測試元件200的測試信號以大致相同的時序而施加至被測試元件200。

例如，各別的同步調整部22可依據對預定的基準延遲時間的、各別的傳送路52之延遲時間的差來調整各別的驅動器32的信號輸出時序。該基準延遲時間可使用任一個傳送路52之延遲時間。又，同步調整部22可藉由對時序產生部20所輸出的時序信號的相位的調整，以調整驅動器32的信號輸出時序。

藉由以上的構成，可對各別的驅動器32的信號輸出時序進行調整，以高精度地合成多值的測試信號。因此，可高精度地對被測試元件200進行測試。

圖5是測試裝置100的動作例的說明用的流程圖。測試裝置100在對該被測試元件200進行測試之前，對各別的驅動器32的信號輸出時序進行調整。

首先，使被測試元件200成為未與探針銷54接觸的狀態，且使多值信號生成用的多個探針銷54的前端部58分別成為開放狀態(S300)。其次，維持該狀態，以便由各別的驅動器32輸出該調整用信號(S302)。

其次，藉由各別的比較器34和時序測定部24，來測定各別的調整用信號及其反射波(S304)。其次，藉由各別的同步調整部22來算出各別的傳送路52的延遲時間(S306)。例如，各別的同步調整部22可由各別的比較器34在檢出調整用信號和反射波時的時序差而算出各別的傳送路52的延遲時間。其次，各別的同步調整部22依據已算出的延遲時間，來調整各別的驅動器32中的信號輸出時序(S308)。

驅動器320已調整之後，將該被測試元件200配置在與探針卡50對向的位置處，且使生成多值信號用的各探針銷54的前端部58與被測試元件200的同一端相接觸(S310)。然後，由各別的驅動器32輸出測試信號，以對該被測試元件200進行測試(S312)。藉由此種動作，可高精度地生成多值信號，以對該被測試元件200進行測試。

圖6是探針卡50的另一個圖例。本例中的探針卡50是與圖1至圖5相關連而說明的探針卡50一樣，其都具有多個傳送路52和多個探針銷54。然而，各別的探針銷54是與被測試元件200的各別的端子210一對一而相接觸。端子210可以是半導體晶圓上所形成的電極。各別的端子210連接至被測試元件200的電路部220中的共通的輸入銷230。

藉由以上的構成，在被測試元件200未配置在與該探針卡50對向的位置上時，亦可使生成多值的測試信號用的多個探針銷54的前端部58成為開放狀態。因此，可容易地測定各別的傳送路52的延遲時間。

圖7是銷電子部30和探針卡50的另一構成例。本例的銷電子部30具有多個驅動器32、多個比較器34和配線部42。多個驅動器32和多個比較器34可與圖1至圖5相關連而說明的驅動器32及多個比較器34相同。

配線部42在銷電子部30的基板上電性連接多個驅動器32的輸出端，藉此而生成多個測試信號所合成的多值信號。配線部42具有多個電阻36、共通電阻38和共通傳送路40。多個電阻36可與圖1至圖5相關連而說明的多個電阻36相同。

共通電阻38是與多個電阻36相連接。共通傳送路40的一端電性連接至探針卡50、另一端經由共通電阻38而電性連接至各別的驅動器32的輸出端。可設置該共通傳送路40，使由各別的驅動器32的輸出端至該共通傳送路40為止的信號延遲時間成為大略相等。更具體而言，該共通傳送路40較佳是設置在各別的驅動器32的附近，便由各別的驅動器32的輸出端至共通傳送路40為止的信號延遲時間大約可視為零的程度。

又，共通電阻38是在各別的驅動器32的輸出端所設置的電阻36、以及共通傳送路40之間將阻抗整合而成。例如，2個驅動器32的輸出端連接至共通電阻38的情況下，共通電阻38的阻抗可以是各別的電阻36的阻抗的一半。

探針卡50具有探針銷54。探針銷54可與圖1至圖5相關連而說明的探針銷54相同。探針銷54在銷電子部30的基板的外部中接收該共通傳送路40所傳送的多值的測試信號，以供給至被測試元件200。又，本例的探針銷54是與被測試元件200的端子210一對一地相接觸。

依據本例的測試裝置100，由於由各別的驅動器32至共通傳送路40為止的信號延遲時間大約可視為零，若由各驅動器32同時輸出測試信號，則可高精度地生成多值的測試信號。又，共通電阻38和共通傳送路40亦可形成在探針卡50中。

依據以上所說明的實施形態，使用2值的信號生成用的驅動器，可生成3值以上的多值的測試信號，以對被測試元件進行測試。又，各別的傳送路中的延遲時間可容易地藉由時域反射量測(TDR)法來測定。因此，各驅動器中的信號的輸出時序可容易地調整，以高精度地生成多值的測試信號。

以上，雖然使用各實施形態來說明本發明，但本發明的技術範圍不限於上述的實施形態中所記載的範圍。上述的實施形態中，可作多樣的變更或改良，此為此行業者所明瞭。施加了多樣的變更或改良的形態亦包含在本發明的技術範圍中，這由申請專利範圍的記載即可明白。

申請專利範圍、說明書及圖示中所示的裝置、系統、程式及方法中的動作、順序、步驟以及階段等的各處理的執行順序應留意，只要未特別明確表示“更前面”、“首先”等，而且，在後面的處理中不利用前面處理的輸出，就可以任意的順序來實現。關于申請專利範圍、說明書及圖示中的動作流程，爲了說明上的便利而利用[首先]、[繼而]等來說明，但并不是意味著必須按照該順序來實施。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

12．．．信號生成部

14．．．信號處理部

16．．．圖案產生部

18．．．波形成形部

20．．．時序產生部

22．．．同步調整部

24．．．時序測定部

26．．．判定部

30．．．銷電子部

32．．．驅動器

34．．．比較器

36．．．電阻

38．．．共通電阻

40．．．共通傳送路

42．．．配線部

50．．．探針卡

52．．．傳送路

54．．．探針銷

56．．．連接部

58．．．前端部

100．．．測試裝置

200．．．被測試元件

210．．．端子

220．．．電路部

230．．．輸入銷

400．．．測試裝置

410．．．銷電子部

412．．．驅動器

414．．．比較器

420．．．探針卡

422．．．傳送路

424．．．針

圖1是測試裝置100之一實施形態的構成例。

圖2是探針卡50和被測試元件200共同顯示時的圖例。

圖3是探針卡50和被測試元件200由圖2的位置A所看到的側面圖的一例。

圖4是信號生成部12和信號處理部14的構成例。

圖5是測試裝置100的動作例的說明用的流程圖。

圖6是探針卡50的另一個圖例。

圖7是銷電子部30和探針卡50的另一構成例。

圖8是生成多值的測試信號用的測試裝置400的一例。

12．．．信號生成部

14．．．信號處理部

30．．．銷電子部

32．．．驅動器

34．．．比較器

36．．．電阻

50．．．探針卡

52．．．傳送路

54．．．探針銷

56．．．連接部

58．．．前端部

100．．．測試裝置

Claims (10)

1. 一種測試裝置，用於對被測試元件進行測試，其包括：多個驅動器，其各別將輸出的測試信號供給至被測試元件的同一端子，藉此將多個上述測試信號所合成的數位且2個位元以上的多值信號供給至該端子；以及多個探針銷，其與多個上述驅動器一對一地對應設置著，當對上述被測試元件進行測試時，各別的上述探針銷的前端部電性連接至上述被測試元件的同一端子，以將對應的上述驅動器所輸出的信號供給至上述被測試元件的該端子，且在上述被測試元件未被測試時，各別的上述前端部成為電性開放狀態。
2. 如申請專利範圍第1項所述的測試裝置，其更具備多個傳送路，其與多個上述驅動器一對一地對應而設置著，且將對應的上述驅動器所輸出的信號傳送至對應的上述探針銷，各別的上述探針銷具有與上述傳送路相連接的連接部，且各別的上述前端部的間隔形成為較各別的上述連接部的間隔還小。
3. 如申請專利範圍第2項所述的測試裝置，其中應連接至上述被測試元件中的同一端子的、各別的上述前端部的間隔較該端子的寬度還小。
4. 如申請專利範圍第2或3項所述的測試裝置，其更具備固定著多個上述傳送路和多個上述探針銷的探針卡， 多個上述傳送路形成在上述探針卡上，多個上述探針銷形成上述連接部固定在上述探針卡上，且上述前端部由上述探針卡的表面突出。
5. 如申請專利範圍第2或3項所述的測試裝置，其更具備：多個比較器，其與多個上述驅動器一對一地對應而設置著，且各別的輸入端與對應的上述驅動器的輸出端電性連接，以測定所輸入的信號，以及同步調整部，其使調整用信號輸出至各別的上述驅動器中，依據各別的上述比較器對上述調整用信號的反射波所測定的測定結果，對各別的上述驅動器在輸出上述測試信號時的時序進行調整。
6. 如申請專利範圍第5項所述的測試裝置，其中上述同步調整部依據各別的上述比較器在檢出對應的上述驅動器所輸出的上述調整用信號時的時序以及檢出上述探針銷的上述前端部中所反射的上述調整用信號時的時序，以調整對應的上述驅動器在輸出上述測試信號時的時序。
7. 一種測試裝置，用於對被測試元件進行測試，其包括：多個驅動器，其各別地輸出測試信號；由多個上述驅動器所形成的銷電子部；配線部，其在上述銷電子部的基板上電性連接多個上述驅動器的輸出端，以生成多個上述測試信號所合成的數位且2個位元以上的多值信號；以及探針銷，其在上述銷電子部的外部接收上述配線部所 傳送的上述數位且2個位元以上的多值信號，以供給至上述被測試元件。
8. 如申請專利範圍第7項所述的測試裝置，其中上述配線部具有共通傳送路，其一端與上述探針銷相連接，另一端與多個上述驅動器的輸出端相連接，上述共通傳送路形成使從各別的上述驅動器的輸出端至上述共通傳送路的信號延遲時間成為大略相等。
9. 一種探針卡，用於具有各別輸出測試信號的多個驅動器之測試裝置，其包括：多個探針銷，其與多個上述驅動器一對一地對應設置著，當對被測試元件進行測試時，各別的上述探針銷的前端部電性連接至上述被測試元件的同一端子，以將對應的上述驅動器所輸出的信號，其將合成一數位且2個位元以上的多值信號，供給至上述被測試元件的該端子，且在上述被測試元件未被測試時，各別的上述前端部成為電性開放狀態。
10. 一種測試方法，其使用具備各別輸出測試信號的多個驅動器和將對應的上述驅動器所輸出的上述測試信號供給至被測試元件的多個探針銷的測試裝置來對被測試元件進行測試，其包括：使各別的上述探針銷的前端部成為開放狀態，將調整用信號輸出至各別的上述驅動器，且測定上述探針銷的上述前端部中所反射的上述調整用信號，依據測定結果來調整各別的上述驅動器在輸出上述測試信號時的時序， 使各別的上述探針銷的上述前端部電性連接至上述被測試元件的同一端子，且將上述測試信號輸出至各別的上述驅動器，藉此使多個上述驅動器輸出的上述測試信號所合成的數位且2個位元以上的多值信號供給至上述被測試元件。