TWI376883B

TWI376883B - Digital circuits having current mirrors and reduced leakage current

Info

Publication number: TWI376883B
Application number: TW094127854A
Authority: TW
Inventors: Jin-Ho Seo
Original assignee: Samsung Electronics Co Ltd
Priority date: 2004-08-16
Filing date: 2005-08-16
Publication date: 2012-11-11
Also published as: US20060033530A1; KR100657829B1; US7295038B2; TW200611496A; KR20060015858A

Description

1376883 17707pif2 爲第94127854號中文說日月書無劃線修正本修正曰期:101年5月24日五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無六、發明說明：本申請案主張於2004年8月16號向韓國智慧財產局提出之韓國專利申請案第2004-64237號的優先權，該專利申請案所揭露之内容係完整結合於本說明書中。【發明所屬之技術領域】本發明是關於數位電路，特別是關於具有電流鏡結構的數位電路。【先前技術】使用CMOS (互補金屬氧化物半導體）技術的數位電路，在靜止或關閉狀態期間，可能消耗小到足以被忽略的電流。因此，在行動設備裏，已經使用具有相對低功耗的 CMOS數位電路。同樣的，輸入/輸出電路可獲益於具有一相對低功耗的準位移位器電路。具有電流鏡結構的準位移位器電路，在靜止或關閉狀態期間’可產生一不可忽略量的漏電流。例如，在日本利申凊案苐JP07-086913號裏揭露的準位移位器電路，減少此電路的漏電流，但是，此電路仍然產生一 β 的漏電流。、 β w略圖1繪示一習知的準位移位器電路的電路圖，圖2 示圖1所示的電路的輸人訊號、輪出訊號和節點的電壓^ 17707pif2 修正曰期:1〇1年5月24日爲第94127854號中文說明書無劃線修正本形的時序圖。參照圖1，輸入缓衝器10包括兩階段反相器，產生第一輸入訊號（節點Nil) ’其相對於節點N10的初級輸入訊號是反相的。產生第二輸入訊號（節點N12)，其相對於節點Nil的第一輸入訊號是反相的。將第一輸入訊號（節點N11)提供給第一開關電路u，將第二輸入訊號提供給第二開關電路12。第一開關電路η 和第二開關電路12可分別包括第一 NMOS電晶體ΜΝ11 和第二NMOS電晶體ΜΝ12，其用作開關電晶體。準位控制電路13包括按電流鏡結構連接的第— PMOS電晶體ΜΡ11和第二PMOS電晶體ΜΡ12。第一 PMOS電晶體ΜΡ11和第二PMOS電晶體ΜΡ12可用作電流鏡裏的電流源電晶體。打開第一 NMOS電晶體ΜΝ11之後一預定的延遲，為了關掉隨後的一恒定電流，可將位於第一 NMOS電晶體 ΜΝ11和第一 PMOS電晶體ΜΡ11之間的第三PMOS電晶體MP31關掉。輸出端子（節點N15)耦接到第二NMOS電晶體MN12 和第二PMOS電晶體MP12的接合處，輸出第一輸出訊號。弟一輸出訊號流經一輸出緩衝器20,輸出緩衝器20 包括串接的反相器以產生最終輸出訊號，即節點N16的第二輸出訊號。參照圖2，在時序圖的開始（即“b”區域裏），節點 Nl 1的第一輸入訊號疋向準位，節點N12的第二輸入訊號 17707pif2 修正日期:101年5月24曰爲第94127854號中文說明書無劃線修正本是低準位’節點N16的第二輸出訊號是高準位。此時’第一 NMOS電晶體MN11是開狀態，第二NMOS 電晶體MN12是關狀態。因為第二輸出訊號（節點N16) 是高準位’故第三PMOS電晶體MP31假設為關狀態。因此’阻塞了從電流鏡13到第一 NMOS電晶體_11的電流流動。在圖2所示的“B”區域裏，因為第一 NMOS電晶體 MN11是開狀態，故NMOS電晶體MN11的汲極（節點 N14)假設為低準位。

因為第三PMOS電晶體MP31是關狀態，故第一 PMOS 電晶體MP11的汲極（節點N13)假設為高準位。但是，第一 PMOS電晶體MP11的沒極上的最大電壓不是電源電壓VDD2。相反的’第一 pMOS電晶體Mpil的汲極上的最大電壓等於電源電壓VDD2減掉PM〇s的定限電壓 (VDD2-Vthp)。將減小的電壓（VDD2-Vthp )施加到第二PMOS電晶體MP12的閘極，使得第二PM〇s電晶體Mpi2為關狀態。因為第二NMOS電晶體MN12為關狀態，故輸出端子 N15的第一輸出訊號是高準位，因此，從輸出緩衝器輸出的第二輸出訊號（節點N16)是高準位。但是’由於第二NMOS電晶體MN12和第二PMOS 電晶體MP12的漏電流之間的差異，在端子節點N15的第輸出訊號不可能維持在高準位。特別是，如果第二NM〇s 電晶體MN12的漏電流大於第二PM〇s電晶體Mpi2的漏 17707pif2 修正曰期:101年5月24曰爲第94127854號中文說明書無劃線修正本電流，在節點N15的第一輸出訊號開始是高準位，可從電源電壓VDD2降低，且第四PM〇s電晶體Mp21的漏電流可增加到相當大的值，第四PM〇s電晶體Mp21的漏電流形成輸出緩衝器20的第一反相器的一部分。如果在節點N15的第一輪出訊號是高準位，其低於第四PMOS電晶體MP21的定限電壓，則形成輸出緩衝器2〇的第一反相器的第三NMOS電晶體MN21和第四pm〇s 電晶體MP21可以都打開或部分打開，從而允許相對大的漏電流流經之。因此，當第一輸入訊號（節點N11)是高準位，第二輸入訊號（節點N12)是低準位時（即b區域裏），為了減少漏電流’期望第一輸出訊號維持在高準位（VDD2)。如圖2所示，當在節點N11的第一輸入訊號從高準位變為低準位時’第一 NMOS電晶體MN11關，第二NMOS 電晶體MN12開。因為第二NMOS電晶體MN12開，故在節點N15的第一輸出訊號變為低準位，在一預定的開關延遲後，輸出缓衝器20輸出一低準位作為第二輸出訊號。第二PMOS電晶體MP31的閘極輕接到第二輸出訊號。因此，當第二輸出訊號切換到低準位時，第三PM〇s 電晶體MP31打開，第一 NMOS電晶體MN11 (節點N14) 的汲極電壓上拉至小電壓準位（VDD2-Vthp)。同時’第一 PMOS電晶體MP11 (節點N13)的汲極電壓暫時從小電壓準位（VDD2-Vthp)降低，又升回到小電壓準位（VDD2-Vthp)。 1376883 17707pif2 修正日期:1〇1年5月24日爲第94127854號中文說明書無劃線修正本如果第一 PMOS電晶體MP11 (節點N13)的汲極電壓稍微大於小電壓準位（VDD2-Vthp)，則第一 PMOS電晶體MP11將自動關。因此，第一 pm〇S電晶體MP11的汲極電壓難以或不可能升高至一大於或等於小電壓準位 (VDD2-Vthp)的電愿準位。另外，第一 PMOS電晶體MP11的閘極和第二PMOS 電晶體MP12的閘極共同耦接到第一 PMOS電晶體MP11 的汲極，其電壓準位是（VDD2-Vthp )。結果是，第二PMOS 電晶體MP12的閘極電壓是電壓準位（VDD2-Vthp)，低於電壓準位VDD2。因此，第二PMOS電晶體MP12不可能完全關’會導致第一 PMOS電晶體MP11具有相對大的漏電流。當第二PMOS電晶體MP12位於副定限電壓準位時，第二PMOS電晶體MP12可產生一漏電流，其類似於上述的相對大的漏電流。如果第二PMOS電晶體MP12的定限電壓低於第一 PMOS電晶體MP11的定限電壓，則第二PMOS電晶體 MP12可經歷一漏電流，其與第一 pmos電晶體MP11和第二PMOS電晶體MH2的定限電壓之間的差異的平方成正比。總之’當第一輸出訊號（節點N15)是高準位時，期望連續地維持第一輸出訊號（節點N15)在高準位，以便減少來自輸出緩衝器20的漏電流。另外’當第一輸出訊號是低準位時，期望減少來自第 17707pif2 修正曰期:1〇1年5月24日爲第94127854號中文說明書無劃線修正本二PMOS電晶體MP12的漏電流。【發明内容】本發明的一些實施例提出了一數位電路，包括第一和第二輸入節點，一具有電源電壓的電源端子，及具有共源結構的第一和第二開關電晶體。第一開關電晶體的控制端子耦接到第一輸入節點，第二開關電晶體的控制端子耦接到第二輸入節點。切換第一和第二開關電晶體的狀態以回應在第一輪入節點上的第一輸入訊號和在第二輸入節點上的反相的第一輸入訊號。電流鏡包括第一電流源電晶體和第二電流源電晶體，第一電流源電晶體具有一控制電極和一輕接到f源端子的電流端子H流源電晶體具有一 t接到第一電晶體的控制電極的控制電極和一耦接到電源 2的電流端子’此電流鏡基於第—開關電晶體的狀態和、出；:關電晶體的互補狀態’給第一輸出節點提供第-輸電路卜些實施例的數位電路裏，漏電流控制婉由與電流鏡，配置此漏電流控制電路，二岐供電源電壓給第—電流源電晶體和第二電的控制電極，以維持電流 L '、曰曰電，競在“關”狀態而回應第-=明體和弟二開關些實施例裏’第一開關電晶雜及，或第二晶體及/或第二電流源電或弟-電流源電私L体电日日體可包括一 PMOS電晶辨。在本發明的-些實施例裏，漏電流控制電路可包括— 1376883 17707pif2 修正日期:1〇1年5月24曰 .爲第94丨27854號中文說明書無劃線修正本 ==T，端子_到第-和第二電流源電 -幹=的:ίΓ例更包括一輸出緩衝器，接到第輸出即點，以給第二輸出節點提供—延遲的輸第一開關電晶體和第-電流源電“ H 關以回應延遲的輪出訊號的準位，切換 ==流丄Γ發明的一些實施例裏，電流開關 :第==一-開關電晶趙，控‘ 在t明的一些實施例裏，電流開關包括一 _ 他實施例裏，電流_^_8 :發補償電路，配置此電路，以基輸出即點的輸出維持第一輸出節點的電壓準ς第—輸出訊號的準位，來在本發明的一些實施例裏，數準：電“應 1376883

17707piG 修正日期:1〇1年5月24日爲第94127854號中文說明書無劃線修正丨 :出㈣，間軸接到第二輸出節施，，輸出補償電路可包括—反相器電路，其二出印點’輸出耦接到第-輸出節點。又在本發^ 的”他實施例裹，輸出補償電路可包括-對依反並行I槿連接的反相器電路，以形成—匯流排保持電Γ 入4據ίΐΓ些實施例的數位電路包括第-和第二輸二2 電麼的電源端子，及按共同源結構連接輸入節點，第二觸S電晶趙的開極 -輸入即點，汲極輕接到第—輸出節點。第—PM0 體的閘極、雜端子減到電源端子，錄到二 NMOS電晶體的沒極和第一觸s電晶體的間極二電晶體的閘極_到第一 PM〇s電晶體的間極，源極麵接到電源端子，沒極輕接到第一輸出節點。第三咖電晶體的源極健到電源端子，汲極_㈣—和第流源電晶體的祕，閘極雛到第—輸出節點。到第施例更包括第一反相器，其輸入輕接 J第輸出即點，輸出輕接到第二輸出節點，和第四電晶體’其源極輕接到電源端子’沒極減到第一點，閘極耦接到第二輸出節點。本發明的另外實施例可包括第一反相器，其輸 f第一輸出節點’輸出輕接到第二輸出節點’和第二反相盗’其輸入祕到第二輸出節點，輸出祕到第—輪點又在本發明的另外實施例裏，可按反並聯結構連接一 11 17707pif2 修正日期:101年5月24日爲第94127854號中文說明書無劃線修正本對反相器，並耦接到第一輸出節點。本發明的一些實施例更可包括第一反相器，其輸入耦接到第-輸出節點，輸出減到第二輸出節點，和第二反 ^器’其輸人祕到第二輸出節點，輸出祕到第三輸出郎點。第四PMOS電晶體的源極輕接到第___ pM〇s電晶體的沒極接到第—NM〇s冑晶到第三輸出節點。纖本發明的一些實施例更可包括第—反相器，其輸入輕接到第一輸出節點’輸出麵接到第二輸出節點，第三NM〇s =體的祕_到第—觸s電晶體的祕，源極搞接 NMOS電a曰體的汲極，問極_接到第二輸出節點。〜根據本發㈣外實施例的數位電路包括第—和第二輸 j點，具有電源電壓的電源端子，具有共源結構的第一二電晶體。第一 NM〇S f晶體的閘極輕接到欣-輸入節點’第二N職電晶體的閘極耦铜第二輸入即點’及極㈣到第—輸出節點。數位電路可包一 ^)S電4體’其_軒減到魏軒，⑧極耗接到 NMOS電晶體的及極和第—pM〇s電晶體的問極。 f二PM〇S電晶體，其閘極耦接到第一 PMOS電晶體的閘 = 接到電源端子’汲極耦接到第一輸出節點。輸一^〜可雛到第—輸出節點，配置此電路以維持第一輸出郎點的電壓準位。接到i發些實施例更可包括第—反相器，其輸入輕綱第一輸出節點，輸出耦接到第二輸出節點。輸出補償 12 1376883 Ϊ7707ρΐβ 爲第94127854號中文說明書無劃線修正本年5月24日 ^可包括第四PM0S電晶體，其源極麵接及極，接到第-輸出節點到第二輪出節點。㈣树_糾實_可包姉—反相ϋ，1輸1祕 ”出節點’輸出耦接到第二輪出節點。輸電 =匕括第二反相器，其輸人純到第二輕接到第-輸出節點。 ρ

在本發明的一些實施例裏，輪出補償電路反相器，其输入輕接到第-輸出節點，和第二反相器，豆輸入祕到第-反相器的輸出，輸㈣接到第—輸出節點。到第本外:施例可包括第一反相器，其輸入耗接 ^第一輸出卽點，輸出耦接到第二輸出節點，和第二反相斋，其輸入耦接到第二輸出節點，輸出耦接到第三輸出節點。第四PMOS電晶體的源極耦接到第一 pM〇s ^」體的汲極，汲極耦接到第一 NM0S電晶體的汲極，閘極:. 第三輸出節點。

本發明的另外實施例還可包括第一反相器，其輸入耗接到第一輸出節點，輸出耦接到第二輸出節點，第：NM〇s 電晶體的汲極耦接到第一 PMOS電晶體的汲極，源極耦接到第一 NMOS電晶體的沒極，閘極輕接到第二輸出節點。本發明的一些實施例提供了準位移位器電路，包括第一輸入節點，配置成接收一輸入訊號，其訊號準位在第一電壓準位和第二電壓準位之間切換。第一反相器的輪入輕接到輸入郎點’配置此反相益’以在第二輸入節點提供一反相的輸入訊號。電源端子的第三電壓準位不同於第一和 13 1376883 I7707pif2 修正日期:101年5月24日爲第94127854號中文說明書無劃線修正本第二電壓準位。開關電路包括第一開關電晶體和第二開關電BB體，其具有共源結構。第一開關電晶體的控制端子輕接到第一輸入節點，第二開關電晶體的控制端子麵接到第 —輸入節點。切換第一開關電晶體和第二開關電晶體的狀態以回應第一輸入卽點的輸入訊號和第二輸入節點的反相的輸入訊號。根據本發明一些實施例的準位移位器電路包括一電流 ·. 鏡，其包括第一電流源電晶體和第二電流源電晶體，第一 f流源電晶體具有-控制電極和—祕到電源端子的電流端子，第一電流源電晶體具有一耦接到第一電晶體之控制電極的控制電極和-箱接到電源端子的電流端子。電流鏡 J於第-開關電晶體的狀態和第二開關電晶體的互補狀 =可給輸出節點提供第—輸出訊號，其在第二電壓準位和第三電壓準位之間切換。旱^ 在本發明的一些實施例裏，準位移位器電路 f到輸出節點和電流鏡的漏電流控制電路，配置此電路， ==準位給第一電流源電晶體和第二電流源第二 «的=位’來轉輪㈣關電鮮位。弟輸出根據本發明—6 NMOS電晶體和^，施_準轉㈣電路可包括第-體和第二議仍電晶體，其具有共源結構。第 14

17707piG 舄第衝7崎巾麵麵_财咖制叫月Μ日 :丽OS電晶體的閘極輕接到第—輸人節點，第二龐⑽ =晶體的閘_接到第二輸入節點，沒極雛到第一輸出 :點。在本發_ —些實施鑛，準位移位H電路可包括 PMOS t㈣’其雜料输纟丨電源端子，沒極搞接到第—NMGS電晶體岐極和第—p则電晶 5極第二=電晶體的間極編第一 _電晶體： ΖΓί Ϊ到電源端子，沒極祕到第—輪出節點， =給第：輪出節點提供第一輸出訊號，此峨在第二電塗準位和弟二電壓準位之間切換。 —在本發明的一些實施例裏，準位移位器電路可包括第 = P3^〇S電晶體’其源極耦接到電源端子，汲極輕接到第 -和第二PMOS電晶體的閘極’閘極耦接到第一輸出節點。在本發明的另外實施例裏，準位移位器電路可包 ^第-輸出節點的輸出補償電路，配置此電路，以基於輸出訊號的準位來維持第―輸㈣點的電壓準位。根據本發明—些實補的準轉㈣電路包括一於路^/*5一輸出補償電路，其在準位控制電路及/或 j緩衝器裏具有小漏電流。同樣的，根據本發明一些實也例的具有電流鏡結構的數位電路可具有小漏電流。為讓本發明之上述和其他目的、特徵和優點能更明顯 ’下文特舉較佳實施例，並配合雌圖式，作詳細說 ^4如下〇【實施方式】這裏揭露本發明詳細的繪示性的實施例。但是，這裏 15 1376883

17707piE 爲第94127854號中文說明書無劃線修正本修正日期:101年5月24曰揭露的特殊結構和功能細節只是代表，目的是描述本發明示範性的實施例。然而，本發明可以以許多其他形式具體化’並非侷限於這裏提出的實施例之解釋。因此’本發明容許各種修改和其他形式，通過圖中範例說明其特殊實施例，並將在本文中詳細描述。但是，必須瞭解本發明不是要侷限於揭露的特殊形式，而相反地，在不脫離定義於申請專利範圍中本發明之精神和範圍内，本發明包含所有修改、均等和其他形式。全部圖式的描述中’相似的數字指相似的元件。必須瞭解的是’儘管這裏使用的術語如第一、第二等等可用以描述各種要素、構件、區域、層及/或部位，i並不限制於上述範圍。這些術語只用來將一個要素、構件、區域、層或位與另一個區域、層或部位作出區別。因此，下面討論的第一要素、構件、區域、層或部位可稱為第二要素、構件、區域、層或部位，而不脫離本發明的宗旨。如這裏使用的術語“及/或，，包括一個或多個所列相=二目的任意或全部組合。必須瞭解的是，當一個元件“連接到，，或“耦接到，，另一個元件時，可以直接“連接到，，或“耦接到，，另一個元件，也可參入其他元件。相反的，當一個元件“直接連接到” 接耦接到”另一個元件時，則不會參入其他元件。這裏使用的術語只是為了描述特殊實施例，而非用以限制本發明。其中，單數形式的“一個，，、，，多個，，是為了區刀單複數形式，除非文中另外指明。此外，必須瞭解的是°"， 16 1376883 17707pif2 爲第94127854號中文說明書無劃線修丨^ 在此說明書裏所使㈣術語“包括，，_以界定所述徵、整體、_、操作、要素’及/或構件的存在與否，但非排除存在或附加一個或多個其他特徵、整體、步驟、作、要素、構件，及/或其群體。 ’、

除非另外定義，這裏使用的全部術語（包括技術的和科學的術語）與熟悉本技藝者通常理解的意義—樣。更可理解的是，通常由字典定義的那些術語，可以解釋為與相關技藝及本說明書的上下文__致的含意，而不能用理想的或過度正式的意義來解釋，除非此處特別地如此定義。圖3疋根據本發明一些實施例，綠示準位移位器電路 100的電路圖。參照圖3的實施例，準位移位器電路1〇〇包括輸入緩衝器10、第一開關電路u、第二開關電路12、第三開關電路31A、準位控制電路13 (.具有電流鏡結構）、輸出緩衝器20、輸出補償電路41A和漏電流控制電路42。

修正曰期:101年5月24日 ^詳細地，輸入緩衝器1〇在節點NO接收初始輸入訊唬’在節點N1輸出第一輸入訊號，在節點N2輸出反相的第二輸入訊號，其對於第一輸入訊號的準位是反相的。第一開關電路11可包括一具有控制端子的開關電晶體和一對電流端子。在本發明的特殊實施例裏，第一開關電路11可包括第一 NMOS電晶體MN11，第二開關電路 12可包括第二NMOS電晶體MN12,具有各自的源極、閘極和沒極端子。正如熟習此技藝者瞭解的，MOS元件的閘極端子可用作元件的控制端子，源極和汲極端子可用作元件的電流端子。 17 1376883 17707pif2 修正曰期:1〇1年5月24日爲第94127854號中文說明書無劃線修正本可包括第一 NMOS電晶體MN11和第二NMOS電晶體MN12可依共源結構連接，如圖3繪示。準位控制電路 13可包括一由第一 PMOS電晶體MP11和第二PMOS電晶體MP12形成的電流鏡。第一 PM〇S電晶體MP11的閘極和汲極可在節點N3互相耦接。另外，第一 PMOS電晶體MP11和第二PMOS電晶體 MP12的閘極可按電流鏡結構互相耦接。準位控制電路13的電流鏡的第一和第二PMOS電晶體MP11和MP12，每個的源極可共同耦接到高功率電壓源VDD2。準位控制電路13可給第一輸出節點N5提供第一電流訊號，其對應於提供給節點N3的第一電流訊號的鏡電流。第二開關電路31A可包括第三pmos電晶體MP31。輸出緩衝器20通過節點N5接收第一輸出訊號，通過第二輸出節點N7輸出第二輸出訊號，通過第三輸出節點N6 輸^第三輸出訊號。第二輸出節點N7的第二輸出訊號也可指回饋訊號，因為第二輸出訊號可回饋到電路1〇〇。輸 f緩衝器20可包括第-反相器25，其輸入25A耦接到第輸^點N5，輸出25B輕接到第二輸出節點N7 ;第二，相器27’其輸人27A輕接到第二輸出節點N7，輸出27B 稱接到第三輸出節點N6。漏電流控制電路42可包括第四pM〇s電晶體Mp42。補償電路41Α可包括第五PM〇s電晶體Μρ41。漏電流控制電路42可經由將準位控制電路13裏的電

17707piO 修正曰期:101年5月24日爲第94127854號中文說明書無劃線修晶體MP11和MP12(節點N3 )的閘極電壓，上拉至VDD2，來減少，自準位控制電路13的漏電流。輸出補償電路41A 可基於第-^輸出訊號的準位，經由維持第—輸出訊號（節點N5)在尚準位’來減少輪出緩衝器2〇的漏電流。 μ圖4表示圖3所示的電路1〇〇的輸入訊號、輸出訊號和節點的波形的時序圖。參照圖4的時序圖，可瞭解圖3 的準位移位器電路1〇〇的操作。在節點Ν0上的初始輸入訊號是低準位（即，在Β區域）的情形下，來解釋準位移位器電路1〇〇的操作。當節點N0上的初始輸入訊號是低準位時，第一輸入訊號（節點N1)是高準位（即，第一電壓準位VDD1)，第二輸入訊號（節點N2)是低準位（即，第二電壓準位vss)，第一 NMOS電晶體MN11在“開，’狀態，第二NMOS電晶體 MN12在“關”狀態。當第二NMOS電晶體MN12的汲極（即，節點N5的第一輸出訊號）維持在電源電壓準位VDD2時，從輸出緩衝器20的第一反相器25輸出、由PMOS電晶體MP21和 NMOS電晶體MN21形成的回饋訊號（節點N7)，是低準位（VSS)，第三輸出訊號（節點N6)是高準位（VDD2)。因為在節點N7的回饋訊號是低準位。第五PMOS電晶體MP41的閘極（節點N7)耦接到回饋訊號，假設是“P#，，狀態，第一輸出訊號（節點N5)的準位是電源電壓準位 VDD2。儘管由於第二NMOS電晶體MN12的漏電流，第一輸 1376883 17707pif2 修正日期:101年5月24曰爲第94127854號中文說明書無劃線修正本出訊號（節點N5)的電壓準位可能稍微從電源電壓準位 VDD2下降，第五PM0S電晶體Mp41還能維持第一輸出訊號在電源電壓準位VDD2 (B-區域）。結果是，可減少輸出缓衝器20的漏電流，此電流可使得在節點N5的第一輸出訊號的電壓準位，變得低於電源電壓準位VDD2。由於第三輸出訊號（節點N6)是高準位，第三PM〇s 電晶體MP31是“關’’，切斷了第一 nm〇S電晶體MN11和第一 PMOS電晶體MP11之間的電流通路。因此，第一 NMOS電晶體MN11的沒極（節點N4)是低準位，第一 PMOS電晶體MP11的汲極（節點N3)是高準位。當在節點N0的初始輸入訊號的邏輯狀態變為高準位時，節點N1的第一輸入訊號的狀態變為低準位（vss), 節點N2的第二輸入訊號的狀態變為高準位（VDD1)。關閉第一 NMOS電晶體MN11以回應節點N1的第一輸入訊號變為低準位。同樣地，打開第二NM〇s電晶體 MN12以回應節點N2的第二輸入訊號變為高準位，從而引起在第一輸出節點N5的電壓準位降為低準位（vss)。因為回饋訊號（節點N7)的狀態變為高準位，第五 PMOS電晶體MP41關閉，第一輸出訊號（節點N5)變為低準位。因為在一預定的延遲後，第三輸出訊號（節點N6)認為與第一輸出訊號（節點N5)的準位相同，第三輸出訊號 (節點N6)同樣地認為是低準位。在耦接到第三輸出節點N6的第三PMOS電晶體MP31 20 1376883 17707pif2 爲第94127854號中文說明書無劃線修正本修正日期:1〇1年5月24日打開之後，第三PMOS電晶體MP31給第一 NMOS電晶體 MN11的汲極（節點N4)充電，從而將第一 NMOS電晶體MN11的汲極變為高準位。因為第一輸出訊號（節點N5)是低準位，第四PMOS 電晶體MP42打開，從而將電源電壓VDD2提供給第一 PMOS電晶體MP11的閘極和第二PMOS電晶體MP12的閘極（A區域）。如果未使用第四PMOS電晶體MP42，則第一 PMOS 電晶體MP11和第二PMOS電晶體MP12的閘極電壓（即，在節點N3的電壓）維持在一電壓。此電壓是從電源電壓 VDD2減去PMOS電晶體的定限電壓的結果。因此，若沒有第四PMOS電晶體MP42，對應於副定限電壓的的漏電流可流經第二PMOS電晶體MP12。即，如果第二PMOS電晶體MP12的定限電壓低於第一 PMOS電晶體MP11的定限電壓，可流動一與兩個定限電壓之差的平方成正比的漏電流。但是，第四PMOS電晶體MP42可將第一 PMOS電晶體MP11和第二PMOS電晶體MP12的閘極電壓升高（或上拉）至電源電壓準位VDD2。因此，可減少第二PMOS 電晶體MP12的漏電流。當節點NO的初始輸入訊號準位變為低準位時，第一輸入訊號（節點N1)變為高準位（VDD1)，反相的第二輸入訊號（節點N2)變為低準位（VSS)。由節點N1的第一輸入訊號打開第一 NM〇s電晶體 21 1376883 17707pif2 爲第94127854號中文說明書無劃線修正本修正日期:1〇1年5月24日 MN11。因此，隨著節點N2的第二輸入訊號關閉第二NM〇s 電晶體MN12，節點N5的第一輸出訊號變為高準位 (VDD2)。必須瞭解，在準位移位器電路裏，電壓準位 VDD2不同於電壓準位VDD1。當卽點N5的第一輸出訊號變為高準位時，節點N6 的第三輸出訊號還是低準位，第三PMOS電晶體MP31隨同NMOS電晶體MN11 —起，保持在“開，，狀態。因此，一些電流可流經電晶體MP31和MN11兩者。但是，在一預定的延遲之後，郎點N6的第三輸出訊號變為高準位，將第二PMOS電晶體MP31變為“關”狀態，從而阻止了流經第一 NMOS電晶體MN11的電流。如上述’當第一輸入訊號（節點N1)是高準位，第二輸入訊號（節點N2)是低準位時，由第五pm〇S電晶體 MP41維持第一輸出訊號變（節點N5)在高準位，可有效地減小輸出缓衝器20的漏電流。另外，當第一輸入訊號（節點N1)是低準位，第二輸入訊號（節點N2 )是高準位時，第四pm〇S電晶體MP42 可給第二PMOS電晶體MP12的閘極提供電源電麗 VDD2，而有效地減小第二PMOS電晶體MP12的漏電流。圖5是根據本發明另外實施例，繪示準位移位器電路 200的電路圖。參照圖5的實施例，準位移位器電路2〇〇包括一輪入缓衝器1〇、第一開關電路Η、第二開關電路 12、第三開關電路31Β、準位控制電路13、一輸出緩衝器 20Α、一漏電流控制電路42和一輸出補償電路41Α。 22 1376883 17707pif2 日期:101年5月24曰爲第94127854獅織鴨細線修正本圖5的準位移位器電路2〇〇包括一位元器電路i⑻的元件相似的元件，；：一：:移仙和輸出缓衝器20A不同。因^ 4 —開關電路準位移㈣裏的、與圖3的準位移位器5的一樣的元件的功能和操作的描述。晨的7G件 5裏m電路3 ϋ包括—_s電晶體_。在圖並^衝ρ惠包括單個反相心輸出訊號’在節點袖輸出延遲的第

^所㈣準位純器電路的操作輸 1 的雜移位器電路刚的操作，只Μ於輸出緩衝！I 2曰〇 Α裏反相器數目的減少，圖5的準位移位器電路勘的晶片面積可減少。因為可減少反相器的數目，在節點N8的第-輸出號的相位可變，在第三開關電路31B裏回饋== 號’如同圖3的準位移位器電路1〇〇，第三開關電路仙可使用NMOS電晶體MN31代替pm〇S電晶體MP31。圖6疋根據本發明更多實施例，繪示準位移位器電路 300的電路圖。參照圖6,準位移位器電路3〇〇包括一輸入緩衝器10、第一開關電路11、第二開關電路12、第三開關電路31A、準位控制電路13、一輸出緩衝器2〇、一漏電流控制電路42和一輸出補償電路41B。圖6的準位移位器電路3〇〇包括一些與圖3的準位移位器電路100的元件相似的元件，只是輸出補償電路41β 23 Γ3Τ6883 17707pif2 爲第94127854號中文說明修正日期:1〇丨年5月24日盘’可忽略包含在圖6的準位移位器3G〇裏的、上3位移位器電路100裏的元件-樣的元件的功能二呆作的描述。輪出緩衝器2〇可包括第-反相器25，並 t 2/A祕到第一輸出節點N5，輸出25B搞接到第1 =^點N7 ’·和第二反相器27，其輸人27a減到第二輸出即點N7，輸出27B麵接到第三輸出節點N6。輸出補償電路可包括—反姆INVM，其輸入 =輕接到第二輪出節點N7，輸出5m耗接到第一輸出即^奶。反相器INV51將反相接收自第二輸出節點N7 的輸出緩衝器20的回饋訊號，並給第一輸出節點N5提供反相的回饋訊號。 ~ 圖6所示的準位移位器電路細的操作類似於圖3所示的準位移位器電路_的操作。由於輸出補償電路4m 使用反相S INV51代替PMQS電晶體MP4卜當第一輸出訊號（節點NS)是高準位時，輸出補償電路仙能第一輸出訊號的高準位。、因此，當在節點N5的第一輸出訊號變為低準位時，反相器INV51可形成-附加的電流通路，且能增加第—轸出訊號的切換速度。 3 圖7是又根據本發明另外實施例，繪示準位移位器電路400的電路圖。參照圖7的實施例，準位移位包括-輸人缓衝nu)、[„電路u、第二 12、第三開關電路31A、準位控制電路13、一輸出緩衝器 20、一漏電流控制電路42和一輸出補償電路41c。。 24 1376883 17707pif2 修正曰期:1〇1年5月24日爲第94127854號中文說明書無®1Ι^ΙΕ：$: 圖7的準位移位器電路400包括一些與圖3的準位移位兀器電路100的元件她的元件，只是輸出補償電路 41C不同；因此，可忽略包含在圖7的準位移位器4⑻裏的、與圖3的準位移位器電路⑽裏的it件-樣的元件^ 功能和操作的描述。

一 ® 7所示的準位移位器電路4〇〇的操作類似於圖3所示的準位移位器電路1〇〇的操作，只是輸出補償電路VC 使用匯流排保持電路BH41代替pM〇s電晶體Mp4i。如圖7繪示’匯流排偏夺電路BH41可包括第一反相器幻，其輸^ 63A和輸出63B耦接到第一輸出節點N5 ;和第二反相器65’其輸人65A祕到第一輸出節點N5 ,輸出咖麵接到第-反相為63的輸人63A。因此，可依反並聯連接第处-反相H 63和第二反相器65。匯流排保持電路 BH41能維持第—輸出訊號（節點N5)的狀態，而毋收自輸出緩衝器20的回饋訊號。

當在節點N5的第-輸出訊號是高準位時，匯流排路BH41維持第—輸出訊號在高準位，當第—輸出訊，是低準料’騎排鋪㈣麵i轉第—輸出訊號在低準位。糾，H娜持電路刪1可具有鎖存結構，其根據輸出訊號的狀態變化而控制此變化。路如，述，已描述了具有電流鏡結構的準位移位器電是，本發明的-些方面可應用到具有電流鏡結構的八他數位電路，以減少其中的漏電流。根據本發明-些實施例的準位移位器或數位電路，可 25 TT76883 17707pif2 爲第94127854號中文_書_線粧本修正咖Q1年5月24日，用漏電流控制電路42裏的PMOS電晶體MP42的切換操作’經由將第二PMOS電晶體MP12的閘極電壓升高（或上拉）至高電源電壓，來減少漏電流。 5 此外，根據本發明一些實施例的準位移位器或數位電路，可經由維持輸出訊號在電源電壓的準位，來減少輪I 緩衝器裏的漏電流。 ^ 雖然本發明已以較佳實施例揭露如上’然其並非用以限定本發明’任何Μ此技藝者，在不脫離本發明之精 =範_ ’當可作些狀更動與_，因此本發明之保 fe圍當視後附之申請專利範圍所界定者為準。【圖式簡單說明】所包括的附圖提供了對本發明的進一步理解，結合 =成本說明書的-部分，繪示本發_某些實施^附圖1是繪示習知的準位移位器電路的電路圖。圖2表示圖！所禾的電路的輸入訊號、輸出訊號點的波形的時序圖。圖3是根據本發明一些實施例，繪示準位移位的電路圖。所㈣魏叫人喊、輸纽號和節圖5是根據本發明另一實施例，繪示準位移位器的電路圖。圖6是根據本發明另些實施例，緣示準位移位器電路 26 13/6883 17707pif2 修正日期:1〇1年5月24曰爲第94127854號中文說明書無劃線修正本的電路圖。圖7是根據本發明再一的電路圖。實施例，繪示準位移位器電路【主要元件符號說明】剛、200、300、働：準位移位器電路 10 :輸入緩衝器 11 :第一開關電路

12 :第二開關電路 31A、31B :第三開關電路 13 :準位控制電路 20、20A :輸出緩衝器 41A、41B、41C :輸出補償電路 42 :漏電流控制電路 BH41 :匯流排保持電路 25、27、INV51、63、65 :反相器

25A、27A、51A、63A、65A :反相器的輸入 25B、27B、51B、63B、65B :反相器的輸出 N0〜N8、N10〜N16 :節點 VDD1、VDD2 :電源電壓準位 VSS :第二電壓準位 MP2卜 MP22、MP4卜 MP12、MPn、MP42、MP31、 MP1、MP2 : PMOS 電晶體 MN21、MN22、MN11、MN12、MN31、MN1、MN2 : NMOS電晶體 27

Claims

1376883 17707pif2 爲第94127854號中文說明書無劃線修正本修正日期:101年5月24日七、申請專利範園： 1.一種數位電路，包括：第一和第二輸入節點；一電源端子’具有電源電壓；一開關電路，包括第一開關電晶體和第二開關電晶體，具有共源結構，第一開關電晶體的控制端子耦接到第一輸入節點，第二開關電晶體的控制端子耦接到第二輸入節點，切換第一開關電晶體和第二開關電晶體的狀態以回應第一輸入節點的第一輸入訊號和第二輸入節點的反相的第一輸入訊號；一電流鏡，包括第一電流源電晶體和第二電流源電晶體，第一電流源電晶體具有一控制電極和一耦接到電源S 子的電流端子’第二電流源電晶體具有一耦接到第一 /雷曰而體之控制電極的控制電極和—-制電源端子子，電流鏡基於第電晶體的狀態和第二開關的互補狀,4，以給第-輸出節點提供第—輸出訊號；:及 -漏電流控制電路，其減到該第_輸出節點’ 流鏡，=經組態以響應該第_輸出訊號，有選擇 ===;】流源電__極和4: 括體電流源電晶體和該第二電流源電晶體皆包其中該漏電流控制 PMOS電晶體具有：一電路包括一 PM0S電晶體， _端子__帛—輸所述 28 1?707pif2 修正曰期:101年5月24曰舄第94127854號中文說明書無劃線修0 2.如中請專利範圍帛1項所述之數位電路旦中第一開關電晶體和第二開關電晶體包括NM〇S電晶體。 3·如申請專利範圍第1項所述之數位電路，更包括：用以:rr器’_到第-輪出節點配置= 用以二^輪出節點提供—延遲的輸出訊號·以及曰靜：Η流:巧，耦接在第一開關電晶體和第-電流源電開關以回應延遲的輸出訊號的準位，切換一來自電流鏡的電流。 .如中w專利範圍第3項所述之數位電路，其中電流 =包Γ電晶體’其第—電流端子_到第-電流源電 ===她,第一開關電晶體’控制端子麵 5.如申叫專#]範圍第4項所述之數位電路，其中電流開關包括一 PMOS電晶體。 6·如申叫專利$&圍第4項所述之數位電路’其中電流開關〇括NMQS電晶體’根據第__輸出訊號將延遲出訊號延遲並反相。 7·如申5月專利範圍第i項所述之數位電路更包括一輕接到第-輪出節點的輪出補償桃，配置此電路，以基於第-輸出訊號的準位，來特第___輸出節關電壓準位土。 8.如申4專利fcij第7項所述之數位電路，更包括： 29 1376883 17707pif2 修正日期:101年5月24曰爲第94127854 獅文____；$ 、:輸出緩衝器，耦接到第一輸出節點，配置此緩衝器，、一輸出節點提供一延遲且反相的輸出訊號；其中輪出補償電路可配置成回應延遲較反相的輸出訊號的準位’給第-輸出節點提供-電壓。如申請專利範圍第8項所述之數位電路，其中輸出補債電路包括-pMC)S電晶體，其源極賴接到電源端子，汲極輕接到第—輸出節點，閘極祕到第二輸出節點。 + 10.如申請專利範圍第8項所述之數位電路，其中輸出補償電路包括—反相器電路，其輸人祕到第二輸出節點，輸出耗接到第一輸出節點。 11. 如申請專利範圍第7項所述之數位電路，其中輸出補償電路包括一對依反並行結構連接的反相器電路。 12. —種數位電路，包括：第一和第二輸入節點；一電源端子，具有電源電壓；

一開關電路，包括第一開關電晶體和第二開關電晶體，具有共源結構，第一開關電晶體的控制端子輕接到第一輸入節點，第二開關電晶體的控制端子輕接到第二輸入節點，回應第一輸入節點的第一輸入訊號和第二輸入節點之反相的第一輸入訊號，來切換第一開關電晶體和第二開關電晶體的狀態；一電流鏡，包括第一電流源電晶體和第二電流源電晶體，第一電流源電晶體具有一控制電極和一輕接到電源端子的電流端子，第二電流源電晶體具有一耦接到第一電晶 30 17707pif2 爲第94127854號中文說明書無劃線修正# 日期:101年5月24曰子，極和-輕接到電源端子的電流喘的互補狀離，給第一皆_體的㈣和弟二開關電晶發㈣提供第—輸出訊號； L ^ ，其輕接到該第一腎屮M St*iT7# $ 流鏡，以及經組態以響應該第輪出即點和該電第~電流源制:=Γ 電流源電晶體的控制電極；以及哪%極和該弟二 —輸出補償電路，耦接到第— 以基於第-输出訊號的準位，來維:二配置此電路，準位；維持第輪出節點的電壓括體電流源電晶體和該第二電流源電晶體皆包戰電晶體，所述 -源極端子輕接到該電源端子子η第-輸出節點，到該第—電流源電晶體的=極=直接輕接的控制端子。列鳊千和5玄第二電流源電晶體 13.如申請專利範圍第12 一麵接到第-輸出節點的項11=電路，更包括：器，以在第二輪出節點*供—延==二:置此緩衝號的準位，給第-輪提:=且反相的輸出訊 14.如申凊專利範出補償電路化—ΡΜης ^所叙數位魏，其中輸電晶體，其源極耦接到電源端 31 AJ/6883 1?7〇7pi£2 修正日期:10丨年5月24曰爲第94丨27854獅文翻麵ai線修正本子’汲極耦接到第一輸出節點，閘極耦接到第二輸出節點。 15. 如申請專利範圍第13項所述之數位電路，其中輸出補償電路包括一反相器電路，其輸入耦接到第二輸出節點’輪出耦接到第一輸出節點。 16. 如申請專利範圍第12項所述之數位電路其中輸補償電路包括一對依反並行結構連接的反相器電路。 ο·—種數位電路，包括：第一和第二輸入節點；一具有電源電壓的電源端子；第一 NMOS電晶體和第二NMOS電晶體，其具有共 =源，構，第一 NMOS電晶體的閘極耦接到第一輸入節 ▲，第二NMOS電晶體的閘極耦接到第二輸入節點，汲極轉接到第一輸出節點；第一 PM0S電晶體，其源極端子輕接到電源端子，没輕接到第一 NMOS電晶體的沒極和第一 pM〇s電晶體的閘極；第二PMOS電晶體’其閘極耦接到第一 pM〇s電晶體、、閘極’源極耦接到電源端子，汲極耦接到第一輸出節點；以及 ”，源端子，及極直 ’閘極耗接到第第二PMOS電晶體’其源極輕接到電，耦接到第一和第二PM 0 S電晶體的閘極〜輪出節點。 18.如申請專利範圍第17項所述之數位電路，更包括：第-反相器’其輸人純到第—輸出節點，輸出輕接 32 Π76883 17707pi£2 爲第94 丨27854 修正日期⑽年5月24日到第二輪出節點；以及第四卩助8電晶體，其源極福接到電接到^出節點’閘極麵接到第二輪出節畔 _ ^如申請專利範圍第17項所述之數位電第-反相器，其輸人她到第_ 更包括：到第二輪出節點；以及 p點’輪出耦接到第其輸入― 20·如申請專利制第17項所述 ::依反並聯結構連接的反相器電路，並C A包: 如申請專利範圍第17項所述之數位電路到第==:其輸入-到第-輸出節點，輪二到第:到第二輸出節點，輸出輕接第四PMQS電晶H，其源極雛辦—PMG =輪r:〗第-觸s電晶體的汲極，閘心 μ.如申請專利範圍第17項所述之數位電路，更包括：第反相器，其輸入搞接到第一輸出節點，輸出輕接到第二輸出節點；以及第二NMOS電晶體的汲極耦接到第一 pM〇s電晶體的沒極，源_接到第一 NM0S電晶體的錄，閘極輕接 33 1376883 17707pif2 修正日期:101年5月24日爲第94127854號中文說明書無劃線修正本到第二輸出節點。 23.—種數位電路，包括：第一和第二輸入節點；一電源端子，具有電源電壓；第一 NMOS電晶體和第二NM〇s電晶體，其具有共同源結構，第一 NMOS電晶體的間軸接到第：：輸“ 點，第二NMOS電晶體的閘_接到第二輸入節點，及極耦接到第一輸出節點；第—PMOS電晶體，其閘極與源極端子搞接到電源端子，沒極耦接到第一 NM0S電晶體的沒極和電晶體的閘極；第二PMOS電晶體’其閘極耦接到第一 pM〇的閘極’源_接到電源端子，汲_接到第—輸. ^三mos電晶體，其具有：一源極·到該電源端二PMrf極直接搞接到該第—PM〇S電晶體的閘極和該第電晶體的閘極，以及1軸接到該第—輸出節輸出補償電路，墟到第—輸出節點，配置以維持第一輸出節點的電壓準位。第一月專利範圍第23項所述之數位電路，更包括二輸出^ : Ϊ輸入墟到第一輸出節點，輸出舞接到第 L ,/、中輸出補償電路包括第四PMOS電曰# :、源__魏端子，沒_ 日曰體，耦接到第二輸出節點。輸出即點，開極 34 1376883 17707pif2 爲第94127854 獅修正曰期:101年5月24日 25.如料|概㈣23摘叙触電路，出補償電路包括： /、中輸 ^一反相器，其輸入耗接到第-輸出節點；以及 :二反相器’其輸入耦接到第一反相出耦接到第一輸出節點。其輸 =·如f請專利範圍第23項所述之數位電路，㈣弟:反相器’其輸入輕接到第一輸出節點，輸出輕接到第二輸出節點；铷出耦接㈣第ί反相器’其輸人輕接到第二輸出節點，輪出福接到第三輸出節點；以及％出揭接 Μ f四PM〇S電晶體’其祕減到第—PMC)S電晶體到第三輸出節點。極’閘_接 =·如申請專利範圍第23項所述之數位電路到第==::r接到第-輸出節點，㈣接體的職電晶接到第二輪出節點。m〇s電曰趣極，閑_ 28·如申請專利範圍第23項所述之數第一反相器，其輸入耦接到第一輪炅匕括 :輪出節點:其中輸出補償電路包=點反=搞=第，二輸出節點，輸出_第=::其輪入 29.種準位移位裔電路，包括： 35 1376883 17707pif2 爲第94127854號中文說明書無劃線修正本修正日期:101年5月24日第一輸入節點，配置成接收一輸入訊號，其訊號準位在第一電壓準位和第二電壓準位之間切換；第一反相器的輸入耦接到第一輸入節點，配置此反相器，以在第二輸入節點提供一反相的輸入訊號；一電源端子，其第三電壓準位不同於第一和第二電壓準位；開關電路，包括第一開關電晶體和第、，.…一 · π—開關電晶體，具有共源結構，第一開關電晶體的控制端子輕接到第 -輸入節點’第二開關電晶體的控制端子到第二輸入節點，切換第一開關電晶體和第二開關電晶體的狀態以回應第了輸人節點的輸人訊號和第二輸人節點的反相的輸入訊號；體，第原電晶體和第二電流源電晶子的電、★端曰當ΐ有一控制電極和一耦接到電源端體之控制電極的控制電極和一耦接、到第-電曰曰祸接到電源端子的雷读妓 =，電流鏡基於第1關電晶體的狀態和第二開關電晶= ，互補狀⑥’給輸出節點提供第—輸出訊號，壓準位和第三電壓準位之間切換；以及，、在弟一電一漏電流控制電路，其輕接置此電路，以響應第-輸出‘二出即點和電流鏡’配其中該漏電流控制電晶體的述第三PMOS電晶體有：—閑一 PM0S電晶體，所極鸲子耦接到該輸出節點， 36 1J/UOOJ 1J/UOOJ 劃線修正本 17707pif2 爲第94127854號中文說明書無修正日期·10Ι年5月24日源極端子轉接到該電源的控制電極到該第-電流源電晶體的控制電極:該輕接 3〇·如申請專利範圍第29項所、 St;耦^輸出節點的輸出補償電路，配置: 、;.===輸_的電壓準位。

^輸人節點’配置成接收—輪人訊號，其訊號準位在弟-電壓準位和第二電縣位之間切換’· 第-反相器，其輸人触職人節點，配置此反相哭，以在第一輸人點提供—反相的輸入訊號；一電源端子，其第三電壓準位不同於第-和第二電壓準位；

一開關電路，包括第-開關電晶體和第二開關電晶體’具有躲結構，第-開關電晶義控制端子減到第一輸入節點，第二開關電晶體的控制端子耦接到第二輸入節點，切換第一開關電晶體和第二開關電晶體的狀態以回應第一輸入節點的輸入訊號和第二輸入節點的反相的輸入訊號；一電流鏡，包括第一電流源電晶體和第二電流源電晶體，第一電流源電晶體具有一控制電極和一輕接到電源端子的電流端子’第二電流源電晶體具有一耦接到第一電晶體之控制電極的控制電極和一耦接到電源端子的電流端子，電流鏡基於第一開關電晶體的狀態和第二開關電晶體 37 17707pif2 修正曰期:101年5月24曰爲第Ml27854號中文說日月書無劃線修正本出節點提供第-輪出訊號，其在第二電壓準位和第二電壓準位之間i刀換； -漏=控制電路，其_到該第一輸出節點和該電 /電t二;Γ態以響應該第一輸出訊號，有選擇地將該電流源電晶體的控制電極；以及體的控職極和該第二輸出補^電路，其域到輪出節點，配置此電路，以土於第-輸出訊號的準位，來維持輸出節點的電壓準位；，中該漏電流控制電路包括—ρ應電晶體，所述 'OS電晶體具有：_閘極端子_到該輸出節點，一源 2子__電_子，-祕端子錢祕到該第- 、机源電晶體的蝴電極和該第二電流源電晶體的控制電極〇 32.—種準位移位器電路，包括：第-輸人#點’ 置成接收—輸人訊號，其訊號準位在第=電鮮位和第二電壓準位之間切換；第一反相器’其輸入耦接到輸入節點，配置此反相器，以在第二輸入節點提供一反相的輸入訊號；電源端子，其第三電壓準位不同於第一和第二電壓準位；姓第一醒os電晶體和第二NM〇s電晶體，具有共源結構’第_ NMOS電晶體的閉極減到第一輸入節點，第一 NMOS電晶體的閘極耦接到第二輸入節點，汲極耦接到第一輸出節點； 38 1376883 17707pif2 修正曰期:101年5月24日爲第94127854號中文說明書無劃線修丨# 第一 PMOS電晶體，甘.κ α 極柄制f Ν聰f 、端子，沒的_; &日_錄和第-P廳S電晶體第二PMOS電晶if，盆戸q k 士，的間極，源極相接到接到第一 P聰電晶體屋準位和第三電鱗此訊號在第二電. 接到電源端子，汲_ 出節點。的閘極，閘極耦接到第-輸更包32項所述之準位移位器電路’ 路，以輸的輸出補償電路，配置此電壓準位輸出的準位來維持第-輪出節點的電

39 1376883 17707pif2 修正日期:1〇1年5月24曰爲第94127854號中文說明書無劃線修正本四、指定代表圖： (一) 本案指定代表圖為··圖3。 (二) 本代表圖之元件符號簡單說明： 100 :準位移位器電路 10 :輸入緩衝器 11 :第一開關電路

12 :第二開關電路 31A :第三開關電路 Π:準位控制電路 20 :輸出緩衝器 41A :輸出補償電路 42 :漏電流控制電路 25、27 :反相器 25A、27A:反相器的輸入 25B、27B :反相器的輸出 N0〜N7 :節點

VDD卜VDD2 :電源電壓準位 VSS :第二電壓準位 MP21、MP22、MP4 卜 MP12、MP11、MP42、MP31、 MP1、MP2 : PMOS 電晶體 MN2 卜 MN22、MN1 卜 MN12、Mm、MN2 : NMOS 電晶體 3