TWI358641B - Memory device - Google Patents

Memory device Download PDF

Info

Publication number
TWI358641B
TWI358641B TW093109984A TW93109984A TWI358641B TW I358641 B TWI358641 B TW I358641B TW 093109984 A TW093109984 A TW 093109984A TW 93109984 A TW93109984 A TW 93109984A TW I358641 B TWI358641 B TW I358641B
Authority
TW
Taiwan
Prior art keywords
read
data
memory
management table
area
Prior art date
Application number
TW093109984A
Other languages
English (en)
Other versions
TW200502756A (en
Inventor
Fumio Hara
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200502756A publication Critical patent/TW200502756A/zh
Application granted granted Critical
Publication of TWI358641B publication Critical patent/TWI358641B/zh

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C15/00Pavings specially adapted for footpaths, sidewalks or cycle tracks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C2201/00Paving elements
    • E01C2201/14Puzzle-like connections
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C5/00Pavings made of prefabricated single units
    • E01C5/22Pavings made of prefabricated single units made of units composed of a mixture of materials covered by two or more of groups E01C5/008, E01C5/02 - E01C5/20 except embedded reinforcing materials
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21Employing a record carrier using a specific recording technology
    • G06F2212/214Solid state disk
    • G06F2212/2146Solid state disk being detachable, e.g.. USB memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60Details of cache memory
    • G06F2212/6022Using a prefetch buffer or dedicated prefetch cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Civil Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Static Random-Access Memory (AREA)

Description

1358641 玖、發明說明 【發明所屬之技術區域】 本發明係關於硬碟裝置及快閃記億卡等之記億裝置, 特別是關於有效使用在將記憶媒體之非揮發性記憶體的記 億資訊先讀入緩衝記憶體之技術的發明。 【先前技術】 在由控制器、緩衝記憶體、及記憶媒體等所構成之記 億裝置中,存在有一由主機裝置傳來讀取要求時,將之後 推想會使用到的資料於讀取要求至主機裝置傳來之前,控 制器由記億媒體予以讀出而儲存在緩衝記憶體上之技術。 例如專利文獻1所記載之硬碟機(HDD )裝置係具有硬碟 快閃記憶體’預先將所預測之資料快取於硬碟快閃記億體 ’將花時間之對磁碟的存取抑制在最小限度而構成。硬碟 控制器係進行先將儲存於磁碟之資料的一部份讀出,保存 於硬碟快閃記憶體之控制。 [專利文獻1] 日本專利特開200卜1 25 829號公報(段落μ〜段落 27 ) 【發明內容】 [發明所欲解決之課題] 對於磁碟或快閃記億體等之記憶媒體的資料讀出性能 ’由於無法追隨主機介面之局速化故,在來自主機裝置之 -5- 1358641 讀出要求時,需要減少自記億媒體之讀出處理。因此’先 由如前述之記憶媒體讀出資料,預先儲存在緩衝記憶體被 認爲有效。但是,應先讀出資料係由記億裝置之控制器所 決定,使用者無法使用先讀出功能。總之’依據特定之運 算法則,控制器決定先讀出資料,事先將推測使用頻率高 之資料先讀入緩衝記憶體並非容易,難於最大限度地發揮 藉由先讀取之存取時間的縮短效果。 本發明之目的在於提供:可彈性地決定應先讀取資料 之記憶裝置。 本發明之別的目的在於提供:可容.易地最大限度發揮 藉由先讀取之存取時間的縮短效果之記憶裝置。 由本說明書之記載以及所附圖面,本發明之前述以及 其他目的和新的特徵理應會變得清楚。 [解決課題用手段] 如簡單說明本申請案所揭示發明中之代表性者的槪要 ,則如下述: [1 ]關於本發明之記億裝置係,具有:非揮發性記憶 體(2 )、存取速度比前雄非揮發性記憶體快之緩衝記憶 體(4 )以及控制電路(5 ),前述控制電路係產生令由外 部輸入之先讀取指令所指定的先讀取資料之邏輯位址和儲 存該先讀取資料之緩衝記憶體位址相對應之先讀取資料管 理表(T i ) ’將該指令所指定的資料由先讀取資料管理表 (Τι )讀出,當成先讀取資料而儲存在緩衝記億體,在由 1358641 外部所輸入之讀出指令所指定的邏輯位址和以先讀取資料 管理表被賦予對應之邏輯位址一致時,由緩衝記憶體輸出 對應之先讀取資料。 如依據前述手段,藉由先讀取指令,可由記憶裝置的 外部指定先讀取資料。因此,可彈性地決定應先讀取資料 以令藉由先讀取之存取時間的縮短效果最大限度地得以發 揮。記憶裝置的讀出性能係記憶媒體之非揮發性記憶體本 身的讀出性能變成瓶頸故,在自外部的讀出要求時,代替 由記億媒體之讀出處理,藉由增加由緩衝記憶體輸出先讀 取資料之處理,可以提升系統性能。藉由先讀取指令之先 讀取資料的指定係在緩衝記億體之容量許可範圍內,可藉 由複數之先讀取指令而做複數指定。 本發明之具體的形態爲,前述先讀取指令係藉由邏輯 位址以指定先讀取資料。也有如以主啓動記錄(master boot record )或者FAT (檔案配置表)等所代表般,對於 使用者而言,該邏輯位址之掌握比較容易之情形故,對於 此’可以直接指定先讀取資料故,較爲便利。 前述先讀取指令也可藉由檔案名稱以指定先讀取資料 。一般’記憶裝置的使用者有無法掌握以〇 S (作業系統 )所管理之記憶裝置上的邏輯位址之情形,記憶裝置的使 用者以檔案名來掌握資料較爲簡便,可實現對於資料先讀 取之良好的操作性。 藉由BU述控制電路之先讀取資料的傳送可藉由先讀取 指令之實行時來進行。或者’也可先產生先讀取資料管理 1358641 表’之後’以待定的時序傳送先讀取 如此一來’前述控制電路可在實行結 令等待狀態中,將先讀取資料傳送給 讀取資料之傳送處理,.可以防止等待 態與未然。 本發明之具體形態爲,前述先讀 :先讀取資料的前端邏輯位址(3 0 ) 區域的前端記億體位址(3 1 )、及保 數之區域(3 2 )等所構成。 前述先讀取資料管理表也可保持 料之有效性之旗標(3 3 )。 前述先讀取資料管理表也可具有 之檔案名稱之區域(3 5 )。例如,在 產生檔案之片段化時,變成一個之檔 複數的先讀取資料管理表所管理,此 回應所被指定之存取處理較爲便利。 對應之先讀取資料管理表,緩衝記憶 取資料之存取可變得更快速。 前述先讀取資料管理表也可具有 取次數之區域(3 4 )。前述控制電路 存先讀取資料之未使用區域時,可依 理表所保有之存取次數,檢索存取頻 址,將檢索之緩衝記憶體位址之區域 料之儲存區域。可保證被頻繁存取之 資料給緩衝記憶體。 束先讀取指令後之指 緩衝記憶體。藉由先 讀取存取等處理之事 取資料管理表可藉由 '儲存先讀取資料之 持先讀取資料之資料 顯示對應的先讀取資 保持包含先讀取資料 FATR檔案系統中, 案資料由經過分割之 時,在以檔案名稱來 即可以檔案名稱檢索 體上之所需要的先讀 保持先讀取資料之存 在緩衝記憶體沒有儲 據前述先讀取資料管 率少的緩衝記憶體位 分配給新的先讀取資 先讀取資料的有效使 -8- 1358641 用。 前述控制電路也可以特定之時序將先讀取資料管理表 退出非揮發性記憶體之先讀取資料管理表保存區域。於緩 衝記憶體上或控制電路內部的記億體上運用先讀取資料管 理表時,藉由保存作用之先讀取資料的先讀取資料管理表 ,即使由於電源切斷等,緩衝記憶體上之先讀取資料遺失 ,也可於之後令其再現。例如,前述控制電路回應電源開 啓,由非揮發性記憶體讀出先讀取資料管理表,以所讀出 之先讀取資料管理表,將以其之所在所規定之先讀取資料 由非揮發性記憶體傳送給緩衝記憶體.。 [2]依據本發明之別的觀點之記憶裝置係,具有:非 揮發性記憶體、存取速度比前述非揮發性記憶體快之緩衝 記憶體以及控制電路,前述控制電路係回應由外部所輸入 之讀出指令,參考令前述讀出資料之邏輯位址和儲存該先 讀取資料之緩衝記憶體位址相對應之可改寫之先讀取資料 管理表,判定緩衝記億體是否保有該指令所指定之資料’ 在保有之情形,將由緩衝記憶體讀出之資料輸出於外部’ 在不保有之情形,則將由非揮發性記億體讀出之資料輸出 於外部。 如依據前述手段,藉由使用可改寫之先讀取資料管理 表,可彈性地決定應先讀取資料以最大限度地發揮藉由先 讀取之存取時間的縮短效果。代替回應讀出指令’由非揮 發性記憶體進行讀出之處理’由緩衝記憶體輸出先讀取資 料之處理增加故’可令系統性能提升。 -9- 1358641 本發明之具體形態爲,前述控制電路可回應電源開啓 ,由非揮發性記億體讀出先讀取資料管理表,以讀出之先 讀取資料管理表,將其之所在所規定的先讀取資料由非揮 發性記憶體傳送給緩衝記億體。可將在電源切斷前發揮功 能之先讀取資料在之後容易地再現於緩衝記憶體上。 [3]依據本發明之進而別的觀點之記憶裝置係,具有 :非揮發性記憶體、存取速度比前述非揮發性記憶體快之 緩衝記憶體以及控制電路,前述控制電路係產生令回應由 外部所輸入之先讀取指令,其所指定的先讀取資料之邏輯 位址和儲存該先讀取資料之緩衝記億體位址相對應之先讀 取資料管理表’將該指令所指定的資料由非揮發性記憶體 予以讀出’當成先讀取資料而儲存在緩衝記憶體,可令儲 存在緩衝記憶體之先讀取資料讀出於外部。藉由先讀取指 令,可以由記憶裝置的外部指定先讀取資料。因此,可以 彈性地決定應先讀取資料以令最大限度地發揮藉由先讀取 之存取時間的縮短效果。 本發明之具體形態爲,前述控制電路在作爲緩衝記億 體沒有儲存先讀取資料之未使用區域時之處理,可令其能 夠選擇對於已經保有先讀取資料之區域的覆寫許可,或者 對於已經保有先讀取資料之區域的覆寫禁止。藉由選擇前 者,於先讀取資料的動態更換上很方便。藉由選擇後者, 可容易地保證被頻繁存取之先讀取資料的有效利用。在選 擇後者時’於沒有未使用區域時,可對先讀取指令發出端 送返錯誤回應’以喚起使用者的注意。前述覆寫許可可設 -10- 1358641 爲:對於已經保有先讀取資料之區域的全面許可,或者對 於存取頻率少之區域的部份許可。部份許可能夠兼顧到先 讀取資料的動態更換性和被頻繁存取之先讀取資料的有效 使用性,較爲理想。 作爲對於讀出指令之回應處理,前述控制電路係回應 自外部所輸入之讀出指令,參考前述之先讀取資料管理表 ’判定緩衝記憶體是否保有該指令所指定之資料,在保有 之情形,將由緩衝記億體讀出之資料輸出於外部,在不保 有之情形,則將由非揮發性記憶體讀出之資料輸出於外部 〇 作爲對於寫入指令之回應處理,前述控制電路係回應 由外部所輸入之寫入指令,參考前述之先讀取資料管理表 ’判定緩衝記憶體是否保有藉由該指令之寫入位址的資料 ’在保有之情形,藉由寫入資料以更新非揮發性記憶體之 資料和緩衝記憶體之資料,在不保有之情形,則藉由寫入 資料更新非揮發性記憶體之資料。 【實施方式】 <<快閃記憶體>> 第1圖係顯示關於本發明之記億裝置之一例的快閃記 憶體。同圖所示之快閃記憶卡1係於構裝基板上具備有, 非揮發性記憶體’例如可電性抹除以及寫入之快閃記憶體 2,和由DRAM (動態隨機存取記憶體)或者SRAM (靜 態隨機存取記憶體)等所形成之緩衝記憶體4,和進行記 -11 - 1358641 憶體控制以及外部介面控制之卡控制器(控制電路)5。 快閃記憶卡1係作爲檔案記憶裝置而藉由主電腦6所控制 。即主電腦6在進行檔案存取時,係參考形成在快閃記憶 卡1之FAT (檔案配置表),取得構成檔案之扇區的邏輯 位址,使用此邏輯位址,對快閃記憶卡1發出存取指令。 快閃記憶卡1回應存取指令,存取控制快閃記億體2以及 緩衝記憶體4。 前述卡控制器5係依據由主電腦6所給予之讀出指令 、寫入指令、或者先讀取指令等之指示,進行緩衝記憶體 4以及快閃記億體2之存取控制。前述讀出指令例如係指 定讀出扇區之開始邏輯位址和扇區數以讀出資料之指示。 寫入指令例如係指定寫入扇區之開始邏輯位址和扇區數以 寫入資料之指示。先讀取指令係產生令應先讀取資料之邏 輯位址和儲存該先讀取資料之緩衝記憶體位址相對應之先 讀取資料管理表’由快閃記憶體2讀出應先讀取資料,當 成先讀取資料而儲存在緩衝記憶體4之指示。對於各指令 之處理的詳細後述。 緩衝記憶體4之記億區域係設爲,由主電腦6所供給 之寫入資料的一次保存區域(寫入資料保存區域)1〇、暫 時保存由快閃記憶體2所讀出而輸出於主電腦6之資料之 區域(讀出資料保存區域)1 1、工作區域1 2、回應前述 先讀取指令,將由快閃記億體2所讀出之資料當成先讀取 資料加以保存之區域(先讀取資料保存區域)〗3。第2圖 係或不緩衝3憶體4之位址映射的詳細。先讀取資料係成 -12- 1358641 爲經常被讀出於緩衝記億體上之狀態,佔有緩衝記 記億區域故,設爲可區別寫入或讀出之通常使用的 域1 〇、1 1而加以管理。 前述快閃記億體2之記憶區域係設爲資料部 部資訊儲存部1 5、以及先讀取資料管理表儲存部 別附加有管理部。於內部資訊儲存部1 5儲存有記 之ID、RD (路徑目錄)以及FAT (檔案配置表) 爲可由主電腦6之0S (作業系統)所參考。於先 料管理表儲存部1 6儲存有回應前述先讀取指令而 前述先讀取資料管理表。 前述快閃記憶體2雖無特別圖示出,係具有多 電性抹除及寫入之非揮發性記憶體單元電晶體做矩 置之記憶體陣列 ARY。記憶體單元電晶體(也記 記憶體單元)雖無特別圖示出,係具有:藉由形成 體基板或井內之源極及汲極、藉由通道氧化膜形成 源極和汲極之間的通道區域之浮置閘、及藉由層間 而重疊在浮置閘之控制閘所構成之堆疊閘構造。控 連接在對應之字元線,汲極係係連接在對應之位元 極係連接在源極線。前述記憶體單元電晶體係電子 前述浮置閘,則臨界値電壓上升,而且,一由前述 抽取電子,則臨界値電壓降低。前述記億體單元電 成記憶對應對於資料讀出用之字元線電壓之臨界値 高低之資訊。雖無特別限制,但是,在本說明書中 憶體單元電晶體之臨界値電壓低的狀態稱爲抹除狀 憶體之 緩衝區 14、內 16,個 憶卡 1 等,設 讀取資 產生之 數之可 陣式配 爲快閃 在半導 在前述 絕緣膜 制閘係 線,源 一注入 浮置閘 晶體變 電壓的 ,將記 態,將 -13- 1358641 高的狀態稱爲寫入狀態。 第1圖中,前述卡控制器5係由:主機介面電路20 、作爲運算控制手段之微處理器(MPU ) 2 1、快閃控制器 22、以及緩衝控制器23所形成。前述快閃控制器22係具 備省略圖示之ECC電路。 前述MPU2 1係具有:CPU(中央處理單元)25、程 式記憶體(PGM) 26、以及工作RAM (WRAM) 27等, 整體地控制卡控制器5。程式記憶體26係保有CPU2 5的 動作程式等。 則述主機介面電路20係依據ATA(ATAttachemtn: 先進技術附件)、IDE (Integrated Device Electronics: 整合裝置電子)、SCSI ( Small Computer System Interface :小型電腦系統介面)、MMC ( MultiMediaCard (多媒體卡):登錄商標)、PCMCIA ( Personal Computer Memory Card International Association :個人電 腦記憶卡國際學會)等之特定的通訊協定,進行與個人電 腦或者工作站等之主電腦6之介面存取。 前述緩衝控制器23係依據自MPU2 1所給予之存取指 示,存取控制緩衝記憶體4。 快閃控制器2 2係依據自Μ P U 2 1所給予之存取指示, 控制對於快閃記憶體2之讀出動作' 抹除動作及寫入動作 。省略圖示之ECC電路係依據自MPU21所給予之指示, 對於寫入快閃記憶體2之資料,產生錯誤校正符號(錯誤 校正碼)’附加於寫入資料。另外,使用將由快閃記憶體 -14- 1358641 2所讀出之讀出資料附加於該讀出資料之錯誤校正 進行錯誤檢測、校正處理,對於該錯誤校正能力範 誤發生進行錯誤校正。 第3圖係顯示快閃記憶體2記憶區域之構造和 資料管理表之詳細。快閃記憶體2之記憶區域(記 列)例如係具有作爲記億區域之圖中以號碼〇〜號; 之記憶體扇區,和藉由MO〜Mn之管理部所構成之 區塊。各記憶體扇區和各管理部係具有實體位址, 憶體扇區分配有邏輯位址。邏輯位址例如係檔案之 碼(檔案扇區號碼)。在以下之說明中,將記憶體 位址單單稱爲實體位址或實體扇區位址。邏輯位址 外部所指示之位址,實體位址可藉由邏輯位址而當 內部用之位址加以掌握。前述記憶體扇區係對應 HDD (硬碟機)等之儲存裝置的改寫單位之儲存扇 量5 1 2 B (位元組)。前述管理區域係儲存有區塊 旗標或代替旗標等。ECC碼係配置於每一記憶體扇 成1個區塊之非揮發性記憶體單元可以1條之字元 種類之字元線選擇訊號加以選擇,設爲抹除處理及 理的單位,例如抹除處理或寫入處理所必要之高電 字元線單位所施加。 記億體扇區4η〜4n + 3係設爲前述先讀取資料管 存部1 6。在先讀取資料管理表儲存部1 6之各記億 係各儲存有複數個之先讀取資料管理表Ti ( TO、 …)和ECC碼。先讀取資料管理表可藉由進行回 碼,以 圍的錯 先讀取 憶體陣 碼 4n + 3 η個之 於各記 扇區號 扇區之 可藉由 成存取 被設爲 區的容 的有效 區。構 ,線或1 寫入處 壓係以 理表儲 體扇區 Τ1、Τ2 應先讀 -15- 1358641 取指令之處理而予以追加故,容許存在複數個。 先讀取資料管理表Ti係具有:例如前端邏輯位址區 域3 0、前端記憶體位址區域3 1、扇區數區域3 2、有效旗 標區域33、存取次數區域34、以及檔案名稱區域35。前 端邏輯位址區域3 0係儲存先讀取資料之前端邏輯位址( 邏輯扇區位址)。前端記憶體位址區域3 1係用以儲存在 緩衝記憶體上保持先讀取資料之區域的前端記憶體位址。 扇區數區域3 2係儲存先讀取資料之扇區數。有效旗標區 域3 3係儲存顯示該先讀取資料管理表是否有效之旗標。 存取次數區域3 4係,儲存主電腦6對於該寫入管理表所 管理之先讀取資料之存取次數的區域。檔案名稱區域3 5 係保持先讀取資料所屬之檔案名稱之區域。 前述先讀取資料管理表可在快閃記憶體2上或者緩衝 記億體4上之任何一者做管理。在快閃記憶體2上做管理 之情形,變成每次先讀取資料管理表之產生消滅時,進行 對於先讀取資料管理表儲存部1 6之抹除以及寫入處理故 ’動作變慢。在緩衝記憶體4上做管理時,管理表之產生 消滅之動作變高速。但是,電源切斷時,需要將先讀取資 料管理表存放於快閃記億體2。另外,期望回應電源開啓 ’由快閃記憶體2讀出先讀出資料管理表,以讀出之先讀 出資料管理表’將其之所在所規定的先讀取資料由快閃記 憶體傳送給緩衝記憶體4。 <<先讀取指令回應處理>> -16- 1358641 第4圖係顯示先讀取指令之主要規格。先讀取資料之 指定方法係設爲可藉由位址之指定或者檔案名稱指定之任 何一種。位址指定係指快閃記憶卡1之使用者以邏輯位址 指定先讀取資料。檔案指定係由使用者以具有先讀取資料 之檔案名稱予以指定。檔案名稱如也包含其所在之絕對路 徑,則即使檔案名稱重複時也可以容易對應,檔案之檢索 也變得容易。 一般記憶裝置的使用者有無法掌握以〇 S所管理之快 閃記億卡1上的邏輯位址之情形。快閃記憶卡1之使用者 以檔案名稱來掌握資料較爲簡便,藉由考慮此事,可以保 證對於資料先讀取之良好的操作性。另外,也有無法在 0 S上管理快閃記億體上之邏輯位址的情形。即使在此種 情形下,也可做先讀取資料之指定。 另外,由快閃記憶體2將先讀取資料儲存於緩衝記憶 體4之動作時機係在先讀取指令發出時、或者在先產生先 讀取資料管理表後之指定等待狀態中,在背景中進行。藉 由在指定等待狀態中進行’藉由由快閃記憶體2對緩衝記 憶體4傳送先讀取資料之處理,可防止等待讀取存取等處 理之事態發生於未然。 第5圖係顯示先讀取指令回應處理之控制步驟。一接 受由主電腦6所發出之先讀取指令時(s 1 ),由該指令取 得邏輯位址或以檔案名稱所指定之先讀取資料之實體位址 (S 2 )。依據以先讀取指令所指定之先讀取資料之邏輯位 址以及對應其之實體位址等,作成先讀取資料管理表(S 3 -17- 1358641 )。作成場所例如係緩衝記憶體4之工作區域1 2。判定 以所作成之先讀取資料管理表所規定之先讀取資料實際是 否可以讀出(S4)。爲檢測出檔案不存在,或者邏輯位址 對於快閃記憶體之區塊的對應關係未被設定之情形,如不 能讀出,則對主電腦6回送錯誤碼。如係可讀出,判定是 否可接受下一指令,如不可接受,要言之,如主電腦6未 發出其他之存取指令,則由快閃記億體2讀出先讀取資料 ,寫入緩衝記憶體4 ( S 6 ),在對應之先讀取資料管理表 之有效旗標區域3 3設定有效旗標(S 7 )。先讀取資料之 扇區數在2以上之情形,對於後續之扇區資料也回到步驟 S6、S7而重複同樣之處理(S8 )。後續扇區資料之先讀 取所必要的快閃記憶體2之先讀取資料讀出位址或緩衝記 憶體之先讀取資料寫入位址,可藉由微處理器1 1之位址 運算而依序取得。當步驟S 3所作成之先讀取資料管理表 所規定的全部扇區資料之先讀取一結束,則解除藉由此次 之先讀取指令接受之忙碌狀態(S9 ),結束處理。在前述 步驟S 5中,如可以接受下一指令,則解除基於先讀取指 令接受之忙碌狀態(S9 ),接受該下一指令而加以實行。 不用說可以採用設前述步驟S 5之判別處理爲無效, 自動地繼續步驟S 6以後之處理之處理步驟。該情形之處 理的切換(是否進行步驟S 5之處理之切換)可令卡控制 器5本身具有設定切換功能,也可令先讀取指令具有功能 切換用之控制資訊。 在由主電腦6供給存取指令時,先讀取資料管理表之 -18· 1358641 前述有效旗標33受到檢查,只有具有經過設定爲有效旗 標之先讀取資料管理表係被設爲取得應利用先讀取資料之 所在用的檢索對象。 第6圖係顯示前述主機指定位址取除處理(S2)之具 體例。同圖所示之處理係藉由自主電腦6所供給之先讀取 指令,以檔案名稱指定先讀取資料之情形的回應處理。首 先,由先讀取指令取得保有先讀取資料之檔案名稱(S21 )。接著,讀取快閃記億體2之主啓動記錄區域(MBR ) 之分割ID’辨識使用檔案系統(S22)。依據使用檔案系 統,判別檔案系統之辨識是否可能(S23 ),如爲可能, 則使用快閃記憶體2上之FAT等,解析檔案系統,取得 保存有檔案之邏輯位址。在檔案係片段化之情形,同樣地 ,取得保存有檔案之邏輯位址。而且,確認該資料存在於 檔案系統上後(S25之yes ),算出快閃記憶體之記憶體 位址。在邏輯位址和快閃記憶體2之實體位址的對應係可 改變之系統中,則變成係參考規定相互之關係的位址轉換 表而算出。位址轉換表係快閃記憶體2保有在特定區域中 〇 使用者在檔案系統上並無法管理邏輯位址。因此,藉 由設以檔案名稱之指定成爲可能,使用者之先讀取資料管 理成爲可能。 在檔案係片段化時,先讀取資料管理表係具有第3圖 之構造故,需要就每一個邏輯位址連續之片段化部份作成 先讀取資料管理表。對於一個之資料檔案,即使存在有複 -19 - 1358641 數個先讀取資料管理表,各先讀取資料管理 名稱區域35各具有檔案名稱故’在回應存 索處理上,並不會成爲障礙β 可以推測在快閃記憶體2上存在有複數 稱故,期望保存在先讀取資料管理表之檔案 對路徑而保存。或者即使是同一檔案名稱’ 邏輯位址不同故,保存在先讀取資料管理表 可包含邏輯位址而保存。 第7圖係顯示緩衝記憶體4沒有儲存先 使用區域時之處理形態(先讀取資料更新形 緩衝記億體4沒有儲存先讀取資料之未 處理形態,有對於已經保有先讀取資料之區 ,或者對於已經保有先讀取資料之區域的覆 藉由採用覆寫禁止,可以容易地保證被 讀取資料之有效利用。在採用覆寫禁止時’ 區域時,可以對先讀取指令發出端送返錯誤 用者注意。藉由採用覆寫許可,在先讀取資 上很方便。 前述覆寫許可之形態有,對於已經保有 區域的全面許可,或者對於存取頻率少之區 。在覆寫全面許可之情形,卡控制器5可以 取資料保存區域13進行藉由FIFO (先進先 的部份先許可覆寫之控制。 在採用因應存取頻率之部份許可的情形 表係在該檔案 取指令時之檢 個相同檔案名 名稱也包含絕 檔案系統上之 之檔案名稱也 讀取資料之未 態)。 使用區域時之 域的覆寫許可 寫禁止。 頻繁存取之先 於沒有未使用 回應,喚起使 料之動態更換 先讀取資料之 域的部份許可 對於前述先讀 出)依序由舊 ,是否爲存取 -20- 1358641 頻率少之區域,則可依據先讀取資料管理表所保有之存取 次數區域3 4之値來判定。例如,作爲其之判定基準,於 採用存取次數1之情形,則可以檢索保有存取次數1之先 讀取資料管理表,利用在經過檢索之先讀取資料管理表中 未被使用之緩衝記憶體位址。而且,也可以使用在保有檢 索任意之複數個的先讀取資料管理表所獲得之最小存取次 數的先讀取資料管理表中未被管理之緩衝記憶體位址。 前述部份許可在兼顧先讀取資料的動態更換性,和被 頻繁存取之先讀取資料的有效利用性上非常適合。 前述先讀取資料更新形態可藉由控制資料或模式訊號 而設定在卡控制器5上。或者’以先讀取指令每次加以指 定。 <<讀取指令回應處理>> 第8圖係顯示讀取指令回應處理之控制步驟。卡控制 器5 —接受由主電腦6所發出之讀取指令(S 3 0 ),便判 別是否存在對應以讀取指令所指定的邏輯位址之先讀取資 料管理表(S31)。關於指定邏輯位址之全部’在沒有先 讀取資料管理表之情形,則算出因應讀取對象邏輯位址之 快閃記億體的實體扇區位址(S32 ) ’由該實體扇區位址 讀出資料,傳送於緩衝記憶體的讀出資料保存區域(S 3 3 ),將被傳送給該讀取資料保存區域的資料朝向主電腦6 輸出(S 3 4 )。 在步驟S 3 1之處理中,關於指定邏輯位址在判定爲有 -21 - 1358641 先讀取資料管理表時,則判定全部的資料是否已經被先讀 取(S3 5 )。簡言之,判定讀出指令所指定的邏輯位址之 全部是否與以先讀取資料管理表所賦予對應之邏輯位址一 致。其判定結果在沒有一部份先讀取資料之情形,則算出 因應沒有先讀取資料之邏輯位址的快閃記憶體之實體扇區 位址(S 3 6 ),由該實體扇區位址讀出資料,傳送於緩衝 記億體4之讀取資料保存區域(S33)。對於有一部份先 讀取資料之邏輯位址,將對應之先讀取資料管理表的存取 次數增加1 ( S 3 7 )。而且,將在步驟S 3 3被傳送於讀取 資料保存區域之資料以及殘留在先讀取資料保存區域1 3 之先讀取資料朝向主電腦6輸出(S 3 4 )。對於全部的邏 輯位址,在有先讀取資料之情形,將對應該邏輯位址之先 讀取資料管理表的存取次數增加1 ( S 3 7 ),將先讀取資 料保存區域1 3之對應的先讀取資料朝向主電腦6輸出( S34 )。 在第8圖之處理中,於先讀取完畢資料不齊之情形, 在將不足資料由快閃記憶體2傳送給緩衝記憶體4後,對 主電腦6進行資料傳送。也可在將不足資澇由快閃記憶體 2讀出於緩衝記億體4前,將先讀取完畢資料傳送給主電 腦6。 <<寫入指令回應處理>> 第9圖係顯示寫入指令回應處理之控制步驟。卡控制 器5 —接受由主電腦6所發出之寫入指令(S40),將由 -22- 1358641 主電腦6所供給之寫入資料暫時儲存於寫入資料保存區域 10 ( S41 )。卡控制器5運算對應以寫入指令所指定的邏 輯位址之快閃記億體2上的實體扇區位址(S42 ),對快 閃記億體2給予快閃記憶體寫入指令,指示對於快閃記億 體2之寫入處理(S34 )。與快閃記憶體2之寫入動作並 行,卡控制器5判別關於寫入資料之先讀取資料管理表的 有無(S 4 4 )。如有關於寫入資料之有效的先讀取資料, 則在緩衝記憶體4上藉由寫入資料更新該先讀取資料( S47 ),更新對應的先讀取資料管理表的內容(S48 )。例 如,增加存取次數1次。步驟S48之處理結束後,或者在 步驟S44之判別中,沒有對應之先讀取資料之情形,等待 在步驟S43開始之快閃記憶體的寫入處理結束,解除藉由 寫入指令之忙碌旗標(S46 ),結束處理。 在先讀取完畢資料之更新時,與記憶媒體上之資料同 時,緩衝記億體上之先讀取資料保存區域的資料也需要更 新。因此,寫入要求時之位址雖需要經常加以監視,但是 ,與對於記憶媒體之保存時間相比,緩衝記憶體4之更新 處理非常快之故,不會產生大的性能降低。 <<先讀取資料管理表之疏散>> 在緩衝記憶體4之工作區域1 2等之揮發性的記憶體 上運用先讀取資料管理表時,卡控制器5係將先讀取資料 管理表以特定時機疏散於快閃記億體2之先讀取資料管理 表保存區域。所謂特定之時機係指例如電源切斷時、或者 -23- 1358641 經過特定期間後之指令等待狀態時。藉由保存作用中之先 讀取資料的先讀取資料管理表’即使由於電源切斷等’緩 衝記憶體4上的先讀取資料遺失,也可在之後予以再現。 前述卡控制器5係回應電源開啓,由快閃記憶體2將先讀 取資料管理表讀出,以讀出之先讀取資料管理表,將其之 所在所規定的先讀取資料由快閃記憶體2傳送給緩衝記憶 體4即可。 如依據前述說明之快閃記億卡1,可以獲得以下之作 用和效果。 [1 ]藉由先讀取指令,可由主電腦6對於快閃記憶卡1 指定先讀取資料。因此,可以彈性地決定應先讀取資料以 便最大限度地發揮藉由先讀取之存取時間的縮短。快閃記 億卡〗之讀取性能係身爲記憶媒體之快閃記憶體2本身的 讀取性能成爲瓶頸故,在來自主電腦6之讀取要求時,藉 由代替自快閃記憶體2之讀取處理,由緩衝記憶體4輸出 先讀取資料之處理增加,可以提升系統能性。 [2]前述先讀取指令可以藉由邏輯位址或檔案名稱之 任何一者來進行先讀取資料之指定。例如,在先讀取指令 中,邏輯位址之指定區域和檔案名稱之指定區域不同。如 以主啓動記錄或者FAT (檔案配置表)等所代表的,對於 使用者而言,也有該邏輯位址之掌握變得容易之情形故, 藉由邏輯位址之指定,可以直接指定先讀取資料故,較爲 方便》 快閃記億卡1之使用者也有無法掌握以0 S所被管理 -24- 1358641 之快閃記憶體2上的邏輯位址之情形,快閃記憶卡1之使 用者以檔案名稱掌握資料較爲簡便,可以實現對於資料先 讀取之良好的操作性。 [3 ]作爲藉由卡控制器5之先讀取資料之傳送形態, 可以採用在先讀取指令之實行時之外,先產生先讀取資料 管理表,之後,以特定之時機將先讀取資料傳送給緩衝記 億體4之形態。藉此,卡控制器5在實行藉數先讀取指令 後之指定等待狀態中,可將先讀取資料傳送給緩衝記億體 4。藉由先讀取處理,可以防止等待讀取存取等處理而令 資料處理效率降低於未然。 [4] 先讀取資料管理表係具有:保存儲存先讀取資料 之區域的前端記憶體位址、及先讀取資料之資料數之區域 ,和保持包含先讀取資料之檔案名稱之區域。藉此,在檔 案系統中,產生檔案之片段化時,一個之檔案資料變成藉 由複數的先讀取資料管理表所管理故,在回應讀取存取等 之處理中,可以檔案名稱檢索對應之先讀取資料管理表, 緩衝記億體上之所需要的先讀取資料的存取變得更快速。 [5] 前述先讀取資料管理表藉由具有保持基於主電腦6 之先讀取資料的存取次數之區域3 4,卡控制器5可以在 緩衝記憶體4沒有儲存先讀取資料之未使用區域時,依據 先讀取資料管理表所保有之存取次數,檢索存取頻率少之 緩衝記憶體位址’將檢索之緩衝記憶體位址之區域分配爲 新的先讀取資料之儲存區域。可以保證被頻繁存取之先讀 取資料的有效利用。 -25- 1358641 [6]卡控制器5係藉由以特定之時機令先讀取資料管 理表疏散於快閃記憶體2之先讀取資料管理表保存區域, 在緩衝記億體4上或者工作RAM26中運用先讀取資料管 理表時’藉由保存作用中的先讀取資料之先讀取資料管理 表’即使由於電源切斷等,緩衝記億體上之先讀取資料遺 失,也可在之後令其再現。 以上’雖依據實施形態而具體說明由本發明人所完成 之發明,但是,本發明並不限定於此,不用說,在不脫離 其要旨之範圍內,可以有種種變更之可能性。 例如,在前述中,檔案系統雖設爲FAT檔案系統, 但是’也可以是N T F S等之其他的檔案系統。非揮發性記 憶體雖設爲快閃記憶體,但是,也可以是高介電質記憶體 等其他的半導體記憶體。進而,非揮發性記億體也不限定 爲半導體記憶體,也可以是硬碟等之記錄磁碟。本發明並 不限定於快閃記億卡等之記憶卡,也可以使用硬碟裝置》 此時,記憶裝置並不限定爲可移動式,也可以是固定配置 在安裝系統之利用形態者。 前述快閃記憶體並不限定爲堆疊閘極構造,也可以是 不在選擇MOS電晶體部和記億MOS電晶體部之間設置擴 散層,形成爲串聯形態之分裂式閘極構造。另外,也可以 採用在如矽氮化膜之陷阱區域局部性地儲存電荷之記憶體 單元構造。半導體非揮發性記億體並不限定爲將1個記憶 體單元所保持之記億資訊設爲1位元之構造,也可以是設 爲2位元以上之記憶形式。 -26- 1358641 另外,在將本發明使用於記憶卡之情形,卡控制器之 類的控制電路也可不具備IDE等之主機介面電路,也可以 使用於令其功能由主電腦負擔而規格化之記憶卡。 另外,依據檔案系統之構造內容,先讀取指令所指定 的先讀取資料之邏輯位址也有實質上與非揮發性記億體之 實體位址一致的情形。 [發明之效果] 如簡單說明藉由本申請案所揭示發明中之代表性者所 獲得之效果,則如下述: 即藉由先讀取指令,可由記億裝置的外部指定先讀取 資料。因此,可彈性地決定應先讀取資料以令藉由先讀取 之存取時間的縮短效果最大限度地得以發揮。在自外部之 讀取要求時,代替由記億媒體之讀出處理,藉由增加由緩 衝記憶體輸出先讀取資料之處理,可以提升使用記憶裝置 之系統的資料處理性能。 【圖式簡單說明】 第1圖係關於本發明之記憶裝置的一例之快閃記憶卡 的方塊圖。 第2圖係顯示緩衝記憶體之位址映射的詳細說明圖β 第3圖係顯示快閃記憶體之記憶區域的構造和先讀取 資料管理表之詳細例之說明圖。 第4圖係顯示先讀取指令之主要規格的說明圖。 -27- 1358641 第5圖係顯示先讀取指令回應處理之控制步驟的& & 圖。 第6圖係顯示主機指定位址取得處理(S 2 )之具體例 的流程圖。 第7圖係顯示緩衝記憶體沒有儲存先讀取資料之未使 用區域時之處理形態(先讀取資料更新形態)之說明圖。 第8圖係顯示讀取指令回應處理之控制步驟的流程圖 〇 第9圖係顯示寫入指定回應處理之控制步驟的流程圖 【主要元件對照表】 1 :記憶卡, 2 :快閃記憶體, 4 :緩衝記憶體, 5 :卡控制器, 6 :主電腦, 10:寫入資料保存區域, 1 1 :讀出資料保存區域, 1 2 :工作區域, 1 3 :先讀取資料保存區域, ]4 :資料部, 1 5 :內部資訊儲存部, 1 6 :先讀取資料管理表儲存部 -28- 1358641 20 :主機 2 1 :微處 2 2 :快閃 2 3 :緩衝 25 : CPU 2 6 :工作 2 7 :程式 Ti :先讀 30 :前端 3 1 :前端 32 :扇區 3 3 :有效 3 4 :存取 介面電路, 理器, 控制器, 控制器, , RAM, 記憶體, 取資料管理表, 邏輯位址區域, 記憶體位址區域 數區域, 旗標區域, 次數區域, 3 5 :檔案名稱區域。

Claims (1)

1358641 嗶W8曰修正本 拾、申請專利範圍 1. 一種記憶裝置,其特徵爲具有:非揮發性記憶體, 及存取速度較上述非揮發性記億體快的緩衝記億體及控制 電路; 上述控制電路,當由上述記億裝置之外部被輸入先讀 取指令時,係產生先讀取資料管理表,判斷所作成之上述 先讀取資料管理表指定之先讀取資料是否可以讀出,當上 述先讀取資料管理表指定之先讀取資料可以讀出時,在有 由外部發出存取指令之情況下係依據該存取指令進行處理 ’未有由外部發出存取指令之情況下,係將上述先讀取資 料管理表規定之先讀取資料,由上述非揮發性記億體傳送 ' 至上述緩衝記憶體; ' 上述先讀取資料管理表,係具有:區域,用於儲存先 讀取資料之邏輯位址;區域,用於儲存在上述緩衝記憶體 上保持先讀取資料之區域的記憶體位址;及區域,用於保 持先讀取資料所屬之檔案名稱; 先讀取資料之區域爲,上述先讀取指令可以藉由邏輯 位址或檔案名稱之任一來指定。 - 2 _如申請專利範圍第!項之記億裝置,其中 • 上述先讀取資料管理表,係具有:區域,用於保持先 讀取資料之資料數。 3.如申請專利範圍第1項之記憶裝置,其中 上述先讀取資料管理表,係具有:用於保持旗標之區 域,該旗標用來表示對應之先讀取資料之有效性。 -30- 丄说641 4.如申請專利範圍第1項之記憶裝置,其中 上述先讀取資料管理表,係具有:區域,用於保持先 1賣取資料之存取次數; 上述控制電路,當上述緩衝記憶體不存在用於儲存上 述先讀取資料管理表指定之先讀取資料的未使用區域時, 係依據上述先讀取資料管理表保有之存取次數來檢索存取 頻率低的緩衝記憶體位址,將檢索出之緩衝記憶體位址之 區域作爲新的先讀取資料之儲存區域予以分配。 -31 -
TW093109984A 2003-04-14 2004-04-09 Memory device TWI358641B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003108603A JP2004318940A (ja) 2003-04-14 2003-04-14 記憶装置

Publications (2)

Publication Number Publication Date
TW200502756A TW200502756A (en) 2005-01-16
TWI358641B true TWI358641B (en) 2012-02-21

Family

ID=33128069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093109984A TWI358641B (en) 2003-04-14 2004-04-09 Memory device

Country Status (5)

Country Link
US (2) US7191308B2 (zh)
JP (1) JP2004318940A (zh)
KR (2) KR101054153B1 (zh)
CN (1) CN1538284A (zh)
TW (1) TWI358641B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
JP2005258851A (ja) * 2004-03-12 2005-09-22 Renesas Technology Corp メモリカード
JP4622474B2 (ja) * 2004-11-17 2011-02-02 横河電機株式会社 フィールド機器及びこれを用いたシステム
JP4843222B2 (ja) * 2005-01-11 2011-12-21 株式会社東芝 半導体記憶装置の制御方法、メモリカード、及びホスト機器
US9104315B2 (en) 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
KR100706246B1 (ko) 2005-05-24 2007-04-11 삼성전자주식회사 읽기 성능을 향상시킬 수 있는 메모리 카드
US7873788B1 (en) 2005-11-15 2011-01-18 Oracle America, Inc. Re-fetching cache memory having coherent re-fetching
US7899990B2 (en) * 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
US7958312B2 (en) * 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
US7934054B1 (en) * 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
US7516274B2 (en) * 2005-11-15 2009-04-07 Sun Microsystems, Inc. Power conservation via DRAM access reduction
US7747837B2 (en) * 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US8990153B2 (en) * 2006-02-07 2015-03-24 Dot Hill Systems Corporation Pull data replication model
JP4802791B2 (ja) * 2006-03-20 2011-10-26 ソニー株式会社 データ記憶装置及びデータアクセス方法
US7426606B2 (en) * 2006-03-31 2008-09-16 Intel Corporation Method, apparatus and system for reverting FAT cluster number to file ID and offset of non-FAT flash file system
US8176230B2 (en) * 2006-04-07 2012-05-08 Kingston Technology Corporation Wireless flash memory card expansion system
FI20060427L (fi) * 2006-05-03 2007-11-04 Tellabs Oy Menetelmä ja laitteisto peräkkäistiedoston käsittelemiseksi
US20070276989A1 (en) * 2006-05-29 2007-11-29 Sandisk Il Ltd. Predictive data-loader
JP4984666B2 (ja) * 2006-06-12 2012-07-25 ソニー株式会社 不揮発性メモリ
KR100874702B1 (ko) 2006-10-02 2008-12-18 삼성전자주식회사 플래시 메모리 파일 시스템을 효율적으로 관리하기 위한장치 드라이버 및 방법
KR100891333B1 (ko) * 2007-04-11 2009-03-31 삼성전자주식회사 파일 시스템에 무관하게 데이터를 기입/독출할 수 있는하드 디스크 드라이브 및 이를 이용한 데이터 기입/독출방법
KR100914265B1 (ko) * 2007-05-10 2009-08-27 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
KR101570662B1 (ko) 2007-06-29 2015-11-23 샌디스크 테크놀로지스, 인코포레이티드 비휘발성 메모리 저장 장치와 통신하기 위한 방법과 시스템
US8429328B2 (en) * 2007-06-29 2013-04-23 Sandisk Technologies Inc. System for communicating with a non-volatile memory storage device
US8433842B2 (en) * 2007-06-29 2013-04-30 Sandisk Technologies Inc. Method for communicating with a non-volatile memory storage device
KR101300657B1 (ko) * 2007-07-06 2013-08-27 삼성전자주식회사 비휘발성 메모리 및 버퍼 메모리를 포함하는 메모리 시스템및 그것의 데이터 읽기 방법
US9201790B2 (en) * 2007-10-09 2015-12-01 Seagate Technology Llc System and method of matching data rates
US8276043B2 (en) * 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP2009230414A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 複数の不揮発性メモリデバイスを有する記憶装置
DE112008004033T5 (de) * 2008-10-09 2012-01-19 Numonyx B.V. Virtualisiertes Ecc Nand
JP2011060395A (ja) * 2009-09-14 2011-03-24 Hitachi-Lg Data Storage Inc 光ディスク装置
US8307164B2 (en) 2009-12-15 2012-11-06 International Business Machines Corporation Automatic determination of read-ahead amount
CN102566936B (zh) * 2010-12-28 2015-04-29 联想(北京)有限公司 一种磁盘数据读取方法、装置及磁盘驱动装置
WO2012161059A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101856506B1 (ko) 2011-09-22 2018-05-11 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 쓰기 방법
JP5798459B2 (ja) * 2011-11-28 2015-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ファイル要求アクセスを制御する方法
TWI486767B (zh) * 2012-06-22 2015-06-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
KR102080542B1 (ko) * 2013-06-27 2020-02-25 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20160075174A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작방법
JP6421042B2 (ja) * 2015-01-16 2018-11-07 ルネサスエレクトロニクス株式会社 情報処理装置
JP2017045388A (ja) * 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
US20170060460A1 (en) * 2015-08-31 2017-03-02 Megachips Corporation Memory controller
JP6456799B2 (ja) * 2015-08-31 2019-01-23 株式会社メガチップス メモリコントローラ
US10268385B2 (en) * 2016-05-03 2019-04-23 SK Hynix Inc. Grouped trim bitmap
JP2017228172A (ja) 2016-06-23 2017-12-28 富士通株式会社 情報処理システム
KR200483205Y1 (ko) 2016-10-17 2017-04-26 김요한 드럼스틱
KR20180049338A (ko) * 2016-10-31 2018-05-11 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10762000B2 (en) * 2017-04-10 2020-09-01 Samsung Electronics Co., Ltd. Techniques to reduce read-modify-write overhead in hybrid DRAM/NAND memory
CN107340978B (zh) * 2017-07-18 2020-05-26 苏州浪潮智能科技有限公司 一种存储预读方法、装置及存储系统
US10521617B2 (en) * 2017-08-14 2019-12-31 Western Digital Technologies, Inc. Non-volatile memory device with secure read
KR20190090268A (ko) * 2018-01-24 2019-08-01 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN116644004A (zh) * 2018-05-23 2023-08-25 北京忆芯科技有限公司 预读方法及其存储控制器
KR20200019513A (ko) * 2018-08-14 2020-02-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그 동작 방법
CN111290975A (zh) * 2018-12-07 2020-06-16 北京忆恒创源科技有限公司 使用统一缓存处理读命令与预读命令的方法及其存储设备
US11216364B2 (en) 2020-02-18 2022-01-04 Micron Technology, Inc. Sequential read optimization in a memory sub-system that programs sequentially
US20210303470A1 (en) * 2020-03-27 2021-09-30 Micron Technology, Inc. Sequential prefetching through a linking array
CN113037886B (zh) * 2021-03-05 2022-02-08 腾讯科技(深圳)有限公司 网络设备的管理方法、装置、介质以及电子设备
CN114327284B (zh) * 2021-12-30 2023-02-03 河北建筑工程学院 一种数据处理的方法及系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328944A (ja) 1989-06-26 1991-02-07 Hitachi Ltd ディスク制御装置および該ディスク制御装置におけるキャッシュ制御方法
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JPH0895852A (ja) 1994-09-29 1996-04-12 Sharp Corp バッファ回路
JP2900801B2 (ja) * 1994-10-27 1999-06-02 ティアック株式会社 光ディスク再生装置
JPH08249129A (ja) 1995-03-10 1996-09-27 Canon Inc 情報記録再生装置
US6553476B1 (en) * 1997-02-10 2003-04-22 Matsushita Electric Industrial Co., Ltd. Storage management based on predicted I/O execution times
JPH11224165A (ja) 1998-02-09 1999-08-17 Hitachi Ltd ディスク装置
JP3544476B2 (ja) * 1998-09-11 2004-07-21 富士通株式会社 メモリ管理テーブル作成方法
JP3495266B2 (ja) 1998-11-13 2004-02-09 Necエレクトロニクス株式会社 キャッシュロック装置及びキャッシュロック方法
JP3043732B1 (ja) 1998-12-18 2000-05-22 甲府日本電気株式会社 データ置換システム
JP2001051896A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
US6754779B1 (en) * 1999-08-23 2004-06-22 Advanced Micro Devices SDRAM read prefetch from multiple master devices
JP2001125829A (ja) 1999-10-28 2001-05-11 Internatl Business Mach Corp <Ibm> コントローラ装置、ディスクコントローラ、補助記憶装置、コンピュータ装置、および補助記憶装置の制御方法
JP4060506B2 (ja) * 1999-12-28 2008-03-12 株式会社東芝 ディスク制御装置
JP3535800B2 (ja) * 2000-03-31 2004-06-07 松下電器産業株式会社 ディスクメモリ装置、データ先読み方法、及び記録媒体
US20030041214A1 (en) * 2001-07-27 2003-02-27 Fujitsu Limited Cache control methods and apparatus for hard disk drives
JP4348883B2 (ja) 2001-08-21 2009-10-21 ソニー株式会社 データ再生装置及びデータキャッシュ方法

Also Published As

Publication number Publication date
US20040205301A1 (en) 2004-10-14
KR101054153B1 (ko) 2011-08-03
JP2004318940A (ja) 2004-11-11
CN1538284A (zh) 2004-10-20
US7552311B2 (en) 2009-06-23
US20070150662A1 (en) 2007-06-28
US7191308B2 (en) 2007-03-13
KR20040089581A (ko) 2004-10-21
TW200502756A (en) 2005-01-16
KR20110007073A (ko) 2011-01-21
KR101081716B1 (ko) 2011-11-08

Similar Documents

Publication Publication Date Title
TWI358641B (en) Memory device
JP4188744B2 (ja) メモリカード
EP2631916B1 (en) Data deletion method and apparatus
TWI457756B (zh) 記憶體系統及其操作方法
JP5405513B2 (ja) メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法、及びプログラム
KR101300657B1 (ko) 비휘발성 메모리 및 버퍼 메모리를 포함하는 메모리 시스템및 그것의 데이터 읽기 방법
US20150309927A1 (en) Hybrid Non-Volatile Memory System
KR101543431B1 (ko) 불휘발성 메모리 시스템 및 그것의 액세스 방법
US20100174853A1 (en) User device including flash and random write cache and method writing data
JP2011107851A (ja) メモリシステム
KR102663304B1 (ko) 구역 네임스페이스 디바이스들에서의 판독 처리
US20200409835A1 (en) Data storage device and non-volatile memory control method
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
JP5036078B2 (ja) 記憶装置
KR100914646B1 (ko) 멀티-플레인 구조의 플래시 메모리 관리 방법
KR100704618B1 (ko) 플래시 메모리의 데이터 복구 장치 및 방법
JP5259257B2 (ja) 記憶装置
JP2012521032A (ja) Ssdコントローラおよびssdコントローラの動作方法
JP5649709B2 (ja) メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法およびプログラム
JP2008262452A (ja) 記録デバイスのキャッシュ方法および記録装置
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
JP3999564B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2009080926A (ja) 記憶装置
JP4068594B2 (ja) フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリの制御方法
JP2016177822A (ja) メモリシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees