TWI358469B - - Google Patents

Download PDF

Info

Publication number
TWI358469B
TWI358469B TW96116467A TW96116467A TWI358469B TW I358469 B TWI358469 B TW I358469B TW 96116467 A TW96116467 A TW 96116467A TW 96116467 A TW96116467 A TW 96116467A TW I358469 B TWI358469 B TW I358469B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
semiconductor wafer
parameter
thickness
Prior art date
Application number
TW96116467A
Other languages
English (en)
Other versions
TW200745390A (en
Inventor
Reinhold Wahlich
Oliver Riemenschneider
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200745390A publication Critical patent/TW200745390A/zh
Application granted granted Critical
Publication of TWI358469B publication Critical patent/TWI358469B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

1358469 九、發明說明: 【發明所屬之技術領域】 本發明關於一方法和一裝置,其藉由局部不同的材料去除的 方式進行蝕刻處理而平坦化一半導體晶圓。 , 【先前技術】 半導體晶圓,尤其是用於半導體工業中的單晶石夕晶圓,必須 具有高平面度,尤其是為了符合製造積體電路的要求。據普遍認 • 可的經驗法則,半導體晶圓的SFQRmax值必須不大於在半導體= 圓表面上所欲製造的元件線寬❶為了能夠整合一最大數量的電 路,必須盡可能於接近正面的邊緣處更加確保所要求的平面度, 其中正面係定義為將在其表面製造元件的側面。這意味著以非常 小的邊緣排除來測量平面度,而且於所謂的全體區分部位(Fuii Sites)及部分區分部位(PartialSites)均必須滿足特定的平面度數 值。(全體區分部位是指可以在其上製造完整元件的所有表^元 ^ „分部位是指晶圓邊緣處的表面元件,其無法容納完 登兀件。) 在弋義半導體晶圓岛平面度時,根據SEMI標準M1-94區 Ϊ平面度。整體平面録及待較的邊緣排除 域外的整個晶圓表面。其藉由GBIR加以描述(gl〇t =SU^e=fefeneedidealplane/range ’紐參考冑面理想平3 犯圍,,、係對於半導體晶圓的整個正面而言,即,從一參 差和負偏差的範圍),其對應於以前常^的如 脖Vanati〇n ’總厚度變化)。局部平面度係指- ί體Βθϋ有限的面積,其通常對應於設置於其上的元件1 ?吊、示為 SFQR ( S1te front surface referenced ^ mange ’區分部位正面的參考最小平方/範圍,其係針對-j 確疋寸之面積’以最小平方最小化所定義之正_正偏差和】 6 1358469
Stilus FQRmax是指在_特定半導體晶®上的所有元 =定3=f?R I °狀SFQR ’與給定值相關之面積永遠是 汍% 5? i H ITRS國際半導體技術藍圖(ITRS R〇admaP) 為26x8平方毫米的面積。 dp; 面度參數是所奈敍彡貌,其定義為在預定表面 平方毫米)中之峰至谷的偏差,奈米形貌是使
用诸如 ADE CR 83 SQM、ADE Phaseshift Nan_pper 或 KLA
Tencor SNT的測量儀器來進行測量。 半導體晶圓邊緣區域内的平面度決定性地受所謂的“邊緣下 降現象(edge R0l〗 〇ff),,影響。“A New遍福f〇r伽
Measurement of Wafer Roll off 〇f silicon Polished Wafer» > Jpn J ^PPL Phys,,第38卷(1999),38_39頁,描述了“晶圓下降現象” (,,,邊緣下降現象)的測量。邊緣下降現象可能發生於半導 體晶圓的正面和背面,其可明顯地影響位於晶圓邊緣處的表面元 件的SFQR值。在半導體晶圓連接(結合)另一半導體晶圓的情 況下,例如為製造SOI晶圓時,邊緣下降現象尤其會造成問題, 因為相互連接的晶圓表面的邊緣下降現象對晶圓邊緣處 •質有極大的影響。
n目剷,作為用以製造微電子元件之基底的半導體晶圓通常按 知、以下傳統程序製造:錫、研磨及/或磨光、濕式化學餘刻、(材 料)去除拋光和最終(鏡面)拋光。目前已知這個程序無法確保 持續降低之線寬所需的平面度。 ...... ^在ΕΡ 798 766 Α1中,係在傳統程序之材料去除拋光和最終拋 光之間插入按照 PACE 法(plasma assisted chemical etching,電漿 輔助化學蝕刻)的氣相蝕刻步驟和隨後的熱處理,以改善半導體 晶圓的平面度。關於直徑為200毫米矽晶圓的加工,已顯示所述 程序能夠允許0.2至0.3微米的GBIR結果,至於局部平面度的資 料則未說明。此外’亦未說明用於測量平面度的邊緣排除區域為 7 1358469 多大。
EP%1 314 A1揭露一種類似的方法’其中在鑛、磨光、p^CE 和最終拋光之後,將可達到最佳0.14微米的(^瓜值和最佳〇 〇7 微米的SFQRmax值。
含如EP 9^1 314 A1所建議的PACE法係導致經拋光晶圓的粗糙 度麦差,可藉由在PACE之前立即實施額外的疏水化步驟而部分 地減少惡化的程度。PACE必須在真空中實施,這使得該方法在設 備技術方面變得複雜。此外,該半導體晶圓被用於姓刻之氣體的 分解產物污染’這需要額外的清潔步驟如Epn〇〇117A2所述。 此外,該方法不是在表面上實施,而是以掃描該半導體晶圓的方 ,進行。這-方面非常消耗時間’且另—方面將導致有關掃描重 豐區域中的奈米形貌的問題,以及關於從晶圓邊緣直至約5毫米 距離的半導體晶圓賴區域内平面度(8離_及邊緣下降)的問 能的f'M由於在真空中實施’而在半導體晶圓邊緣 处發牦強的吸氣作用,以及由此引起蝕刻劑的減少。於掃描中, 所需的重《使尤其是位於重疊位置處之奈米形觀差。用於供應 餘刻劑的噴嘴餘越大’觸變差的情況綱顯。但出於經濟上 的原因,不能任意地選擇小的喷嘴直徑。 w 因此’現有技術中已知的方法無法滿足線寬等於或小於65 米的兀件的幾何要求,即SFQRmax值最高為6 下’最嚴重的問題發生在半導體晶圓的邊緣區域二 前J 3毫米的邊緣排除區域(就線寬為9〇奈米的情況而言匕 將來線寬為65奈树將減小至2毫米或丨毫求,並 面度時部分區分部位將被包含在内。 ° 在SOI晶圓的情況中出現了另外一個 具,-位於基體晶圓(基礎晶圓或處理晶圓二^工回 J半導體賴厚度樹祕加工的元㈣化。“ 層”(厚度小於KK)奈米)與所謂的“厚層” ^的^ 8 135*8469 藍寶 全由一電絕緣材料(例如玻璃、 並且僅藉由半導體材料,較佳祕所組成, L電絕緣層與半導體層分離。該電絕緣層可由,例如, 石英 氧化矽所組成 非常均部的邊緣區域都必須具有一 著。具在層厚度不均勻時變化非常顯 (-===:)導取體=層^ 的邊緣排除區域。 幻遠、緣化還思味者非常小 的方此勻性為目的之完成观晶圓
2004/0063329A1,在乾飯刻法中利用 〇i ;^、、US 以局部通入氣體侧劑。Ep488:=: i局束或從—光源以—光料統聚焦的光束進 的方:有導體層的表面以得到局部不同的蝕刻去除量 光源或噴嘴的』雜成本昂貴的。此外f描一方面需要 先原成喷%的_運動,或者另—方面需要s〇I晶_複雜運動。 此外,額外的層厚度不均勻性特別地發 内曰曰圓邊緣最大5毫米的區域内,以== 生重豐的區域内。在層厚度為520奈米時,按照砂488 642八2發 9 達到ίο奈米的層厚度均勻性 域的相關内容。根擄Ep 51】一/、並未具體說明關於邊緣排除區 $達到8奈米的層厚度均勻性厚度為108奈米時,可 區域的相關内容。 —八並未具體說明關於邊緣排除 因此’儘官存在複雜的古土 晶圓的邊緣區域内所需的層厚然無法達到特別是在SOI 【發明内容】 J緣區域内)和奈米幵?曰具圓有i進的平面度(特別是在 ,的另-個目的在於提上導,還包括SOI晶圓。本 度均勻性的SOI晶圓。,疋在邊緣區域内具有改進的層厚 括下:處理半_晶圓的方法實現的 ’該方法包 在該導體晶圓之參數,以測定 b)將黏M snT 該參數的該位置相關數值, 體晶^的整個至2000亳帕*秒的餘刻劑施用到該半導 於光照下體晶圓之該整個表面暴露 係取決於該半導體ί圓ίςΐ固g強^刻處理的去除速率 置相關的方式界定,從、金又,且該光強度係以位 減小步輝a)中所測得==置1關的材料去除逮率以 W料主it 于〜亥參數的位置相關數值的差異,及 d)從斜導體晶圓的表面去除該韻刻劑。 本發明關於利用—逢上# a為50毫帕*秒至2〇〇〇毫帕*秒的蝕刻 ②技術不同,在_法中並 颠刻去除。光強度的局部分成修正所需的局部不同 而確定。在步驟a)中测量綠先測定之參數的局部數值 由此制_量_在步^ 法應最適化。 度,從而在層厚度大的位置古^^ c中控制局部光強 的位置上實現低的去除速率/見间的去除速率’而在層厚度小 a)中測娜圓化,則在步驟 除速率’而在局部谷部的位置得到低的去除速率。j冋的材 ,、、、;而,若半導體晶圓的局部平 應^驟以測定晶圓正_對於參最適化:則 耄米的特定測量窗的理想平面的偏差,並 ”、= 8平方 峰部得到高的去叫 驟、半晶圓表面上的每個點所需的钱刻去除量,係葬祕半 體晶圓表 =得出’該去除速率是獅於相:從= 定侧反去除速率財導 載體(ehargeearrier)濃度的相依關係,該流子載體濃度 明當可應用:d他::的實例具體說明之。然而’本發 石夕的钱刻皆包括一個二階段反應 csi〇2), 驟中,在酸性環境中藉由⑽氫(HF)去除氧化。 在驗性環境㈣π陰離子溶於溶射。,而 d,t’則可控制,反應使氧化步驟變成 濃度========化學勢及 決於光強度,光強度從而影響钱刻速率率取 取決於光線的波長。波長接近於夺=同)後,烈地 中,而石夕對於波長更長的光線而言是可透光的木冰地穿透至矽 處理因在整個表面上同時進行 據現有技術進行掃描時所產析度’所以可以避免根 該方法具有如下優點:其在直ξ主道 修正作用,從而直至晶圓邊緣的邊緣係具局部 要求的平面錢料^ 區分雜,達到所 劑的㈡的半導體晶圓邊緣處_ 於崎除過程=以=定在邊緣附近, 強度時可將此納入考量並加以補償。】在5十异與位置相關的光 1358469 半導不,以及消除 處理的半導體晶圓' 亦非常i:其 後ϋ鄉因為特別在邊緣處之黏結品質係受SFQR值和邊 面且經濟上的巨大優點在於晶圓表面在製造元件方 下?=::¾ ?01晶圓具明顯較高的製造成本的情況 此圓的情況下’根據本發明的方法通常僅在正面(亦
味,’ ίίίϊ體層的側面)上實施,而在半導體晶κ不含層結構 佳係在正面上實施根據本發明的方法。若要在背面上亦減 >、邊緣下降現象’職方法亦須制於背面。在此情況下,該方 法可以依次應用於正面和背面。 ° 次降=度細___不進行減,從而避免再 於將半導體層從一供體晶圓(d〇ner wafer)轉移至一基奸晶圓 (basewafer)上而製成S0I晶圓之情況中,該方法將在 並將層與剩餘的供體晶圓分離之後實施。在s〇I晶圓的情況下, 根據本發明的方法可與一或更多個用於平滑表面或用於增強黏結 力的熱過程,及/或一個或更多個用於使半導體層減薄的氧化^ 理組合。 【實施方式】 裝置: 尤其適合於實施根據本發明方法之裝置(如圖丨所繪示),係 用於處理一半導體晶圓7,包括: 9、 ” --測量裝置11, 7之參數, 用於以位置相關之方式測量一表徵半導體晶圓 13 1358469 -一支承裝置12,以可圍繞其中心軸旋轉的方式安裝,用於半導 體晶圓7, -一系統9,用於供應一黏度為5〇毫帕*秒至2000毫帕*秒的姓 刻劑,並去除蚀刻劑, -一可控制的曝光裝置1,其設置為使其能夠以與位置相關的光 強度照射位於該支承裝置12上的半導體晶圓7的一側面,及 -二控制單元10,用於將該測量裝置11所測得的參數的數值換 算成用於控制曝光裝置1的指令,並將該指令傳送至曝光裝置 1 °
該可控制的曝光裝置1較佳係包括具有一特定的功率和波長 的光源2’允許半導體晶圓7之整個表面暴露於光照5的光 4,以及用於調節局部光強度的裝置3。 卞 琢褒置更包括接收半導體晶圓的支承裝置12,例如, 用-負壓以吸附半導體晶圓(即所謂的“真空夾持”),調整 晶圓的位置,並覆蓋半導體晶U不欲__分(例 兮 支承裝置12以可_射叫_的方式 ^
的驅動裝置相連接。料體晶圓較佳以同軸方式放置 在支繼綱,饱謝 用於提供和去除侧劑的系統9包括,例如 在步驟b)中選擇性地提供侧劑,並在步_中提= ,1 iti ί 62 S ^ 有害的或者細峨誠辦,^對健康 除了曝光裝置】以外,控制單元1〇可控制該裝置的其他功 1358469 半導體晶圓 7、藉由系統9施用 參數,例_==裝置12的轉速或者侧處理的 各個步驟的描述及較佳實施例·· 置,=^==^吻_贱方法的裝 步驟a)-測量 ίϋ 的方法可以應用於所有不包括層結構的半導體曰 圓,其中+導體晶圓較佳包含 體曰曰 =、諸:,、π〜二 === 人从&上所述,右要改善此類半導體晶圓正面的平面产,則一、尚 同度偏差。私度偏差可以傳統幾何測量裝置加以測定。 根據本發明的方法還可應用於所有s〇I晶圓,其 1半導體,較佳係包含-種或更多種選自以下群族中的物^: 1、鍺、碳化砍、III/V族化合物半導體及II/VI族化合物半導體。
H改Ϊ詩導體制層厚度均勻性,聽在本發财法H 層厚度。轉體層的厚度可_例如橢圓偏振儀、 干涉儀或反射儀來進行與位置相關的測量。 、田測量點的數量和位置通常取決於所期望的解析度。最大可能 测1點的數量取決於測量探針的尺寸。例如,在測量裝置A】〕E 9500 (針對直徑為2〇〇毫米的半導體晶圓)和adEAFS (針對直 徑為300毫米的半導體晶圓)的情況下,測量探針的尺寸 2 平方毫米。 後’由測里值s十算出所需的局部光強度。下面根據幾何資 料’亦即為了 GBIR或SFQR之最適化,描述一種合適的方法, 雖然於SOI晶圓的情況下,該方法也可相應地應用於半導體層的 1358469 奈米形貌資料或層厚度。 對於由;導; 料之形式,從幾何測量裝置傳送至貝二始貝 卡爾坐標系’則對於每= if;在此情況下’x * y在測量窗尺寸的框架中變化,這ί咮 者將t(x,y)理解為在由χ-Α/2至χ+ 甲殳化坆心未 長方形上的厚度平均值。曝域置具有-Β χ Β Ϊ的 例如102“ 1〇24。借助電腦内部 S素的解析度, 原始厚度_⑽應減指定她元素XM(=^ ’將來自 M(a,b) = t(|-D/2 + axD/BU-D/2 + bxD/B|) (〇 月况下,則必須對原始資料進行幾何平均。 泉數於’將資料平滑化。可得到平均半徑r作為一控制 定;座有晝素的平均值指 點i,j的圓^ 田滿 條件時’點Χ,Υ係落在圍繞 (1 - X) X (i - x)+(j - y) x (j - y) < R x R ⑵ 由所有滿足Jl述條件的M(x,y)的平均值計算㈣的數值: H_th(i,j)=平均值(M(Xl,yi), M(X2,y2),M(X3,y3),... M(Xn,yn)) (3) 坐標系表示,R通常在αι爱米至2着米之間,並作為 16 135*8469 然而’除了該幾何平滑化以外,也可進行電 有其他習知的標準平魏方法。 貞概理中所 的最大值恤^和最小值MhlM可產生用於半導體 晶圓曝光的灰階矩陣:. 干’篮 畫素i,j的黑色分量= (Msmooth(ij) - MinM) x (MaxM - MinM) x l〇〇〇/0 ⑷ 晝素ij的可透光分量= 100% - (Msmooth(i j) - MinM) x (MaxM - MinM) x 1 〇〇〇/〇 ( 5 ) 藉由該演算’尤其是半導體晶_薄位置係表示為 從U驟e)中對這些位置以—高的光強度進行照射。^一方 面’最厚的位置用黑色表示,因此在步驟e)中不進行 度照該計算適合於隨著光強度的強加而減少S 去除里的情況。在相反的情形巾’可以進行類似的計算。
用於^驟c)中局部不同的光強度的計算,已配合 所實施的基本測量加以解釋。然而,該局部不同的光強度之J 中的測量與步驟〇中的蝴處理開始之間的任意 步驟b)-施用蝕刻劑 在該方法的步驟b)中,將侧劑施用在半導體晶圓上 本發明,蝕刻劑的黏度為50毫帕*秒至2〇〇〇毫帕*秒,且苴人 ί钮^^體材^所需的反應性化合物。尤其較佳地係使用二i 導體曰曰S]上’肚在倾〇巾之似術£_賴其形狀穩定 1358469 性。因此’蝕刻劑的黏度在50毫帕*秒至2000毫帕*秒的範圍内, 尤其較佳為100毫帕*秒至1000毫帕*秒。蝕刻所需之反應性化 合物之組成,係以用於步驟幻中的光波長範圍的函數以及半導體 材料的函數來決定,從而侧反應的去除速率與光強 夠 強烈的相依關係。 適合於侧半導體材_倾侧溶液,可作為根據本發明 所,用__基本成分。可以額含有氫氟酸(則和諸如硝 臭氧(〇3)或過氧化氫(H2〇2)的氧化劑的水溶液 作為Ϊ夂性钱刻溶液。較佳係添加降低餘刻劑的表面張力的物質, 例如表面活性劑或乙酸,以於使賴性侧劑時均勻地潤渴。可 種或更多種以下物f的水溶液作為驗性制溶液·· ^rtHK〇H)、氫氧化納(Na〇H)、氫氧化四曱基銨 ί 顧)、氫氧化銨⑽4〇H)或氟化銨(崎)。 Ϊΐίϋί!*以額外含有其他添加劑,如過氧化氫(ΗΛ)。較 佳係使用含有域酸⑽)和過氧化氫(ΗΑ)的酸性溶液。 祕Ϊ佳加增稠劑至這些傳統的姑刻溶液中’以調整敍刻劑 僅欲改變溶液的黏度’而不應發生溶: 隹與溶液中戶斤含物種或與半導體晶圓的反應。在 ί = ^=_理躺也應储雜縣的雜穩定性。此 Ϊ 了 劑,以使所產生邮⑽咖在步驟〇中 马了曝先而選擇的波長範圍内是透光的。 於劑是選自水膠體群族的纖維素衍生物。它們可溶 知散及膨脹,從而形成黏性溶液或凝膠。最為熟
Ccarboxymethyl celluloses ^ CMC) , ^ 3純ii=^xanthan) °解基纖維錢可以經由商業方ΐ 膠具有^會與半導體材料反應。可由此製成的凝 稠H,並且特別具有溫度穩定性。此方法適合於 稠化具任⑤PH朗樣液,其紅含衫航會在侧反應^ 1358469 應的物質 魅及合成聚合物,例如聚甲基⑽酸甲酯、聚四IL乙 ,也適合作為用於凝膠製造的增稠劑。-妒而! =====至-特定程度的聚合物,其在所二^ 質:==;=;=溶:實質上相同_刻性 的半導體材料的總ί積的钱刻劑的層乃額外地限制了所溶解 下之雜在60秒内未額外曝光 下水溶液為主m使用以約〇.3至Μ%黃原膠增稠且以如 • ΤΜΑΗ2·5% ’室溫:6_12奈米去除量 • tmah/h2〇2/H2〇,j: 1:5 ’ 坑:12 奈米去除量 -Φ ___20 ’ 1 ·· 1 · 5,85°C ·· 0.5 奈米去除量 φ HF 1% ’ 〇32〇ppm,室溫:u 奈米 佳。所有顯示的百糾均代表;份的0重重量原膠比例尤其較 據本===== 齡的刮塗’但較佳為旋轉塗覆,於根 用在主用侧劑。在此情況下’職刻劑施 例如2000 处理表面上,同時或隨後使半導體晶圓以, 導體晶圓的类而卜轉/f鐘’的轉速迅速旋轉。在此情況下,在半 在幾毫秒内,形成由_劑組成 ^4膜的厚度取決於侧度,較佳應在Q i至心 19 1358469 毫米的範圍内 可圍覆··該裝置裝配有 體晶圓7迅速旋轉期門,问2。在固疋在支承裝置上的半導 i-i a ; , 及品質供應蝕刻劑。蕻击讯、糸、、死9以所而的罝、劑量 地分佈在料體晶圓疋轉,使綱劑迅速且非常均勾 -〇〇 緣附二二:θ圓邊緣上的流動會導致於ϊ 體晶圓時’則殘留在晶圓表面取出半導 圓表面上留下_斑痕。 ㈣υ有叙應,並在晶 個面許==晶圓的正面或背面。另-,,還可能抑制:ί的晶圓的 面特性方面已具J最==的:圓邊緣在形狀和表 方法的改變並非所欲的。、^疋寺別有關的’因而藉由該 U +若在凝膠與表面之間保持小的接觸角「 ’ f至银刻劑,或者藉由半導體晶 3 =口表面活 即使結構化的表面也可完全潤濕。親水I生表面而實現),則 :與=體晶圓直 ΤΙίΖ0 曰之熱處理、電處理或機械處理,可誘導來自位於上方 20 1^^469 叫性物質擴散到半導體表面上。例如,若將黏性層以位置相關地 =式調整曝光強度,以僅僅加熱一部分表面,並使反應性物質充 擴散至底層之反應發生於該處,則可能可以達成僅在該部分 a曰圓表面上發生蝕刻反應之效果。以此方式,還可進一步提高餘 刻去除的位置相關性。 步驟Ο-光控蝕刻 步驟C)中,以步驟&)中實施的測量為基礎所計算的灰階 陣’ Μ由曝絲置,於合柄光學元狀協助下,清晰地投
’以银刻劑覆蓋的半導體晶圓表面上,從而用 制局部光強度。 ^ w工 日舌ί„的光吸收率的光譜相關性,對於適當光源的選擇 =—。電弧放電燈的特徵在於,例如,光譜寬及強度高,從 半導體晶圓之曝光。藉由使用合適的遽 導體晶G面上ii預圍: <旦原則上可使半 ,分佈曲線的所===預;=ίί 燈、鐳射或LED也是合適的。 U湿摘紅 *、士 源2 (圖D’例如還可使用發射200奈米至11〇〇太 ,從而在待曝光的半導體晶圓表面ΐ 的慮光片,使波長範_窄並使其與待處理的半導體材料相匹t 體晶3不存於光源與半導 〇/祕兰·= 面盡可A均勻地,即較佳係以小於±10 T ° ^ 性加以考慮和補償。 料“讀·_照射不均勻 在本發明的-個實施例中,步驟a)中所得到的半導體晶圓測 I3S8469 I結果係用於製造完全配合該半導體晶圓的濾光片3 (圖2),其 隨後用於在步驟c)中,使該半導體晶圓暴露於光線下。視蝕刻反 應的去^速率係隨用於蝕刻劑及待蝕刻半導體材料之組合之光強 度的升高而升高或下降,在需要特別高蝕刻去除量的區域内,濾 光片必須在所用的波長範圍内具有特別高或特別低的光透射率。 濾光片的灰階值可以利用上述算式加以計算。
*濾光片本身可由不同方式產生,例如,藉由印刷法以製造過 濾薄膜’或者藉由使用具有許多可以單獨驅動的LCD元件的LCD 濾光片。但原則上可以實現約〇至1〇〇%的透射率及合適的局部解 析度的所有類型的濾光片都是合適的。為了暴露半導體晶圓7,將 為此所製成的濾光片3以合適的方式設置在光源2與半導體晶圓7 士間的曝絲置1巾,從而魏光片3精確地投影祕 盍的半導體晶圓7表面上。 還可以使用一相應製造具有局部不同反射率的鏡子,代替具 有局部不同光透射率的濾光片。 〃 僅可用於一半導體晶圓的濾光片或鏡子的製造是非常複雜 的基於此原因’本發明下列的實施例是較佳的:一灰階圖係借 =控制單元10,較佳為-電腦’由步驟a)中所測得參數的位 置相關數值所計算而得。為此,可以使用上述算式。半導 ^步驟c)中的曝光是藉由一投影裝置進行,其將該灰階圖的圖 ^影到半導體晶圓7的表面上。在此情況下,曝光裝置丨是一投 影裝置,其可以將該灰階圖的圖像直接投影到半導體晶圓上,= ,需使用麵定喊光#或鏡子。該投影裝置較佳地係按照 奴影儀或視頻投影儀(所謂的“光束器”)的原理 =明單元3引導來自投影燈2的光線,或者由可
為幾個平方«的晶片上具有成百上千 J的-矩陣)使來自投影燈2的光線轉向。此類目前可由 J 仔之商用投影裝置’允許例如以搬4 x 768點的解析度控制ϋ 22 1358469 體晶圓表面上,產生鱗毫米的半導 度。===二冷卻,以調節特定的均勾温 去好之函數的方式來選“,從 想適材的料去及二^车的材料 在步^測置系統,以測量欲最適化之參數,則可能 可將當下, 個表面上的光照射整個表面,其中半導體晶圓的整 參數不均到之 情況ϊ也!製程的方式實施均勻化與減薄的組合。在此 終厚度所需絲料,騎量整斷直至所欲最 步驟d)-姓刻劑去除 蝕刻後的步驟中’從彻晶圓表面去除 23 1358469 產品 以及法能夠製造具有特別平坦表面的半導體晶圓 、有優異的層厚度均勻性的SOI晶圓。 的法尤其能夠製造如下的半導體晶圓,其正面 之部分區分部位的則一尺包 緣排除區域為2毫米 SFOR畏·士 測里自(其尺寸為26 x 8平方毫米)内的 〇.2微"Ϊ,1是在及於正面上的邊緣下降現象最大為 區域内測得的離體晶_槪1絲至3毫米之間之 在包所製成的半導體晶圓,其較佳甚至具以下特徵: 尺寸為26 X 8 f米之部,分部位的測量窗(其 冤未)内的SFQRmax最多為〇 〇3微米。 具有,其正面於—測量窗内 平方毫米,具有2毫米(除峰Κ,該測量窗尺寸為^ 組成的半導ί:製::二以寺:是由單晶销 s〇1晶圓的供體晶圓或基體曰曰圓乍為用於製造經黏結 之非常小的邊緣排除區域為即使在僅為2毫米 面度。 $仍然此夠確保包括邊緣下降現象的平 本發明還能夠製造—S0I曰圓* * t ,. 晶圓,其中該半導體層的厚:一半導體層和一基體 為2亳米的情況下,相對於’而在邊緣排除區域 高為3%。半導縣厚度厚度物瓣偏差最 勻性。 士知丰偏差在下文中亦稱為層厚度均 1〇〇奈米的S〇i 圓 根據本發_製具有—層厚度最高為 24 1358469 ίΐ?具有以下特徵:在邊緣排除區域為 性最夕為1 %。 2 毫米時的層厚度均勻 尤其較佳係在供體晶圓和基體晶圓二 本發明的方法應用在供體晶圓和基體 =剛’先將根據 ,圓再次實雜縣發_方法,之, 了上述性質之外,如此製得的3 導體層的厚度。除 大為〇.1微米、在包括具有邊緣 特徵:gbir最 位的測量窗(其尺寸為26x 2毫=之部f區分部 半導趙晶瞻緣^=====麟
s〇I 導體層和一基體晶圓,其中半導 曰曰固.其包括一半 的範圍内,在邊緣排除區域為2毫曰米^^80微米 厚度的相對標準偏差最多為视。I相對於+導體層的平均 根據本發明所製具有一厚層 特徵:在邊緣排除區域為/二夺〇:;曰】度5ίϊΐ 晶圓是藉發,若該s〇I 隨後應用於soi晶圓上而製$ f 和基體晶圓上並
^ SOI 3有,區域為2亳米之部分區分部位的測以3 的邊緣下降絲最大為0.3微^,及正面上 毫米至3毫米之間的區域内所^的^於距離⑽晶圓的邊緣】 此外’根據本發明戶斤劁 在邊緣排除區域為2毫乎二〃 一厚或薄層半導體層的SOI晶圓 内的奈米频(峰至&^最於 平方_的測量窗 ..奈米,特佳最大為2奈米。取大為16奈米,尤其較佳最大為8 實施例 實施例1 處理一直徑為2〇〇本氺 層從一供體晶圓轉移至二其、麒曰日日®,該S01晶圓係藉由將矽 微米,氧化石夕層的厚戶為上所製成。晶圓的厚度為730 標厚度為60奈米。又'、、、 不米,位於氧化矽層上之石夕層的目 精確地測量得)。I 以位置相關的方式藉由干涉計而 域,得到67.5奈米的平均量^ = 3緣排除區 分佈曲線,°圖2所示為沿著直徑的厚度 單位所測量_向j ί所層厚度—,作為以亳米為 換算成-灰階^。度f量值f儲在電腦中,並 逮;里反些位置進行較少的曝光,因此達到較高的去除 到石夕3 bi中’藉由旋轉塗覆將一凝膠形式的侧劑施用 成,並Ϊ 由含有5%HF及·Η2〇2的水溶液組 表成灵原膠稍化成一凝膠。(所有顯示之百分比均代 百为比。)凝膠的黏度約為9〇〇毫帕*秒。在旋轉塗 的整個表面上形成厚度約為^毫 非常H Α塗覆期間’ S01晶圓係全面曝光,因此去除迷率 出的 在以餘刻紐驗卿層之後,於步驟e)巾將先前計算 26 1358469 =圖彻—光束器,以正確的定向和尺 詹上。以此方式,以局部不同的光強产昭射功二,曰曰固的石夕 波長範圍是250至400 面。所用的 釐米之間局部地變化。蝕刻處理在室溫;持嘖3 ,刻速率為Μ奈米/分鐘。隨後立即用/離鐘’ ί =以將_舰獨表面去除,並停絲 後 ^曰 S曰圓從該震置取出,並根據習知技術進行乾燥适…、後將S01
办罢’糊與侧處理之前相同的厚度測量方法測量石夕#盥 f置相關的厚度。現在的平均層厚度為 曰1 直程的厚度分佈曲線清楚。圖3中沿著 實施例2 中’對4個直徑為300毫米的石夕晶圓上具1毫米 2緣=除區域^量局部平面度,該晶圓係從根據CzGehraiski法 之刪參雜單晶(電阻率為i至1〇 Qcm),並實施材料去除 成。使用測量裝置ADE _ E+,表面元件$尺31 W元米。表1所示為測得的包括部分區分部位的SFQRm狀值 I以·奈米計)。 …將ADE測量的原始資料(單次測量值〕存儲在電腦中,並換 ^成-灰階圖。隨後,以類似於實施例丨的方式單獨地處理石夕晶 圓:但^用含有1。摩爾/立方分_氟倾及丨摩爾/立方分米的 過氧化氫,並用0.7%的黃原膠稠化成凝膠的水溶液作為蝕刻劑。 凝膠的黏度約為9GG雜*秒’並在旋轉塗覆的情況下树晶圓的 整個正面上形成厚度約為〇3絲的均句細。使用如實施例工 所述的一光束器實施蝕刻處理約9分鐘,其中局部光強度在約5 至50毫瓦/平方釐米之間變化。 在蝕刻處理結束之後,以與實施例丨類似的方式從矽晶圓去 27 1358469 除钱刻劑,乾燥,並重新測量局部平面p 本發明_刻處理,sFQRmaj Ux奈“表1顯示,藉由根據 表 晶圓編號 之前的SFQRmax 115 之後的SFQRmaY 52 °τ;明顯下降
【圖式簡單說明】 圖1所示為一適於實施根據本發明方法的袭 一 、罝的結構示意圖。 佈圖 圖2所示為根據習知技術所製一 SOI晶圓矽層的徑向厚度分 圖3所示為圖2所示SOI晶圓在實施根據本發明的方法之後 石夕層的徑向厚度分佈圖。 【主要元件符號說明】 1 : 曝光裝置 2 : 光源 3 : 裝置 4 : 光學元件 5 : 光照 6 : 蝕刻室 7 : 半導體晶圓 9 : 系統 10 : 控制單元 11 ··測量裝置 12 : 支承裝置 28

Claims (1)

1358469:.l· 月丨%修正替換頁 申請專利範圍: &52ai6467J$gSiSa$ 中文申請專觸圍雜絲劃線版本⑽年6月) L 2祕處理-半導體晶_方法,其係包括下列給定順序的 a)以位置相關之方式測量—表徵 曰 以測定在該半導體晶圓的整個表° =曰圓之,數, 值,苴中嗜灸盔s 一扣拟表面上該參數的位置相關數 體層的厚度 ^理想平_高度偏差或一半導 至纖鞭秒的侧劑施用 Sir, 刻處理該整個表面,該_處理的去降 Ξίϊ關的ϊίί ί體晶81表面上的光強度,且該光強度係以 牛驟相式界疋,從而藉由與位置相關的去除速率以減小 乂驟a)中所測得該參數的位置相關數值的差異;及丰 d)從該半導體晶圓的表面去除該蝕刻劑。 2.如請求項!所述的方法,其中該半導體晶圓包含一或 +錯、碳切、聊族化合物半導體及_ 刚中所測得驗參數是相 4. Ϊίίΐ 1所述的方法,其中該半_晶圓是一 S01晶圓,且 k SOI B曰圓包含一位於一電絕緣基體上的半導體層。 5U求項4所述的方法,其中該半導體層包含一或多種選自以 族ί體梦、錯、碳切、腑族化合物半導體及難 其中賴得的該參數 29 1358469 ^-------- 崎4月I)日修 7:如請求項1至5中任一項所述的方法,其中該蝕刻劑係藉由步 驟b)中之旋轉施用方式施用。 8. 如請求項1至5中任一項所述的方法,其中該蝕刻劑是—凝膠。 9. 如請求項1至5中任一項所述的方法,其中該蝕刻劑是經普原 酸(xanthan)稠化的水溶液,其含有氫氟酸及過氧化氫。、 10. 如請求項1至5中任一項所述的方法,其中步驟c)中將該 導體晶圓(7)於光照下的暴露是藉由使用一光源(2)及安 在該光源⑵與該半導體晶圓⑺之間的濾光片⑴而^ 巧’該濾光片(3)具有一與^^相關的光透射率,該二 射率與該參數的該位置相關數值具有一對一關係。 透 11. ^請求項丨至5中任一項所述的方 一 =由步驟a)中所測得該參數的位置:二 體晶_表面I投影裝置係將該灰階圖的圖像投影到該半i 12. 如請求項1至5中 … d)之間的額外步驟中的方法’其中在步驟〇)與步驟 表面進行-飿職1 中光照暴露對該半導體晶圓的整個 強度是恒定的或者A二六中該半導體晶圓的整個表面上的該光 量。 為令,從而達到與位置無.關的恒定材料去除 13. 如請求項12所 與d〕之間的該額外心二中該半導體晶圓的厚度係在步驟c :) 14_-種·虚 /财減小。 1J量農置π^體晶圓⑺的裝置,其包括: 導體晶圓(7)之炎=於以位且相關之方式測量一表徵該半 面的高度偏差或一f道其中該參數是一相對於特定理想平 —支承羞置〇 +導體層的厚度; 以可圍繞其中心轴旋轉的方式安裝,用 30 1358469 歸iE替換貢1 於該半導體晶圓(7); 一系統(9),用於供應一黏度為50毫帕*秒至2〇〇〇 秒的姓刻劑,並去除該蝕刻劑; -可控制的曝絲置⑴’其設置為使其能夠以愈 關的光強度照射位於該支承裝置(12)上的該半目 ⑺的一侧面;及 日日圓 二J制單^ (1。〕,用於將該測量裝置(1〇所測得的參數 的數值換异成用於控制該曝光裝置(丨)的指令並 令傳送至該曝光裝置(1)。 、以曰 15.1ίΐ 14所述的裝置,其中該測量裝置⑷是—用於測量 一=度_®儀、干涉儀或反射儀,或者—用於測量相 一特定理想平面的高度偏差的幾何測量裝置。 、 如請求項14或15所述的裝置,其中該曝光裝置是一浐 S ’其適合於投影由該控制單元(10)所計算出的灰階i 的圖像。 17. 項14或15所述的裝置’其巾安漏於供應祕刻劑的 (9),使該蝕刻劑能夠藉由該支承裝置(12)及該半導體 ,圓(7)的旋轉,均勻地分佈在該半導體晶圓(7)上的整個 表面。 18·求項14或15所述的裝置’其中用於供應和去除該侧劑 ▲糸統(9)係包括至少一喷嘴,透過該喷嘴以選擇性地將該 钱刻劑或一清潔液施用在該半導體晶圓上。
TW096116467A 2006-05-11 2007-05-09 Method and device for processing a semiconductor wafer by etching TW200745390A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006022093A DE102006022093B4 (de) 2006-05-11 2006-05-11 Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen

Publications (2)

Publication Number Publication Date
TW200745390A TW200745390A (en) 2007-12-16
TWI358469B true TWI358469B (zh) 2012-02-21

Family

ID=38278906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116467A TW200745390A (en) 2006-05-11 2007-05-09 Method and device for processing a semiconductor wafer by etching

Country Status (4)

Country Link
JP (1) JP4863409B2 (zh)
DE (1) DE102006022093B4 (zh)
TW (1) TW200745390A (zh)
WO (1) WO2007131635A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009007136A1 (de) * 2009-02-02 2010-08-12 Sovello Ag Ätzmischung zur Herstellung einer strukturierten Oberfläche auf Siliziumsubstraten
DE102009028762A1 (de) * 2009-08-20 2011-03-03 Rena Gmbh Verfahren zum Ätzen von Siliziumoberflächen
JP5721348B2 (ja) * 2010-06-01 2015-05-20 キヤノン株式会社 ガラスの製造方法
JP5725734B2 (ja) 2010-06-01 2015-05-27 キヤノン株式会社 ガラスの製造方法
JP5802407B2 (ja) 2011-03-04 2015-10-28 三菱瓦斯化学株式会社 基板処理装置および基板処理方法
KR101977386B1 (ko) * 2017-06-30 2019-05-13 무진전자 주식회사 웨이퍼 식각 장치 및 이를 사용하는 방법
EP3869534A1 (en) * 2020-02-20 2021-08-25 Bühler Alzenau GmbH In-situ etch rate or deposition rate measurement system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170982A (ja) * 1988-12-23 1990-07-02 Kawasaki Steel Corp 簡易表面処理用電解質ペースト
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜soi基板の製造方法及び製造装置
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
JP2663923B2 (ja) * 1995-06-15 1997-10-15 日本電気株式会社 Soi基板の製造方法
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JP2001093876A (ja) * 1999-09-24 2001-04-06 Nisso Engineering Co Ltd 半導体ウエハのエッチング方法
JP4294816B2 (ja) * 1999-11-11 2009-07-15 スピードファム株式会社 シリコンウエハの表面処理方法,無臭シリコンウエハ製造方法,シリコンウエハの酸化膜形成方法,酸化シリコンウエハ製造方法,酸素活性種雰囲気形成装置,及び平坦化処理システム
EP1378948A1 (en) * 2002-07-01 2004-01-07 Interuniversitair Microelektronica Centrum Vzw Semiconductor etching paste and the use thereof for localised etching of semiconductor substrates
DE10241300A1 (de) * 2002-09-04 2004-03-18 Merck Patent Gmbh Ätzpasten für Siliziumoberflächen und -schichten
JP2004128079A (ja) * 2002-09-30 2004-04-22 Speedfam Co Ltd Soiウェハーのための多段局所ドライエッチング方法
JP2004281485A (ja) * 2003-03-13 2004-10-07 Dainippon Screen Mfg Co Ltd 基板加工装置および基板加工方法
JP2004335695A (ja) * 2003-05-07 2004-11-25 Sumitomo Mitsubishi Silicon Corp 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
JP2005268380A (ja) * 2004-03-17 2005-09-29 Renesas Technology Corp ウェットエッチング装置、およびウェットエッチング方法。
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit

Also Published As

Publication number Publication date
DE102006022093A1 (de) 2007-11-22
WO2007131635A1 (de) 2007-11-22
TW200745390A (en) 2007-12-16
DE102006022093B4 (de) 2010-04-08
JP4863409B2 (ja) 2012-01-25
JP2009536784A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
TWI358469B (zh)
TWI329344B (en) Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness
JP6515235B2 (ja) マスクブランク用基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
WO2006028017A1 (ja) シリコンウェーハの製造方法
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
JPH07314324A (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
TW200805453A (en) Method for manufacturing epitaxial wafer
JP5694413B2 (ja) 平滑なウェハの製造方法
TW200945432A (en) Method for removing polysilicon film and memory media
TWI430336B (zh) 磊晶矽晶圓的製造方法
US11227771B2 (en) Etching method
TW502329B (en) Polishing process for manufacturing dopant-striation-free polished silicon wafers
US10923354B2 (en) Etching method
TW432518B (en) Flattening process for semiconductor wafers
JP2018098455A (ja) エッチング方法
JP2000040828A (ja) 薄膜トランジスタの製造方法
JP2011101930A (ja) 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置
TW478068B (en) Method of producing semiconductor device and system for producing the same
JP3578238B2 (ja) シリコンウェーハの加工方法
US20160168020A1 (en) Method of finishing pre-polished glass substrate surface
TW200908120A (en) Manufacturing method of semiconductor device
JP2004247609A (ja) 基板の製造方法
KR20120092482A (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크
JP2003103455A (ja) ワーク保持盤並びにワークの研磨装置及び研磨方法
JP2013144628A (ja) 基体表面の平滑化手法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees