TWI357105B - Method and apparatus for etching a feature in an e - Google Patents

Method and apparatus for etching a feature in an e Download PDF

Info

Publication number
TWI357105B
TWI357105B TW093128748A TW93128748A TWI357105B TW I357105 B TWI357105 B TW I357105B TW 093128748 A TW093128748 A TW 093128748A TW 93128748 A TW93128748 A TW 93128748A TW I357105 B TWI357105 B TW I357105B
Authority
TW
Taiwan
Prior art keywords
etching
plasma
etch
gas
trimming
Prior art date
Application number
TW093128748A
Other languages
English (en)
Other versions
TW200520089A (en
Inventor
Keren Jacobs
Aaron Eppler
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200520089A publication Critical patent/TW200520089A/zh
Application granted granted Critical
Publication of TWI357105B publication Critical patent/TWI357105B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

1357105 九、發明說明 【發明所屬之技術領域】 本發明係關於電漿蝕刻技術。更特定言之,本發明係 關於形成具有高縱橫比(aspect ratio)之深開口的電漿蝕刻 技術,例如(但不限於)高縱橫比接觸(HARC )。 【先前技術】 在半導體晶圓製程期間,將半導體裝置的形體特徵使 用熟知的圖案化及蝕刻製程界定於晶圓中。在這些製程中 ’可將光阻(PR)材料沉積於晶圓上,而後曝光於藉由 光罩來予以過濾之光線。光罩通常爲圖案化有範例的形體 特徵幾何之玻璃板,該等形體特徵幾何阻斷光線穿透過光 罩。 在通過光罩後,光線接觸到光阻材料的表面。光線改 變光阻材料的化學組成物,使得顯影劑可去除部份的光阻 材料。在正型光阻材料的情況中,去除曝光區,以及在負 型光阻材料的情況中,去除未曝光區。之後,晶圓被蝕刻 ,以便自不再受到光阻材料所保護的區域中去除下層材料 ’並藉以在晶圓中界定所想要的形體特徵。 通常,積體電路中的耦合電容與形成電介質層所使用 的材料之介電常數k成正比。習知的積體電路中的電介質 層傳統上係由Si02所形成,其具有約4.0之介電常數。 由於半導體裝置中的線密度及操作頻率的增加,所以由 Si02所形成之電介質層可能無法有效地使導電線絕緣至避 -5- 1357105 免耦合電容位準之增加所需要的程度。 爲了設法降低積體電路中的耦合電容位準,半導體工 業界已致力於發展具有介電常數小於Si02之介電常數之 材料的硏究’該等材料係適合使用來形成在積體電路中的 電介質層。已發展出許多有前景的材料,其有時被稱爲“ 低k材料”。在此說明書及專利申請範圍中,將低k定義 成具有介電常數k小於4之材料。氟矽酸鹽玻璃爲低k介 電質的一個實例,其具有約3.7之介電常數。這組成了摻 雜入Si02中之約7-9 %的氟。 另一種感興趣之低k材料的類別爲包括有機矽酸鹽玻 璃(或Ο S G)的化合物。以實例來做說明(但不限於此), 此等有機砂酸鹽介電質包括來自加州San Jose的Novellus 之 CORAL™、來自加州 Santa Clara 的 Applied Materials 之 Black Diamond™;取自荷蘭的 ASM International N_V. 之 Aurora™,取自加州 Santa Clara 的 Sumitomo Chemical America,Inc ·之 Sumika Film®及來自紐澤西州 Morristown 的Allied Signal之HOSPtm。有機矽酸鹽玻璃材料具有倂 入於二氧化矽晶格中的碳及氫原子,而二氧化矽晶格使密 度降低,且因此降低了材料的介電常數。此等膜的介電常 數典型上爲<3.0。 高縱橫比之開口具有高的開口深度對開口半徑之比値 。使用遮罩(諸如,光阻遮罩或硬式遮罩)以提供開口圖 案。如果要達成高縱橫比之開口的蝕刻而需要厚的遮罩, 則開口的關鍵尺寸可能會受到遮罩厚度的限制。 1357105 正在發展各種光阻劑的生產。新的光阻劑可能較不能 防止蝕刻。使用此等光阻劑的蝕刻可能具有低的選擇性。 【發明內容】 爲了達成以上所述及根據本發明的目的,本發明提供 —種經由在基板之上的遮罩來蝕刻蝕刻層中的形體特徵之 方法。將基板放置在處理室內。將蝕刻電漿提供給處理室 ,其中,該蝕刻電漿開始蝕刻。以該蝕刻電漿來蝕刻蝕刻 層中的形體特徵。在蝕刻形體特徵期間斜向修整至少一個 蝕刻電漿參數,以使電漿參數最佳化至變化的蝕刻深度, 並以經斜向修整之電漿來蝕刻形體特徵,直到使形體特徵 被蝕刻至形體特徵深度爲止。 在本發明以下的詳細說明中且連同以下的圖形更詳細 地說明本發明的這些及其它特徵。 【實施方式】 現在以參考如所附之圖形所例舉的一些本發明之較佳 實施例來詳細說明本發明。在下面的說明中,爲了提供對 本發明透徹的了解,故陳述許多特定的細節。但是,熟悉 本技藝的人士將會了解不需要部份或全部的這些特定細節 ,即可實施本發明。在其他的實例中,爲了使本發明沒有 不必要的含糊不清,故並未詳細說明已熟知的製程步驟及 /或結構。 圖1爲本發明實施例的高階流程圖。將具有蝕刻層及 1357105 遮罩之基板提供至處理室中(步驟1〇4)。圖2A爲基板 2 04的剖面槪要視圖,其可爲晶圓的一部份或晶圓之上的 層。在基板204之上形成蝕刻層208。雖然蝕刻層208係 顯示爲在基板204上,但是,在其他的實施例中,一或多 個層可在蝕刻層208與基板204之間。在蝕刻層208之上 形成遮罩212»雖然遮罩212係顯示爲在蝕刻層208上, 在其他的實施例中,可將一或多個層(諸如,抗反射塗層 )放置在遮罩212與蝕刻層208之間。在較佳的實施例中 ,蝕刻層20 8爲單層的。該單層遍及形成蝕刻層的整個單 層之厚度較佳係均勻的。 圖3爲可在本發明較佳的實施例中使用的處理室300 的槪要視圖。在此實施例中,電漿處理室300爲由美國加 州Fremont市的Lam® Research Corp.所製作的200毫米 之23 00 Exelan,其包含侷限環302、上部電極3 04、下部 電極308、氣體源310及排氣泵320。氣體源310可包含 第一氣體源312、第二氣體源314及第三氣體源316。在 電漿處理室3 00內,將在其之上沉積蝕刻層的基板晶圓 2 04放置在下部電極3 08上。下部電極308結合適合的基 板夾持機構(例如,靜電式、機械式夾具等等),用以固 持基板晶圓2〇4。反應器頂端328結合剛好配置在下部電 極308對面位置的上部電極304。上部電極304、下部電 極308及侷限環302界定侷限之電漿容積34〇。將氣體藉 由氣體源310經由氣體入口 343而供應至該侷限之電漿容 積內,並經由侷限環3 02及排氣埠藉由排氣泵320而被排 -8- 1357105 出侷限之電漿容積》排氣栗3 20構成電漿處理室的氣體出 口。在此實施例中,將上部電極304接地。將RF源348 電連接至下部電極308。室壁352界定將侷限環3 02、上 部電極3 04及下部電極3 08配置在其中的電漿外殻。RF 源348可包含27 MHz電源及2 MHz電源。RF電源與電 極可能有不同的連接組合。將控制器3 3 5可控制地連接至 RF源348、排氣泵320、侷限環3 02、連接至沉積氣體源 312的第一控制閥337、連接至蝕刻氣體源314的第二控 制閥339及連接至其他的氣體源3 16的第三控制閥341。 氣體入口 3 43將氣體自氣體源312、314、316提供進入電 漿處理外殼內。可將淋浴頭連接至氣體入口 343。氣體入 口 343可爲每一個氣體源的單一入口,或每一個氣體源的 不同入口,或每一個氣體源的多個入□,或其他可能的組 合。本發明之其他的實施例可以使用其他型式的電漿處理 室,諸如,由 Lam Research Inc.所製作的 2300 Exelan。 接著,將蝕刻電漿提供給處理室300 (步驟108)。 圖4爲將蝕刻電漿提供給處理室(步驟108)之實施例的 更詳細流程圖。這可以藉由將蝕刻氣體提供給處理室300 (步驟404 )來予以完成。蝕刻氣體可以是一種或多種氣 體的混合物。例如,蝕刻氣體可以爲來自第一氣體源312 的第一氣體、來自第二氣體源314的第二氣體與來自第三 氣體源316的第三氣體之混合物。然後,可將蝕刻氣體轉 變成蝕刻電漿(步驟408 )。在上面所例舉的處理室3 00 中,這可以藉由將來自RF電源348的RF電力提供給下 1357105 部電極3 08來予以完成,其激發蝕刻氣體而使蝕刻氣體轉 變成蝕刻電漿。 圖8A及8B例舉電腦系統800,其適合來實施在本發 明的實施例中所使用的控制器3 3 5。圖8A展示一個可能 的電腦系統的實體形式。當然,電腦系統可以有許多範圍 從積體電路、印刷電路板及小的手持式裝置至巨大的超級 電腦的實體形式。電腦系統8 00包括電腦螢幕8 02、顯示 器8 04、主機外殼8 06、硬碟機808、鍵盤810及滑鼠812 。磁碟片814爲用以將資料轉移而進出於電腦系統800的 電腦可讀取媒體。 圖8B爲電腦系統800的方塊圖之實例。附接於系統 匯流排820的是各種各樣的子系統。將處理器822 (也稱 作中央處理單元,或CPU )與儲存裝置(包括記憶體824 )相耦合。記憶體824包括隨機存取記憶體(RAM )及唯 讀記憶體(ROM)。如同本技藝所熟知者,ROM用來單 向地轉移資料及指令至CPU,且典型上使用RAM而以雙 向的方式轉移資料及指令。這兩種型式的記憶體皆可包括 下面所述之任何適合的電腦可讀取媒體。也將固定式磁碟 82 6與CPU 8 22以雙向的方式耦合;其提供額外的資料儲 存容量,並且也可以包括下面所述之任何的電腦可讀取媒 體。可以使用固定式磁碟826來儲存程式、資料等等,且 其典型上爲比主要的儲存媒體更慢的輔助儲存媒體(例如 ,硬碟)。應認知可在適當的情況中,將保留在固定式磁 碟826內的資訊當作虛擬記憶體而以標準的方式倂入記憶 -10- 1357105 體8 24中。可拆卸式磁碟814可以採取下面所述之任何的 電腦可讀取媒體型式》 . 也將CPU 822與各種輸入/輸出裝置相耦合,諸如 顯示器8 04、鍵盤810、滑鼠812及揚聲器830。一般而 言,輸入/輸出裝置可以爲任何以下所述者:視頻顯示器 '軌跡球、滑鼠、鍵盤、.麥克風、觸感式顯示器、訊號轉 換器、讀卡機 '磁帶或紙帶閱讀機、數位板、記錄筆、語 音或手寫辨識器、生物特徵辨識器、或其他電腦。可將 CPU 8 22使用網路界面840而選項地與另一個電腦或遠程 通訊網路相耦合。有了此種網路界面,打算在執行上述的 方法步驟期間使CPU可以接收來自網路的資訊,或可將 資訊輸出至網路。此外,本發明的方法實施例可在CPU 8 2 2上單獨執行,或可透過網路(諸如,網際網路)連同共 享該處理的一部份之遠端CPU —起執行。 除此之外,本發明的實施例進一步有關於具有電腦可 讀取媒體的電腦儲存產品,在其上具有用以執行各種以電 腦來予以施行之操作的電腦碼。媒體及電腦碼可以爲那些 針對本發明之目的而被特別設計及建構者,或者它們可以 爲熟悉電腦軟體技藝的人士所熟知及可供使用的媒體及電 腦碼。電腦可讀取媒體之實例包括(但不限於):磁性媒 體,例如硬碟、軟碟和磁帶;光學媒體,諸如CD-ROM 和全像裝置;磁光媒體,諸如軟磁光碟;及特別組構成儲 存及執行程式碼的硬體裝置’諸如特殊應用積體電路( ASIC )、可程式化邏輯裝置(PLD )及ROM與RAM裝置 -11 - 1357105 。電腦碼的實例包括機器碼,諸如經由編譯器所產生者, 及藉由使用解譯器的電腦來予以執行之含有較高階碼的檔 案。電腦可讀取媒體也可以爲以載波來予以具體化的電腦 資料信號所傳輸且表示可藉由處理器執行的一序列之指令 的電腦碼。 在反應器中,使用蝕刻電漿經由遮罩來蝕刻至少一形 體特徵(步驟112)。藉由斜向修整至少一個蝕刻參數而 使蝕刻最佳化(步驟116)。蝕刻電漿參數爲任何可以控 制地改變的變數,以改變所取得之電漿組成物。在較佳的 實施例中,經斜向修整的蝕刻參數爲針對構成蝕刻氣體的 氣體的至少其中之一氣體壓力的增加及流量的增加的至少 其中之一。在其他的實施例中,可將蝕刻參數斜向修整, 諸如激發功率、偏壓功率、RF頻率、溫度、在晶圓下的 He流量、侷限環位置、間隙高度或任何使電漿組成物改 變的其他參數(包括(但不限於)改變至氣體室的滯留時 間)。在此說明書及申請專利範圍中,將斜向修整定義爲 改變電漿參數以使在給定層的每一個深度處的蝕刻更最佳 化的程序。 電漿參數的改變致使蝕刻電漿組成物的改變。例如, 當使氣體流量增加時,新的蝕刻電漿組成物產生,其可能 具有不同的蝕刻性質、選擇性及對外形輪廓的影響。同樣 地,偏壓功率的增加可以提供具有不同的蝕刻性質、選擇 性及對外形輪廓之影響的蝕刻電漿組成物。藉由斜向修整 來改變電漿組成物的一些理由爲:1)當形體特徵變深時 -12- 1357105 ’爲了使針對一給定的結果之電漿組成物最佳化,該結果 係根據針對給定處理配方(recipe)而發生之蝕刻特性上的 自然改變做爲特定結果。此現象,被稱爲Aspect-Ratio-Dependent-Etch ( ARDE 或 者有時被稱爲 RiE-lag) 之 ,經 常歸因於降低使涉及蝕刻反應的物種輸送至形體特徵之底 部的效率。將電漿斜向修整,這是因爲電漿組成物針對不 同的形體特徵深度自然就會對形體特徵有不同的影響,並 且針對特殊結果的最佳處理配方隨著蝕刻進行而改變。2 )爲了限制在製程期間之相對“侵略性”處理配方的使用。 斜向修整使侵略性處理配方的使用降低至最低,因爲視需 要而只在部份的蝕刻時間時才使用這些處理配方,而不是 整個蝕刻製程期間都使用。以及3 )爲了藉由經由數個步 驟而斜向修整該製程以使在單一步驟的處理配方中所造成 之不想要的影響減低最低。 在下面的段落中討論斜向修整製程的可能實施形態。 可以使用藉由斜向修整之蝕刻的最佳化來達成各種的結果 ,而有一些結果係彼此相關的。藉由斜向修整所提供的一 種最佳化可以使用斜向修整來增加蝕刻電漿之相關於飩刻 終止及/或明顯的錐形外形輪廓的蝕刻侵略性。相關於蝕 刻終止之侵略性蝕刻具有一處理配方,即如果該處理配方 被實施於整個製程期間,則其可終止蝕刻於比相關於蝕刻 終止之較不具侵略性蝕刻的處理配方更大的深度處。蝕刻 中之明顯的錐形外形輪廓導致超過兩度的錐形。相關於錐 形的外形輪廓之侵略性蝕刻爲導致錐形具有比相關於錐形 -13- 1357105 的外形輪廓之較不具侵略性蝕刻更小的角度之鈾刻。可使 用另一最佳化來保存遮罩。在此種實施例中,斜向修整的 提供係以相對低的遮罩蝕刻速度開始,而後在整個斜向修 整時間期間增加遮罩蝕刻速率,其導致遮罩蝕刻速率的整 體降低及對遮罩之選擇性的整體提升。此型式的斜向修整 保存遮罩,這是因爲使斜向修整達到最佳化,以使針對變 化之形體特徵深度的遮罩蝕刻速率處理配方達最小。可以 使用另一最佳化來減小弓形彎曲(bowing)。在此種實施例 中,提供斜向修整,其以藉由斜向修整所提供之不同的蝕 刻條件來改變弓形彎曲的位置。藉由如此做,由於在斜向 修整期間之弓形彎曲的連續移動,得以用減小弓形彎曲的 方式來蝕刻形體特徵。另一最佳化可提供具有減少側壁條 痕(stri at ion)的最終結果之斜向修整》此斜向修整允許在 製程期間僅於必要時才使用處理配方,且同時利用在斜向 修整製程的開始之時造成較少側壁條痕之處理配方。 圖5爲構成蝕刻氣體之氣體的其中一種氣體的流率對 時間的圖表》可以使用不同的斜向修整方案而在整個斜向 修整時間期間增加或減少蝕刻參數。爲了例舉之目的,於 此針對該斜向修整方案而使用流率參數,雖然任何數目之 先前表列的參數實際上可以是斜向修整的參數。線性斜向 修整508爲流率隨著時間而線性增加的斜向修整,如圖所 示。次線性斜向修整512爲流率隨著時間而以次線性的方 式增加或降低之斜向修整,如圖所示。此種型式之斜向修 整的實例爲指數函數、二次函數或雙曲線函數,但是許多 -14- 1357105 其他更複雜的函數也是合適的。超線性斜向修整504爲流 率隨著時間而以超線性的方式增加或降低之斜向修整,如 圖所示。在此圖表中的所有斜向修整皆爲連續的斜向修整 ,其實際上可以用軟體或者用一系列之模擬斜向修整的分 開步階來予以近似。該斜向修整方案較佳爲非線性的。 圖6爲分開且不連續的步階函數斜向修整604的圖表 。此分開的斜向修整604在分開的步階中隨著時間而增加 流量。虛線61 6顯示分開的斜向修整604隨著時間而線性 地增加流量。在此實例中,顯示有七個分開的步階。其他 的實施例可具有更多或更少之分開的步階。步階函數斜向 修整較佳具有至少三個步階。步階函數斜向修整更佳具有 至少五個步階。步階函數斜向修整又更佳具有至少七個步 階。步階函數斜向修整再更佳具有多達以軟體而可以合理 地提供以便最接近於模擬連續斜向修整的步階。對於使用 分開之步階的斜向修整而言,將斜向修整時間的期間定義 成自第一個步階的結束至最後一個步階的開始。在這種定 義下,斜向修整係從時間U至t2,如圖所示。步階可被 個別以手動來予以輸入或者一旦指定終點時即可藉由電腦 來予以產生。在圖5所示之實例中,斜向修整爲線性的, 但是在其他的實施例中,斜向修整可以爲非線性的。 在一個實施例中,僅單一氣體被斜向修整。在其他的 實施例中,可將更多的氣體斜向修整。可將多種氣體及其 他的斜向修整參數以不同的斜向修整函數或一起以相同的 斜向修整函數來予以斜向修整。 -15- 1357105 在此實施例中,斜向修整的目的爲當形體特徵首先被 蝕刻時,針對短的形體特徵深度而使電漿最佳化。對於使 相關於低縱橫比的遮罩選擇性的斜向修整最佳化,可以使 用遠比對於較高的縱橫比更接近於蝕刻終止的條件》例如 ,在低縱橫比時,蝕刻可以利用具有保存光阻劑之電漿參 數的製程。這提供了總體增加的蝕刻選擇性及增加的遮罩 之保存。隨著形體特徵變得更深,使電漿組成物斜向修整 上升以提供更具侵略性的蝕刻,以蝕刻更深的形體特徵, 但是這常常犧牲選擇性。藉由斜向修整氣體,根據由步階 之深度所指定的需求而做成更具侵略性的蝕刻。如同在三 個或更多個步階的斜向修整中所提供者,接近地修改侵略 性至蝕刻深度有助於使諸如遮罩蝕刻之製程犧牲減至最低 。在整個蝕刻製程中使用侵略性步階可更快速地腐蝕遮罩 ,這須要較厚之遮罩,其將增加關鍵尺寸。在斜向修整時 ,侵略性蝕刻僅視需要而被使用於較高的縱橫比。 圖2B爲在已將高縱橫比之形體特徵216經由遮罩 212而被蝕刻成飩刻層208之後,具有該蝕刻層208的基 板204之剖面槪要視圖。在此實例中,在形體特徵216的 蝕刻期間去除幾乎全部(若不是全部的話)的遮罩212» 希望形體特徵蝕刻爲儘可能地具有選擇性,以去除儘可能 少的遮罩材料,而允許較薄的遮罩,其導致較小的關鍵尺 寸。 本發明的優點之一爲以較薄的遮罩提供較深的高縱橫 比蝕刻,其提供較小的關鍵尺寸。可同時發生或與先前的 -16- 1357105 實施例分開而被最佳化的另一個優點爲弓形彎曲縮減。此 需要係針對具有垂直側壁的長方形蝕刻外形輪廓。將弓形 彎曲寬度定義爲介於在外形輪廓之頂部處的CD與在外形 輪廓之最寬位置處的CD之間的差値。可以依據蝕刻製程 而移動弓形彎曲之位置的深度。其優點爲使在位置範圍內 因一系列之處理配方所產生的弓形彎曲相對於在單一位置 處所產生的弓形彎而變平滑。如同在此所例舉者,斜向修 整的好處爲立刻以單一斜向修整方案來使多個蝕刻特性最 佳化的能力。可以由本發明所提供的斜向修整最佳化的實 例爲蝕刻選擇性、弓形彎曲控制、條痕控制、頂部及底部 CD的控制、蝕刻率及外形輪廓控制(以構成長方形外形 輪廓較佳)。 實例 在本發明的實例中,基板爲矽基板,蝕刻層爲氧化矽 電介質層,以及遮罩爲光阻遮罩。 基準(baseline)主要餓刻法 在上述的Exelan上使用下面的處理配方來執行電介 質層的基準主要蝕刻法。將處理室壓力設定成約45毫托 。27 MHz之RF源提供下部電極約1 500瓦的電力。2 MHz之RF源提供下部電極約1 500瓦的電力。提供構成 蝕刻氣體之約300 seem之流量的Ar約30 seem之流量的 C4F8及約10 seem之流量的02。用以冷卻基板的氦冷卻 -17- 1357105 壓力爲20托(Torr)。將下部電極維持在〇°C。將上部 維持在140 °C。基準蝕刻法係實施持續約250秒的時| 第一次斜向修整測試主要蝕刻法 第一次斜向修整測試主要蝕刻法包括具有下面處 方之5個步騾的製程。在每一個步驟中,將處理室壓 定成45毫托。27 MHz之RF源提供下部電極約1500 電力。2 MHz之RF源提供下部電極約1500瓦的電力 以冷卻基板的氦冷卻壓力爲20托。將下部電極維持 °C。將上部電極維持在140°C。 在第一個步驟中,提供構成蝕刻氣體之約170 之流量的Ar、約15 seem之流量的C4F8及約6 seem 量的〇2 »第一個步驟係實施持續50秒的時間。在第 步驟中,提供構成蝕刻氣體之約2 00 seem之流量的 約19 seem之流量的C4F8及約7 seem之流量的〇2 150秒,其提供試樣1。在第三個步驟中’提供構成 氣體之約220 seem之流量的Ar、約21 seem之流 C4F8及約7 seem之流量的02持續70秒的時間。在 個步驟中,提供構成蝕刻氣體之約25〇 seem之流量ί 、約23 seem之流量的C4F8及約8 seem之流量的〇2 60秒的時間,其提供試樣2。在第五個步驟中’提供 蝕刻氣體之約300 seem之流量的Ar、約30 seem之 的C4F8及約1〇 seem之流量的〇2持續40秒的時間 提供試樣3。因此,將所有三種成份氣體的流率個別 電極 理配 力設 瓦的 β用 在 0 seem 之流 二個 Ar、 持續 鈾刻 量的 第四 勺 Ar 持續 構成 流量 ,其 地斜 -18- 1357105 向修整。 圖7爲基準主要蝕刻法704及第一次斜向修整蝕刻法 708之光阻劑選擇性的圖表。如同可以從圖表觀察到的, 第一次斜向修整蝕刻法的初始選擇性遠比基準主要蝕刻法 的選擇性更大。接近製程的結束時,第一次斜向修整蝕刻 法的斜向修整致使第一次斜向修整蝕刻法的選擇性與基準 主要蝕刻法的選擇性爲大約相同。總體而言,在第一次斜 向修整蝕刻期間所去除的光阻劑遠比基準主要蝕刻法所去 除者更少。因此,第一次斜向修整蝕刻法可以使用遠遠更 薄的光阻遮罩,其改進形體特徵的關鍵尺寸。 表1 弓形彎曲 寬度 深度 (微米) 縱橫比 製程時間 (秒) 基準 0.257 3.12 15.6 250 試樣1 Μ /1、、 2.58 12.9 200 試樣2 0.21 3.55 17.75 330 試樣3 0.217 3.72 18.6 360 表1顯示基準主要蝕刻法及第一次斜向修整蝕刻法之 不同試樣的弓形彎曲寬度、深度、縱橫比及製程時間。基 準主要蝕刻法的弓形彎曲寬度爲0.257微米。第一次斜向 修整蝕刻法的不同階段的弓形彎曲寬度小於0.25 7微米。 深度顯示第一次斜向修整鈾刻法提供更深之蝕刻深度。表 -19- 1357105 1也顯示第一次斜向修整蝕刻法以減少的遮罩消耗來提供 較高的縱橫比。 表2 大量累積之蝕刻的光阻劑 累積的選擇性 基準 16 試樣1 0.11 52 試樣2 0.1 9 27 試樣3 0.23 22 表2顯示基準蝕刻法和在不同階段的斜向修整蝕刻法 的每一個試樣的大量累積之蝕刻的光阻劑及累積的選擇性 〇 圖10A爲在第一次斜向修整蝕刻法的第二個步驟之 後的形體特徵1〇〇4之剖面的顯微照片。第一及第二個步 驟的高選擇性提供大的光阻蝕劑厚度1 008。圖10B爲在 第一次斜向修整蝕刻法的第四個步驟之後的形體特徵 1004之剖面的顯微照片。第三及第四個蝕刻步驟允許蝕 刻至較高的縱橫比’如圖所示,且更接近於基準選擇性。 圖10C爲在第一次斜向修整蝕刻法的第五個步驟之後的形 體特徵1004之剖面的顯微照片。第五個步驟允許蝕刻至 較高的縱橫比’如圖所示,以及其選擇性現在係類似於基 準触刻法。圖1 0D爲使用基準主要蝕刻法所蝕刻之形體 特徵1 0 1 6之剖面的顯微照片。自基準主要蝕刻法所形成 -20- 1357105 之形體特徵1016由於總製程時間的減少而不如自第一次 斜向修整蝕刻法所形成的形體特徵1 0 04 —樣深。此外, 自基準主要蝕刻法所形成的形體特徵1016看起來顯現比 自第一次斜向修整蝕刻法所形成的形體特徵1004更大的 弓形彎曲,並在被蝕刻至斜向修整蝕刻的深度時將只會逐 漸變差。此外,在第五個步驟後之光阻遮罩的厚度1010 比在基準主要蝕刻法後之光阻遮罩的厚度1018更大,即 使自基準主要蝕刻法所形成的形體特徵1016不如自第一 次斜向修整蝕刻法的第五個步驟之後所形成的形體特徵 10 04 —樣深,這將會允許第一次斜向修整蝕刻法能夠使 用較薄的遮罩,以獲得比使用有較厚的光阻遮罩的基準主 要蝕刻法可獲得到的形體特徵更深。反之,吾人可以針對 使用斜向修整之更深的蝕刻而使用相同的遮罩厚度。基準 蝕刻法也可顯示自我限制效應。 圖9A爲在第一次斜向修整蝕刻法的第二個步驟之後 及在自試樣剝去光阻劑之後的形體特徵904之剖面的顯微 照片。圖9B爲在第一次斜向修整蝕刻法的第四個步驟之 後及在自試樣剝去光阻劑之後的形體特徵904之剖面的顯 微照片。圖9C爲在第一次斜向修整蝕刻法的第五個步驟 之後及在自試樣剝去光阻劑之後的形體特徵904之剖面的 顯微照片。圖9D爲在剝去光阻劑之後使用基準主要蝕刻 法所蝕刻之形體特徵904之剖面的顯微照片。光阻劑之去 除有助於更佳例舉由本發明所提供之改進的外形輪廓。 1357105 第二次斜向修整測試主要蝕刻法 第二次斜向修整測試主要蝕刻法包含下面處理配方之 3個步驟的製程。27 MHz之RF源提供下部電極約1500 瓦的電力。2 MHz之RF源提供下部電極約1500瓦的電力 。用以冷卻基板的氦冷卻壓力爲20托。將下部電極維持 在»將上部電極維持在140°C。 在第一個步驟中,在30毫托之處理室壓力時提供構 成餓刻氣體之約200 seem之流量的Ar、約15 seem之流 量的C4F8及耀6 seem之流量的02。在第二個步驟中,在 45毫托之處理室壓力時提供構成鈾刻氣體之約2 80 seem 之流量的Ar、約25 seem之流量的C4F8及約7 seem之流 量的〇2。提供第二個步驟持續1 〇〇秒的時間。在第三個 步驟中,在50毫托之處理室壓力時提供構成蝕刻氣體之 約330 seem之流量的Ar、約30 seem之流量的C4F8及約 8 seem之流量的〇2持續1〇〇秒的時間。因此,將所有三 種成份氣體的流率及室壓力個別地斜向修整。 圖1 1 A爲在剝去光阻劑之後,使用第二次斜向修整 測試主要蝕刻法來蝕刻形體特徵Π 〇4之剖面的顯微照片 。圖1 1 B爲在剝去光阻劑之後,使用基準蝕刻法來蝕刻形 體特徵Π16之剖面的顯微照片。光阻劑的去除有助於更 佳例舉由本發明所提供之改進的外形輪廓。也可以觀察到 由第二次斜向修整測試主要蝕刻法所提供的更深蝕刻。 如同由第一個實例所顯示者,本發明的斜向修整提供 改進之整體選擇性,其係藉由使用在使用較不具侵略性的 -22- 1357105 條件開始時具有保存光阻劑的能力之較低流率。如同由兩 個實例所顯示者,本發明的斜向修整提供更窄的總弓形彎 曲寬度,因爲使弓形彎曲在弓形彎曲位置隨著改變的電漿 條件而改變時變平滑。 這些實例從該製程之明顯部位的期間提供斜向修整。 在這些實例中,將斜向修整時間的期間定義爲自第一個步 驟的結束至最後一個步驟的開始。在此種的定義下,第一 次斜向修整測試主要蝕刻法將會有全部370秒的蝕刻製程 之約1 50 + 70 + 60 = 280秒期間的斜向修整。在上面的定義 下,第二次斜向修整測試主要蝕刻法各自將會具有1〇〇秒 期間的斜向修整。最好斜向修整修整具有至少3 0秒的期 間。斜向具有至少1 〇〇秒的期間更好。斜向修整具有至少 2 00秒的期間有更佳。就連續的斜向修整而言,斜向修整 時間係自連續斜向修整的開始至結束。 在上面的定義下,在斜向修整期間蝕刻至少約0.5微 米較佳。在斜向修整期間蝕刻至少1微米更佳。在斜向修 整期間蝕刻至少2微米又更佳。就第一次斜向修整測試主 要蝕刻法而言,斜向修整發生在3 70秒的蝕刻期間的280 秒的期間內。因此,斜向修整發生於280/3 70 = 76%之蝕刻 期間。斜向修整發生於至少1 〇%之蝕刻期間較佳。斜向修 整發生於至少30¼之蝕刻期間更佳。斜向修整發生於至少 70%之蝕刻期間又更佳。 本發明可適用於任何形式的抗蝕劑,其包括(但不限 於)更容易被蝕刻之更新的1 93奈米抗蝕劑,所以所增加 -23- 1357105 的選擇性爲甚至具有更大之値的選擇性》有了斜向修整, 可以使用更薄的抗蝕劑以達成與另外以更厚的抗蝕劑可以 完成的形體特徵深度相同的形體特徵深度。反之,藉由遮 罩的保存,斜向修整對於給定的抗蝕劑厚度有可能做成更 深的蝕刻。此外,如果需要更深的蝕刻,這可以僅藉由繼 續斜向修整至更深的深度來予以達成,而不是以不同的參 數來做實驗,以便找出以何組參數可獲得到所想要的蝕刻 深度及選擇性。 在本發明其它的實施例中,蝕刻層係可以是導電層, 諸如矽或金屬層。 雖然從幾個較佳的實施例的觀點來說明本發明,但是 其具有落在本發明範圍內的替換物,置換物及各種取代同 等物。也應該注意有許多代替方式來施行本發明的方法及 裝置。因此,希望將以下所附之申請專利範圍解釋成包括 落在本發明的真正精神及範圍內的所有這些替換物、置換 物及各種取代同等物。 【圖式簡單說明】 在所附之圖形的圖中以實例方式來例舉本發明,並非 以限制方式,以及其中相同的參考數代表相似的元件,並 且其中: 圖1係本發明的實施例的高階流程圖。 圖2A及2B係根據本發明處理的基板之剖面槪要視 圖。 -24- 1357105 圖3係可在本發明之較佳實施例中使用的處理室的槪 要視圖。 圖4係以触刻電漿供給處理室的實施例之更詳細的流 程圖。 圖5係構成,餓刻氣體之氣體的任一氣體的流率相對於 時間的圖表。 圖6係分開且不連續的斜向修整步階函數的圖形。 圖7係以基準主要蝕刻法及第一次斜向修整蝕刻法的 光阻劑選擇性之圖表。 圖8A及8B例舉電腦系統,其適以實施在本發明的 實施例中所使用的控制器。 圖9A-C係在剝去光阻劑之後,在第一次斜向修整蝕 刻法的各種階段的形體特徵之剖面的顯微照片。 圖9D係在剝去光阻劑之後,使用基準主要蝕刻法餓 刻的形體特徵之剖面的顯微照片。 圖10A-C係在剝去光阻劑之前,在第一次斜向修整 鈾刻法的各種階段的形體特徵之剖面的顯微照片。 圖10D係在剝去光阻劑之前,使用基準主要蝕刻法 所蝕刻的形體特徵之剖面的顯微照片。 圖1 1 A係在已剝去光阻劑之後,使用第二次斜向修 整測試主要蝕刻法蝕刻的形體特徵之剖面的顯微照片。 圖1 1 B係在已剝去光阻劑之後,使用基準蝕刻法所@ 刻的形體特徵之剖面的顯微照片。 -25- 1357105 【主要元件符號說明】 204 基板 208 蝕刻層 2 12 遮罩 2 16 形體特徵 204 基板 300 處理室 302 侷限環 304 上部電極 308 下部電極 3 10 氣體源 3 12 第一氣體源 3 14 第二氣體源 3 16 第三氣體源 320 排氣泵 328 反應器頂部 335 控制器 337 第一控制閥 339 第二控制閥 340 電漿容積 341 第三控制閥 343 氣體入口 348 RF源 352 室壁 -26- 1357105 800 電腦系統 802 螢幕 804 顯示器 806 外殼 808 硬碟 8 10 鍵盤 8 12 滑鼠 8 14 磁碟片 800 電腦系統 804 顯示器 8 10 鍵盤 812 滑鼠 8 14 可拆卸式磁碟 820 系統匯流排 822 處理器 824 記憶體 826 固定式磁碟 830 揚聲器 840 網路界面

Claims (1)

1357105 十、申請專利範園 1· 一種經由基板之上的遮罩來蝕刻蝕刻層中的形體特 徵之方法,其包含步驟: 將該基板放置在處理室內; 將第一次蝕刻電漿組成物提供給該處理室,其中,該 第一次蝕刻電漿組成物開始鈾刻該蝕刻層中的形體特徵; 提供第二次蝕刻電漿組成物,其中,該第二次蝕刻電 漿組成物繼續蝕刻該蝕刻層中的該形體特徵: 提供第三次鈾刻電漿組成物,其中,該第三次蝕刻電 漿組成物繼續蝕刻該蝕刻層中的該形體特徵;其中,該第 三次蝕刻電漿組成物比該第二次蝕刻電漿組成物更具相關 於蝕刻終止的侵略性,以及該第二次蝕刻電漿組成物比該 第一次蝕刻電漿組成物更具相關於蝕刻終止的侵略性,且 其中,第一次蝕刻電漿比第二次蝕刻電漿更具選擇性,以 及第二次蝕刻電漿比第三次蝕刻電漿更具選擇性》 2. 如申請專利範圍第1項之方法,其中,該蝕刻層爲 電介質層。 3. 如申請專利範圍第1項之方法,其中,該第一次蝕 刻電漿比該第二次蝕刻電漿更具選擇性意謂該第一次蝕刻 電漿比該第二次蝕刻電漿相關於該遮罩更選擇性地蝕刻該 蝕刻層,以及該第二次蝕刻電漿比該第三次蝕刻電漿更具 選擇性意謂該第二次蝕刻電漿比該第三次蝕刻電漿相關於 該遮罩更選擇性地蝕刻該蝕刻層。 4. 如申請專利範圍第1項之方法,其中,提供該第一 -28- 1357105 次蝕刻、該第二次蝕刻、及該第三次蝕刻之該步驟在蝕刻 該形體特徵以使電漿參數最佳化的期間,提供斜向修整至 少一蝕刻電漿參數至變化的蝕刻深度,並且以經斜向修整 之電漿來蝕刻,直到將該形體特徵蝕刻到形體特徵深度爲 止。 5. 如申請專利範圍第4項之方法,其中,該斜向修整 發生在遍及大於3 0秒的時間期間。 6. 如申請專利範圍第4項之方法,其中,該斜向修整 發生在遍及大於該蝕刻期間的50%。 7. 如申請專利範圍第4項之方法,其中,該斜向修整 爲非線性斜向修整。 8. —種經由基板之上的遮罩來蝕刻單一均勻蝕刻層中 的形體特徵之方法,其包含步驟: 將該基板放置在處理室內; 將蝕刻電漿提供給該處理室,其中,該蝕刻電漿開始 蝕刻,其包含步驟: 提供具有成分氣體的蝕刻氣體,其中,該蝕刻氣 體具有蝕刻氣體流率,且該成分氣體具有一流率,及 激勵該蝕刻氣體以使該蝕刻氣體轉變成蝕刻電漿 以該蝕刻電漿來蝕刻該單一均勻蝕刻層中的形體特徵 > 在蝕刻該形體特徵成爲該單一均勻蝕刻層直到該形體 特徵被蝕刻至形體特徵深度爲止的期間,斜向修整該成分 -29- 1357105 氣體的該流率,其中,該斜向修整發生持續該蝕刻期間的 至少30%,其中,該斜向修整爲連續斜向修整和模擬連續 斜向修整之一序列分開步階的至少其中一者。 9. 如申請專利範圍第8項之方法,其中’該斜向上升 修整發生在遍及大於3 0秒的時間期間。 10. 如申請專利範圍第8項之方法,其中’該斜向修 整發生在遍及大於該蝕刻期間的5 0%。 11. 如申請專利範圍第8項之方法,其中,該斜向修 整爲非線性斜向修整。 12. 如申請專利範圍第8項之方法,其中,該斜向修 整爲線性斜向修整。 1 3 .如申請專利範圍第8項之方法’其中,該斜向修 整減小介於該單一均勻蝕刻層與該遮罩之間的蝕刻選擇性 〇 14. 如申請專利範圍第8項之方法’其中’該斜向修 整減小相關於蝕刻終止的侵略性。 15. 如申請專利範圍第8項之方法,其中’該單一均 勻蝕刻層爲電介質層。 16. 如申請專利範圍第8項之方法,其中’該單—均 勻蝕刻層爲低k電介質層。 17. —種經由基板之上的遮罩來蝕刻蝕刻層中的形體 特徵之裝置,其包含: 電漿處理室,其包含: 構成電漿處理室外殼的室壁; -30- 1357105 用來支撐基板於該電漿處理室外殼之內的基板支 撐體: 用來調節該電漿處理室外殼內之壓力的壓力調節 器: 用來提供電力給該電漿處理室外殼以維持電漿的 至少一電極; 用來將氣體提供進該電漿處理室外殼中的氣體入 口:及 用來使氣體自該電漿處理室外殼中排出的氣體出 □; 與該氣體入口流體連接之氣體源; 控制器,可控制地連接至該氣體源、該至少一電極、 該壓力調節器、該氣體入口及該氣體出口的至少其中一者 ,其包含: 至少一處理器;及 電腦可讀取媒體,其包含: 用於提供之電腦可讀取碼,用以自該氣體源經 由該氣體入口而將具有成分氣體的蝕刻氣體以一流率提供 進該電漿處理室內,其中,該成分氣體具有一流率; 用於激勵之電腦可讀取碼,用以激勵該至少一 電極以使該蝕刻氣體轉變成蝕刻電漿而致使形體特徵能夠 被鈾刻成該蝕刻層; 用於斜向修整之電腦可讀取碼,用以斜向修整 該成分氣體的該流率,以將形體特徵蝕刻成單一均勻蝕刻 -31 - 1357105 層,其中,該斜向修整發生持續該蝕刻期間的至少3 0%, 其中,該斜向修整爲連續斜向修整和模擬連續斜向修整之 一序列分開步階的至少其中一者。 -32-
TW093128748A 2003-09-26 2004-09-22 Method and apparatus for etching a feature in an e TWI357105B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/672,151 US7135410B2 (en) 2003-09-26 2003-09-26 Etch with ramping

Publications (2)

Publication Number Publication Date
TW200520089A TW200520089A (en) 2005-06-16
TWI357105B true TWI357105B (en) 2012-01-21

Family

ID=34376289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128748A TWI357105B (en) 2003-09-26 2004-09-22 Method and apparatus for etching a feature in an e

Country Status (6)

Country Link
US (1) US7135410B2 (zh)
JP (1) JP4791964B2 (zh)
KR (1) KR101117053B1 (zh)
CN (1) CN100461345C (zh)
TW (1) TWI357105B (zh)
WO (1) WO2005031835A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053003B2 (en) 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
JP2006173293A (ja) * 2004-12-15 2006-06-29 Toshiba Corp 半導体装置の製造方法
US20070066074A1 (en) 2005-09-19 2007-03-22 Nace Rossi Shallow trench isolation structures and a method for forming shallow trench isolation structures
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features
US7341953B2 (en) * 2006-04-17 2008-03-11 Lam Research Corporation Mask profile control for controlling feature profile
ITMI20062271A1 (it) * 2006-11-27 2008-05-28 Stmicroeletronics S R L Processo di deposizione al plasma con parametri di processo variabili
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
KR101588909B1 (ko) 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
CN102768933B (zh) * 2009-01-31 2017-06-30 应用材料公司 用于蚀刻的方法
KR101759745B1 (ko) * 2009-12-15 2017-07-19 램 리써치 코포레이션 에치 툴 공정 인디케이터 방법 및 장치
US8609548B2 (en) 2011-06-06 2013-12-17 Lam Research Corporation Method for providing high etch rate
US8440473B2 (en) 2011-06-06 2013-05-14 Lam Research Corporation Use of spectrum to synchronize RF switching with gas switching during etch
CN103633014B (zh) * 2012-08-21 2018-03-30 中国科学院微电子研究所 半导体器件制造方法
CN104078418B (zh) * 2013-03-29 2018-05-25 江苏鲁汶仪器有限公司 半导体器件制造方法
US20140342570A1 (en) * 2013-05-16 2014-11-20 Applied Materials, Inc. Etch process having adaptive control with etch depth of pressure and power
US9275869B2 (en) * 2013-08-02 2016-03-01 Lam Research Corporation Fast-gas switching for etching
JP6411246B2 (ja) * 2015-03-09 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR20170002764A (ko) 2015-06-29 2017-01-09 삼성전자주식회사 반도체 소자의 제조 방법
US10386829B2 (en) * 2015-09-18 2019-08-20 Kla-Tencor Corporation Systems and methods for controlling an etch process
KR20220010648A (ko) 2020-07-16 2022-01-26 삼성전자주식회사 플라즈마 식각 장치, 플라즈마 식각 방법 및 그를 포함하는 반도체 소자의 제조 방법
CN115274488B (zh) * 2022-09-27 2023-02-10 浙江大学杭州国际科创中心 碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313334A (ja) 1986-07-04 1988-01-20 Hitachi Ltd ドライエツチング方法
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
JP2522041B2 (ja) * 1989-04-21 1996-08-07 富士電機株式会社 プラズマエッチング方法
US6040619A (en) * 1995-06-07 2000-03-21 Advanced Micro Devices Semiconductor device including antireflective etch stop layer
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
JP4673457B2 (ja) * 1998-12-28 2011-04-20 東京エレクトロンAt株式会社 プラズマ処理方法
EP1145276A1 (en) * 1998-12-30 2001-10-17 Lam Research Corporation Method and apparatus for etch rate stabilization
US6449038B1 (en) * 1999-12-13 2002-09-10 Applied Materials, Inc. Detecting a process endpoint from a change in reflectivity
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP2001345380A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法および半導体装置
US6599839B1 (en) * 2001-02-02 2003-07-29 Advanced Micro Devices, Inc. Plasma etch process for nonhomogenous film
JP2003243361A (ja) * 2002-02-14 2003-08-29 Tokyo Electron Ltd プラズマエッチング方法
US6828251B2 (en) * 2002-02-15 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improved plasma etching control

Also Published As

Publication number Publication date
KR20060090233A (ko) 2006-08-10
JP4791964B2 (ja) 2011-10-12
JP2007507110A (ja) 2007-03-22
US7135410B2 (en) 2006-11-14
KR101117053B1 (ko) 2012-03-13
US20050070117A1 (en) 2005-03-31
CN100461345C (zh) 2009-02-11
CN1886823A (zh) 2006-12-27
TW200520089A (en) 2005-06-16
WO2005031835A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
TWI357105B (en) Method and apparatus for etching a feature in an e
TWI420594B (zh) 去氟化製程
JP4886513B2 (ja) フィーチャ微小寸法の低減
US7491647B2 (en) Etch with striation control
US7429533B2 (en) Pitch reduction
JP5086090B2 (ja) 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法及び装置
US8614149B2 (en) Critical dimension reduction and roughness control
TWI496212B (zh) 包含光阻遮罩預處理之電漿製程
KR101534883B1 (ko) 마스크 트리밍
JP2008524851A (ja) エッチマスクの特徴部の限界寸法の低減
TW200828454A (en) Low-k damage avoidance during bevel etch processing
WO2008157018A1 (en) Minimization of mask undercut on deep silicon etch
TWI405265B (zh) 均勻控制的蝕刻
US8470715B2 (en) CD bias loading control with ARC layer open
WO2006019849A1 (en) Low-k dielectric etch

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees