TWI353027B - Transistor - Google Patents

Transistor Download PDF

Info

Publication number
TWI353027B
TWI353027B TW096134462A TW96134462A TWI353027B TW I353027 B TWI353027 B TW I353027B TW 096134462 A TW096134462 A TW 096134462A TW 96134462 A TW96134462 A TW 96134462A TW I353027 B TWI353027 B TW I353027B
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
electrode layer
ratio
nitride semiconductor
Prior art date
Application number
TW096134462A
Other languages
English (en)
Other versions
TW200841400A (en
Inventor
Koyama Hidetoshi
Kamo Yoshitaka
Shiga Toshihiko
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200841400A publication Critical patent/TW200841400A/zh
Application granted granted Critical
Publication of TWI353027B publication Critical patent/TWI353027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1353027 九、發明說明： 【發明所屬之技術領域】 本發明係有關電晶體，尤其是有關包括與半導體層形 成蕭特基接合之電極的電晶體。 【先前技術】 習知以來’舉例如以下的專利文獻所揭示，包括與半 導體基板蕭特基接合之閘極電極的電晶體係為眾所皆知。 【專利文獻1】日本特開昭62430567號。 【專利文獻2】日本特開昭61 —203672號。 【專利文獻3】日本特開昭6卜183961號。 【專利文獻4】日本特開平〇5_2iii75號。 【發明内容】 (發明欲解決之課題）
就閘極電極的材料而言，係有使用氮化鈕（TaN)之情 況。在使用TaN的情況下，可以使蕭特基障壁高度或 理想係數值（η值）達到良好值，並且可以得到具有耐濕性 亦優的特性之閘極電極。 阶叩，社使 ^ 丨〜〜六疋隹咼溫保存 時等高溫環境下，當閘極電極曝露於外部時，會發生由閘 極電極正下方的半導體基板所造成的脫氮、或^氧化。二
樣的脫氮或是氧化恐怕會招致高溫環境t之信賴性降低I 本發明係為用以解決上述課題者，以提供包括將=謂 2118-9143-PF;Ahddub 5 1353027 ，的蕭特基障壁高度或理想係數值之特性保持在良好值，同 時使耐熱性為優之電極的電晶體。 (用以解決課題之手段） 第1發明係為用以達成上述目的之電晶體，包括： 氮化物半導體層； 閘極電極層，於前述氮化物半導體層上層疊氮化鈕， 並與該氮化物半導體層形成蕭特基接合；及 φ 絕緣膜，以包圍前述閘極電極層的方式，設置於前述 氮化物半導體層上， 其特徵在於： *前述閘極電極層係在使與前述氮化物半導體層接觸的 、部位相較後，使沒有與該氮化物半導體層接觸的部位之氮 • 化率為低。 (發明效果） 右疋根據第1發明的話，藉由利用高氮化率的氮化组 2與氮化物半導體層接觸的部位，可以得到良好的蕭特 2 σ特性°再者’藉由利用低氮化率的氮化鈕形成沒有 ^化物何體層接觸的部位，巾可以防止高氮化率的^ 位露出。向溫時的亞介在你成咖认Μ ^ ‘“匕係從曝路於外部的部位開始進行， 而且惡化部位的氮化率越高越容易進行 電極層之低氮化率的部位，化的’甲極 ^ 阿氮化率的部位曝露 切。而惡化。其結果為可以得到包括將蕭特基障壁 =想係數值之特性保持在良好值，同時使耐熱性為優之 閘極電極的電晶體。 6 2H8-9143-PF;Ahddub 1353027 【實施方式】 (用以實施發明之最佳形態） 實施形態1.
[實施形態1的構成]
第1圖係為有關用以說明本發明之實施形態i的電a 體10構造之圖面。具體而言，第丨圖係為顯示針對氮化鎵 (GaN)系的電晶體，包括將氮化钽（以下也稱為用於閘 極電極之蕭特基接纟閘極電極的電晶體(以下也稱為蕭： 基閘極型電晶體）之圖面。在本實施形態中，電晶體係 為GaN系之高電子移動度電晶體（High Elect^n Transistor : HEMT) ° 在第1圖巾，係為擴大本實施形態之電晶體l〇之間極 電極20附近的構造。在本實施形態中，於GaN層 層14的化合物半導體層上層疊TaN層22。了^層U係與 AlGaN層14形成為蕭特基接合。在㈣層22周圍係設置 由S i N所構成的絕緣膜1 6。 在TaN層22上進一步層疊TaN層24。_層μ係形 成為與絕緣膜16連接。藉此，TaN層22 緣膜1 6與上層的TaN層24而被覆蓋。 丹考’利用TaN層 22及TaN層24構成閘極電極2〇。
TaN層24係使氮化率較下層的TaN層 ώ z更低。在本 實施形態中’ TaN層22中的Ta與Ν之比率係、去， 千1糸達到N/Ta=l. 3 〜1. 7的範圍内。又針對層24而言，Ta办 1 a與N之比率係 2118-9143-PF;Ahddub 7 1353027 達到N/Ta = 0. 9〜1.3的範圍内。具體而言，在本實施形態 中 ’ TaN 層 22 係使 N/Ta=l. 5，TaN 層 24 係使 N/Ta = l. 1。
又雖然未圖不，源極電極與汲極電極係設置在A丨GaN 層14的其他位置。如此一來，本實施形態係為包括由2種
TaN層22、24所構成的閘極電極2〇’並使與半導體層直接 接觸的下層TaN層之氮化率為高，上層TaN層之氮化率為 低的電晶體》 第2圖係為顯示本實施形態之電晶體丨〇製造方法之一 例的工程圖。在本實施形態之製造方法中，首先如第 圖所示，在GaN層12、A1GaN層14的化合物半導體層上層 疊SiN，形成絕緣膜16。接著，利用濕式蝕刻，如第2(b) 圖所示’針對閘極電極的位置，部份性除去絕緣臈i6。之 後，如第2(c)圖所示，利用濺射依序層疊㈣層2卜 ㈣，藉由在進行TaN層22之_時使心氣愿相對 性變南，在進行TaN層24之機射時使&氣壓相對性變低， 而能夠形成氮化率不同的W層22、24的層疊構造。其次， 在相當於閘極電極2 0的ar a本& , π的位塗敷光阻臈30，並利用離子 調整除去閘極電極2〇以外的 乂外的部位（第2(d)圖）。之後，除 去光阻膜30，如笫_ 弟2(e)圖所不，得到閘極電極2〇。 [實施形態1之作用、效果] 將TaN層用於間梅雷扛 ^ 閘極電極之情況下，可以使蕭特基障壁 南度Φ b值、或是理相说杳（ 飞疋理想係、數n值達到良好值。在使Ta^ n 的比率（以下，也筋雜兔「, 、 乜間稱為氮化率」）變高至某個程度之情 況，例如使N/Ta=l 3〜1 7和λ / • . 7知度（以下，也將此範圍稱為「高 2118-9143-PF;Ahddub 8 氮化率J )之情況下，可以使該等特性達到良好值。 方面’在使TaN成為高溫的情況下，由Taj\j層中及 =電極正下方的半導體層中會引起脫氮或氧化。所謂脫 或氧化之閉極電極惡化係在高溫時由曝露於大氣中的部 份所W起。 第8圖係為顯示作為本實施形態的比較例之使用 層作為間極電極之電晶體的圖面。第8圖之電晶體51〇係 包括—層512、A1GaN層…、絕緣膜516，並利用特定 氮化率之-層TaN層形成閘極電極52。。在第8圖之比較 例的構造中，使TaN層露出。 上述之TaN層惡化係為當⑽比率越大時，越容易發 的傾向。第3圖係為顯示針對以—層作為閘極電極之 去.3 ” N比率、及閉極電極耐熱性之關係’本案發 月者所進行的實驗結果之圖面且辨 示在變化了…比率時之八體而言，第3圖係為顯
Qfi . . w 時之阿溫保存試驗（在380°C下保存 96小時)後的片電阻變 H ^ m因應N/Ta比率的變 化使付片電阻變化率也產生變化。 在第3圖中，當月 為此，由第3圖的結果看來率：大時，耐熱性越低。 係隨著使氮化率變低而提升。知閘極電極的耐熱性 Ta與N的比率…二尤其是如第3圖所示，在以 變化率的增加比率變大。2界限，高氮化率側之片電阻 超過N/Ta = 1.3時， 二，因為當TaN層的氮化率 因此從確保良好耐熱性 ’，，、丨頜著地降低， 、觀點看來，將氮化率達到 2118-9143-PF;Ahddub 9 1353027 iV/Ta 0·9〜】3程度的範圍（以下，該氮化率的範圍也稱為 「低氮化率j )為佳。 如上述所示，從使閘極電極的特性保持於良好的觀點 看來用來作為閘極電極之TaN層的氮化率係成為 N/Ta 1 · 3〜1 · 7程度為佳。然而，如第8圓的比較例所示， 在使閉極電極520露出的構造令，當提高閉極電極520之 氮化率時，伴隨而來的是使閘極電極520的耐熱性也跟著
降低。又如第3圖所述，雖然可以藉由利用低氮化率的TaN 層構成閘極電極而提升耐熱性，但是在此情況下，所謂①b 值或η值的特性也跟著降低。如此一來在第8圖的比較 例構1^中’當為了得到良好特性而提高氮化率時，相反地 會招致耐熱性的降低。 因此，在本實施形態中，如第丨圖所示，使用在與半 曰連接的伤上形成咼氮化率的TaN層22，並於其上 1疊低氮化率的TaN層24之2層構造的TaN閘極電極構 ^ TaN層的膜厚係較兩側的絕緣膜16更薄。 “若是根據這樣的構造，可以利用低氮化率的了州層Μ 覆盍TaN層22的上部，並利用絕緣膜16覆蓋TaN層22的 側面部。再者’藉由使形成蕭特基接合之㈣層22成為高 氮化率(N/Ta = 1.3〜")層，可以得到良好的仏值、n值。 又因為使保護TaN | 22 @ TaN I 24成為低氮化率 (N/Ta-0.9〜1.3)層’而可以提高耐熱性，因此在高溫環境 下即使曝露於大氣中，也可以抑制其惡化。藉此，可以防 止高氮化率的TaN層22曝露於大氣中，並且可以得到耐熱 2118-9l43-PF；Ahddub 1353027 性優之閘極電極β 又在本實施形態中，係使用層疊氮化率不同的2種TaN 層之2層構造閘極電極構造。若是根據這樣的手法，可以 使發生在2層之間的剝離疑慮變小，而能夠確實地保護高 鼠化率之TaN層22。又本實施形態之閘極電極2〇係由於 可以藉由一邊使氮化率不同，一邊層疊TaN層加以製造， 因此在製造上也有優點。 [實施形態1的變形例] (第1變形例） 在實施形態1中，係分別利用TaN層24覆蓋TaN層 22的上面，利用絕緣膜丨6覆蓋TaN層22的側面。然而， 本發明係不限於此。從利用㈣層24及絕緣膜16覆蓋被 形成為高氮化率的TaN層22的觀點看來’例如在使TaN層 22形成為較絕緣膜16更厚之情況下，利用㈣層24覆蓋 TaN層22的上面及側面兩方亦可。
16 看 雖 選 覆 來 然 擇 又若是根據實施形態1 蓋TaN層22的侧面部 的情況下之外部露出面 之構成的話，可以利用絕緣膜 °因此，使以閘極電極2〇整體 積變少。又在實施形態1中，
可 利用SiN形成絕緣膜16，作县士 疋本發明不限於此。例如 S i 〇2等適當、適合的絕緣膜好 犋材枓，形成在半導體層上 (第2變形例） 成為N/Ta = l · 5的層， >然而，本發明係不限 在實施形態1中，使TaN層22 並使TaN層24成為N/Ta=l. 1的層 2118-9143-PF;Ahddub 11 1353027 , 於此。只要使TaN層22的氮化率為相對性變高，TaN層24 的氮化率為相對性變低即可，即使是適當地變更各層的氮 化率值亦可。 因此，從得到良好的蕭特基接合特性的觀點、及得到 良好耐熱性的觀點看來，可以將TaN層22、的氮化率因 應必要而。又疋在適當值。又如上述所示，尤其是藉由將 層22成為高氮化率（N/Ta = 1 3〜丨7)層，可以得到良好的 _ Φΐ)值、n值，又藉由將TaN層24成為低氮化率（N/Ta = 〇 9 〜1.3)層（但是，要達到rTaN4 22的氮化率〉TaN層以的 氮化率」），可以得到良好的耐熱性。 (第3變形例） 第4圖係為顯示實施形態丨之第3變形例構造之圆 面。第4圖之電晶體1〇係在閘極電極2〇的TaN層24上包 括由比電阻為低的金屬材料所構成之低電阻層4 〇。在本變 形例中，使用金（Au)形成低電阻層40。藉此，可以使閘極 • 電極成為低電阻。又使用Cu(比電阻：Ω · cm)等低 比電阻材料取代Au(比電阻：2· 1以Q . cm)亦可。 (第4變形例） 第5圖係為顯示實施形態丨之第4變形例構造之圖 面。在第5圖之電晶體50中，於構成閘極電極之τ&ν層 22、24中，使上層TaN層24成為Ta層64(也就是說，氮 化率為零的TaN層）。如上述所示’當氮化率越低，越能提
高TaN層的耐熱性。為此，如第4變形例所示，M ’、 精由利用
TaN層22及Ta層64形成閘極電極60，可以但5丨_^ A仲到南耐熱性 2118-9143-PF;Ahddub 12 1353027 . 的閘極電極。又第4變形例係藉由將第2圖所述的工程中 之TaN層24的形成工程取代為層疊僅是Ta層的工程即可 實現。 又在本實施形態中’對於高電子移動度電晶體，也就 是電晶體1 0而言，適用有關本發明之思想的閘極電極構 造。然而，本發明係不限於此，針對包括蕭特基接合閘極 電極之電晶體，也可以適當地使用本發明。 ' 實施形態2. 第6圖係為顯示關於本發明之實施形態2之電晶體構 造的圖面。第6圖之電晶體11 〇係除了使用閘極電極j 2 〇 取代閘極電極20之外，具有與實施形態i之第j圖的電晶 體10相同的構造。在以下的說明中，僅針對本實施形態之 - 特徵點’也就是閘極電極1 20加以說明。 在實施形態2中’與實施形態1之TaN層22相同，使
TaN層122成為高氮化率層（N/Ta=l. 5)。再者，TaN層124 • 係較TaN層122更低氮化率（N/Ta=1.3)，TaN層126係較
TaN層124更低氣化率（N/Ta=1.1)e如此一來，在實施形 態2中，以3層的TaN層構成閘極電極，其氮化率係由下 層朝上層（依照TaN122、124、126的順序）階段性減低的構 造° 如第1圖所示，在使閘極電極成為2層構造的情況下， 當層疊氮化比率大不相同的TaN層時，藉由發生在界面的 應力而可此產生金屬剝離。因此，如第6圖所示，藉由 從下層朝上層階段性減低TaN層的氮化率，能夠緩和界面 2118-9143-PF;Ahddub 13 1353027 應力。藉此’可以避免閘極電極的金屬剝離。 又在製造本實施形態之電晶體110時，在第2圖所述 的工程中，於第2(c)圖的工程時，一邊更細微地變化氮化 率，一邊進行複數層的TaN層之層疊即可。 又在實施形態2中，將閘極電極！ 2〇成為TaN層丨22、 124、126二層構造。然而，本發明係不限於此。能夠以越 往上層氮化率越低的方式層疊氮化率不同的四層、五層、 • 其他複數層的TaN層。藉此，使氮化率的階段性變化更為 平緩’而可以更有效地進行界面應力的緩和。 實施形態3. 第7圖係為有關本實施形態3之電晶體2丨〇構造的圖 - 面。電晶體21 〇係除了使用閘極電極220取代閘極電極20 • 之外’具有與實施形態1之第1圖的電晶體10相同的構造。 貫施形態3之電晶體210所包括的閘極電極2 2 〇係與 實施形態1、2的閘極電極相同，利用TaN加以形成。在實 • 施形態3中，使與AlGaN層14接觸部位222的氮化率形成 為與實施形態1之TaN層22同樣高。再者，隨著離接觸部 位222越遠而使氮化率階段性變低，針對可能曝露於大氣 中之最上部224，係與實施形態1之TaN層24相同，使氮 化率變低《藉由這樣的構造，可以使蕭特基接合與耐熱性 達到良好，並且可以避免實施形態2中所述之根據界面應 力所造成的剝離。 在進行電晶體210製造之情況下，在第2圖所述的工 程中’針對第2(c)圖的工程，藉由一邊連續性地變化Νζ 2118-9143-PP；Ahddub 14

Claims (1)

100年8月19日修正替換頁 1353027第_號 十、申請專利範圍： 1. 一種電晶體，包括： 氮化物半導體層； 閘極電極層，於前述氮化物半導體層上層疊氮化组， 並與該氮化物半導體層形成蕭特基接合；及 巴緣膜以包圍則述閘極電極層的方式，設置於前述 氮化物半導體層上， 其特徵在於： ⑴述閘極電極層係在與前述氮化物半導體層接觸的部 位相較後’使沒有與該氮化物半導體層接觸的部位之氮化 率為低* 、其巾，前述閘極電極層係為層4帛i、2問極電極層而 成， 、述第1閘極電極層係為層疊於前述氮化物半導體層 上’並與該氮化物半導體層形成蕭特基接合之層， 前述第2閘極電極層係為使較前述第i電極層更低氮 化率之氮化鈕層疊於該第丨電極層上之層， 前述絕緣膜係與前述第2電極層連接設置，並且與該 第2電極層覆蓋該第1閘極電極層。 2. 如申請專利範圍第i項之電晶體，其中，前述第2 間極電極層係為利用氮化率在實質上成為零的鈕加 之層。 取 3. 如申請專利範圍第…項之電晶體，其中，前述 第2閘極電極層係為以在離前述第i閘極電極層越遠：置 2118-9143-PF1 17 第 096134462 號 100年8月19日修正替換頁 化率不同的複數層氮化 之層的氮化率越低之方式，層疊氣 钽層。 4.如申請專利範圍第）或 絕緣膜係形；’其中’前述 ς 成為較别述第1閘極電極層更厚。 第1二申雷請專利範圍第W 2項之電晶體，其中，前述 極層的氮化率係使N/Ta比率為N/Ta = 1 上，前述第2 n & 6 X 陶.3 電極層的氮化率係…比率為未滿 ，二·：申請專利範圍帛1項之電晶體，其中，進—步在 則述閘極電極爲％ ^ 7在 1比電阻較該閘極電極層更低之層。 •如申請專利範圍第3項之電a _ 膜係形成為輕一" ㊉之電日曰體’其中’前述絕緣 珉為較别述第1閘極電極層更厚。 門極申明專利範圍帛3項之電晶體，其中，前述第1 極層的氮化率係使N/Ta比率為_.3以上，前 閘極電極層的氮化率係使N/ N/Ta=l. 3。 干兩禾滿 9.如申請專利範圍第7項之電晶體，其中 閑極電極層的氮化率係使N/Ta比率讀一上第」 ::二閘極電極層的氣化率…/Ta比率為未： ι〇. 一種電晶體，包括： 氮化物半導體層； 閘極電極層’與該氣化物半導體層接合；及 邑緣膜以包圍前述閘極電極層的方式，設置於前述 2118-9143-PF1 18 1353027 第096134462號 100年8月19日修正替換頁 氮化物半導體層上， 其特徵在於： 前述閘極電極層具有係為以氮化钽形成之部分的氮化 钽形成部， 前述氮化钽形成部與該氮化物半導體層形成蕭特基接 合， 前述氮化钽形成部之N/Ta比率為隨著離與前述氮化 物半導體層接觸之部位越遠而變小。 2118-9143-PF1 19
TW096134462A 2007-04-03 2007-09-14 Transistor TWI353027B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007097441A JP5358893B2 (ja) 2007-04-03 2007-04-03 トランジスタ

Publications (2)

Publication Number Publication Date
TW200841400A TW200841400A (en) 2008-10-16
TWI353027B true TWI353027B (en) 2011-11-21

Family

ID=39826185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134462A TWI353027B (en) 2007-04-03 2007-09-14 Transistor

Country Status (4)

Country Link
US (1) US7851831B2 (zh)
JP (1) JP5358893B2 (zh)
CN (1) CN101281931B (zh)
TW (1) TWI353027B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402096B1 (ko) * 2013-02-22 2014-06-02 서울대학교산학협력단 ＴａＮ 쇼트키 접촉을 포함하는 질화물계 반도체 소자 및 그 제조 방법
US9236441B2 (en) 2012-11-22 2016-01-12 Seoul National University R&Db Foundation Nitride-based semiconductor device and method for manufacturing the same
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
DE102014118874A1 (de) 2014-12-17 2016-06-23 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
DE112017007134T5 (de) * 2017-02-27 2019-11-21 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu deren Herstellung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312112A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
DE3581159D1 (de) * 1984-10-08 1991-02-07 Fujitsu Ltd Halbleiteranordnung mit integrierter schaltung.
JPS61183961A (ja) 1985-02-12 1986-08-16 Nec Corp 電極の製造方法
JPS61203672A (ja) 1985-03-07 1986-09-09 Nec Corp 電極の形成方法
JPS62130567A (ja) 1985-12-02 1987-06-12 Toshiba Corp シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
JP2777153B2 (ja) * 1988-11-14 1998-07-16 株式会社東芝 半導体装置およびその製造方法
EP0531805A1 (en) 1991-09-10 1993-03-17 Motorola, Inc. Gate electrode fabrication method
JPH08298267A (ja) * 1995-04-26 1996-11-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6413858B1 (en) * 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
US20030186087A1 (en) * 2002-03-26 2003-10-02 Fu-Tai Liou Gradient barrier layer for copper back-end-of-line technology
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
US7473640B2 (en) * 2003-01-15 2009-01-06 Sharp Laboratories Of America, Inc. Reactive gate electrode conductive barrier
JP4847677B2 (ja) * 2003-10-28 2011-12-28 富士通株式会社 化合物半導体装置の製造方法
JP2005158786A (ja) * 2003-11-20 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法
US20090029353A1 (en) * 2003-12-08 2009-01-29 Maki Wusi C Molecular detector
JP4759923B2 (ja) * 2004-03-11 2011-08-31 住友電気工業株式会社 半導体装置
US7033940B1 (en) * 2004-03-30 2006-04-25 Advanced Micro Devices, Inc. Method of forming composite barrier layers with controlled copper interface surface roughness
US20050277292A1 (en) * 2004-05-28 2005-12-15 Chao-Hsien Peng Method for fabricating low resistivity barrier for copper interconnect
US7211507B2 (en) * 2004-06-02 2007-05-01 International Business Machines Corporation PE-ALD of TaN diffusion barrier region on low-k materials
JP2006134935A (ja) * 2004-11-02 2006-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
JP4841844B2 (ja) * 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
JP4925601B2 (ja) 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
TW200841400A (en) 2008-10-16
US20080246060A1 (en) 2008-10-09
CN101281931B (zh) 2012-06-27
US7851831B2 (en) 2010-12-14
JP5358893B2 (ja) 2013-12-04
CN101281931A (zh) 2008-10-08
JP2008258315A (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
TWI353027B (en) Transistor
JP5626010B2 (ja) 半導体装置及びその製造方法、電源装置
JP7133613B2 (ja) 高温熱処理に適した磁気トンネル接合
TWI264046B (en) Semiconductor device and its manufacturing method
JP4858791B2 (ja) 半導体装置およびその製造方法
JP4995187B2 (ja) 電力用半導体装置
KR101356575B1 (ko) 반도체 기판을 금속 기판에 본딩하는 방법
TW200924167A (en) Semiconductor device and method of manufacturing the same
TW201143094A (en) Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US9711661B2 (en) Semiconductor device and manufacturing method thereof
JP2014110362A (ja) 炭化珪素半導体装置及びその製造方法
TW201227853A (en) Contact pad
JP2007158065A (ja) 半導体装置の製造方法および半導体装置
TWI329921B (zh)
JP2004134788A5 (zh)
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP2001036084A (ja) 低応力及び熱抵抗を有するバックメタルドレイン端子
JP4067079B2 (ja) 半導体装置及びその製造方法
CN105448694B (zh) 半导体装置及其制造方法
CN108630534A (zh) 在氮化物半导体材料上形成欧姆电极的方法
JP5621228B2 (ja) 半導体装置及びその製造方法
JP2011129750A (ja) 高耐圧半導体素子の製造方法及びその構造
JP3823826B2 (ja) 半導体素子の製造方法
WO2014174716A1 (ja) 電界効果型半導体装置及びその製造方法
TW201017784A (en) Through substrate via process