TWI345786B - Testing apparatus and testing method - Google Patents

Description

25306pif.doc 九、發明說明： 【發明所屬之技術領域】 本發ί::::::—種記憶體的剛試裝置以及測試方法。 ==;::照而對文獻進行編入的指定國:藉由 :申、:案:=的内容而將其編入本申請案 1 願 2006 — 221186 Φ 士主 α 社 【先前技術】 ^日期聽年8月14曰 二ΐ了提高測試效率，將半導體記憶體測試裝置 5又计成可㈣測試多個測試記憶體。具體而言，半 憶體測試裝置對多個侧試記憶體分鄕人測試資料，並 使所寫入的上述測試資料自多個被測試記憶體分別輸出。 其次」判斷所輸出的各侧試㈣是否與期望值資料一 致，藉此判定各個被測試記憶體良否。 士此處，當被測試記憶體為快閃記憶體（flash memory ) 时，會因產生讀寫錯誤，而使上述多個被測試記憶體進行 測5式所需的時間變得不同。因此，目前對上述測試裝置設 有各種功此，以貫現測試的效率化，例如對確定測試失效 (fai】）的被測試記憶體進行控制，使其不進行後面的測 試，以免妨礙其他被測試記憶體的測試等。 再者’由於目前尚並未發現存在先前技術文獻，故而 省略關於先前技術文獻的揭示。 I345786 25306pitd〇c [發明所欲解決之問題] 八於先前的測轼農置尹，有 應關係，來控制對被t與多個被測試記憶體 =的电路(以下稱為「輪入^記憶體輪入輪出測試 刀別自多個被測試記憶體 ^略」）。於此情形時， 個被挪試記憶體良否。然而，於:出挪試資料，而判定每 ，測試記憶體的數量受到輸人輪j構中，可同時測試的 右欲增加可同時測試的被測試 电路數量的限制。有時 輸入電路，從而使得測試裝’則亦須續加 另—方面，有的職的種類，八=傷規极增大。 體同時寫入相同的測試資料、二別對多個被測試記憶 :僅::要=一個輸八輸出電路所==資:此情形 至僅進仃匯流排連接的多個被測試記^^科，供給 無論被測試記憶體的數量多少p纟。此時， 量均固定’故而可防止測試裝置的電路的數 記憶體所輸出的。因此，於先前自哪個被測試 有資料進行收集並分析，來“== 該處理有時會耗費時間，故而‘ 【發明内容】 、▲因此’本發㈣目的在於提供—種可解決上述 是藉由申請專利範圍中獨立項所揭示的 寸也^而達成。而且，附屬項規定了本發明更為有利的 1345786 25306pif.doc 具體例。 為了解決上述問題，本發明的第丨形態提供一種測試 裝置，用以測試多個被測試元件，該測試裝置具備：資料 供給部，向上述多個被測試元件並列供給測試資料；寫入 控制部’㈣對上述多健賴元件並列寫人上述測試資 料’·以及讀出控制部，分別自上述多個被測試元件依次讀 出上述測試資料。

上述測試裝置亦可更具備資料輸入輸出部，該輸入輸 出部連接著上述多個被測試元件各自的資料輸入輸出端 子^用以與各個上述資料輸入輸出端子之間授受資料，上 述貧料供給部亦可經由上述資料輸人輸出部而向上述多個 被測試元件並列供給測試資料。

上述寫入控制部可與供給上述測試資料同步地向上述 多個被測試元件並列供給寫人賦能信號（她e如敝 =gnal)，並對上述多個被職元件並列寫人上述測試資 ίϋ述W控㈣可分騎上述多缝職元件排他性 =給^賦能錢（read enable signaO，並經由上述資 輪㈣分別自上述多健賴元件依讀出上述測 、*、目1^相试裝置可更具傷指令供給部，用以向上述多個 ==林並韻給讀㈣令，觸出指令是指示讀出分 •‘，、至上逑多個被測試元件中的上述測試資料。 ㈣=多個制試元件可為多悔賴記㈣。又，上 述測越置可更具備：時部，對自各個上述被測試記憶 1345786 25306pif.doc ‘ 舰次讀出的上述測試資料與期望值進行比較；多個儲存 部，分別與上述多個被測試記憶體相對應而設置， ' #上述比較賴輪出的比較結果；叹選擇部，根據上述 '讀出賦能信號，選擇上述多個儲存部中與上述讀出控制部 ' 供給有上述讀出賦能信號的上述被測試記憶體相對應的上 述儲存部，並將上述比較部所輸出的比較結果寫入至所選 擇的上述儲存部中。 • 一上述資料輸入輸出部，可匯流排連接於上述多個被測 試記憶體的資料輸入輸出端子。 上述^個被測试§己憶體分別針對一個上述讀出指令輸 出-記憶體塊的多個上述測試資料，上述讀出控制部可向 上述多個被測試記憶體並列供給讀出指令，並對各個上述 被測試記憶體依次供給上述讀出賦能信號，以自上述多個 破測試記憶體中同時讀出一記憶體塊的上述測試資料。 :上述多個儲存部分別具有不良塊儲存部，用以儲存所 Φ 對f的上述被測試記憶體所具有的多個記憶體塊各自的良 =資，，當向上述多個被測試記憶體甲並列寫入上述測試 二j τ上述寫入控制部可自多個上述不良塊儲存部，分 別口貝出對應於寫入位址的記憶體塊的良否資訊，當自上述 :5，部讀出對應於寫人位址的記憶體塊為不良的良 貝汛時，對所對應的上述被測試記憶體屏 均賴賴記顏騎以。U 述多個不良塊儲存部分別設置為，與接受記憶體位 、剧入而對該記憶體位址讀寫上述良否資訊的不良塊記 25306pif.doc 相同的位址相對應的資料區域，上述選擇部 上㈣部已對哪個上述被測試記憶體供給了 =„號，來變更供給至上述不良塊記憶體的記 思_ 、向频賴記1㈣觸應的Jliif料區域寫 入上述比較結果。 、 當向^多個制試記憶體朗寫人上述測試資料 寫人控制部可分別對上述多個被測試記憶體，依 = 述良否_的記憶體位址供給至上述不良塊 °己隐體，並依次讀出該良否資訊。 .上述資·人輸出部可具有設定暫存器（邮㈣， ^對應於各個±賴測試記憶體，而設定上述資料輸入 、二j所具有的多個測試裝置側輸入輸出端子巾，哪個上 2減裝置赌人輸出端子與該被測試記㈣連接;上述 阿刀別對上述多個被測試記憶體，在經由設定為連 =該被峨記憶體的任—上述測試裝置側輸人輸出端子 二出的上勒懷⑽油望值不—致時，輸出表示該被 測试圮憶體為不良的上述良否資訊。 ，發明的第2形態提供一種測試裝置，用以測試多個 H試記憶體，上述多個被測試記憶體分別針對一個讀出 ^或者寫人指令讀出或寫人—記憶體塊的資料，且該測 具備：不良塊儲存部，分別對上❹個被測試記憶 ^广存=_試記憶體所具有的多個記憶體塊各自的良否 貝料輸人輸出部’與上述多個被測試記憶體各自的 貝’、兩入輸出端子匯流排連接，用以與各個上述資料輸入 50 25306pif.doc =二藉:==給同步地向上述多 =:::r，===: 自多個上述不良塊儲===寫入控制部分別 塊的良否資訊， 卩中項㈣應於舄人位址的記憶體 -己憶二良塊健存部中讀出對應於上述寫入位址的 情體屏蔽否資訊時’對所對應的上述被測試記 ^寫入 ㈣信號’以禁止對龍賴記憶體進 被測試二-種測試方法，用以測試多個 資料輸入輸出端^列個被=試元件各自的 試元件並列窝入μ、+、則大貝科，亚向上述多個被測 元件依次讀出上述料’再分別自上述多個被， -個試方法，用以_请 多個被測勾^:寫扣7碩出或寫入一記憶體塊的資料的 記憶體，儲;體;該測試方法是分別就上述多個被測試 的=否=!?測試記憶體所具有的多個記憶體塊各自 訊，當讀出對Ϊ頃出對應於寫入位址的記憶體塊的良否資 資m時，林μ〜於上述寫入位址的記憶體塊為不良的良否 、"不止對所對應的上述被測試記憶體進行寫入，迷 1345786 25306pif.doc 向上述多個被測試記憶體並列供給測試資料，對上述多個 被測試記憶體中未被禁止寫入的上述被測試記憶體並列寫 入上述測試資料。 根據本發明’可同時高效地對多個被測試記憶體進行 測試。 【實施方式】 以下通過發明的實施形態來對本發明進行說明，但以 下實施形態並非限定申請專利範圍的發明，且未必實施形 態中所說明的特徵的所有組合均為發明所必需的解決手 段。 圖1表示本實施形態的測试裝置1〇的整體結構。該測 試裝置10是以匯流排連接1個資料輪入輸出部160與被測 試記憶體100-1〜2來供給測試資料，藉此對被測試記憶體 100-1〜2同時進行測試。被測試記憶體⑺心丨〜〗分別^如 疋半導體記憶體或附加有5己憶體功能的晶片系統（go。， system on chip)等，其一例為快閃記憶體。若快閃記憶體 • ㈤某個塊中產生錯誤’則有時對該塊進行寫入所需 多於通常情況，而不會正常結束。 因此’為了判斷某塊已產生不良，必須確認，於斬 寫入資料後，在正常寫入狀態不會繼續的長時間内，^入 狀態仍在繼續。因此’對已產生錯誤的被測試記憶體 測试’需要較正常的被測试έ己憶體測試更長的時門， 每個被測試記憶體的測試時間不同。 如本實施形態所述，當對多個被測試記憶體以匯流排 11 1345786 25306pif.doc 連接而同時供給測試資料時，有時即使其中一方之正常的 ' 被測試記憶體的測試結束，亦必須等待另一方產生錯誤的 . 被測試記憶體的測試結束，因此效率低下。 曰、 • ^又，由於以匯流排連接著資料輸入輸出部160與被測 心己憶體1〇ίΜ〜2 ’因此必須區分輸入至資料輸入輸出部 16〇的測試資料是自哪一個記憶體輸出的。本實施形能的 測試裝置10的目的在於解決上述藉由同時進行測試^產 • 生的問題，以高效地對多個被測試記憶體進行測試。 測試裝置K)具備時序產生器⑽、圖案產生器12〇、 波形成形器130、感測控制器（sense c〇咖ller) 14〇、头 效儲存部150以及㈣輸人輸出部⑽。時序產生器ιι〇 根據自圖案產生器12G所輪出的測試速率信號（test她 i生絲示賴的1個職的時脈，供給至波 形成匕^又，時序產生器11〇將選通信號（也* t感測控制器14Q。該選通信號是控制對自被 f 輪出的輸出圖案與期望值圖案進行 •比較的時序的信號。圖案產生器12 憶體100-1〜2 目丨丨气岡娈、，u 又货，-主破冽5式6己 圖安的糊案，亚供給至波形成形器130。又， 】=㈣感測控制器’輸出用以向被測試記憶 體】_:2讀出測試資^：;。以及用以自被測試記憶 成形3根據所供給的週期時脈及測試圖案’ 驅動哭I:，’並輸出至資科輸入輸出部160及 00 •〜2。感測控制器140將獲取自資料輸入輸出 1345786 25306pif.doc 部160的測試資料與獲取自圖案產生器12〇的期望值圖案 進行比較。並且，感測控制器140根據一測試資料與期= 值不一致之條件，而對輸出該測試資料的被測試記憶體檢 測出寫入不良，並將該檢測結果寫入至失效儲存部】5〇。 失效儲存部150針對構成被測試記憶體1〇〇_】〜2的多個 塊，分別儲存該塊是否是包含預定數量以上的資料鈣 不良塊的資訊。 、 的 資料輸入輸出部16〇與被測試記憶體…心丨〜〕的次 輸入輸出端子匯流排連接，用以輿該資料輸入輪 f 間授受資料。驅動器17(Μ〜2分別與被測試記憶體 〜2相對應而設置。並且，驅動器丨川^〜]分 對應的被測試記憶體輸出寫入賦能信號或讀出賦^仲所 而對被測試記憶體跡卜2 唬， 自波形成形器130所輸出的輸入信號 ，出部⑽内的驅動器以基準電壓“=輪： 輸入至被測試記憶體跡卜2。又=羊放大，並 100-1〜2的輸出，^ 、末自破測試記憶體 〜麵，猎由貧料輸入輸出 與基準電塵（VO)進行比較，且 而 圖案產生器12。所輸出的期望值圖⑽他 果為’當檢測出被測試記憶體不良時；。比 否資訊記錄於失效儲存部150中。將表不此不良的良 失效儲存部⑼分別與被測 而設置，具有儲存部155_卜2，用以t脈1〜2相對應 料與期望值資_味結果。=讀㈣測試資 合健存部155-1〜2亦 13 253〇6pif-(joc J刀別叹置為與單一的失效儲存部15〇内各不相 二 否各•部155-]〜2分顯存所對應: 訊亦可刀別儲存所對應的被 有 ί=塊各自的良否資訊。又，當感測控 以=::=資訊，檢測出其中 試，而僅^其他被測^^^:被測試記憶體的挪 圖2是被測試記憶體l〇〇_1〜2 & Η套 波形成形器13〇具有資料供接電路圖。 〜2、指令供給部136以及讀 &工制部135~】 〜2並列供給測試^料16=向，試記憶體跡！ 記憶體100-1〜2僅#1& ’貝料供給部〗32對被測試 ⑽將所供給的測試;;資料輸入輸出部 100-〗〜2匯流排連接的信^出至/、所有破測試記憶體 寫入控制部135-1〜2 Jin 寫入控制部的功能。亦即/宫^己合著發揮作為本發明的 憶體购相對應而設置，用n f制部出·1與被測試記 向被測試記憶體100」供給’、測f貝料的供給同步地 憶體100-1寫入測試資料。^，賦能信號，並向被測試記 試記憶體100-2相對應而設置入控制部135~2與被測 步地將寫入賦能信號與寫用心、測試資料的供給同 馬入技制部135·】並列地供給至被 ]4 1345786 25306pif.doc 測试記憶體100-2。因此，寫入控制部135_ι〜 、 試記憶體100-1〜2並列寫入測試資料。 α p被測 於此情形時，寫入控制部丨％·!〜]八 155-1〜2中讀出對應於寫人位址的記憶體^的良否資^部 1 ΐ35：ι°^ ^貝出對應於上述寫人位址的記憶體塊為^的良 呀，對所對應的被測試記憶體屏蔽寫入 枯呑 對該被測試記憶體進行寫入。藉此 :π止 的記憶八體塊停止其後的寫入動作，可縮她良 又’‘令供給部136向被測試記憶體1〇(Kl〜2 指令是指示讀出分別寫入至各二Ϊ 藉由對c㈣ 端子的資料輸入而^ 輸㈣160對輸入輪出 ，出控制部138—2共同配合著發揮作為本發 =出控制部的舰1即，讀出控制部咖 棘购相對應而設置，用以 體二： 次供給讀出賦能信號，並經由 己f版10(Μ依 f被測試記憶體一依次讀出;試; m己it體跡2依次供給讀出賦能彳 ::部=被測試記憶二= 制部1如的= Γ138-】的讀出與藉由讀出控 ’出疋以-個記憶體單元或資料為單位而交 25306pif.doc 替地進行。當被剛試記情 指令輸出-記㈣塊的;是針對一個讀出 以記憶顧為單位而進行。，測試資料的讀出 別對各_試記憶體购 ，^出控制部138-卜2分 被測試記憶體依次供給讀出賦；令，並對各 1〇°-=同時讀出-記憶體二被測試記憶體 記憶體购的資料輸入輸^?: :1及被測試 資料輸入輸出部160將自資料邻接著。並且’ 料或者自指令供給部136132所供給的測試資 輸入輪出姓j ’、 斤接收的賁料，輪出至該些資料 又:資料輸入輸出部16。將自被測試記憶 :二2所輸出的測試資料輪出至感測控制謂。 對庫而Λ170·1〜2分別與各被測試記憶體购〜2相

St 制部135-1所輪出的寫入賦能信號調整 疋 ' 麗位準，亚施加至被測試記憶體1GG-1的寫入 =號輸入用端子(WE)。又’驅動器17(M根據基準 將自讀出控制部⑶·1所輸出的讀出賦能信號 ^為預定的錢位準’並施加至被測試記憶體的 項出職能信號輸人用端子（RE)。又，驅動器17(M根據 基準電壓（VI)，將自指令供給部I%輸出的指令信號調 整為預定的電壓位準，並施加至被測試記憶體丨㈨—丨的 CL£端子。 同樣地，驅動器170-2根據基準電屢（Μ )，將自寫入 16 1345786 25306pif.doc 控制β Π5-2所輸出的寫入賦能 準，並施加至被測試記憶體1〇〇_】的疋的，位 動器170-2根據基準電塵（VI) (WE)。又，驅 輪出的括屮缺At w姑μ * °買出控制部138-2所 準，並施加至被 準轉㈤，將二 =峨位準’並施加至被測試;憶體：$ 圖3是感測控㈣⑽及失效儲存部15㈣ 之-例。感測控制器14〇具有比較部·與選擇部^構 f由的被測試記憶體⑽_】〜2資料輸 為子1〇卜伽而自分別取得依次讀出的測試資料出 產生器120中獲取對應於上述多個測試 望值資ϋ ^ 較部300將所獲取_試資料與期 望值貝抖知比&，趙比較結果輸ώ至選擇部310。 選擇部310根據讀出賦能信號，由儲存部l55q 中，選擇讀出控制部已供給讀出賦能信 試記憶體相對應的儲存部，並將比較部獨所輪 二 結果寫入至所選擇的儲存部中。又，選擇部31〇對於已】 生不良的塊，則忽視自比較部300所輸出的比較結果，而 不將其寫入至失效儲存部150。具體而言，選擇部31〇且 有與被測试5己憶體的各個輸入輸出端子相董士應而設 置的及閘（andgate) 32G-1與及閘33G_1。及開32W是^ 出寫入對象的塊的讀出賦能信號（赋能時邏輯值取為 17 I345786 25306pif.doc 的非值與上述塊的良否資訊（不良時邏輯值取為〇 值的邏輯積。亦即，輸出讀出賦能信號，且當上述塊 不良時，輸出邏輯值1。並且，及閘33(Μ是將自及閘32〇玉 所輸出的信號與自比較部300所獲得的比較 輸出至館存部！55-1。 科積 同樣地，選擇部310具有與被測試記憶體ι〇〇·2 個輸入輸出端子相對應而設置的及閘32〇·2與 330-2。及閘32〇_2是輸出寫人對象的塊的讀 能時邏輯絲(不2 J輯值=為1)的非值的邏輯積。亦即’輸出讀出賦能作 唬’且虽上述塊並非不良時，輸出邏輯值卜 ; 是將自及閘咖所輸出的信號與自比較部 取的比較結果的邏輯積輪出至儲存部155_2 ^ 又 儲存部1况具有不良單元儲存部购、或 gate) 345-1以及不良塊儲存部355]。不元 Γ 340-1是以㈣為單位來儲存被測試 所= 的不良資訊。她Μ藉由計算出0二= 部34CM的良”訊的邏輯和，而試 所具有的f記憶體塊的各自的良否資訊並fr幹= 不良塊儲存部355-1 I將其輸出至 是儲存被測試記憶體1G()、: °不良塊儲存部3%·1 的良否資訊。所具有的多個記龍塊的各自

同樣地，儲存部〗V 閘345-2以及不良塊错存；有^良單元儲存部340-2、或 4存。Ρ 355_2。不良單元儲存部340-2 18 1345786 25306pif.doc =以位兀為單位來存儲被測試記憶體所產生的不良 閘345:2 f由計算出儲存於不良單元儲存部340-2 ，訊的賴和’ *生紐測試記紐10()·2所具有 :::塊的各自的良否資訊，並將其輸出至不良塊 儲存。卩355_2及部训。孩_存部Μ5 測試記憶體跡2所具有的多似憶體塊的各自的良否資 訊0

如圖所不’不良塊儲存部355-1〜2可分別設置為與單 、的不良塊A If體35㈣各不相同的位址相對應的資料區 域二該不良塊記憶體35〇是接收記憶體位址的輸入，、並對 ，記憶體位址進行良否資訊的讀寫。例如在寫人良否資訊 時，該記憶體位址根據資料供給部132所輸出的被測試記 憶體100-1内的位址以及讀出賦能信號而設定。亦即，選 擇部^〇根據讀出控制部138_卜2已向哪個被測試記憶體 供給讀出賦能信號，來變更自資料供給部132所供給的位 址、，並將其供給至被測試記憶體HKM，藉此向對^於上 述被測試記憶體的資料區域寫入比較結果。 ^、 又’於讀出良否資訊時，該記憶體位址根據資料供仏 部132所輸出的被測試記憶體100-1内的位址與寫入賦^ 信號而設定。亦即，寫人控制部135_卜2藉由向被測試= 匕胆100 1〜2分別供給寫入賦能信號，而將儲存著良否資 訊的適g的資料區域的記憶體位址依次供給至不良塊兮己 體350 ’並依次讀出該良否資訊。 。心 再者，較好的是，不良塊儲存部355」可儲存被測試 19 1345786 25306pif.doc 記憶體100-1的所有塊的良 可儲存被測試記2 且不良塊儲存部355-2 即使對被測試記白= 有塊的不良資訊。. 之p换找六 而汽現咼效的測試。亦可代 可儲存被測試記憶體觸-1的僅- 入押制1135'1 t半的塊）的良否資訊。於此情形時，寫 3 t·!可變更—至不良塊儲存物-卜2的 切換：儲存被測試記憶體购的最前侧 ^。根據此結構，可削減不良塊儲存部355•卜2的必i容 里，而縮小測試裝置10的設備規模。 圖4疋向被測試記憶體⑽」〜〕中入 理的時序圖。於第〇職，為使指令供給部136== :己憶體购〜2中寫人測試#料，將寫人指令供給至被測 试記憶體100-1〜2。於第！週期及第2週期，資料供給部 132將寫入資料的位址供給至被測試記憶體丨⑻―〗〜）^資 料輸入輸出端子，於第3週期至第5週期，將作為寫入對 象的資料供給至被測試記憶體⑺⑴丨〜]的資料輪入輪出 端子。與此同時，寫入控制部丨％“〜〕於各週期，將寫入 賦能信號供給至被測試記憶體丨⑼-丨〜]。以上處理結束 後，於第6週期，RB接腳的信號的邏輯值變為〇。被測試 屺憶體一直進行寫入處理，直至邏輯值再次變為丨為止。 再者，於塊中產生不良的情形時，有時該信號的邏輯值會 保持為0，而不會返回至1，該現象成為每個被測試記憶體 20 1345786 25306pif.doc 的測试日·^間不同的主要原因。 • 圖5是自被測試記憶體〜2中續出# .=二於第°週期，為了指令供給部㈣被測2 ·=:==，將讀出指令供給至被測 •出賦能信號供給至被^^=控Γ138·1將讀 从.、日次土丨-，- 隐體100-1。與此對應而輸出 中二貝二：，料供給部132❿自被測試記憶體跡1 • 二至被㈣出控制部㈣將讀出賦能信號 ί:憶體跡2。與此對應而輸出的測試資料 二於第6弟丄週期，自被測試記憶體购中取入測試資 以下，6二1自被測試記憶體1〇〇_2中取入測試資料。 替取入^式5己憶體1〇CM及被測試記憶體100-2中交 替取入測試資料。如卜 丁乂 由選擇部310所、將所取入的測試資料儲存於 被測試元件所擇的儲存部中，並區分出是自哪個 波：不良的塊進行寫入時的信號 為卜μ Γ 所頌出關於該塊的良否資訊的邏輯值 出端子於°第〇:;::,目同，資料供給部132向輸入輸 位址，於第3週於第1週期及第2週期供給 給寫入賦能‘ ^週期供給_。然而，由於未供 JU 而所對應的被測試元件100-1不會儲 1345786 25306pif.doc

存任何資料^因此，Μ接腳信號亦維持著待機狀態（邏 輯值為1)。另一方面，對於塊内未檢測出不良的被測試記 憶體100-2，則自不良塊儲存部355所讀出的關於該塊的 良否資訊的邏輯值為0。於此情形時，所對應的寫入控制 部135輸出寫入賦能信號。如通常情況，自資料供給部132 向輸入輸出端子依次供給指令、位址及資料。因此，被測 試記憶體響應寫入賦能信號，儲存自資料供給部132 所供給的資料。 如上所述，寫入控制部135-1〜2根據自不良塊儲存部 355所讀出的良否資訊來判斷是否應進行寫入，因此對於 產生不良的塊於判斷為不良的時點，即可禁止其進行其後 的寫入動作。 如以上參照圖1至圖6所述，利用本實施形態的測試 裝置10，可區分出經由共用信號線而自多個被測試記憶體

所取入的測試資料是自哪個被測試記憶體所讀出的，並將 該結果分別儲存。 藉此，無須於測試結束後進行分析資料的操作，因此 可使測試高效化。 ^又1本實施形態的測試裝置10對一旦檢測出不良的塊 後的寫入動作，藉此來防止測試時間增長。其結果 時間、=^行測試的多個被測試記憶體中的僅一部分需要長 B d试，而可防止整個測試效率下降的情況。 的周.泰：π本貫施形態的變形例中被測試記憶體100-1〜2 131電路圖。本變形例的目的在於，藉由可靈活地變更 22 I345786 25306pif.doc ' =憶體所輸出的信號與輸入至感測控制器MO的 • U的/應關係’而可測試輪入輸出信號接腳數目或接腳 排列不同的各種被測試記憶體。 示的資料輸入輸出部160不同’本變形例的 、輸出部_具有連接用選擇器（_咖）及 設定暫存器710。設定暫存器71〇根據管理者等的設定， 於ί個被測試記憶體，來設定資料輸入輸出部160所 .具有的夕個測試裝置側輸入輪出端子（此處為則固）中， 哪個測試褒置側輸入輪出端子是連接於被測試記憶體 =0-1或是被測試記憶體⑽·2。連接用選擇器響應自 。貝出控制部1：38，1〜2所接收到的讀出賦能信號，選擇連接 於作為讀出對象的被測試記憶體的測試裝置侧輸入輸出端 =’亚將自所選獅上述多個測試裝置側輸人輸出端子所 輸入的信號供給至感測控制器14〇。接收到上述信號後， f控制g 14G分別對各被測試記憶體·_丨〜2，將經由 設定為連接於該被測試記憶體的測試裝置侧輸入輸出端 > 子’而讀出的測試資料與期望值資料進行比較。藉此，告 任;:測試資料與期望值資料不—致時，可將表示該被“ 圮k體不良的良否資訊輸出至失效儲存部15〇。 以上’根據本變形例，可對各種接腳排列的被測試記 U體進行高效的測試，故而可提高測試裝置的通用性。 以上利用實施形態對本發明進行了說明，但本發明的 技術範圍並未限定於上述實施形態所揭示的範圍。本領域 技術人員顯然知曉可對上述實施形態加以多種變更或改 23 1345786 25306pif.doc 良。由申請專利範圍的揭示可明確，加以上 的形態亦可包含於本發明的技術範圍。 又2良 由以上說明可知，根據本發明，可 被測試記憶體進行測試^ 叫^地對多個 【圖式簡單說明】 圖1是被測試記憶體100-1〜2的周邊的連接 圖2表示本實施形態的比較部24、 圖。 及第2調整部34的結構d 弟1碰部32以 之是感測控制器140及失效儲存部150的功能結構 的時=是向被測試記憶體謝〜2寫入測試資料的處理 圖5是自被測試記憶體100-1〜2讀出測試資料 的時序圖。 ' 圖6表示對檢測出不良的塊禁止寫入時的信號波形。 圖7是本實施形態的變形例中被測試記憶體丨㈨—丨〜二 的周邊電路圖。 【主要元件符號說明】 工〇 :測試裝置 100 ( 100-1、100-2):被測試記憶體 110:時序產生器 120 130 132 圖案產生器 波形成形器 資料供給部 24 1345786 25306pif.doc 135 ( 135-.1、135-2):寫入控制部 136 :指令供給部 138 ( 138-1、138-2):讀出控制部 140 :感測控制器 150 :失效儲存部 155 ( 155-1、155-2):儲存部 160 :資料輸入輸出部 170 ( 170-1、170-2):驅動器 300 :比較部 310 :選擇部 320 (320-1、320-2)、330 (330-1、330-2):及閘 340 (340-1、340-2):不良單元儲存部 345 (345-1、345-2):或閘 350 :不良塊記憶體 355 ( 355-1、355-2):不良塊儲存部 700 :連接用選擇器 710 :設定暫存器 RE、WE、CLE、101 〜IOn :端子 25

Claims (1)

1345786 25306pifl 為第96129960號中文專利範_ 無劃本 lot /』修正本 修正日期:100年4月19日 十、申請專利範圍： 、1.一種測試裝置，用以測試多個被測試元件，上述多 個被巧試元件為多個被測試記憶體 ，該測試裝置包括： 次貝料輪入輪出部，連接著上述多個被測試元件各自的 貝料輸入輸出端子，用以與各個上述資料輸人輸出端子之 間授受資料； ▲貧料供給部，經由上述資料輸入輸出部向上述多個被 測試元件並列供給測試資料； 寫入控制部，控制對上述多個被測試元件並列寫入上 述測試f料’其控制方式為與上賴試資料的供給同步地 向上述多個被測試元件並列供給寫入賦能信號並分別對 上述多個被測試元件並列寫入上述測試資料； 讀出控制部，自上述多個被測試元件分別依次讀出上 述測試資料’其控制方式為對上述多個被測試元件分別排 他地供給讀出賦能信號，並經由上述資料輸入輸出部，分 別自上述多個被測試元件依次讀出上述測試資料； 才曰令供給部’向上述多個被測試元件並列供給讀出指 令’上述讀出指令是指示讀出分別寫入至上述多個被測試 元件中的上述測試資料； 比較部，將分別自各個上述被測試元件依次讀出的上 述測試資料與期望值進行比較； 多個儲存部’分別與上述多個被測試元件相對應而設 置’用以儲存上述比較部所輸出的比較結果；以及 選擇部’根據上述讀出賦能信號，由上述多個儲存部 S 26 2530έρΐίΊ * 修正日期:100年4月19日 為第96129960號中文專利範圍無劃線修正本 t ’選擇上述讀出控制部已供給上述讀出賦能传 被測試元件相對應的上述儲存部，並將上述比較ς斤= 的比較結果寫入至所選擇的上述儲存部中。 輪出 2·如申請專利範圍第】項所述之測試裝置， 端:：：與上述多個被測試記憶趙的資料輪入輪出 體塊的多個上述測試資料， 心以"輸出-記憶 出指並=給讀 能信號’以自上述多個被;述-出賦 塊的上述測試資料。a㈣體中_讀出-記憶體 4.如申請專利範圍第 上述多個儲存部分別包括裝置’其中 對應的上述被測試記憶體所部，用以儲存所 否資訊， 斤具有的多個記憶體塊各自的良 於向上述多個被測試記 時，上述寫入控制部並歹丨寫入上述測試資料 記憶分別讀出對應於寫入位址的 體塊為不良的u i::部中讀出對應於寫入位址的記憶 屏蔽上述寫入職能信號2所對應的上述被測試記憶體 τ止對該被測試記憶體進行寫 S 27 1345786 25306pifl . 修正日期:100年4月19日 為第96129960號中文專利範圍無劃線修正本 入0 5.如申請專利範圍第4項所述之測試裝置，其中 上述多個不良塊儲存部分別設置為，與接受記憶體位 址的輸入而對該記憶體位址讀寫上述良否資訊的不良塊記 憶體内的互不相同的位址相對應的資料區域， 上述選擇部根據上述讀出控制部已對哪個上述被測試 記憶體供給上述讀出賦能信號，來變更供給至上述不良塊

記j體的記憶體位址，以向與該被測試記憶體相對應的上 述資料區域寫入上述比較結果。 6. 如申请專利範圍第5項所述之測試裝置，其中 在白上述多個被測试g己憶體令並列寫入上述測試資料 $ ’上述寫人控制部分別對上述多個被測試記憶體， G上Ϊ良否¥訊的記紐位址依次供給至上述不良塊記 隐體，並依次讀出上述良否資訊。

7, 如申請專利範圍第4項所述之測試裝置，其中 上述資料輸人輸出部包括設定暫存器，用以對應於 ^述被職記‘隨m述㈣輸人輸 夕個測試裝置側輸人輸出端子t，_上述測 入輪出端子與該被測試記憶體連接， ，輪 上述比較部針對各個上述多個被 設定為連接著該被測試記憶體的任一上述由 ^出端子’讀出的上述測試資料與期望值不入 表不該被顧記鐘林良的上述良㈣訊。時，輪出 8.一種測試方法，用以職多個侧試元件，上述多 28 I345786 253〇6pifl . 為第96129960號中文專利範圍無劃線修正本 修正日期:10〇年4月19日 個被測試元件為多個被測試記憶體，該測試方法包括： 向上述多個被測試元件各自的資料輸入輪出端子並列 供給測試資料； 與上述測試資料的供給同步地向上述多個被測試元件 並列供給寫入賦能信號，並分別對上述多個被測試元件並 列寫入上述測試資料； 。對上述多個被測試元件分別排他地供給讀出賦能信

號，並分別自上述多個被測試元件依次讀出上述測試資料； 向上述多個被測試元件並列供給讀出指令，指示讀出 分別寫入至上述多個被測試元件中的上述測試資料； 將分別自各個上述被測試元件依次讀出的上述測試資 料與期望值進行比較； 將上述比較結果分_存至與上述多個制試元件相 對應的多個儲存部；以及 根據上述讀出賦能錢，選擇與已供給上述讀出賦能

^之上輕職元件相對應的上述儲存部，並將上述比 較結果寫入至所選擇的上述儲存部中。 9 29