TWI343482B - Wireless no-touch testing of integrated circuits - Google Patents

Wireless no-touch testing of integrated circuits Download PDF

Info

Publication number
TWI343482B
TWI343482B TW093128006A TW93128006A TWI343482B TW I343482 B TWI343482 B TW I343482B TW 093128006 A TW093128006 A TW 093128006A TW 93128006 A TW93128006 A TW 93128006A TW I343482 B TWI343482 B TW I343482B
Authority
TW
Taiwan
Prior art keywords
test
integrated circuit
wireless
data
scan
Prior art date
Application number
TW093128006A
Other languages
English (en)
Other versions
TW200530611A (en
Inventor
Andrew S Hildebrant
Original Assignee
Verigy Pte Ltd Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verigy Pte Ltd Singapore filed Critical Verigy Pte Ltd Singapore
Publication of TW200530611A publication Critical patent/TW200530611A/zh
Application granted granted Critical
Publication of TWI343482B publication Critical patent/TWI343482B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

九、發明說明： I：發明所屬之技術領域3 本發明係有關於積體電路之無線無接觸測試技術。 I：先前技術3 發明背景 積體電路之測試在發貨前，就為確認一即定設計之正 常運作的設計層次和為確保一即定晶片符合所有製造規格 的製造層次而言，兩者均係很重要。然而’積體電路製造 成本雖不斷下降，其積體電路測試成本則一直在攀昇。 測試成本增加之理由，是基於一積體電路上面之電晶體數 對可具現塾片數的逐漸增加之比率。舉例而言，此電晶體 數對墊片數之比率，係自1990年之2,500，增加至2001年之 300,000。無疑地，此越來越小而具有漸增之電晶體密度的 積體電路之趨勢將會繼續。此内嵌之複雜性所致，其整合 較大性能進入1C之漸增趨勢，已使得當前經由”針床”介面 在電路板層次下之接入線路測試法的效力大減。由於—外 部測試探針就所需尺寸和間隔而言之實際限制所致，其外 部墊片之數目很可能會降低而非增加，以及肯定無法跟上 積體電路電晶體數目之增加比率。 因此，當前積體電路測試技術之替代解決方案，正不 斷在被探索。在提昇積體電路之易測性方面，最受好評之 趨勢包括：Design for Test (DFT)(可測性設計）、和 Concurrent Test (CCT)(同步測試）等技術。DFT技術為一可 使電路易測性與製造環境之演進相配合或鏈結的_般性茂 1343482 計程序、實務、和規則。dft需要添加一專用之測試硬體 至積體電路本身上面，其係獨立於積體電路之具現所在意 的功能性之區段外。傳統式DFT技術係包括：Scan Techniques(掃描技術)(舉例而言，使用IEEE 1149.1邊界掃 5描和接合測試接入標準(JTAG)協定）、内置自檢(BIST)、和 IDDQ測試。 CCT技術可容許獨立及同步測試積體電路上面之獨立 功能區塊（亦即，平行測試）。CCT技術係仰賴在設計階段期 間，將整體預期積體電路功能性之功能性’區分為一些可 10 獨立測試之功能區塊。舉例而言，日益增加之趨勢是，建 造系統級晶片（SOC)積體電路，彼等為一些由各可提供特定 獨立功能性之多重獨立性晶芯所製成的裝置。此等SOC晶 芯，時常係由個別之協力廠商所供應，以及係以訂製之，•膠 合”邏輯”綴合”在一起，使符合此特定SOC之整體設計目 15 標。SOC為一可具現DFT和CCT測試技術之主要候選對象。 在測試期間’積體電路係置於一異於其正常運作模態 之測試模態中 <=當在測試模態中，測試資料係在上述dft 專用式測試硬體之控制下，使路由傳遞至該等功能區塊， 而非出自外在積體電路墊片（亦即，DFT硬體取代了其資料 20 /位址/控制1/0信號有關之1/0接聊）。此DFT硬體可將測 試資料施加至其測試下區塊，以及可接收回傳之結果。此 結果資料之分析，可由其DFT硬體來執行，或可輸出給_ 外在測試器裝置，以便做離線分析。 DFT硬體在設計上’通常係使_短制試接取所需要 6 1343482 之完整功能測試通道(和因而之實 _ 使用多種技術來達成。在Scan(掃二:針)之數目。此係 區塊之每-相關的輸人端和輪出/，祕就測試下 -,. 而具現一掃描儲存輩 ^各。此等掃㈣存單元袼，係使連接串聯成鏈，其II 接至一至該積體電路之掃描輪人Μ連= -至此積體電路之掃描輸出埠的輸出端。載人此掃描鍵之 測咖，係經由-率列掃描加載運作，舉例而言，使用 ΙΕΕΕ⑽.1 B_dary Scan(邊界掃描）和mG協定，1全文 10 15 授義内容係藉由參照使合併進本說明“。該轉描儲存 單元格’係以上述積體電路之正常運作期間所使用的資料 路徑加MX化，⑽在㈣_電路置於其測試模態中 時，資料係自各自之掃描儲存單元格，施加至其測試下區 塊之相關輸人端和輸出端，以及當該積體電路置於正常運 作模態中時，資料係經由其正常資料路徑（通常來自一 1/0 接腳’或為該積體電路上面之另—功能區塊的1/0信號），施 加至上述測试下區塊之輸入端和輪出端。在標準JTAG協定 中，資料係經由一 Test Data In(測試資料進)(TDI)串列輸入 接腳，使載入其掃描鏈内，以及資料係經由一Test Data Out(測試資料出）(TDO)串列輸入接腳，使自其掃描鏈輸 20出。因此，其對積體電路内任何數目之I/O瑋的接取，係使 唯有可能經由四個測試接腳(TDI、TD0、TCK(亦即，Test Clock(測試時鐘信號），用以接收一時鐘信號，其係用來使 其TAP控制器狀態機步進，以及串列地載入/卸載資料）、 和TMS(亦即，Test Mode Select(測試模態選擇），用以容許 7 1343482 指令控制此JTAG電子電路）。 另一種可獨立於或連同Scan(掃描）技術一起使用之技 術，係知名為Built In Self Test(内置自檢）或BIST。BIST係 包括一可容許積體電路測試其自身之硬體。BIST硬體通常 5 係包括測試樣式產生器（TPG)、輸出響應分析器（ORA)、和 /或微診斷程序^ BIST有數種類型，其中包括涉及正常功 成運作狀況（亦即，積體電路未被置於一測試模態中）期間所 ^生之測試的線上BIST、當積體電路被置於測試模態中時 ι〇所發生之測試的通用型離線BIST、基於測試下區塊之功能 仏迷來處理一測試的執行之功能性離線^岱丁、和涉及債測 、’°構故障之測試的結構性離線BIST。 又種可獨立於或連同Scan(掃描）技術和/或bist — 起使用之技術，為資料壓縮技術，諸如x_模態。在此一技 15銜中，輸入至其DFT結構之測試資料係使壓縮，以及彼等 結果在傳送給外界之前會被壓縮。 在每一上述技術中，其焦點係在降低測試接取接腳計 2方面。然而，由於資料勢必要串列地施加至積體電路， /、將會增加測試時間，和因而之測試成本。 20 ^同步測試(CCT)和壓縮技術，係有助於縮減測試時間。 ^上文所述’ CCT可容許多重獨立之魏區塊平行地被 ，以及壓縮技術可降低其要來回於測試下積 傳遞之資料的數量。 為〜然而’在每一上述技術中，其測試成本仍然很高，因 —些昂責之”針床，•測試器，目前仍被用來探測其測試下 8 1343482 積體電路上面之測試接取點。在每一上述技術中，積體電 路設計在特色上’通常為資料所由通過之集中式或分散式 Test Access Mechanism(測試接取機構)(TAM) 14。在一傳統 式DFT測試中’此等ΤΑΜ可接收其來自直接連接至測試器 . 5 資源之晶片接腳或墊片的測試資料。 ， 第1圖係例示一採用DFT技術之積體電路晶片10的簡 化範例。此晶片10係包括：一或多之數位區塊12a、丨2b， 彼等各具有相聯結而可促成此等數位區塊12a、丨2b之測試 的DFT硬體 16a、16b ;和一Test Access Mechanism(測試接 魯 10取機構)(TAM) 14。此ΤΑΜ 14係經由一些直接連接至一傳統 式針床測忒器20内之測試器資源18a、^沾的積體電路晶 片接腳15a、15b ’來接收測試資料。 DFT技術會蒙受數種常見之限制。其一典型之困難 是’ DFT經常需要大量之記憶體’來儲存測試資料。雖然 i 5 BIS T可藉由納人-些可產生測試f料之可顏式樣式而非 將其儲存的測試樣式產生器，來克服此一問題，但標準之 BIST技術’典型地係受到BIST智慧財產之保護，其購買很 鲁 昂貴，以及會使用到晶片上之寶貴空間。 理想上’晶圓、封裝、子系統、和系統級DFT解決方 20案，應需要一些可提供一可提供積體電路、PC電路板、和 系統内之重要位置處的測試有關之工具的結構。其產品相 對所有層次之程序的整個活動之相關資料回授，或將會在 漸增之複雜性中，增強繼續不斷之改良，以及規劃未來之 需求。 9 1343482 因此，若藉由提供一種可縮減所需之積體電路測試接 腳/墊片計數、可縮減測試時間、且節約的積體電路，來 克服上文所述先存技藝之問題，將會是有利的。 【發明内容】 5 發明概要 本發明為一種可透過無線通訊通道來測試積體電路之 方法和裝置’其可極小化所需之積體電路測試接腳/墊片 計數，可縮減測試時間，以及係屬經濟。本發明之技術可 容許以最少之實體探針接點，來測試一積體電路（亦即，不 10需要使用一專用之積體電路測試器）’以及進一步可容許在 積體電路之活動周期的多重階段期間做測試。此外，本發 明可調適使容許平行測試同一設計之多重積體電路。 為達成上文所指之優點和其他尚未列舉者，本發明係 利用一無線介面來下載測試資料及上傳來自一積體電路而 15可具現一或多之DFT結構的測試結果。基於此一目的，在 一要被測試之積體電路的設計期間，此積體電路係設有一 無線介面’諸如一可具現一標準TCP/IP堆疊器之無線網際 網路協定（IP)晶芯。此積體電路，亦設有一或多之DFT結 構’彼等可測試此積體電路上面之一或多的功能區塊。在 20 通電、設定初值、重新設定期間，及/或在被置於一特定 之測試模態中時，其無線IP晶芯，會就其功能性做測試。 若此無線IP晶芯之功能確定，此無線IP晶芯，便會被用來 將測試資料載入至其DFT結構，以及上傳出自此DFT結構之 測試結果。在此較佳實施例中，測試資料係下載自一個人 10 電腦及測試結果係上傳至此個人電腦，或其他不必具有成 熟之印刷電路電路板測試器的完整功能性之實體。 由於眾多土被測試之特定用途積體電路(ASIC)，係包 括-作為此晶片之部份預期魏性的無線巧以，此等晶 片係非常容易_本發明做調適，因為無線心芯係為其 所需，此晶片之功能性和DFT結構，或將可無關測試資料 應用至此晶片之方法而被具現。 本發明伴隨之優點眾多。一旦其無線Ip晶芯被驗證(經 過一類比測試、一與無線測試站之握手通訊測試、或自我 測試），其便可被用作數位資料之無限管道。在測試模熊 中，其無線晶芯係經由—測試控制埠，或其他程序排定機 構，使連接至其晶片之DFT結構。資料接著可毋須使任何 數位測試器資源連結至其測試下裝置（DUT)，而使自一類似 個人電腦等測試站’傳輸至該積體電路乂结果資料可同法 回傳給其測試器。所以，其勢必要連接至該裝置之周邊的， 係為數少甚多之數位測試資源。在理想之情況中，其勢必 要供應的，唯有電力和接地。所有其他驗證資料和Dft測 試控制指令，係透過無線連結來供應。所以，除電力和接 地外，對其積體電路，並不需要實體連結。 此外，一些類似IEEE 802.11無線WLAN和類似 Bluetooth(藍芽）之801,15無線WPAN協定等標準無線網際網 路協定，可容許同時與多重無線裝置相通訊。因此，其_ 試站可配置使與測試下之多重積體電路的無線IP晶芯握+ 通訊，以及接著同時開始對所有之裝置傳送及接收剛试資 1343482 料。此一技術使用常見之pc硬體，便能有大量平行測試之 解決方案，而造成可立即成本降低之效果。 本發明亦可能被用來測試一些為CCT而設計之積體電 路。測試資料產量，通常會受限於其大約20 MHz之内在串 5 列掃描鏈加載/卸載頻率。標準無線IP協定，可在顯著較 高之速率下執行，以及可以一些内含變動數目之位元組、 字組、或區塊而名為訊框之封包單位，來傳送資料。此資 料係逐訊框地加以還原；因此，每一訊框唯有整個訊框存 在時，或本質上平行地，自其無線協定堆疊器（例如，TCP/IP) 10 釋放出。因此，此訊框之位元組、字組、或區塊的每一位 元，可被對待為一個別之通道，以及被分配來驅動其裝置 内之一個別的掃描鏈或其他内在谭。因此，多重之掃描鍵 可使平行載入，因而可增加其載入該等鏈之速率，以及可 最終縮減其裝置之測試時間。同理，來自多重輸出埠之資 15 料，係可平行地被還原，可被格式化成訊框，以及可使經 由標準之IP協定回傳給其測試站。 圖式簡單說明 本發明較完全之瞭解，和其眾多伴隨之優點，將可藉 由參照下文配合所附諸圖之詳細說明，而變得較易被理解 20 及輕易變為明顯，其中類似之參考符號，係指示相同或相 似之組件，其中： 第1圖係一可例示一採用DFT技術之積體電路晶片的 方塊圖； 第2 A圖係一依據本發明具現之積體電路測試系統的高 12 1343482 階層系統方塊圖； 第2B圖係一使用本發明之無線測試介面來測試一或多 的測試下裝置有關之範例性貫施例的流耘圖， 第3圖係一依據本發明具現之積體電路晶片的簡單設 5 計之示意方塊圖； 第4圊係一可例示其依據本發明之系統的運作之流程 圖， 第5圖係一依據本發明具現之〇 U T的較佳實施例之示 意方塊圖；而 10 第ό圖則係一依據本發明具現之DUT的另—較佳實施 例之示意方塊圖。 t實;方式】 較佳實施例之詳細說明 茲轉向諸繪圖，第2A圖係一可例示本發明之一般性觀 15 念的積體電路測試系統1之咼階層糸統圖，以及第2B圖為其 之運作流程圖。誠如所例示，依據本發明，一配備有無線 網際網路協定介面3之單一測試站電腦2，在配置上可透過 一無線IP連結6a、6b、6c，使與一或多配備有無線IP晶芯4a、 4b、...、4n之測試下裝置(DUT) 5a、5b、…、5n相通訊。其 20 無線IP晶芯4a、4b、…、4n，係使連接或可連接至一些在配 置上可測試其對應之DUT 5a、5b、…、5n内的各種功能區 塊（未示出）之DFT結構7a、7b、…、7n。其DUT 5a、5b、…、 5n ’可為一些積體電路晶圓、封包之積體晶片、印刷電路 板、等等’設若彼等包含某種形式需要數位測試資料之 13 1343482
Design-For-Test(可測性設計）功能性。 其測試站2,可透過該等無線1P連結6a、6b、6c，將測 試資料傳送給DUT 5a、5b、…、5η ’以供其DFt結構7a、 7b、…、7n使用。其DFT結構7a、7b、...、7n，可使用測試 5資料來執行測試，以及可經由其無線連結6a、6b、6c，將 結果回傳給其測試站。 由於有眾多無線IP協定，支援同時傳輸資料給多重之 IP位址’多重DUT 5a、5b、…、5n ’係可能同時接收該無 線信號，而可容許多重之DUT 5a、5b、..·、5n做平行測試。 1〇 第3圖係一依據本發明具現之積體電路晶片1〇〇的簡單 設計之示意方塊圖。誠如本文所例示，此晶片1〇〇係包括一 或夕之數位區塊102a、102b ’彼專各係具有相聯結可促成 數位區塊102a、102b(例如，掃描封裝器）之測試的dft硬體 106a、l〇6b。此晶片100亦包括：一可使測試資料循線至其 15 DFT結構之Test Access Mechanism(測試接取機構）(τΑΜ) 104 ’和一無線網際網路協定(WIP)晶芯1 〇5。此WIP晶芯105 在測試模態期間，係使連接至其ΤΑΜ 104。此ΤΑΜ 104可透 過一無線IP連結107，經由其WIP晶芯1〇5，接收一來自一配 置有無線介面103之測試站（亦即，遠距電腦）1〇1的測試資料 20 107a。 第4圖係一可例示此依據本發明之系統的運作1〇之流 程圖。在運作中，在通電、設定初值' 重新設定期間，及 /或在被置於一特定之測試模態中時，此晶片100之無線IP 晶芯105，係透過某類測試（例如，一類比測試、一與測試 14 1343482 站101之握手通訊測試、或某類BIST)，來加以驗證（步驟 11)。若其驗證測試決定出（步驟12)，其無線丨P晶芯105係功 能不良，其驗證測試便算失敗。若其驗證測試決定出（步驟 U)’其無線IP晶芯丨05係功能良好，則會有一與其測試站101 之無線IP連結被建立（步驟Π)，以及其無線IP晶芯1〇5，接 著可被用作其測試站I 〇 1與晶片10 0間之數位資料的無限管 道0 為測試該晶片100，此晶片100係被置於一測試模態中 (步驟14)。在此較佳實施例中，其WIP晶芯105，係連接至 10 其内含可區別指令和資料之能力的ΤΑΜ 104。此晶片100之 無線IP晶芯105，可經由其無線IP連結107，取得來自其測 試站101之測試資料（步驟15)。其無線IP晶芯105，可將其接 收到之測試資料107，（經由ΤΑΜ 104)傳遞給其DFT結構 106a、106b。此等DFT結構106a、106b回傳之測試結果，將 15 會被其無線IP晶芯105接收（步驟17)，以及此等結果107b， 將會經由其無線IP連結107，回傳給其測試站101(步驟18)。 第5圖係一在具現上可容許來自一測試站250之無線測 試的以積體電路為例之測試下裝置（DUT) 200的範例性具 現體之方塊圖，誠如所例示，此DUT 200係包括一依照標 20準IEEE 1149.1架構具現之ΤΑΜ 210。測試指令和測試資 料，係經由其TDI 201，輸入至此DUT 200。測試結果和狀 態資料，係自此DUT 200經由其TDO 202回傳。其ΤΑΜ 210 係包括一測試接取埠(TAP)控制器228，其可接收測試時鐘 信號(TCK) 203和測試模態選擇(TMS) 204信號。其TAP控制 15
『 可控制其TDI 201上面所接收之資料的解譯。此TAP 工制器228 ’係—同步有限狀態機，其係受fijTCK信號203 :=控制’以及可處理⑽信號204，藉以歧資料流經 -或多之指令暫存器224、旁路暫存器挪、混雜暫存器 。#掃描封裝器232、234、236的運作。其TMS信號2〇4， 可决疋其ΤΑΜ 210之運作。某種〇和丨之序列，可將TAM 21〇 置於夕種模態中’諸如正常模態（亦即，其晶片在DFT電子 電路相對積體電路U邏輯呈透日紐的情況下之正常運 作模匕、）掃福模態（一或多掃描鏈之輸入端連接至其TDI瑋
2〇1及或多掃描鏈232、234、236之輸出端連接至其TDO 蟑202的情况）、接取模態（資料串列地載人—或多指令暫存 器224、旁路暫存器226、混雜暫存器222、或一或多掃描鏈 232 、 224 、236之情況）、和更新模態（其掃描鏈232、234、 236之掃描料單元格内賴存的資料，係自對應之掃描儲 存單元格輪出端輸出的情況）。 在第5圖之實施例t，一配置有無線IP介面258之測試 站250 ’係包括一可產生測試資料224之測試資料產生器 222然而’理應瞭解的是，該測試資料254，可由另一來 源產生’以及可遞送至其測試站250，以便用來為測試而傳 送測試資料給其DUT 200。舉例而言，此DUT 200内之某些 功能晶芯（未示出），可為一些可提供其晶芯之測試有關的標 準DFT結構和測試資料之標準協力廠商晶芯。在此一情況 中。玄測试資料係由協力廠商產生，以及會傳送給其晶片 製造廢商’作為一資料檔案254,以供其晶片製造廠商測試 1343482 5玄特疋功能晶芯用。 回顧第5圖之實施例，其一測試控制器226，在功能上 可與其無線IP介面228相通訊，其在此較佳實施例中，可具 現一依照IEEE標準80M1之TCP/IP堆疊器，其授義内容全 5文，係藉由參照使合併進本說明書内。其無線ip介面228， 可透過一無線TCP/IP連結270，將測試資料224傳送至一測 試下裝置200。 在其DUT 200處，其電路係包括一無線ip晶芯216，其 可透過一無線連結270接收測試資料。其無線ip晶芯216， 10可執行其資料鏈結層 '網路層、等等之所有功能，以及可 將資料訊框傳遞至一測試資料剖析器214。此測試資料剖析 器214，可抽取該等TCK信號203和TMS信號204，以及可將 彼等傳遞給其TAP控制器228。該TCK信號203可執行上述之 TAP狀態機，以及該TMS信號204，可決定此狀態機之狀 15態。其測試資料剖析器214，亦可抽取測試資料位元組、字 組、或區塊，彼等最好係平行傳遞給一多工器240，其輸出 係連接至每一掃描輸入暫存器212、指令暫存器224、混雜 暫存器222、 和旁路暫存器226。其TAP控制器228 1可控制其多工 20器240之輸出。其暫存器212之輸出端，係連接至一 1對N解 雙工器236之輸入端，後者可在其TAP控制器228之控制 下’將暫存器内容，傳遞至其Scan Wrappers(掃描封裝 器）232、234、236之一選定的掃描輸入埠上面。彼等指令、 旁路資料、或混雜資料，係傳送至任一 ΤΑΜ混雜暫存器 17 1343482 222、指令暫存器224、旁踗軔—_ n 暫存态226中的一個。在實 施例中，測試資料係依昭隹此贯 進豆選定之暫以读 _料，"地移位 器232、234、236，支援平行^内^而1其掃描封裝 . ^5,, 入等選定之暫存器或掃 為封裝’便可平行地自其暫存器212栽入。 其TAP控制器228 ’可控制來自對應之掃描封裝器 仙234、236的掃描儲存單元格之資料至對應功能區塊（未 顯示在第5圖中）的施加。
彼等測試資料結果，係與其測試時鐘信號取加同步 H)地，自其掃描封裳器232、234、说争列地移位出。其一測 試結果資料封包H 218,可將料測試結果組合成訊框以 及可將此等訊框傳遞至其無線介面216上面，其在此較佳實 施例中，可具現一TCP/IP堆疊器，以及可透過其Tcp/吓連 結270，將該等測試結果傳輸至其測試站2〇〇。
15 在此測试站處，其無線介面258，可接收來自其DUT
200之測試結果，可抽取該等測試結果資料，以及最好可為 分析而將其傳遞至一測試結果分析器230。在其他型體中， 5玄專測έ式結果言料’可為稍後之分析而加以儲存，或可就 分析而傳輸至另一裝置。 20 第5圖之實施例，係依據IEEE 1149.1 JTAG標準來具 現，而具有一TDI蜂201和一TDO槔202。 第6圖係例示一 DUT300之他型實施例，其基本上可具 現多重之TDI埠和多重之TDO埠。 其DUT 300係包括眾多與第5圖之實施例中的DUT 200 18 1343482 相同之元件’彼等在第6圖中係以與第5圖中者相同之參考 數字來標記。在此一實施例中，該等剖析之測試資料/指 令’係自一測試資料剖析器3〇卜平行地輸入至一掃描輸入 暫存器302。此掃描輪入暫存器内之每一位元（或少數位 . 5 元），可驅動一不同之掃描封裝器232、234、236或ΤΑΜ暫 · 存器224、222、226的輸入。其ΤΑΜ 228可控制其掃描輸入 . 暫存器302之輸出，使平行地饋送至其掃描封裝器232、 234、236、或ΤΑΜ暫存器224、222、226。因此，其ΤΑΜ 310 基本上可具現多數之TDI埠，彼等各可驅動一個別之掃描鏈 · 10 232、234、236，藉以容許同步測試其積體電路晶片3〇〇上 面之可獨立測試式區塊（未示出）。在此一實施例中，其ΤΑΜ 228亦可以多數之TDO埠來加以具現，彼等各係對應於一 TDO輸出暫存器304之不同位元，其中之每一位元，係由一 個別之掃描鏈232、234、236的輸出來加以驅動。一結果資 15料封包器3〇5，可平行地接收來自其td〇輪出暫存器3〇4之 測試結果，以及可將彼等格式化成訊框，而傳遞至其無線 介面216上面，以便傳輸至其測試站250。 · 基於上述之詳細說明，本發明很顯然可提供許多超越 先存技藝之優點。藉由在積體電路内具現一無線晶芯和 20 DFT結構，本發明可容許以最少之外部探針，使測試資料 下載至其積體電路，以及自其回傳測試結果；舉例而言， 少至一電力連結和一接地連結。由於外部探針可使消除， 此將可免除測試其積體電路之數位部分有關的昂貴探針測 試器之需要，而使其測試站之需求，縮減至一配備有一盔 19 1343482 線介面的簡單電腦（諸如一普通之個人電腦或膝上型電腦）。 此外，由於有眾多無線協定，可支援與多重裝置同時 通訊，測試資料將可同時地使下載至多重之積體電路或裝 置。 5 此外，本發明可支援同步測試一即定之測試下積體電 路内的可獨立測試式功能區塊。就此點而言，其測試資料 之位元組、字組、或區塊的每一位元，在具現上可驅動其 積體電路内之個別DFT結構，使經由一單一網際網路協定 訊框之下載内的多重通道，實現該測試資料之下載。 10 多重裝置之平行測試，可使結合CCT具現體，而可容 許CCT(同步測試）多重之測試下積體電路上面的多重區 塊。基於此一目的，回顧第2A和2B圖，其測試站電腦2， 可設定其自身之無線IP介面3的初值。其接著可驗證每一遠 距DUT 5a、5b、...、5n。其驗證可使呈活動狀，諸如傳送 15 一指令給每一DUT，使連接至其DFT電子電路7a、7b、…、 7n，以及等候一認可，或者可能為消極被動狀，而僅僅是 等候來自每一DUT之信號。其測試站2接著可建立一與每一 DUT 5a、5b、...、5n之通訊通道。其測試站2接著可取得測 試資料。此測試資料可本地儲存在測試站記憶體（未示出） 20 内，或可使接收自一遠距裝置（未示出）。 最後，本發明可特別應用來測試如今多產之無線致能 式ASIC。由於無線介面硬體，早已存在於此等裝置上面， 其無線晶芯可被用作一數位測試資料管道，以取代昂貴之 硬體式測試器資源。結合DFT和CCT技術，本發明可協助使 20 1343482 積體電路之測試成本下降。 雖然本發明之此一較佳實施例，已基於例示之目的加 以揭示說明，本技藝之專業人員將可理解，在不違離所附 申請專範圍所說明本發明之界定範圍與精神下，各種變更 5 形式、附加裝置、與代替品均屬可能。舉例而言，理應瞭 解的是，此說明書和申請專利範圍兩者中所使用之術語『無 線介面』，係包括任何可具現一當前已知或未來開發出之無 線通訊協定的介面。其亦可能的是，本發明目前揭示之其 他優點或用途，將可適時而變為明顯。 10 【圖式簡單說明】 第1圖係一可例示一採用DFT技術之積體電路晶片的 方塊圖； 第2A圖係一依據本發明具現之積體電路測試系統的高 階層系統方塊圖； 15 第2 B圖係一使用本發明之無線測試介面來測試一或多 的測試下裝置有關之範例性實施例的流程圖； 第3圖係一依據本發明具現之積體電路晶片的簡單設 計之示意方塊圖； 第4圖係一可例示其依據本發明之系統的運作之流程 20 圖； 第5圖係一依據本發明具現之DUT的較佳實施例之示 意方塊圖；而 第6圖則係一依據本發明具現之DUT的另一較佳實施 例之示意方塊圖。 21 1343482 【主要元件符號說明】 1.. .積體電路測試系統 2.··測試站電腦 3，..網際網路協定介面 4a，4b，...，4n…無線ip晶芯 58,513”..，511〜測試下裝置(〇1；丁） 6a，6b，...，6n,.·無線IP連結 7a，7b，...，7n...DFT 結構 10.. .積體電路晶片 12a，12b…數位區塊 14…Test Access Mechanism(測 試接取機構)(TAM) 15a，15b…積體電路晶片接腳 16a，16b...DFT 硬體 18a, 18b...測試器資源 20.. ."針床"測試器 100.. .積體電路晶片 101.. .測試站 102a, 102b...數位區塊 103.. .無線介面 104.. .Test Access Mechanism (測試接取機構)(TAM)
105.. .無線網際網路協定(WIP) 晶G 106a，106b...DFT 硬體 107··,無線IP連結 107a…測試資料 200…測試下裝置(DUT)
201.. .TDI
202.. .TDO 203…測試時鐘信號(TCK) 204…測試模態選擇(TMS) 210 …ΤΑΜ 212.. .掃描輸入暫存器 214…測試資料剖析器 216…無線Ip晶芯 218…測试結果資料封包器 222…混雜暫存器 222…測試資料產生器 224."指令暫存器 226…旁路暫存器 226·.·測試控制器 228…測試接取埠(UP)控制器 228.. .無線ip介面 230.. .測試結果分析器 232,234,236.，.掃描封裝器 236.··解雙工器
22
S 240…多工器 301…測試資料剖析器 250...測試站 305...測試結果資料封包器 . 254...測試資料 300...DUT 254...資料檔案 302...掃描輸入暫存器 258…無線IP介面 310 …ΤΑΜ ^ 270...無線TCP/IP連結 304...TDO輸出暫存器 ， 1343482
Q 23

Claims (1)

  1. 第⑽6號申諦案中請專利範餾修正本 li?iunn. 十、申請專利範圍： 1. 一種積體電路，其係包括： 或夕可於§玄積體電路置於一測試模態中時要被 測試之功能區塊； 一或多在配置上可於該積體電路置於一測試模態 中時測試一或多之功能區塊的測試結構； 一可透過一無線連結來接收測試資料之無線介 面，該測試資料包含具有多個位元之一訊框；和 一可控制其接收之測試資料至其測試結構的輸入 之測試接取機構，其中該訊框之該等多個位元中至少兩 者被施用於該積體電路上之相異的個別測試結構。 如申請專利範圍第1項之積體電路，其中： 其無線介面可具現一 Internet pr〇t〇c〇丨(網際網路協 疋）堆疊器’其可透過無線連結’以格式化之訊框，抽 取測試資料，以及傳輸測試結果。 如申請專利範圍第1項之積體電路，其中： 其測試結構係由一或多之掃描鏈所構成；以及 其測試接取機構’係由一掃描鏈加載機構所構成。 如申請專利範圍第3項之積體電路，其中： 其掃描鏈加載機構以該測試資料之該訊框之不同 位元的同時加載多個掃描鏈。 如申請專利範圍第3項之積體電路，其中： 該訊框之該等不同位元被平行地加載至一或多之掃 描鍵。 —種積體電路測試系統，其係包括： 1343482 一多個積體電路，彼等各係包括： 一或多可於該積體電路置於一測試模態中時要 被測試之功能區塊； 一或多在配置上可於該積體電@置於—測試模 態中時測試一或多之功能區塊的測試結構； 一可接收及抽取來自-無線連結之測試資料的 無線介面；和 一可控制其接收之測試資料至其測試結構的輸 入之測試接取機構；以及 包含一測試站無線介面之一測試站，其透過該無 線連接將該測試資料同時將該測試資料發送至該等 多個積體電路的該等無線介面。 7. 如申請專利範圍第6項之系統，其中： 該等多個積體電路的每一該等無線介面可具現一 Internet Pr〇toc〇l(網際網路協定）堆疊器，其可透過無線 連結，以格iUt线框’純賴f料，以及傳輸測試 結果。 8. 如申請專利範圍第7項之系統，其中： 該測試資料包含具有多個位元之一訊框，其中之至 :>、兩個位元被驅動到該個別的一或更多積體電路上之 個別相異測試結構。 9. 如申請專利範圍第6項之系統，其中： 該一或更多個別的多個積體電路上的該測試結構 包含一或更多掃描鏈；以及 該等個別的多個積體電路上的該測試接取機構包 25 25 含一掃描鏈加裁機構。 I0.如申請專利範圍第9項之系統，其令： 該等個別的多個積體電路上的該掃描鏈 同時加載多個掃描鏈。 1Κ如申請專利範圍第9項之系統，其中： 該個別的多個積體電路上的掃描鏈加載機構平行 加載一或更多掃描鏈。 12.-種職減電路之方法，其係包括下列步驟： 取得測試資料； 10 15 加載機構 透過一無線連結經由一無線介面同步傳送該測試 資料至多個積體電路待測裝置，其各自包含—或更多個 在該個別積體電路裝置置於-測試模式τ時要被測試 之功能區塊、一或更多個在該個別積體電路待測裝置置 於該測試模式下時被組配來測試該等一或更多之功能 區塊的-或更多測試結構；#&及抽取來自該無線連結 之該測試資料的一無線介面；和控制該所接收之測試資 料至該個別積體電路待測裝置之該測試結構的輸入之 一測試接取機構。 13.如申請專利範圍第12項之方法，其係包括： 透過該無線連結經由該無線介面接收來自該等多 個積體電路待測裝置的測試結果，該等測試結果，係由 施加該測試資料至該個別多個積體電路待測裝置而自 該等個別多個積體電路待測裝置之該一或更多測試結 構傳回。 26 25
TW093128006A 2004-03-01 2004-09-16 Wireless no-touch testing of integrated circuits TWI343482B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/790,906 US7181663B2 (en) 2004-03-01 2004-03-01 Wireless no-touch testing of integrated circuits

Publications (2)

Publication Number Publication Date
TW200530611A TW200530611A (en) 2005-09-16
TWI343482B true TWI343482B (en) 2011-06-11

Family

ID=34887550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128006A TWI343482B (en) 2004-03-01 2004-09-16 Wireless no-touch testing of integrated circuits

Country Status (4)

Country Link
US (1) US7181663B2 (zh)
JP (1) JP5006518B2 (zh)
DE (1) DE102004053559A1 (zh)
TW (1) TWI343482B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697773B (zh) * 2019-01-09 2020-07-01 瑞昱半導體股份有限公司 電路測試系統及電路測試方法

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60321010D1 (de) * 2003-11-26 2008-06-26 Texas Instruments Inc Scan-testbarer FIFO-Speicher
CN100541217C (zh) 2004-01-19 2009-09-16 Nxp股份有限公司 测试结构和方法
US7206982B1 (en) * 2004-06-16 2007-04-17 Arm Limited Diagnostic mechanism for an integrated circuit
US7253651B2 (en) * 2004-12-21 2007-08-07 Formfactor, Inc. Remote test facility with wireless interface to local test facilities
US20060198312A1 (en) * 2005-02-01 2006-09-07 Schondelmayer Adam H Network diagnostic systems and methods for altering the format and bandwidth of network messages
US20060198318A1 (en) * 2005-02-01 2006-09-07 Schondelmayer Adam H Network diagnostic systems and methods for statistical triggering
US20060200711A1 (en) * 2005-02-01 2006-09-07 Schondelmayer Adam H Network diagnostic systems and methods for processing network messages
WO2006083959A2 (en) * 2005-02-01 2006-08-10 Finisar Corporation Network diagnostic system and methods for aggregated links
US7502965B2 (en) * 2005-02-07 2009-03-10 Broadcom Corporation Computer chip set having on board wireless interfaces to support test operations
US20060179374A1 (en) * 2005-02-08 2006-08-10 Gayle Noble Wireless hardware debugging
TWI264551B (en) * 2005-05-04 2006-10-21 Univ Tsinghua System for probing integrated circuit devices
US7904768B2 (en) * 2005-05-04 2011-03-08 National Tsing Hua University Probing system for integrated circuit devices
US20070260728A1 (en) * 2006-05-08 2007-11-08 Finisar Corporation Systems and methods for generating network diagnostic statistics
US20080075103A1 (en) * 2005-05-20 2008-03-27 Finisar Corporation Diagnostic device
US20070211696A1 (en) * 2006-03-13 2007-09-13 Finisar Corporation Method of generating network traffic
US7899057B2 (en) * 2006-04-28 2011-03-01 Jds Uniphase Corporation Systems for ordering network packets
US20060264178A1 (en) * 2005-05-20 2006-11-23 Noble Gayle L Wireless diagnostic systems
US20070211697A1 (en) * 2006-03-13 2007-09-13 Finisar Corporation Method of analyzing network with generated traffic
US8107822B2 (en) 2005-05-20 2012-01-31 Finisar Corporation Protocols for out-of-band communication
US20070038880A1 (en) * 2005-08-15 2007-02-15 Noble Gayle L Network diagnostic systems and methods for accessing storage devices
US7383478B1 (en) * 2005-07-20 2008-06-03 Xilinx, Inc. Wireless dynamic boundary-scan topologies for field
US7587643B1 (en) * 2005-08-25 2009-09-08 T-Ram Semiconductor, Inc. System and method of integrated circuit testing
KR100727975B1 (ko) * 2005-09-10 2007-06-14 삼성전자주식회사 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩
JP2007147352A (ja) 2005-11-25 2007-06-14 Sony Corp 無線インターフェースモジュール及び電子機器
CN101341416B (zh) * 2005-12-20 2011-10-05 Nxp股份有限公司 具有射频接口的电路和数据载体
US20090019328A1 (en) * 2006-03-01 2009-01-15 Koninklijke Philips Electronics N.V. Ic circuit with test access control circuit using a jtag interface
US8373429B2 (en) * 2006-03-07 2013-02-12 Steven Slupsky Method and apparatus for interrogating an electronic component
KR101387085B1 (ko) * 2006-03-07 2014-04-18 스캐니메트릭스 인크. 전자 구성요소에 문의하기 위한 방법 및 장치
US8213333B2 (en) 2006-07-12 2012-07-03 Chip Greel Identifying and resolving problems in wireless device configurations
KR100789749B1 (ko) * 2006-07-24 2008-01-02 한양대학교 산학협력단 시스템 온 칩 테스트 장치
US8526821B2 (en) * 2006-12-29 2013-09-03 Finisar Corporation Transceivers for testing networks and adapting to device changes
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
ITMI20070386A1 (it) 2007-02-28 2008-09-01 St Microelectronics Srl Soppressione di interferenza in collaudo senza fili di dispositivi a semiconduttore
DE102007011437B4 (de) * 2007-03-08 2009-05-28 Infineon Technologies Ag Testvorrichtung zum Testen von Ausgangstreibern
US8248073B2 (en) 2007-04-06 2012-08-21 Nec Corporation Semiconductor integrated circuit and testing method therefor
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US8456170B2 (en) 2008-05-09 2013-06-04 Advantest Corporation Test apparatus for digital modulated signal
WO2010031879A1 (en) * 2008-09-22 2010-03-25 Centre National De La Recherche Scientifique - Cnrs - System and method for wirelessly testing integrated circuits
US20100218465A1 (en) * 2009-02-27 2010-09-02 Sony Corporation Method to reduce the cost of product software upgrades after production
TWI384221B (zh) * 2009-09-03 2013-02-01 Inventec Appliances Corp 產品測試結果回傳系統及其方法
US9836376B2 (en) 2009-09-24 2017-12-05 Contec, Llc Method and system for automated test of end-user devices
ITTO20091057A1 (it) * 2009-12-30 2011-06-30 St Microelectronics Srl Cella di comunicazione per un circuito integrato, piastrina elettronica comprendente tale cella di comunicazione, sistema elettronico includente tale piastrina e apparecchiatura di test
US9002673B2 (en) * 2010-06-16 2015-04-07 Broadcom Corporation Simultaneous testing of semiconductor components on a wafer
US20110309842A1 (en) * 2010-06-16 2011-12-22 Broadcom Corporation Identifying Defective Semiconductor Components on a Wafer Using Thermal Imaging
FR2965645B1 (fr) 2010-10-05 2012-10-12 St Microelectronics Grenoble 2 Methode de test pour dispositifs electroniques integres a semi-conducteur et architecture de test correspondante
US8468405B2 (en) * 2010-12-22 2013-06-18 Arm Limited Integrated circuit testing
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US10048304B2 (en) * 2011-10-25 2018-08-14 Teradyne, Inc. Test system supporting simplified configuration for controlling test block concurrency
US9158642B2 (en) * 2012-12-20 2015-10-13 Litepoint Corporation Method of testing multiple data packet signal transceivers concurrently
US9712406B2 (en) * 2013-03-15 2017-07-18 Netgear, Inc. Method and apparatus for analyzing and verifying functionality of multiple network devices
WO2015119541A1 (en) * 2014-02-05 2015-08-13 Telefonaktiebolaget L M Ericsson (Publ) Configurable built-in self-tests of digital logic circuits
PL3102957T3 (pl) * 2014-02-05 2018-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Zdalne zarządzanie testem cyfrowych układów logicznych
CN104811254B (zh) * 2015-04-16 2018-05-08 东南大学 一种基于PXI仪器的WiFi并行产测方法
US9900116B2 (en) 2016-01-04 2018-02-20 Contec, Llc Test sequences using universal testing system
US20170126536A1 (en) 2015-10-30 2017-05-04 Contec, Llc Hardware Architecture for Universal Testing System: Cable Modem Test
US9838295B2 (en) 2015-11-23 2017-12-05 Contec, Llc Wireless routers under test
US9992084B2 (en) 2015-11-20 2018-06-05 Contec, Llc Cable modems/eMTAs under test
US10122611B2 (en) 2015-09-25 2018-11-06 Contec, Llc Universal device testing interface
US10291959B2 (en) 2015-09-25 2019-05-14 Contec, Llc Set top boxes under test
US10277497B2 (en) 2015-09-25 2019-04-30 Contec, Llc Systems and methods for testing electronic devices using master-slave test architectures
US10320651B2 (en) 2015-10-30 2019-06-11 Contec, Llc Hardware architecture for universal testing system: wireless router test
US9810735B2 (en) 2015-09-25 2017-11-07 Contec, Llc Core testing machine
US9960989B2 (en) 2015-09-25 2018-05-01 Contec, Llc Universal device testing system
US9900113B2 (en) 2016-02-29 2018-02-20 Contec, Llc Universal tester hardware
US10462456B2 (en) 2016-04-14 2019-10-29 Contec, Llc Automated network-based test system for set top box devices
US10779056B2 (en) 2016-04-14 2020-09-15 Contec, Llc Automated network-based test system for set top box devices
US10284456B2 (en) 2016-11-10 2019-05-07 Contec, Llc Systems and methods for testing electronic devices using master-slave test architectures
US10429441B2 (en) 2017-05-24 2019-10-01 Qualcomm Incorporated Efficient test architecture for multi-die chips
CN110795481A (zh) * 2019-10-15 2020-02-14 四川豪威尔信息科技有限公司 一种集成电路测试数据融合分析方法
US11841397B2 (en) * 2021-06-30 2023-12-12 Arm Limited System-on-a-chip testing for energy harvesting devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61155874A (ja) * 1984-12-28 1986-07-15 Toshiba Corp 大規模集積回路の故障検出方法およびそのための装置
JP3310096B2 (ja) * 1994-03-30 2002-07-29 株式会社東芝 集積回路装置
US6112067A (en) * 1996-03-27 2000-08-29 Anritsu Corporation Radio communication analyzer suited for measurement of plurality of types of digital communication systems
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US6412086B1 (en) * 1998-06-01 2002-06-25 Intermec Ip Corp. Radio frequency identification transponder integrated circuit having a serially loaded test mode register
FI110724B (fi) * 2000-09-14 2003-03-14 Patria New Technologies Oy JTAG-testausjärjestely
JPWO2002063675A1 (ja) * 2001-02-02 2004-06-10 株式会社ルネサステクノロジ 半導体集積回路および検査方法並びに製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697773B (zh) * 2019-01-09 2020-07-01 瑞昱半導體股份有限公司 電路測試系統及電路測試方法

Also Published As

Publication number Publication date
JP2005249781A (ja) 2005-09-15
TW200530611A (en) 2005-09-16
JP5006518B2 (ja) 2012-08-22
US20050193294A1 (en) 2005-09-01
DE102004053559A1 (de) 2005-09-22
US7181663B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
TWI343482B (en) Wireless no-touch testing of integrated circuits
US11592483B2 (en) Compressed scan chain diagnosis by internal chain observation, processes, circuits, devices and systems
Marinissen et al. On IEEE P1500’s standard for embedded core test
CN100549711C (zh) 远程集成电路测试方法和装置
Marinissen et al. A DfT architecture for 3D-SICs based on a standardizable die wrapper
US8566656B2 (en) Testing circuit and method
Hutner et al. Special session: Test challenges in a chiplet marketplace
IE20080066A1 (en) On-chip testing
Ibrahim et al. iJTAG integration of complex digital embedded instruments
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
Li et al. A hierarchical test methodology for systems on chip
Han et al. A New Multi‐site Test for System‐on‐Chip Using Multi‐site Star Test Architecture
Crouch et al. Fpga-based embedded tester with a p1687 command, control, and observe-system
JP4455556B2 (ja) テストインターフェース装置を有する半導体デバイス
Lee Boundary scan and core-based testing
Wang et al. Turbo1500: Core-based design for test and diagnosis
Hong et al. Hierarchical system test by an IEEE 1149.5 MTM-bus slave-module interface core
JP2004233161A (ja) 集積回路試験装置及び方法、並びに集積回路試験用プログラム
Rajagopal et al. Multi-TAP architecture for IP core testing and debugging on network-on-chip
Ingelsson et al. REUSING AND RETARGETING ON-CHIP INSTRUMENT ACCESS PROCEDURES IN IEEEP1687
Buntoro Modeling of design-for-test infrastructure in complex systems-on-chips
Cota et al. Systems-on-Chip Testing
Ali et al. Enhancement in IEEE 1500 Standard for at-speed Test and Debug
Lecklider Test vector compression makes more from less: depreciated ATE and compressed patterns make IC testing almost free.(Design for Testability)
JP2000258504A (ja) 半導体装置検査回路