TWI333225B - Method and apparatus to confine plasma and to enhance flow conductance - Google Patents

Description

1333225

玖、發明說明： 【發明所屬之技術領域】 本發明之實施例係廣泛地關於一種在電漿製程反應器 中侷限電漿以及加強流動導電之方法與設備。 【先前技術】 於製作微電子積體電路時，半導體晶圓的電漿製程係 用於介電質蝕刻、金屬蝕刻、化學氣相沈積與其他製程上。 在半導體基板製程中，越來越小的特徵尺寸與線寬的趨勢 促使更正確罩幕、钱刻與沈積材料在半導體基板上的能力。 通常，利用施加射頻（RF)功率至工作氣體上以完成蝕 刻，其中此工作氣體係供給至由支持構件所支撐的基板上 方之低壓製程區中。此生成的電場在製程區中產生反應區 域並激發工作氣體成為電漿。支持構件係具有偏壓以吸引 在電漿中的離子朝向構件所支撐的基板移動。離子朝向鄰 近基板之電漿的邊界層移動，並加速離開邊界層。加速的 離子可產生用以移除或蝕刻基板表面上的材料所需之能 量。因為加速離子會蝕刻其他在製程腔體内的元件，因此 能將電漿偈限在位於基板上方之製程區中係為重要能力。 未受侷限之電漿會造成蝕刻副產物（通常為聚合物） 沈積在腔體壁上並亦可能侵蝕腔體壁。沈積在腔體壁上之 蝕刻副產物會使製程偏離（drift)。在腔體壁上的蝕刻材料 會因再沈積以及/或可能對腔體產生微粒而污染基板。此 外，未偈限之電漿亦使此蝕刻副產物沈積在下游區域中。 5 1333225 (annu丨ar ring)，其中在環狀環與製程腔體壁之間具有大約 0.8英吋至大約1 .5英吋的間隙，以及設置在頂電極與製程 腔體主體間的介電密封（dielectric seal)，其中頂電極 '介 電密封 '基板與基板支持件之阻抗與電漿會減少供給至頂 電極之電壓一個電壓比率，並在電漿製程過程中將施加至 頂電極上之剩餘電壓以負相（negative phase)供予基板與基 板支持件。

在另一個實施例中，設備係用以將電漿侷限於電漿製 程腔體之製程區中，此設備包含圍繞在基板支持件之頂部 份的環狀環，其中在環狀環與製程腔體壁之間具有間隙， 而此間隙寬度等於或大於約〇. 8英吋且不大於1 · 5英吋。

在另一個實施例中，設備係裝設以在電漿製程腔體之 處理基板過程中將電漿偈限在基板製程區中，此設備包含 具有一層或多層介電層之基板支持件、環繞頂電極之介電 密封，其中頂電極、介電密封、基板與基板支持件之阻抗 和電漿會減少施加在頂電極之電壓一個電壓比率，並在電 漿製程中將供給至頂電極的剩餘電壓以負相供予基板與基 板支持件。 在另一個實施例中，在電漿製程腔體之基板處理過程 中將電漿偈限在基板製程區之方法包含：在電漿製程腔體 中設置一個基板於基板支持件上，此電漿製程腔體具有頂 電極、環繞基板支持件之頂部份的環狀環，其中環狀環與 製程腔體壁之間具有大約〇 _ 8英吋至大約1 . 5英吋的間隙 寬度；流入製程氣體至電漿腔體中；以及在電漿製程腔體 7 1333225

中產生電漿。 在另一個實施例中，在電漿製程腔體之基板處理 中將電漿偈限在基板製程區之方法包含：在電漿製程 中放置一個基板於基板支持件上，此電漿製程腔體具 電極、包圍頂電極之介電密封、包圍基板支持件之頂 的環狀環，其中環狀環與製程腔體壁之間具有間隙寬 約0.8英吋至大約1 .5英吋之間隙；流入製程氣體至 腔體中；以及藉由供給施予頂電極之電壓的電壓比率 將施予頂電極之剩餘電壓以負相供給至基板與基板支 處，以在電漿製程腔體中產生電漿。 在另一個實施例中，在電漿製程腔體之基板處理 中將電漿侷限在基板製程區之方法包含：在電漿製程 中放置一個基板於基板支持件上，此電漿製程腔體具 電極、以及包圍頂電極之介電密封；流入製程氣體至 腔體中；以及藉由供給施予頂電極之電壓的電壓比率 將施予頂電極之剩餘電壓以負相供給至基板與基板支 處，以在電漿製程腔體中產生電漿。 【實施方式】 第1A圖顯示在電漿製程腔體中處理基板之製 程。將基板置放於電漿製程腔體中以開始進行製程 201。在步驟202，製程氣體流入電漿製程腔體中。在 203中，電漿在電漿製程腔體中產生。在步驟204，基 電漿製程腔體中被處理。在電漿製程腔體中進行的製 過程 腔體 有頂 部份 度大 電漿 以及 持件 過程 腔體 有頂 電漿 以及 持件 程流 步驟 步驟 板在 程可 8 1333225 以是沈積、蝕刻或電漿處理。本發明之概念可應用在各種 電漿製程中。 第1B圖繪示電漿反應器之實例，例如由美國加州聖 塔克拉拉（Santa Clara)之Applied Material公司所製造的 enabler®蝕刻系統，其包含具有襯墊（liners)以保護側壁 之反應器腔體100、且有基板支持件（或基座）1〇5於腔體 底部以支持半導體晶圓11〇。腔體1〇〇由圓盤狀（disc shaped)之頂置（overhead)銘電極125固定在頂端，此頂置 鋁電極由介電（石英）密封墊130支撐 在接地腔體主體127 上且位於晶圓110上方預設的間隙高声：k 及上。功率產生器150 施加非常高頻（VHF)之功率至電極I” ， 视125上。VHF通常介 於約30兆赫與約300兆赫之間，且在+认 &大約1 0千赫至約1 0 兆赫（GHz)之RF頻帶範圍内。在實施伽ώ ^ 例中，處理一個直徑 3 00毫米之晶圓時，VHF源功率頻率係* 所千係為162兆赫。來自 產生器150之VHF功率係透過匹配至姦Λ 度生器150之同軸纜 線（coaxial cable)162而耦接至與電極* 25連接的同軸短線 (coaxial stub) 135 上。短線 135 且古 , 〃有特.!·生阻抗與共振頻 率，並在電極125與同軸纜線162或 & VHF功率產生器i5〇 之間提供阻抗匹配。腔體主體係連接至 @主VHF產生器150之 VHF返回路徑（return)(VHF接地）卜 上°利用透過習知阻 抗匹配電路2 1 0而耦接至晶圓支持件1 ς ^ 7 τ iU5上之偏壓功率 訊號蓋生器200而施加偏壓功率至晶圓μ 圓上。偏壓產生器2 0 0 之功率大小控制接近晶圓表面的離子能县 ^ &量。此偏壓功率（通 常為13.56兆赫）係用以控制離子能量 此里，而VHF源功率係 9 1333225 施加至頂置電極上以決定電浆密度。真空抽氣系統ui透 過實體空間（plenum)l I2而將腔體ι〇〇排空。 基板支持件105包含支持下層絕緣層551〇之金屬基座 層（metal pedestal layer)55 05、覆蓋在下層絕緣層551〇上 之導電網狀層（mesh layer)5515、以及覆蓋導電網狀層5515 之薄的頂部絕緣層5 520。半導體工件或晶圓Π0係設置於 ； 頂部絕緣層5 52〇之頂部。基板支持件105與晶圓110在基 ^ 板製红中形成陰極。若晶圓11 〇尚未出現，則在基板製程 中僅基板支持件105為陰極。導電網狀層5515與金屬基座 層5 5 05可分別由例如鉬（molybdenum)與鋁所構成。絕緣層 55 10與5520可由例如氮化鋁或氧化鋁（aUmina)所構成。 導電網狀層5 5 1 5施加RF偏壓以控制在晶圓丨丨〇表面處之 離子轟擊能量。導電網狀結構5 5 1 5亦可用於靜電吸附 (electrostatically chucking)或釋放（de_chucking)晶圓 11 0，以及在此實例中可以公知的方式連接至夾盤電壓源 (chucking voltage source)。因此，導電網狀層 5515 不 _ φ 定需接地且可根據習知靜電吸附與釋放的操作而可選擇性 地具有浮動電位（floating electric potential)或固定直流 電位。晶圓支持件1 0 5，特別是金屬基座層5 5 0 5，通常（但 . 非必須）係接地且形成由頂置電極1 2 5所發射之VHF功率 的返回路徑之一部分。 - 為了改良在基板支持件上的阻抗之均勻性，係設計介 電圓柱形套官（dielectric cylindrical sleeve)5550 以包圍 RF導趙5525。構成套管5550之材料的轴長度與介電常數 10 1333225

決定了由RF導體5525至VHF功率所表現的 point)阻抗。藉由調整構成套管5550之材料的 電常數，可獲得較均勻之阻抗徑向分佈，而有更 源功率之電容輕合（capacitive coupling)。 在短線 135 之遠端 135a 的終止導體 conductor) 165可使内部與外部導體1 4 0、1 4 5 短線135於遠端135a處短路。在短線135之边 短路端）處，外部導體1 4 5係透過環狀導電外 或支持件175而連接至腔體主體上，同時内部 透過導電圓柱體或支持件176而連接至電極1 介電環180係介於導電圓柱體176與電極125 開此二者。 内部導體 140可提供導管以輸送製程氣 等。不像傳統的電漿反應器，本發明特徵主要 體線路1 7 0與冷卻劑線路1 7 3並未產生大的電 此上述二者可以由金屬，一種較便宜且較可靠 成。金屬氣體線路170提供氣體入口 172在 處或附近，而金屬冷卻劑線路1 7 3提供冷卻劑 罩（jackets) 174於頂置電極125内。 如先前所述，未受揭限之電楽·會造成姓刻 常為聚合物）沈積在腔體壁上並亦可能侵蝕腔 在腔體壁上之蝕刻副產物會使製程偏離。在腔 刻材料會因再沈積以及/或可能對腔體產生微 板。此外，未侷限之電漿亦能夠前進至製程區 魏入點（f e e d 軸長度與介 均勻之VHF (terminating 短路，使得 .端135b(未 罩（housing) 導體140係 25的中央。 之間且可分 體與冷卻劑 好處在於氣 位差異。因 之材料構 i置電極125 通道或保護 副產物（通 體壁。沈積 體壁上的蝕 粒而污染基 域的下游中 11 1333225 並造成蝕刻副產物（通常為聚合物）沈積在下游區域中。 沈積在下游區的蝕刻副產物難以清除。累積的蝕刻副產物 會剝落而造成微粒。為減少微粒問題與減少清潔時間，上 文中已陳述可將溝槽侷限環50(見第2圖之先前技術）設 置在晶圓110附近且介於頂置電極125與基板支持件105 之間。

第2圖（先前技術）繪示一個溝槽侷限環5 0之圖式， 前文中已陳述用此特徵以侷限電漿。溝槽侷限環5 0之詳細 說明係進一步闡述於與本案為共同受讓人之美國專利申請 號 10/418996 中，此案名稱為「Apparatus And Method To Confine Plasma And Reduce Flow Resistance In A Plasma Reactor」，申請曰為2003年4月17曰，在此係以參考方 式併入上述案件之内容。在侷限環5 0中的溝槽可使製程氣 體混合物通過並減少通過腔體1 〇 〇時之流動阻力。侷限環 50 包含檔板（baffle)55 與連接至檔板 55 底部的底座 (base)58。底座58 —般係用以為侷限環50提供電性接地 與機械強度。檔板5 5在其頂部定義一個開口 . 7 0。開口 7 0 可接收氣體分配盤1 2 5之喷頭，使得流經喷頭之氣體可被 侷限在位於檔板55内的製程區域72中。檔板55進一步包 含複數個溝槽（slots) 57與複數個指狀物（fingers)59，設 置在晶圓1 1 0附近。在電装中的中性粒子係通過溝槽 5 7 而進入實體空間112中。 雖然溝槽侷限環5 0提供良好的電漿侷限且在侷限環 50中的溝槽57可將通過腔體100之流動阻力降的夠低以 12 1333225

供大部分應用，但對一些FEOL應用而言，流動阻力 高。如同先前所述，量產型前段製程（FEOL)應用-例如 觸蝕刻與高深寬比溝槽蝕刻-需要相當低之製程壓力（ 小於等於3 0毫托）與高總氣體流速（如，介於約9 0 0 與約1 5 0 0 s c c m之間）。由溝槽侷限環所產生的流動阻 使腔體升高超過上述應用所需之低壓範圍。因此，需 計一種不僅可侷限電漿且可進一步減少流動阻力之 環。 因為接近腔體壁之電漿密度相當低，設置在基板 附近且與内腔體壁1 2 8有一段距離（間隙）之環狀環 具有與溝槽侷限環相同程度之電漿侷限能力，並進而 流動阻力。在環狀環邊緣與内腔體壁1 2 8之間的距離 間隙）不能太大。若間隙距離大於接近腔體壁之電漿 度，則可增加從晶圓上方之反應區内離開並朝向腔體 下游移動之電漿數量，此造成較少之電漿被侷限。在 環邊緣與内腔體壁1 2 8之間的距離（或間隙）亦不能i 因為會使影響腔體壓力之流動阻力增高至無法接受 度。因此，提供一個設置在基板110附近且與内腔體璧 有一段距離之環狀電漿侷限環，以符合良好電漿侷限 流動阻力之需求。 第3 A圖顯示具有環狀電漿侷限環1 1 5之製程腔 施例之概要圖。環狀環1 1 5可由導電材料所製成，例 化矽（S i C )或鋁（A1)。環狀環1 1 5環繞晶圓1 1 0。環狀ί| 係連接至接地腔體主體127上，且藉由介電（石英）環 仍太 ，接 如， seem 力可 要設 侷限 110 可能 降低 (或 鞘厚 壁與 環狀 .小， 的程 128 與低 體實 如竣 115 13 120 1333225

而與基板支持件1 〇 5電性分離，此介電環可避免導電環狀 環1 1 5接觸基板1 1 0與導電網狀層5 5 1 5，進而避免消除偏 壓功率之影響。介電環 1 2 0之最低點應該在導電網狀層 5 5 1 5之最低點以下。環狀環1 1 5之頂表面應與基板1 1 0在 相同的表面平面上，以使基板110可適當地位於基板支持 件105上並將流動再循環（flow re-circulation)減至最小。 介電環120之頂表面可與基板110之頂表面與環狀環115 之頂表面有相同高度，如第3 A圖之實施例所示。介電環 1 2 0之頂表面可稍微低於基板1 1 0之頂表面與環狀環1 1 5 之頂表面，如第3B圖之實施例所示。在第3B圖所示的實 施例中，電漿侷限環狀環1 1 5係設置在介電環1 2 0之頂端。

環狀環 1 1 5距離内腔體壁 1 2 8有一段間隙寬度（gap width) 1 1 7。環狀環1 1 5頂部的厚度1 1 9不應太厚，因為流 動阻力會隨著厚度1 1 9增加而增加。在一個實施例中，厚 度1 1 9係在介於大約1 /8英吋與大約1 /4英吋之間。環狀 環之角落1 1 8係用以提供環狀環機械強度，因為具厚度1 1 9 之頂部在厚度與機械強度上係受限。除了角落1 1 8以外， 凡可提供機械強度之結構皆可使用。 為了能更瞭解間隙寬度1 1 7對電漿侷限效果與腔體壓 力之影響，本發明對環狀環設計以及溝槽環設計進行腔體 電漿密度與壓力模擬以作為比較。進行腔體壓力模擬時， 可利用由法國ESI集團（ESI group)所研發之數值流體力學 (computation fluid dynamics, CFD)軟體 CFD-ACE+。 CFD-ACE +係為一般偏微分方程式（PDE )解決方案，可處 14 1333225

理廣泛的物理現象等，包含：流體、熱交換、張力/變形 (stress/deformation)、化學動力學(chemical kinetics)、 電化學、以及其他。此方程式解答上述現象之多維（0D至 3D )、穩定與過渡型態。CFD-ACE +可用於複雜之多重物理 與多學科上的應用。係使用軟體之「流體」模組以進行此 次研究。利用 CFD-ACE +模擬器之「流體」模組所產生之 壓力模擬結果相當符合實驗結果。表格1顯示具有第2圖 所示溝槽電漿侷限環之第1 B圖的反應器中模擬與實驗結 果的比較。在表格1中，幫浦壓力係指第1B圖中幫浦1 1 1 之壓力設定值。腔體内徑為27公分，而在晶圓110與頂電 極1 2 5之下層表面間的距離為3.2公分。在正好位於晶圓 上方且距離晶圓中央6.8公分處測量腔體壓力值。於溝槽 侷限環之下方測量「環下方」（below-ring)壓力值。數據顯 示模擬結果相當符合實驗結果。結果亦顯示溝槽偈限環具 有相當高流動阻力，而使得反應腔體内的壓力高於壓力設 定值。 氣體 「設定」 量測之 模擬之 量測之 模擬之 流速 幫浦 腔體 腔體 環下方 環下方 (seem) 壓力 壓力 壓力 壓力 壓力 (毫托） (毫托） (毫托） (毫托） (毫托） 2000 40 55.6 58.8 40.2 43.5 900 10 2 1.5 25.0 11.6 14.5 900 40 46.5 49.3 40.2 4 1.6 表格 1 腔體壓力與環下方壓力之實驗與模擬的比 15 1333225 較。

腔體壓力密度模擬係使用混合電漿設備模型（hybrid plasma equipment model, HPEM)，此模型由位於伊利諾州 之伊利諾州大學香檳分校的電子與電腦工程學系所研發而 成。HPEM為一個可模擬低壓（小於1 0毫托）電漿製程反 應器之廣泛的模型平台。關於此模擬器所模擬的電漿密度 詳細說明係闡述於名稱為「Argon Metastable Densities In Radio Frequency Ar, Ar/02 and A r/ C F 4 Electrical Discharges」之一文中，此文係發表在 1997 年 Applied Physics期刊第82(6)卷之第2805至2813頁申。電漿模 擬器係廣泛運用在半導體設備工業上。吾人實驗顯示利用 HPEM之製程參數變異的電漿模擬與製程結果相符合。

就環狀環設計而言，模擬包含由〇 · 5英吋至3英吋的 間隙寬度 1 1 7。所模擬的製程條件類似先前提及的接觸蝕 刻與深溝槽姓刻。1 5 0 0 s c c m之高氣體流速係用於模擬高氣 體流速。製程氣體僅包含氧氣，而不包含其他種類之製程 氣體一例如，六氟化四碳（C4F6)與氬氣一以簡化模擬。電漿 偈限研究（比較為間隙寬度 1 1 7函數的電漿偈限程度）顯 示，在模擬中僅使用氧氣可獲得間隙距離1 1 7對電漿侷限 的影響。模擬的頂電極功率（或源功率）為1 · 8 5千瓦，以 及氣體溫度為80°C。源功率總共為1 .85千瓦。頂電極電 壓（或源電壓），V s，通常介於大約1 0 0至大約2 0 0伏特之 間。在模擬中係使用1 7 5伏特之V s。基板（或晶圓）之半 徑為15公分（或6英吋）以及頂電極與基板間的間距為 16 1333225 3.2公分（或1.25英吋）。内腔體壁128之半徑為27公分 (或10.6英吋）。介電環120之寬度為2.2公分（或0.87 英吋）以及模擬的環狀電漿侷限環1 1 5之寬度在8.5公分 (或3 · 3英吋）至2 · 2公分（或0 8英吋）之間變化。環狀 侷限環1 1 5與内腔體壁1 2 8之間的模擬間距在1 .3公分（或 〇, 5英吋）至7.6公分（或3 · 0英吋）之間變化。

第3C圖顯示在第1圖中具有第3A圖之環狀環115的 電漿腔體之電漿模擬結果。在低壓電漿腔體中，壓力與電 漿密度在整個腔體中不完全均勻。壓力通常在晶圓的中心 附近較高，而在晶圓邊緣較低，且在幫浦處達到幫浦壓力 設定點。在第3 B圖中的壓力值係為腔體壁與晶圓頂表面 平面之交叉處的壓力，或為第3A圖中位置「P」處之壓力。 為了量化偈限程度，電漿密度比率係定義成在線11 6下方 的最大電漿密度與製程腔體内的最大電漿密度之比率，其 中線1 1 6係沿著環狀環1 1 5頂部的下方延伸，而腔體内的 最大電漿密度發生在晶圓表面與頂置鋁電極1 2 5之間的體 積内。電漿密度比率越小，表示電漿侷限環所完成的侷限 電漿成效越好。 在第3C圖中之虛線301顯示具溝槽侷限環設計時之 35.3毫托的腔體壓力。在第3C圖中之虛線302顯示使用 具溝槽侷限環時所獲得的0.004電漿密度比率。35.3毫托 腔體壓力與 0.0 04電漿密度比率可同時由模擬結果中獲 得。因為溝槽環設計並未改變間隙寬度1 1 7，虛線3 0 1與 3 0 2係為水平線。曲線3 1 1顯示腔體壓力為間隙寬度1 1 7 17 1333225

之函數，而曲線3 12顯示電漿密度比率為間隙寬度1 函數。當環狀環設計具有〇_5英吋之間隙寬度時，可 3 5.8毫托之腔體壓力，此壓力高於使用溝槽侷限環設 具有之壓力；以及電漿密度比率為 0.00013，此比率 使用溝槽侷限環設計所獲得之比率。雖然較低電漿密 率係為較佳結果，但是卻同時產生較高的腔體壓力。 隙寬度1 1 7增加至1英吋時，腔體壓力減少至2 7.9毫 此壓力係低於溝槽侷限環設計所產生的壓力，同時低 段製程所需之小於 3 0毫托的低壓；以及電漿密度比 0.002，此比率仍低於溝槽侷限環設計所獲得之比率。 隙寬度1 1 7增加至1 .5英吋時，腔體壓力進一步減少至 毫托；以及電漿密度比率為 0.023，此高於溝槽侷限 能獲得之比率但仍然相當低。當間隙寬度1 1 7增加超ϋ 英吋時，可降低較寬間隙寬度i丨7會使腔體壓力減少 應，然而，電黎密度比率卻持續增加。 表格2顯示具有如第2圖所示溝槽電漿侷限環以 有如第3A圖所示環狀電漿侷限環之第1B圖的反應器 擬與實驗結果的比較。環狀環至腔體壁1 2 8之間的間 離為1英吋。在表格2中，幫浦壓力係指第1B圖中 1 11之壓力設定值。腔體内徑為2 7公分，而在晶圓1 頂電極125之下表面間的距離為3.2公分。在正好位 圓上方且距離晶圓中央6.8公分處測量腔體壓力值。 槽侷限環之下方測量「環下方」壓力值。結果顯示溝 漿侷限環之腔體壓力高於環狀電漿侷限環之腔體壓力 [7之 發現 計所 低於 度比 當間 托， 於前 率為 當間 26.2 環所 i 1.5 之效 及具 中模 隙距 幫浦 .〇與 於晶 於溝 槽電 0此 18 1333225 外，使用溝槽環時在腔體與侷限環下方的壓力差（ΔΡ=15·3 毫托）高於使用環狀環時在腔體與侷限環下方的壓力差（△ Ρ = 9.4 毫托）。

- 氣體 「設定」 腔體 腔體 環下方 環下方 流速 幫浦 壓力 壓力 壓力 壓力 «V (seem) 壓力 (毫托） (毫托） 溝槽環 (毫托） 環狀環 (毫托） 溝槽環 (毫托） 環狀環 » 2000 40 58.8 54.1 43.5 44.7 表格2 使用溝槽侷限環以及距離腔體壁間有1英吋 間隙之環狀環時，腔體壓力與環下方壓力的模擬結果比較。

第3 D圖顯示當間隙寬度1 1 7為0 · 5英吋時，在製程腔 體中電漿密度之模擬結果，其中電漿密度比率為0.00013。 X軸表示距離製程腔體中央之距離，以及Υ軸表示在基板 支持件105頂表面下方3.9公分處之距離。結果顯示電漿 相對地受偈限在基板上方之區域中。不幸地，腔體壓力為 3 5 · 8毫托，此高於所需之低壓（小於等於3 0毫托）規格。 第3Ε圖顯示當間隙寬度117為3英吋時，在製程腔體中 電漿密度之模擬結果，其中電漿密度比率為0.12。結果顯 示反應器下游處有很大之電漿損失。 在第3 C圖所示的模擬結果顯示當間隙寬度1 1 7增加 時，流動阻力減少，因此晶圓壓力減少。隨著間隙寬度Π 7 增加，更多電漿往下游之侷限環處滲透，因此電漿密度比 率增加。根據第3Β圖中模擬的結果，為了維持腔體壓力 小於等於3 0毫托，間隙寬度11 7應該等於或大於大約0 · 8 19 1333225

英吋。然而，間隙寬度117不能太寬，因為寬的間隙 117會導致較多的電漿在下游損耗。如先前所述，當 寬度11 7增加超過1 . 5英吋時，較寬的間隙寬度會使 壓力減少之效應變的不顯著；但是，電漿密度比率卻 增加。在間隙寬度 1 1 7為1 _ 5英吋時，電漿密度比 0.023 -此為合理低的比率。因此，間隙寬度1 1 7應該 低於1. 5英吋。 為進一步改進電漿侷限，需要降低頂電極電壓以 在頂電極125與腔體壁128之間的壓降。通常，主要 頂電極所提供之源功率為源電壓，V s。若頂電極在源 片段f處之電壓降低成fVs，以及陰極（在基板製程中 基板支持件1 〇 5與晶圓1 1 0所形成）維持-(1 - f) V s之 時，則在頂電極1 2 5與陰極（在基板製程中係由基板支 1 0 5與晶圓1 1 0所形成）處的電壓差係維持著相同電 Vs，但是頂電極125與接地腔體壁128之間的壓差將 fVs。在頂電極1 2 5與接地腔體壁1 2 8之間的較低電壓 減少、腔體壁 1 2 8吸引電漿之數量。係利用調整.與頂 1 2 5、陰極（在基板製程中係由基板支持件1 0 5與晶圓 所形成）以及腔體壁 128相關的腔體零件之阻抗以供 電壓較低之頂電極電壓處，fVs ;並使陰極維持與頂電 相（negative phase)之電壓，-(l-f)Vs。若晶圓 110 尚未 在製程過程的腔體中時，則僅有基板支持件 105形 極。關於如何調整腔體零件之阻抗以降低頂電極電壓 細說明將於後文中闡述。 寬度 間隙 腔體 持續 率為 維持 減少 透過 電壓 係由 電壓 持件 壓值 降至 差將 電極 110 給源 極負 出現 成陰 之詳 20 1333225

第4A圖顯示頂電極125(或源電極）與接地陰極（在 基板製程中由基板支持件1 〇 5與晶圓1 1 0所形成）之相對 電壓值。第4B圖顯示頂電極125與接地腔體壁128之相 對電壓值。在上述兩個圖式中，X軸表示頂電極125與陰 極（由基板支持件105與基板110所形成）或腔體壁128 内表面之間的間距。X軸之距離未依比例顯示。頂電極電 壓在+ VS與-Vs之間振盪，而陰極與腔體壁維持在 0(接 地）。巨量電漿具有高於頂電極之電壓，V〇，其遠小於Vs。 曲線4 0 1表示在頂電極1 2 5與陰極（在基板製程中所係 由基板支持件1 〇 5與晶圓1 1 0形成）之間的電壓，此時頂電 極電壓為+VS。 當頂電極電壓為+ VS時，在頂電極125與陰極之間的 壓差411等於Vs。虛線曲線402表示源電極與陰極之間的 電壓，此時源電壓為-Vs。 當頂電極125之電壓為-乂5時，頂電極125與陰極之 間的壓差412等於-Vs。

類似在第4 B圖所示，曲線4 0 3表示在源電極與腔體 壁之間的電壓，此時頂電極125之電壓為+ VS。 當頂電極125之電壓為十乂5時，頂電極125與腔體壁 128之間的壓差413等於Vs。

虛線曲線404表示在頂電極125與腔體壁128之間的 電壓，此時頂電極125之電壓為- Vs。 當頂電極電壓為-Vs時，頂電極125與腔體壁128之 間的壓差414等於- Vs。 21 1333225

利用調整基板支持件105之阻抗與介電密封墊130( 特徵將於後文中闡述）之阻抗，施加至頂電極之源電壓 減至總源電壓之一部分，例如二分之一（Vs/2 )，而陰極 壓維持著與頂電極負相之電壓（例如-Vs/2)以補償此差異 因為介於源電極與陰極之間的壓差仍為Vs或-Vs，所以 漿製程不會改變。第4C圖顯示頂電極125與陰極（未 地）的相對值。頂電極電壓在+Vs/2與-Vs/2之間振盪時 陰極在-Vs/2與Vs/2之間振盪。曲線405表示在電極與 極之間的電壓值，此時頂電極125之電壓為+ Vs/2。當頂 極1 25之電壓為+ Vs/2時，在頂電極1 25與陰極之間的 壓差415等於Vs。當源電壓為- Vs/2時，虛線曲線406 示頂電極125與陰極之間的電壓。當源電壓為-Vs/2時， 電極1 2 5與陰極之間的壓差4 1 6等於-Vs。 在第4D圖中，曲線407表示在頂電極與腔體壁（ 地）之間的電壓，此時頂電極1 25之電壓為+ Vs/2。當頂 極之電壓為+Vs/2時，頂電極與腔體壁（接地）之間的 差41 7等於Vs/2。虛線曲線408表示在頂電極與腔體壁 間的電壓，此時頂電極之電壓為-Vs/2。當頂電極之電壓 -Vs/2時，頂電極與腔體壁之間的壓差418等於-Vs/2。 由調整陰極之阻抗以降低在頂電極之電壓，在頂電極與 體壁之間的壓差可減為原來數值之一半。因為在頂電極 陰極之間的壓差（Vs)大於頂電極與腔體壁之間的壓 (Vs/2)，所以電漿離子較可能留在頂電極與陰極之間的 域而較不會被拉往腔體壁。 此 可 電 〇 電 接 7 陰 電 電 表 頂 接 電 壓 之 為 藉 腔 與 差 區 22 1333225 除了降低壓差之外，因為未侷限電漿而損耗之功率亦 可減少至1/4。下述之第1方程式為P (功率）與介於頂電 極與腔體壁之間壓差的關係式，其中頂電極為Vs。 P 〇c (Vs)2 = Vs2 (1)

下述之第2方程式為P (功率）與介於頂電極與腔體 壁之間壓差的關係式，其中頂電極僅為Vs/2。 P 〇c (Vs / 2)2 = Vs2 / 4 (2) 藉由將頂電極之電壓降低一半，在腔體壁處損耗的功 率係降低為原來數值之四分之一。

降低頂電極電壓一個電壓比率以及將至頂電極的剩餘 電壓以負相供予基板支持件可減少接地腔體壁吸引電漿之 數量，進而改進電漿侷限。此電漿侷限方法亦稱為阻抗偈 限。上述討論中所使用總源功率的分數為 1 / 2 ;然而，其 他其他分數值亦可以使用且亦可改進電漿侷限。施加於頂 電極處之源電壓分率（fraction)亦可定義為「電壓比率」。 第5A圖係為電壓比率為1' 0.75、0.5與0.25時的電漿密 度模擬結果。在模擬製程之幫浦入口處的壓力為1〇毫托且 總源功率為1. 8 5千瓦。在環狀侷限環1 1 5與内腔體壁之間 的模擬間距為1.5英吋（或3.8公分）。曲線501顯示當電 壓比率由1下降時，電漿密度比率減少。當電壓比率為0.5 23 1333225

時，具有0.001之電漿密度比率為最低值。然而，當電壓 比率為0.25而電漿密度比率為0.003;以及當電壓比率為 0.75而電漿密度比率為0.008時，此二者之電漿密度比率 皆小於電壓比率為1時的電漿密度比率。 第5B圖顯示當電壓比率為1時（或源電壓完全施加 在頂電極上時），在製程腔體中電漿密度為0.023時的模擬 結果。模擬結果顯示大量的電漿存於基板上方的區域外。 第5C圖顯示當電壓比率減為0.5時之模擬結果。結果顯示 電漿大部分被侷限於接近基板表面上方的區域中。參照第 3 B圖，具有間隙寬度為1.5英吋時，腔體内的壓力可維持 在大約2 6.2毫托，此低於目標壓力3 0毫托。參照第5 A 圖，為了達成與使用溝槽侷限環時的相同電漿偈限效果， 也就是為了達成電漿密度比率為 0.0 04，電壓比率可在大 約0.2至大約0.6之間操作。然而，當電漿密度比率小於 等於0.01時，電漿侷限程度相當合理。因此，根據在第 5 A圖之模擬結果可知，電壓比率於大約 0 · 1至大約 0.7 5 之間操作。 結合使用環狀電漿侷限環與阻抗偈限可達成良好的電 漿侷限並可獲得具有寬製程窗口之前端製程所需的較低腔 體壓力。環狀環間隙寬度1 1 7可介於大約0.8英吋與大約 1 .5英吋之間；以及阻抗侷限之電壓比率可介於大約 0.1 與大約0 · 7 5之間，較佳地係介於大約0 · 2與大約0.6之間。 除了可改善電漿侷限之外，降低電壓比率亦可減少功 率在製程區域外的損耗。第5 D圖顯示當電壓比率維持在1 24 1333225

時，在製程腔體中之功率施加的模擬結果，此功率施加係 定義為每體積之功率或功率密度。結果顯示大量之功率施 加於製程區域以外，也就是在基板表面上方或距離反應器 中央15公分内之區域。相較之下，第5E圖顯示當電壓比 率為0.5時，製程腔體之功率沈積。相較於第5D圖，在製 程區域外的功率損耗係相當低。 第 6圖為表示第1圖反應器之阻抗零件的簡化概要 圖，顯示具有阻抗為Z!之置頂電極125。電極125連接至 介電密封墊130上，其類似電容器並具有阻抗Z6。 在製程過程中，陰極係由具有介電層5520與5510之 基板支持件1 〇 5以及晶圓1 1 0所形成，以及陰極具有阻抗 Z5。若晶圓1 1 0尚未出現於製程過程中，則基板支持件1 05 為陰極。除了頂置電極1 2 5阻抗Z!以及陰極阻抗Z 5之外， 巨量電漿亦具有阻抗Z3。此外，由等效電容器所表示之陽 極電漿鞘具有阻抗Z 2，其串聯於電極阻抗Z,與巨量電漿 阻抗Z 3之間。再者，由等效電容器所代表之陰極電漿鞘具 有阻抗Z4，其串聯於巨量電漿阻抗Z3與陰極阻抗Z5之間。 第1方程式顯示阻抗（Z)、電阻（R)與電容電抗（Xc)之間 的關係。第1方程式中的「j」表示虛數。 Z = R - jX〇 (1) 第2方程式顯示電容電抗（Xc)與電容（C)之間的關係。 25 1333225

Xc =1/(2 π f C) (2) 其中f為源功率之頻率而C為電容。 第6圖顯示頂電極125、陽極電漿鞘、電漿、陰極 漿鞘與陰極為串聯且這些阻抗零件係與介電密封墊1 3 0 聯。第3方程式顯示總阻抗，Ztotal。 電 並

Zto.al = Z, + 1/ (1/(Z2 + Z3 + Z4 + Z5) + 1/Z6) (3)

因為頂電極通常由導電材料所製成，所以其阻抗 係大部分由頂電極之電阻所形成。Z2、Z3與Z4係受電 所影響。然而，阻抗Z5與Z6可利用改變基板支持件1 與介電密封墊 130之介電層的厚度與介電常數而加以 整。陰極阻抗之大小可影響陰極電容。調整Z 5與Z 6以 習知源電壓之一部份（fVs)供予頂電極125，並且將陰極 持在與頂電極負相之電壓上，-(1 - f) V s。 雖然前文已闡述本發明之具體實施例，在不脫離本 明之基本精神與範圍下，當可設計出本發明之其他具體 施例，且本發明之範圍係由後附之申請專利範圍所界定 Ζ! 漿 05 調 將 維 發 實 【圖式簡單說明】 λ 本發明之各項特徵已於上文之實施例中闡述，有關 發明更特定之說明可參照後附圖式。然而需先聲明的是 發明附加之圖式僅為代表性實施例，並非用以限定本發 本 本 明 26 1333225

之範圍，其他等效之實施例仍應包含在本發明之範圍中。 第1A圖顯示在電漿腔體中處理基板之製程流程圖； 第1B圖繪示一個電漿製程腔體； 第2圖（先前技術）繪示一個具溝槽的侷限環（slotted plasma confinement ring)之圖式； 第3 A圖顯示在製程腔體中具有環狀電漿偈限環之電 漿製程腔體的一個實施例； 第3 B圖顯示在電漿腔體中具有環狀電漿侷限環之電 漿製程腔體的另一個實施例； 第3C圖顯示電漿密度比率與腔體壓力為間隙寬度函 數之模擬結果； 第3 D圖顯示當環狀環與腔體壁之間的間隙寬度為0.5 英吋時在電漿製程腔體中電漿密度之模擬結果； 第3 E圖顯示當環狀環與腔體壁之間的間隙寬度為3 英吋時在電漿製程腔體中電漿密度之模擬結果； 第4A圖顯示當電壓比率為1時（或源電壓完全施加 在頂電極上時），在頂電極與接地陰極之間的電壓； 第4B圖顯示當電壓比率為1時（或源電壓完全施加 在頂電極上時），在頂電極與接地腔體壁之間的電壓； 第4C圖顯示當電壓比率為〇_5時（或一半源電壓施加 在頂電極上時），在頂電極與陰極之間的電壓； 第4D圖顯示當電壓比率為0.5時（或一半源電壓施加 在頂電極上時），在頂電極與接地腔體壁之間的電壓； 第5A圖顯示為電壓比率函數之模擬電漿密度比率； 27 1333225 第5 B顯示當環狀環與腔體壁之間的間隙寬度為1 . 5 英吋以及電壓比率為1時，在電漿製程腔體中電漿密度之 模擬結果；

第5 C顯示當環狀環與腔體壁之間的間隙寬度為1.5 英吋以及電壓比率為0.5時，在電漿製程腔體中電漿密度 之模擬結果；

第5 D顯示當環狀環與腔體壁之間的間隙寬度為1.5 英吋以及電壓比率為1時，在電漿製程腔體中功率施加之 模擬結果； 第 5 E顯示當環狀環與腔體壁之間的間隙寬度為 1.5 英吋以及電壓比率為0.5時，在電漿製程腔體中功率施加 之模擬結果；以及 第6圖顯示在頂電極、陰極與腔體壁之間的電路圖。 為有助於瞭解，同樣之參照符號係用以表示用在不同 圖式中之同樣元件。在圖式中的繪圖皆為概要圖且非依比 例顯示。

【主要元件符號說明】 100 反 應 器 腔 體 105 基 板 支 持 件 110 晶 圓 (基板） 125 頂 置 電 極 130 介 電 密 封 墊 127 腔 體 主 體 150 功 率 產 生 器 162 同 轴 纜 線 135 同 軸 短 線 2 10 匹 配 電 路 200 訊 號 產 生 器 111 真 空 抽 氣 糸統 28

Claims (1)

1333225

拾、申請專利範圍： 1. 一種在一電漿製程腔體之一基板處理過程中用以侷限 一電漿於一基板製程區域内的設備，包含： 一基板支持件，具有一或多個介電層； 一環狀環，位於該基板支持件周圍，其中在該環狀 環與該製程腔體壁之間具有一間隙，該間隙寬度介於大 約0.8英吋至大約1.5英吋；以及 一介電密封墊，位於一頂電極周圍，其中在電漿製 程期間該介電密封墊與該基板支持件之阻抗將施加至 該頂電極之一電壓降低至一源電壓之一電壓比率，並且 將該剩餘電壓以負相供予該基板支撐件。 2 ·如申請專利範圍第1項所述之設備，其中該電壓比率係 介於大約0.1與大約0.7 5之間。 3.如申請專利範圍第1項所述之設備，其中該電壓比率係 介於大約0.2與大約0 · 6之間。 4.如申請專利範圍第1項所述之設備，其中該電壓比率可 利用調整該介電密封墊、該基板支持件或上述之組合的 阻抗而加以調整。 30 1333225 厂MTor〜- smmwj 5.如申請專利範圍第1項所述之設備，其中該環狀環之頂 層的厚度係介於大約1 /8英吋與大約1 /4英吋之間。 6.如申請專利範圍第1項所述之設備，其中在電漿製程期 間，該電漿製程腔體中之該壓力隨著該間隙寬度的增加 而減少。 7.如申請專利範圍第1項所述之設備，其中在製程期間當 總氣體流速等於或小於1 500標準立方公分/分鐘（seem) 時，該腔體壓力係維持小於3 0毫托。 8. 如申請專利範圍第1項所述之設備，其中在電漿製程期 間係利用該環狀環或利用將施加至該頂電極之該電壓 降低至該源電壓之一電壓比率以改進該電漿侷限。 9. 一種在一電漿製程腔體中用以侷限一電漿於一製程區 域内的設備，包含： 一環狀環，位於一基板支持件周圍，其中在該環狀 環與該製程腔體壁之間具有一間隙，該間隙寬度等於或 31 1333225 I ^ %修正替換頁 大於約0.8英吋且不大於1. 5英吋。 1 0 ·如申請專利範圍第9項所述之設備，其中該環狀環 頂層厚度係介於大約1 /8英吋與大約1 /4英吋之間 11.如申請專利範圍第9項所述之設備，其中在電漿製 間該電漿製程腔體内之該壓力隨著該間隙寬度之 而減少。 12.—種在一電漿製程腔體中用以侷限一電漿於一基 程區域内的設備，包含： 一基板支持件，具有一或多個介電層； 一介電密封墊，圍繞一頂電極，其中在電漿製 間該介電密封墊與該基板支持件之阻抗將施加至 電極之一電壓降低至一源電壓之一電壓比率，並且 剩餘電壓以負相供予該基板支撐件。 13.如申請專利範圍第12項所述之設備，其中該電壓 係介於大約〇· 1與大約〇· 75之間。 之一 程期 增加 板製 程期 該頂 將該 比率 32 1333225 TTU7-— 年月日修正替換頁 14.如申請專利範圍第12項所述之設備，其中該電壓比率 係介於大約0 · 2與大約0 · 6之間。 • 15.如申請專利範圍第12項所述之設備，其中該電壓比率 .. 可利用調整該介電密封墊與該基板支持件之阻抗而加 以調整。 1 6.如專利範圍第1 2項所述之設備，其中在電漿製程期間 係利用將供給至該頂電極之該電壓降低至該源電壓之 一電壓比率而改進該電幾·偈限。 17.—種在一電漿製程腔體之一基板處理過程中用以侷限 一電漿於一基板製程區域内的方法，包含·· 放置一基板於具有一頂電極之一電漿製程腔體之一 基板支持件上，其中該基板支持件具有一環狀環圍繞且 該環狀環與該製程腔體壁之間具有一間隙，該間隙的寬 度介於大約0.8英吋至大約1.5英吋； 流入製程氣體至該電漿製程腔體中；以及 產生一電漿於該電漿製程腔體中。 18.如申請專利範圍第17項所述之方法，其中該環狀環之 33 1333225 一頂層的厚度係介於大約 1/8英吋與大約 1/4英吋之 間。 19.如申請專利範圍第17項所述之方法，其中在該電漿製 程腔體中之該壓力係隨著該間隙寬度的增加而減少。 20.如申請專利範圍第17項所述之方法，其中當該總氣體 流速等於或小於1500標準立方公分/分鐘時，該腔體壓 力係維持小於3 0毫托。 2 1 .如申請專利範圍第1 7項所述之方法，其中利用該環狀 環以改善該電漿侷限。 22.—種在一電漿製程腔體之基板處理過程中用以侷限一 電漿於一基板製程區域内之方法，包含： 放置一基板於具有一頂電極之一電漿製程腔體之一 基板支持件上，其中該基板支持件具有一環狀環圍繞且 該環狀環與該製程腔體壁之間具有一間隙，該間隙的寬 度介於大約0.8英吋至大約1.5英吋，以及一介電密封 墊係在該頂電極周圍； 流入製程氣體至該電漿製程區域中；以及 34 1333225 99. 7. 07 年月曰修正结桡貝 藉由供給一源電壓之一電壓比率予該頂電極以及以 負相之該剩餘電壓供給該基板支持件，以產生一電漿於 該電漿製程腔體中。 23. 如申請專利範圍第22項所述之方法，其中該電壓比率 係介於大約0.1與大約0.7 5之間。 24. 如申請專利範圍第22項所述之方法，其中該電壓比率 係介於大約〇 . 2與大約0.6之間。 25. 如申請專利範圍第22項所述之方法，其中該電壓比率 可利用調整該介電密封墊以及該基-板支持件之阻抗而 加以調整。 2 6.如申請專利範圍第22項所述之方法，其中該環狀環之 頂層的厚度係介於大約1 /8英吋與大約1 /4英吋之間。 2 7.如申請專利範圍第22項所述之方法，其中在電漿製程 期間該電漿製程腔體中之該壓力係隨著該間隙寬度之 增加而減少。 35 1333225 年 ΤΓΰ 月 日修正替換頁 28.如申請專利範圍第22項所述之方法，其中在製程期間 當該總氣體流速等於或小於 1 5 0 0標準立方公分/分鐘 (seem)時，該腔體壓力係維持小於30毫托。 29.如申請專利範圍第22項所述之方法，其中在電漿製程 期間係藉由該環狀環以及/或藉由將施加至該頂電極之 該電壓降低至該源電壓之一電壓比率而改進該電漿侷 限。 30.—種在一電漿製程腔體之一基板處理過程中用以侷限 一電漿於一基板製程區域内之方法，包含： 放置一基板於一電漿製程腔體之一基板支持件上， 該電漿製程腔體具有一頂電極，以及圍繞該頂電極之一 介電密封墊； 流入製程氣體至該電漿製程區域中；以及 藉由供給一源電壓之一電壓比率的一電壓至該頂電 極以及以負相之該剩餘電壓供給予該基板支持件，以產 生一電漿於該電漿製程腔體中。 31.如申請專利範圍第30項所述之方法，其中該電壓比率 36 13332.25 yy. V. 07 年月日修正替換頁 _ _1 係介於大約0.1與大約0.7 5之間。 32.如申請專利範圍第30項所述之方法，其中該電壓比率 係介於大約0.2與大約0.6之間。 33. 如申請專利範圍第30項所述之方法，其中該電壓比率 可利用調整該介電密封墊以及該基板支持件之阻抗而 加以調整。 34. 如申請專利範圍第30項所述之方法，其中在電漿製程 期間係藉由將供給至該頂電極之該電壓降低至該源電 壓之一電壓比率而改進該電漿侷限。 37