TWI326903B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI326903B
TWI326903B TW095130580A TW95130580A TWI326903B TW I326903 B TWI326903 B TW I326903B TW 095130580 A TW095130580 A TW 095130580A TW 95130580 A TW95130580 A TW 95130580A TW I326903 B TWI326903 B TW I326903B
Authority
TW
Taiwan
Prior art keywords
insulating film
conductive layer
layer
interlayer insulating
forming
Prior art date
Application number
TW095130580A
Other languages
English (en)
Other versions
TW200717710A (en
Inventor
Yutaka Ooka
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200717710A publication Critical patent/TW200717710A/zh
Application granted granted Critical
Publication of TWI326903B publication Critical patent/TWI326903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置之方法，且更特定古 之本發明係關於一種採用單鑲嵌製程或雙鑲嵌製程製造半 導體裝置之方法。 【先前技術】 與銘（A1)合金布線相比較，銅（Cu)布線使得半導體裝置 具有更低的電阻、更小的電容及更高的可靠性。因此，在 由布線之寄生電阻及寄生電容引起之電路延遲較為顯著的 微型元件中，銅布線之重要性已有所增加。一般而言，由 於與A1合金布線不同，利用乾式蝕刻法蝕刻掉Cu較難因 此針對Cu普遍採用單鑲嵌製程。單鑲嵌製程係一用於布線 之製程。在此製程中，在一由（例如）二氧化矽（Si〇2)薄膜 形成之層間絕緣薄膜中預先形成一預定溝槽，將一布線材 料填充入該預定溝槽中，且此後藉由利用化學機械研磨 (CMP)方法或其類似方法移除過量的布線材料藉此形成 所需布線。此外，雙鑲嵌法亦可有效地降低製程之數目及 成本’其中在該雙鑲嵌法中，在形成一接觸孔及一布線溝 槽後’將布線材料共同地填充入該接觸孔及該布線溝槽 中，然後移除過量的布線材料。舉例而言，日本專利特許 公開案第Hei 11-45887號中揭示了此項技術。 隨著LSI之設計規則的按比例縮小，含障壁金屬之比率 增加了，（該障壁金屬用於防止。布線之一表面中之擴 散，且防止晶界或Cu擴散入絕緣薄膜中）。因此，由於此 112212.doc 1326903 增加或其類似之影響，會產生布線電阻突然增加之問題， 其導致半導體裝置之處理速度降低。此外，該障壁金屬藉 由利用一 PVD方法以一懸垂狀形狀沈積在溝槽或接觸孔之 上端。因此，亦遭遇如下問題：隨著LSI設計規則的按比 例縮小，沈積布線材料（正常情況下為Cu)時容易產生空 隙。 對於解決上述問題之方法，吾人已熟知一種薄化障壁金 屬之方法，或一種形成一並不使用任何障壁金屬之無障結 構之方法。關於障壁金屬之薄化，吾人已知一種簡單地薄 化藉由利用常用之PVD方法沈積之障壁金屬之方法。此 外，近期，藉由利用原子層沈積（ALD)方法沈積之障壁金 屬已吸引吾人之關注。另外，關於無障結構，除了 一種將 具有較低Cu擴散係數且由（例如）苯幷環丁烯（BCB)製成之 薄膜用作絕緣薄膜之方法以外，吾人已知一種將Cu與諸如 鎂（Mg)或鋁（A1)之金屬混合的方法，藉此提高障壁特性且 抑制布線電阻之增加。舉例而言，2005年IEEE IITC之學 報中 T.Usui 等人之"Low Resistive and Highly Reliable Cu Dual-
Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer"中揭示了此方法。 無障結構或障壁金屬之薄化使降低半導體裝置之布線電 阻成為可能》然而，當布線形成時會在CMP製程中引起以 下問題。下文將無障結構作為一實例對此等問題進行描 述。 圖4A為單鑲嵌製程或雙鑲嵌製程中執行CMP前的製程剖 112212.doc 1326903 面圖。如圖4A所示，在一基礎基板101上之層間絕緣薄膜 102中形成一布線溝槽，且在該層間絕緣薄膜102上形成一 由銅或其類似物製成之導電層104以填充布線溝槽。通常 情況下，具有高布線密度之區域中的導電層104之膨脹量 變得較高’而具有低布線密度之區域中的導電層1〇4之膨 脹量變得較低。 此後，導電層104經受CMP以移除層間絕緣薄膜1 〇2上之
過量導電層104。該CMP包括：一藉由移除由Cu製成之過 量導電層104來整平導電層1〇4的第一步驟；及一在保持導 電層104之整平之情況下移除導電層1 〇4及層間絕緣薄膜 102之表面的第二步驟。在該第二步驟中，一般而言為 了移除處理期間所生成之布線之一刻面，使用一大體上使 該導電層104及該層間絕緣薄膜1〇2之研磨率彼此相等之研 磨漿，且在保持整平之情況下執行研磨直至獲得所需布線 高度為止。
【發明内容】 然而，不使用障壁金屬會導致無研磨終止劑❶因此，第 步驟中之研磨結束後，可能無法獲得平坦的導電層 104。因此產生侵蝕，彡中具有低圖案密度之區域中之層 間絕緣薄膜102及導電層104被過度研磨（參見圖4B卜甚至 ==中執行第二步驟中之研磨時’導電層104及層間 絕緣薄膜102之表面被移除 (參見叫 仁仍留存有未經改良之侵餘 亦考慮到’為了抑制該純’在第—步驟中使用相對於 112212.doc 1326903 層間絕緣薄膜102對導電層104具有更高研磨選擇性之研磨 漿。圖5A至圖5C分別展示了該種狀態下的製程剖面圖。 當在第一步驟中使用相對於層間絕緣薄膜丨〇2對導電層 1 〇4具有更高研磨選擇性的研磨漿時，在具有低圖案密度 之區域中產生表面凹陷，在該表面凹陷中導電層1〇4之表 面低於層間絕緣薄膜102之表面（參見圖5B)。甚至在此狀 態執行第二步驟中之研磨來移除導電層1〇4及層間絕緣薄 膜102之表面時，仍留存有未經改良之表面凹陷（參見圖 5C)。 實際上，侵姓及表面凹陷同時產生於晶圓之表面内。在 任何情況下，當採用無障結構時，由於並無研磨終止劑， 故變得難以形成具有高平坦度的布線。類似地，甚至在薄 化障壁金屬時亦引起上述問題。此是因為經薄化的障壁金 屬不能充當研磨終止劑。 本發明根據上述情況而製造’且因此需要提供一種製造 半導體裝置之方法，該方法甚至能夠在並無障壁金屬時改 良布線之平坦度。 根據本發明之一態樣，提供一種製造半導體裝置之方 法’其包括以下步驟：在一半導體基板上形成一層間絕緣 薄膜；在該層間絕緣薄膜上形成一金屬遮罩；藉由钱刻掉 該金屬遮罩及該層間絕緣薄膜之部分在該金屬遮罩及該層 間絕緣薄膜中形成一圖案溝槽；在該層間絕緣薄膜上形成 一導電層以填充入該圖案溝槽；及研磨該層間絕緣薄膜上 的過量導電層及金屬遮罩以使該導電層留存於該圖案溝槽 112212.doc 在本發明之上述態樣中’當圖案溝槽形成於金屬遮罩及 層間絕緣薄膜中時’該金屬遮罩留存於層間絕緣薄膜中除 圖案溝槽以外的部分中。亦即，金屬遮罩僅留存於層間絕 緣薄膜之表面之將稍後進行研磨的待研磨表面上。 出於此原因，甚至在將導電層直接填充入層間絕緣薄膜 之圖案溝槽且隨後研磨層間絕緣薄膜上除圖案溝槽以外的 導電層時，相關金屬遮罩充當研磨終止劑。因此，形成了 不含障壁金屬的布線。 根據本發明’可能製造出無障結構之平坦度及布線得以 改良的半導體裝置。因此，可能實現布線電阻之降低，且 因此可能製造出具有高處理速度之半導體裝置。 當結合藉由實例說明本發明之較佳實施例的隨附圖式 時’根據以下說明’本發明之上述及其他特徵及優勢將變 得顯而易見。 【實施方式】 下文將參看隨附圖式詳細描述本發明之較佳實施例。 [實施例1] 現將參看圖1A至圖1E詳細描述本發明之實施例1。在本 發明之實施例1中’下文將描述一將本發明應用至一單鑲 嵌製程之實例。 如圖1A所示’例如’在基礎基板1上沈積15〇 nm厚之碳 氧化矽薄膜（SiOC)以形成第一層間絕緣薄膜2。該狀態之 基礎基板1使得電晶體及其他組件形成於由梦或其類似物 112212.doc 1326903 製成之半導體基板上，且因此對應於本發明之半導體基 板接著，在該第一層間絕緣薄膜2上沈積（例如）1〇證厚 之钽(Ta)薄膜以形成一由金屬材料製成之金屬遮罩3。在該 種狀况下，藉由使用（例如）一平行板電裝增強型cvd系統 形成該碳氧化石夕薄膜。在形成該碳氧化石夕薄膜期間，將甲 '基石夕院⑻叫）用作用於石夕源之氣體。此外，藉由利用定 ，向濺鍵方法沈積該钮薄膜，其中該定向滅鑛方法使用（例 • 如）一通用之磁控濺鍍系統及一鉅標靶。為了在導電層（由 銅製成）經受CMP時終止研磨，實施例丨中之金屬遮罩3之 厚度較佳設定為5 nm或大於5 nm、此外，為了在形成布線 . 之微影製程期間與下層相對準，金屬遮罩3之厚度較佳設 定為給定厚度或小於該給定厚度，從而允許光穿過金屬 遮罩3。雖然取決於金屬遮罩3之材料，但此推薦厚度較佳 設定為15 nm或小於15 nme接著，藉由利用微影技術在金 屬遮罩3上形成一具有布線圖案之抗蝕遮罩21。 圖1B所示，藉由利用—使用具有布線圖案之抗银遮罩 21的乾式蝕刻方法來選擇性地蝕刻掉該金屬遮罩（由钽薄 膜形成）3。接著，在藉由利用該乾式姓刻方法選擇性地钱 刻掉該第一層間絕緣薄膜2後，經由一使用氧（〇2)電漿之 灰化及-使用化學製品之後處理移除钱刻處理期間所產生 之抗蝕遮罩21及殘留沈積材料。因此，在第一層間絕緣薄 膜2及金屬遮罩3中形成一布線溝槽2a。對實施例ι中金屬 遮罩3之處理可在將齒素氣體用作蝕刻氣體的條件下藉由 使用通用之磁控儀刻系，统來執行。在該種狀況下，對金屬 112212.doc •10· 1326903 遮罩3之處理在將氯氣（cij用作蝕刻氣體且將偏壓功率設 定為800 W的條件下來執行。此外，對作為第一層間絕緣 薄膜2之碳氧化矽薄膜之處理在將八氟環丁烷氣體及 氬氣（Ar)用作蝕刻氣體且將偏壓功率設定為4〇〇 w的條件 下藉由使用通用磁控蝕刻系統來執行。又，將氣體流比率 (CJrAr)設定為1:4，且將基板溫度設定為2〇<t。 如圖1C所示，在執行脫氣處理後，藉由利用濺鍍方法沈 積一含Cu合金以形成一晶種層4,其令藉由利用電解電鍍 方法沈積一布線材料（Cu)於該晶種層4上。對於實施例 晶種層4之沈積而言，為了在經高度覆蓋之布線溝槽。上 形成晶種層4,較佳推薦利用定向濺鍍方法，諸如自放電 電離濺鍍方法或長距離濺鍍方法。在實施例1中，藉由利 用定向濺鍍方法沈積一 40 nm厚之CuMn合金作為晶種層 4’其中該定向濺鍍方法使用含5%之錳（肘11)的（：11]^11標靶。 接著’在藉由利用電解電鍍方法、濺鍍方法或CVD方法 沈積一由Cu製成之導電層5時’在3〇〇它下對導電層5執行 退火處理歷時15分鐘。在該種狀況下，在實施例丨中使 用電解電鍍方法沈積導電層5。在該退火製程中，晶種層4 中靠近第一層間薄膜2存在的錳（Μη)鍵結至包含於第一層 間絕緣薄膜2中的矽，藉此以一自對準方式形成一針對 具有高障壁特性之MnSixOy障壁層（合金層）。因此，即使 在並未使用諸如相關技術中所使用之钽之障壁金屬中之任 一者的情況下亦可能形成高效能之Cu布線。此外，該障壁 層亦具有一優點，即Cu布線之電阻幾乎並未增加，因為其 112212.doc •11· 1326903 以約若干百分比包含於Cu晶種層4中。 如圖1D所示，藉由利用（例如）CMP方法移除除填充入布 線溝槽2a之導電層5以外的過量導電層（由Cu製成）5。在 CMP方法之第一步驟中，藉由使用一相對於金屬遮罩3及 第一層間絕緣薄膜（碳氧化矽薄膜）2中之每一者對過量導電 層5提供較大選擇性的矽膠研磨漿來研磨過量導電層（由 製成）。一般而言’在導電層5中，圖案愈密集，圖案之膨 脹量愈高’而圖案愈稀疏，圖案之膨脹量愈低（參看圖 1C)。然而，在根據實施例1形成之單鑲嵌結構中，由金屬 材料製成之金屬遮罩3沈積為10 nm厚之最上層。因此，即 使在Cu布線中並無障壁金屬之結構的情況下，研磨可在金 屬遮罩3處終止，從而可形成具有極好平坦度的布線。 如圖1E所示’在CMP方法之第二步驟中，藉由使用石夕膠 研磨漿來研磨留存於第一層間絕緣薄膜2上的過量金屬遮 罩3 ’從而使得金屬遮罩3、第一層間絕緣薄膜（碳氧化矽 薄膜）2及導電層（由Cu製成）5之研磨率彼此相等。在此，雖 然為了抑制金屬遮罩3之研磨殘留物而過度地執行研磨（過 度研磨），但因為使用矽膠研磨漿以使金屬遮罩3、第一層 間絕緣薄膜（碳氧化矽薄膜）2及導電層（由Cu製成）5之研磨 率彼此相等，所以研磨進行期間保持了 CMP方法之第一步 驟中所獲得的平坦度。因此，可形成一並無金屬遮罩3之 研磨殘留物的第一位準布線Ml，且因此具有極好的平坦 度。在該種狀況下’調整實施例1中過度研磨之過量金屬 遮罩3之量，以使得該第一位準布線M12最終高度成為 112212.doc •12- 130 nm。 在形成實施例l之單鑲嵌結構的過程中，1〇 11111厚之厚金 屬遮罩3可留存於除布線溝槽2a以外的第一層間絕緣薄膜2 上。因此，在CMP製程期間，研磨可在金屬遮罩3處終止 且保持極好的平坦度。因此，可抑制布線之平坦度變得更 不平整。因此，甚至在LSI設計規則繼續按比例縮小時， 有可能提供具有低電阻（意即，高處理速度）的半導體裝 置。與相關技術中之半導體裝置中之任一者相比較，根據 本發明之實施例1製造之半導體裝置具有至少更低的電 阻、更高的處理速度及更少的分散（更好的平坦度）特性。 [實施例2] 目前為止’實施例1中已描述了將本發明應用至單鑲嵌 製程之實例，而下文將在實施例2中詳細描述將本發明應 用至雙鑲嵌製程之實例。應注意，現將藉由使用經由（例 如）實施例1之製程所製造之布線結構來描述較低位準布 線。 如圖2A所示，在執行預定後處理後，在第一位準布線 Ml上沈積（例如）一35 nm厚之碳化矽（SiC)薄膜，以形成一 針對Cu之防擴散薄膜6。如此形成之防擴散薄膜6亦充當 Cu之防氧化薄膜。碳化矽薄膜可（例如）在壓力設定為550 Pa且將甲基矽烷（SiCH3)用作用於矽源之氣體的條件下藉 由使用平行板等離子增強型CVD系統來沈積。接著’在防 擴散薄膜6上沈積一 300 nm厚之（例如）碳氧化矽薄膜（SiOC) 以形成一第二層間絕緣薄膜7。在此，該碳氧化矽薄膜（例 112212.doc •13· 如）在將甲基矽烷（sicH3)用作用於矽源之氣體的條件下藉 由使用平行板電漿增強型CVD系統來沈積。接著，在第二 層間絕緣薄膜7上形成由（例如）二氧化石夕（si〇2)薄膜形成之 約1 〇〇 nm厚的絕緣薄膜8 ^接著，在絕緣薄膜8上沈積一 10 nm厚之（例如）鈕（Ta)薄膜以形成一金屬遮罩9,在此， 作為絕緣薄膜8之二氧化矽薄膜（例如）在將單矽烷（8出3)用 作用於矽源之氣體的條件下藉由使用平行板電漿增強型 CVD系統來形成《此外’藉由利用（例如）定向濺鍍方法沈 積該鈕薄膜’其中該定向濺鍍方法使用通用之磁控濺鍍系 統及一钽標靶。為了在導電層（由銅製成）經受CMP時終止 研磨，實施例1中之钽薄膜之厚度較佳設定為5 nm或大 於5 nm。此外，為了在形成布線之微影製程期間與下層相 對準’金屬遮罩9之厚度較佳設定為一給定厚度，從而允 許光穿過金屬遮罩9。雖然取決於金屬遮罩9之材料，但希 望推薦此厚度設定為15 nm或小於15 nm。接著，藉由利用 微影技術在金屬遮罩9上形成一具有接觸孔圖案之抗蝕遮 罩22。 如圖2B所示，藉由利用一使用具有接觸孔圖案之抗蝕遮 罩22的乾式蝕刻方法在金屬遮罩（钽薄膜）9、絕緣薄膜（二 氧化矽薄膜）8及第二層間絕緣薄膜（碳氧化矽薄膜）中形成 一接觸孔7a。對實施例2中金屬遮罩9之處理可在將鹵素氣 體用作蝕刻氣體的條件下藉由使用通用磁控蝕刻系統來執 行。在該種狀況下，特定而言，對金屬遮罩9之處理在將 氯氣（Ch)用作蝕刻氣體且將偏壓功率設定為800 W的條件 112212.doc -14· 1326903 下來執行。此外，對第二層間絕緣薄膜（碳氧化矽薄膜）7及 絕緣薄膜（二氧化矽薄膜）8之處理在將八氟環丁烷氣 體、氬氣（Ar)及氧氣（〇2)用作蝕刻氣體且將偏壓功率設定 為500 W的條件下藉由使用通用磁控蝕刻系統來執行。 又’將氣體流比率（C4F8:Ar:〇2)設定為1:4:2，且將基板溫 ♦ 度設定為20°c，以使碳氧化矽薄膜及二氧化矽薄膜之處理 ， 比率彼此相等。 φ 如圖2C所示，藉由使用氧（〇2)電槳之灰化及使用化學製 品之後處理移除蝕刻處理期間所產生之抗蝕遮罩2 2及殘留 沈積材料。 如圖2D所示，藉由利用微影技術，在金屬遮罩9及防擴 . 散薄膜6之暴露部分上形成一具有布線圖案之抗蝕遮罩 23 ° 如圖2E所示，藉由利用使用抗蝕遮罩23的乾式蝕刻方法 在金屬遮罩（鈕薄膜）9、絕緣薄膜（二氧化矽薄膜）8及第二 • 層間絕緣薄膜（碳氧化矽薄膜）7中形成一布線溝槽在 此，經蝕刻之碳氧化矽薄膜之量設定為2〇〇 nm深，使得接 觸孔7a之深度變為135 nme對實施例2中金屬遮罩9之處理 可在將自素氣體用作蝕刻氣體的條件下藉由使用通用磁控 蝕刻系統來執行。在該種狀況下，特定而言，對金屬遮罩 9之處理在將氯氣（Clz)用作蝕刻氣體且將偏壓功率設定為 _ W的條件下來執行。此外，對第二層間絕緣薄膜（碳氧 化石夕薄膜）7及絕緣薄膜（二氧化妙薄膜）8之處理在將八說環 丁烧（c^8)氣體、氬氣（Ar)及氧氣（〇2)用作蝕刻氣體且將偏 112212.doc •15· 1326903 壓功率設定為500 W的條件下藉由使用通用磁控蝕刻系統 來執行。又，將氣體流比率（C4F8:An〇2)設定為1:4:2，且 將基板溫度設定為20eC，以使碳氧化矽薄膜及二氧化矽薄 膜之處理比率彼此相等。 如圖2F所示，藉由使用氧（ο。電漿之灰化及使用化學製 品之後處理移除蝕刻處理期間所產生之抗蝕遮罩23及殘留 沈積材料。 如圖2G所示’置於接觸孔7a底部之防擴散薄膜（Sic薄 膜）6被姓刻掉以形成連接至第一位準布線μ 1之接觸孔7a， 藉此完成預定雙鑲嵌處理。該狀況下之蝕刻（例如）在將二 氟甲烷（CHzFO氣體、氧氣（〇2)及氬氣（Ar)用作蝕刻氣體、 將氣體流比率（CH2F2:〇2: Ar)設定為2:1:5，且將偏壓功率設 定為100 w的條件下藉由使用通用磁控蝕刻系統來執行。 如圖2H所示’在執行脫氣處理後’藉由利用濺鍍方法沈 積含Cu合金以形成一晶種層10，其中藉由利用電解電鍍方 法沈積一布線材料（Cu)於該晶種層10上。為了在接觸孔7& 及經高度覆蓋之布線溝槽7b上形成晶種層1〇，較佳推薦利 用定向濺鍍方法，諸如自放電電離濺鍍方法或長距離減鑛 方法。在實施例2中，特定而言，藉由利用定向濺鍍方法 沈積一 40 nm厚之CuMn合金’其中該定向賤鑛方法使用含 5%猛（Μη)的CuMn標靶。 如圖21所示’沈積一由Cu製成之導電層11，以使得藉由 利用電解電锻方法、錢锻方法或CVD方法來填充接觸孔7a 及布線溝槽7b。在此之後’在300 °C的溫度下對導電層u 112212.doc •16· 執行退火處理歷時15分鐘。在該種狀況下，在實施例2 中，使用電解電鍍方法沈積導電層u。在該退火製程中， 阳種層10中靠近第二層間絕緣薄膜7存在的錳（Mn)鍵結至 包含於第二層間絕緣薄膜7中的石夕，藉此以一自對準方式 形成一針對Cu具有高障壁特性之MnSix〇y障壁層（合金 層）。因此，即使在並未使用諸如相關技術中所使用之鈕 之障壁金屬中之任一者的情況下亦可能形成高效能之Cu布 線。此外，該障壁層亦具有一優點，即Cu布線之電阻幾乎 .並未增加’因為其以約若干百分比包含於Cu晶種層中。 如圖2J所示’藉由利用（例如）CMP方法移除除接觸孔7a 及布線溝槽7b以外的過量導電層（由Cu製成）U。在CMP方 法之第一步驟中’藉由使用一相對於金屬遮罩9及第二層 間絕緣薄膜7中之每一者對過量導電層（由Cu製成）u提供 較大選擇性的矽膠研磨漿來研磨過量導電層（由以製 成）11。一般而言，在導電層11中，圖案愈密集，圖案之 膨脹量愈高’而圖案愈稀疏，圖案之膨脹量愈低（參看圖 21)。然而’在根據實施例2形成之雙鑲嵌結構中，由金屬 材料製成之金屬遮罩9沈積為10 rim厚之最上層。因此，即 使在Cu布線中並無障壁金屬之結構的情況下，研磨可在金 屬遮罩9處終止，從而可形成具有極好平坦度的布線。 如圖2K所示，在CMP方法之第二步驟中，藉由使用矽膠 研磨漿來研磨留存於第二層間絕緣薄膜7上的過量金屬遮 罩9 ’從而使得金屬遮罩9、絕緣薄膜（二氧化矽薄膜）8、第 二層間絕緣薄膜（碳氧化矽薄膜）7及導電層（由Cu製成）11之 112212.doc •17- 研磨率彼此相等。布線溝槽7b内之晶種層10及導電層11成 為第二位準布線M2，且接觸孔7a内之晶種層10及導電層u 成為觸點C，該第二位準布線m2穿過觸點C連接至該第一 位準布線Ml。在此，雖然為了抑制金屬遮罩9之研磨殘留 物而過度地執行研磨（過度研磨），但因為使用矽膠研磨漿 以使金屬遮罩9、第二層間絕緣薄膜（碳氧化矽薄膜）7及導 電層（由Cu製成）11之研磨率彼此相等，所以研磨進行期間 保持了 CMP方法之第一步驟中所獲得的平坦度。因此可 形成並無金屬遮罩9之研磨殘留物的第二位準布線^^]，且 因此具有極好的平坦度。在該種狀況下，調整實施例2中 過度研磨之過量金屬遮罩9之量，以使得該第二位準布線 M2之最終高度成為130 nm » 在形成實施例2之雙鑲嵌結構的過程中，1〇 nm厚之厚金 屬遮罩9可留存於除接觸孔7a及布線溝槽7b以外的第二層 間絕緣薄膜7上《因此，在CMP製程期間，研磨可在金屬 遮罩9處終止且保持極好的平坦度。因此，可抑制布線之 平坦度變得更不平整^因此’甚至在LSI設計規則繼續按 比例縮小時，有可能提供具有低電阻（意即，高處理速度） 的半導體裝置。與相關技術中之半導體裝置中之任一者相 比較，根據本發明之實施例2製造之半導體裝置具有至少 更低的電阻、更高的處理速度及更少的分散（更良好的平 坦度）特性。 [實施例3] 目前為止’實施例1及2中已分別描述了將本發明應用至 112212.doc 18- 單鎮嵌結構及雙鑲嵌結構之實例，其中每-結構均無障壁 金屬。。然而，亦可能將本發明應用至均使用一薄膜障壁金 屬之早鑲我結構或雙鑲嵌結構。下文將描述-應用實例。 在該種狀況下，由於直至圖2G所示之製程為止，實施例3 中之製程與實施例2中之製程相同，此處為簡單起見省略 了此等描述。 如圖3A所示，在執行脫氣處理後，沈積一（例如）3 nm厚 之鈕（Ta)薄膜以形成一障壁金屬u，該障壁金屬用於防止 Cu擴散入第二層間絕緣薄膜7。在該種狀況下，舉例而 5 ’藉由利用定向濺鍍方法沈積該鈕（Ta)薄膜其中該定 向濺鍍方法使用通用磁控濺鍍系統及鈕標靶。對於實施例 3中障壁金屬12之沈積而言，為了在接觸孔7a及經高度覆 蓋之布線溝槽7b上形成障壁金屬12，較佳推薦使用定向濺 鍍方法，諸如自放電電離濺鍍方法或長距離濺鍍方法。 如圖3B所示’藉由利用電解電鍍、濺鍍方法或cvd方法 沈積一由Cu或含Cu合金製成之薄膜，以形成一導電層 13，以便填充入接觸孔7a及布線溝槽7b。在該製程中，在 形成類似於實施例1及2中之每一者中的晶種層後，可形成 導電層13。 如圖3C所示，藉由利用（例如）CMP方法移除沈積於除接 觸孔7a及布線溝槽7b以外之一部分上的過量導電層（由Cu 製成）13。在CMP方法之第一步驟中，藉由使用相對於障 壁金屬（Ta) 12及絕緣薄膜（二氧化矽薄膜）8中之每一者對過 量導電層13提供較大選擇性的矽膠研磨漿來研磨過量導電 112212.doc -19· 層（由Cu製成）13。一私 _ 知而s ，在導電層13中，圖案愈密 集’圖案之膨脹量命古 €间’而圖案愈稀疏，圖案之膨脹量愈 低（參看圖3Β)。因此，a 虽研磨由Cu製成之過量導電層13以 形成晶圓表面中之所古国办+ 所有圖案時，障壁金屬12之研磨量隨圖 案之稀疏而增加。因办，五I μ 此，吾人擔心即使使用了相對於障壁 金屬12對過量導電層”组 电層13&供較高選擇性的矽膠研磨漿，總 障壁金屬12仍在第—牛既^ _ 步驟之階段中被研磨。因此，最終之 布線向度的均一性變；f呈 變付較差。因為障壁金屬12會隨LSI之 按比例縮小而變薄，张，、，丄Ba 得所以此問題變得更加嚴重。然而，在 根據實施例3氣成之雙鑲嵌結構中，金屬遮罩9沈積為⑺ nm厚之最上層。因此，甚至在形成3㈣厚之薄障壁金屬η 時研磨仍可終止於金屬遮罩9處，從而可形成具有極好 平坦度的布線。 如圖3D所示，在CMp方法之第二步驟中，藉由使用石夕膠 研磨漿來研磨第二層間絕緣薄臈7上的過量金屬遮罩9及障 壁金屬12，從而使得障壁金屬（Ta)12、金屬遮罩9 '絕緣薄 膜（二氧化矽薄膜）8、第二層間絕緣薄膜（碳氧化矽薄膜）7 及導電層（由Cu製成）13之研磨率彼此相等。在此，雖然為 了抑制金屬遮罩9及障壁金屬12之研磨殘留物而過度地執 行研磨（過度研磨），但因為使用矽膠研磨漿以使障壁金屬 12、金屬遮罩9、絕緣薄膜8、第二層間絕緣薄膜7及導電 層（由Cu製成）13之所有研磨率彼此相等，所以研磨進行期 間保持了 CMP方法之第一步驟中所獲得的平坦度。因此， "T形成並無金屬遮罩9之研磨殘留物的Cu布線，且因此具 112212.doc •20· 1326903 有極好的平坦度。在該種狀況下，調製整實施例3中過度 研磨之過量金屬遮罩9及障壁金屬12之量，以使得該第二 位準布線M2之最終高度成為no nm。 在實施例3中，可形成在接觸孔7a及布線溝槽几中具有 薄障壁金屬12，且在除接觸孔7a及布線溝槽7b以外之部分 • 上具有厚金屬遮罩9的結構。因此，當導電層13經受cMp • 製程時，研磨可在金屬遮罩9處終止且保持極好的平坦 參 度。因此，可抑制布線之平坦度變得更不平整。因此，甚 至在LSI設計規則繼續按比例縮小時，有可能提供具有低 電阻（意即，高處理速度）的半導體裝置。與相關技術中之 I導體裝置中之任_•者相比較，根據本發明之實施例^製 ' &之半導體裝置具有至少更低的電阻、更高的處理速度及 . 更少的分散（更良好的平坦度）特性。 應注意，本發明並非意欲受限於實施例1至3之描述。 金屬遮罩3及9中之每一者並不受限於上述薄膜類型、薄 • 膜厚度及製造方法。亦即，例如pd、犯、n、
Ru Au、Ag、A1、Μη、Mg、Ge、Zr 或 Cr，其之合 人”之氮化物或其中纟數個金屬、合金及氮化物彼此相 組合之多層金屬薄膜亦可應用於金屬遮罩3及9中之每一 者。 此外，目前為止，已給出關於實施例⑴之說明，在該 實例之#纟中，將碳氧化石夕薄膜用作絕緣材料其 第>§間絕緣薄膜2及第二層間絕緣薄膜7中之每一者由 該絕緣材料製成。然而，應瞭解，除碳氧化梦薄膜之外， 112212.doc -21- 用於半導體裝置中之絕緣薄膜中之任-者可應用於第一層 間絕緣薄膜2及第二層間絕緣薄膜7中之每一者。舉例而 言’甚至將二氧化石夕（Si〇2)薄膜、諸如藉由利用旋塗法形 甲基倍半矽氧烷（MSq)薄膜或三氧化矽烷（HSQ)薄 膜、或聚多芳基酿薄膜、聚伸芳基驗薄膜、非晶碳薄膜或 聚四氣乙稀薄媒的有機薄誠自該等薄財之任—者獲得 之多孔薄膜應用至第一層間絕緣薄膜2及第二層間絕^ 膜7中之每一者均無問題。 亦可採用一所謂混合布線結構，在該布線結構中改變實 施例2及3中之每一者中用於形成接觸孔7&之層間絕緣薄膜 及用於形成布線溝槽71)之層間絕緣薄膜。此外，目前為止 已在實施例2及3中之每-者中加以描述之步成雙鑲嵌結構 之方法僅為一實例，且因此本發明可應用於形成其之所有 方法。 分別在實施例1及2中加以描述之晶種層4及1〇中之每一 者之材料並不限於上述薄膜種類及含量。亦即，例如、
Ni、Co、W、Ta、Ti、Ru、Au、Ag、A卜 Μη、Mg、Ge、
Zr或Cr’其之合金，其之氮化物或其中複數個金屬、合金 及氮化物彼此相組合之材料亦可應用於晶種層4及1〇中之 每一者。此外，即使在增加金屬材料之含量時，只要此增 加考慮到了最終銅布線之電阻值，則並無問題。 另外’應注意，亦可在並不背離本發明之要旨的情況下 進行各種改變》 當使用特定術語描述本發明之較佳實施例時，該描述係 112212.doc •22· 1326903 用於說明之目的’且應瞭解，可在並不背離以下申請專利 範圍之精神或範疇的情況下進行改變及變更。 【圖式簡單說明】 圖1A至圖1E分別為闡述製造根據本發明之實施例^之半 導體裝置之方法的製程剖面圖； 圖2A至圖2K仝別為闡述製造根據本發明之實施例2之半 導體裝置之方法的製程剖面圖； 圖3A至圖3D分別為闡述製造根據本發明之實施例3之半 導體裝置之方法的製程剖面圖； 圖4A至圖4C分別為闌述製造相關技術中之半導體裝置 之方法中之問題的製程剖面圖；及 圖5A至圖5C分別為闡述製造相關技術中 -干等體裝置 之方法中之另一問題的製程剖面圖。 【主要元件符號說明】 1，101 基礎基板 2 第一層間絕緣薄臈 2a 布線溝槽 3 金屬遮罩 4, 10 晶種層 5, 11，13, 104 導電層 6 防擴散薄膜 7 第二層間絕緣薄膜 7a 接觸孔 7b 布線溝槽 H2212.doc •23· 1326903 8 絕緣薄膜 9 金屬遮罩 12 障壁金屬 21，22, 23 抗餘遮罩 102 層間絕緣薄膜 C 觸點 Ml 第一位準布線 M2 第二位準布線 li2212.doc ·24·

Claims (1)

1326903 第095130580號專利申請案 中文申請專利範圍替換本(98年12月） 其包含以下步 間絕緣薄膜；
十、申請專利範圍： 1· 一種製造半導體裝置之方法， 在一半導體基板上形成一層 在該層間絕緣薄膜上形成一金屬遮罩； 之該金屬 在具有藉由一微影技術所形成之一佈線圖突 遮罩上形成一光阻層； 遮罩及該層間絕緣 間絕緣薄膜中形成 藉由利用該佈線圖案蝕刻掉該金屬
薄膜之—部分而在該金屬遮罩及該層 一圖案溝槽； 藉由使用氧電槳之一灰化移除該光阻層； :該層間絕緣薄膜上形成一導電層以便填充入該圖案 溝槽，及 研磨該層間絕緣薄膜上之過量導電層及 使該導電層留存於該圖案溝槽中； 葛3^罩 其中忒研磨該層間絕緣薄膜上之該過量導電層及該金 屬遮罩之步驟包含： —藉由使用—相對於該金屬遮罩及該層間絕緣薄膜中之 母而吕肖該導電層纟有一研磨選擇性的研磨装來研 磨°亥導電層直至曝露該金屬遮罩的第-研磨步驟；及 該：：使用-大體上使該金屬遮罩、該層間絕緣薄膜及 ::V电層之研磨率彼此相等的研磨漿來研磨該層間 薄膜及該導雷恩+ ’电运之表面直至移除至少該金屬遮罩為止 第二研磨步驟。 2 ·如請求項1之制.生 衣導體裝置之方法，其進一步包含以 112212-981222.doc ^^6903 下步驟： 在該形成導電層之步驟前，在該.圖案溝槽之一内壁上 ^ 形成—含有鋼及另一金屬之合金的晶種層； 其中於該形成導電層之步驟中形成—含銅導電層。 3·如請求項2之製造一半導體裝置之方法，盆進— 〃 步包含 以下步驟： 在該形成導電層之步驟後’藉由經由退火處理 曰a W ^該 日曰種層與該層間絕緣薄膜相互反應，形成一用於防止鋼 之擴散的障壁層。 4·=請求項2之製造半導體裝置之方法，其中於該形成— 晶種層之步驟中形成銅與錳之一合金居。 5.如請求们之製造半導體裝置之方法：其中在該層間絕 緣薄膜中形成-圖案溝槽之步驟中，一布線溝槽或一接 觸孔，或一布線溝槽及—接觸孔形該圖案溝槽。 112212-981222.doc -2-
TW095130580A 2005-09-14 2006-08-21 Method of manufacturing semiconductor device TWI326903B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266865A JP2007081113A (ja) 2005-09-14 2005-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200717710A TW200717710A (en) 2007-05-01
TWI326903B true TWI326903B (en) 2010-07-01

Family

ID=37855746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095130580A TWI326903B (en) 2005-09-14 2006-08-21 Method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US7718524B2 (zh)
JP (1) JP2007081113A (zh)
CN (1) CN100442474C (zh)
TW (1) TWI326903B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101360851B (zh) * 2005-11-18 2011-09-21 莱里斯奥鲁斯集团 一种主电极及其制备方法
JP4321570B2 (ja) * 2006-09-06 2009-08-26 ソニー株式会社 半導体装置の製造方法
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009105300A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 半導体装置及びその製造方法
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
JP4423379B2 (ja) 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
JP2011211097A (ja) * 2010-03-30 2011-10-20 Sony Corp 半導体素子の製造方法
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
JP5982748B2 (ja) * 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
CN102332427A (zh) * 2011-10-13 2012-01-25 上海华力微电子有限公司 第一层铜互连的制作方法
KR20130056014A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 듀얼 다마신 배선 구조체를 포함하는 반도체 소자
CN102446847B (zh) * 2011-11-28 2014-03-12 上海华力微电子有限公司 一种降低铜互连方块电阻的全光阻双大马士革方法
CN102446848B (zh) * 2011-11-29 2014-08-13 上海华力微电子有限公司 一种降低铜互连方块电阻的单大马士革方法
KR101973077B1 (ko) * 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
JP2014017345A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
KR101695708B1 (ko) * 2014-01-09 2017-01-13 한국전자통신연구원 반도체 소자 및 그 제조방법
US9564356B2 (en) 2015-04-16 2017-02-07 International Business Machines Corporation Self-forming metal barriers
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
JP2018064093A (ja) 2016-09-30 2018-04-19 富士フイルム株式会社 半導体チップの製造方法、キット
US10580691B2 (en) * 2017-06-06 2020-03-03 Tokyo Electron Limited Method of integrated circuit fabrication with dual metal power rail
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107910293B (zh) * 2017-11-10 2020-06-30 上海华力微电子有限公司 一种改善光刻填充材料平坦度的方法
CN112825307B (zh) * 2019-11-21 2022-04-29 中芯国际集成电路制造(上海)有限公司 一种互连结构的形成方法及互连结构
CN113363204B (zh) * 2020-03-05 2022-04-12 中芯国际集成电路制造(深圳)有限公司 一种互连结构的形成方法
JP7572795B2 (ja) 2020-05-14 2024-10-24 株式会社荏原製作所 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
JP7449790B2 (ja) * 2020-06-24 2024-03-14 株式会社アルバック 金属配線の形成方法及び金属配線の構造体
US11646268B2 (en) * 2020-11-13 2023-05-09 Nanya Technology Corporation Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326563A (ja) * 1992-05-21 1993-12-10 Toshiba Corp 半導体装置
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
JP2000031147A (ja) * 1998-07-15 2000-01-28 Toshiba Corp 半導体装置の製造方法
US6121150A (en) * 1999-04-22 2000-09-19 Advanced Micro Devices, Inc. Sputter-resistant hardmask for damascene trench/via formation
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
KR100407682B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6734096B2 (en) * 2002-01-17 2004-05-11 International Business Machines Corporation Fine-pitch device lithography using a sacrificial hardmask
US7153774B2 (en) * 2002-06-06 2006-12-26 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
US7718536B2 (en) * 2005-06-16 2010-05-18 United Microelectronics Corp. Planarization process for pre-damascene structure including metal hard mask

Also Published As

Publication number Publication date
US7718524B2 (en) 2010-05-18
TW200717710A (en) 2007-05-01
JP2007081113A (ja) 2007-03-29
US20070059919A1 (en) 2007-03-15
CN100442474C (zh) 2008-12-10
CN1933124A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
TWI326903B (en) Method of manufacturing semiconductor device
US11682624B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
JP4679193B2 (ja) 半導体装置の製造方法及び半導体装置
US6245663B1 (en) IC interconnect structures and methods for making same
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US7199045B2 (en) Metal-filled openings for submicron devices and methods of manufacture thereof
US20150348832A1 (en) Thin film interconnects with large grains
JP2004527126A (ja) ダミー構造を備えたトレンチもしくはバイアを有するウェハ上の金属層を電解研磨する方法
TWI228794B (en) Method of selectively making copper using plating technology
JPWO2004061931A1 (ja) 多層配線構造を有する半導体装置およびその製造方法
US20090020883A1 (en) Semiconductor device and method for fabricating semiconductor device
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
TWI251898B (en) Damascene process for fabricating interconnect layers in an integrated circuit
KR101077711B1 (ko) 반도체 디바이스 제조 방법
JP2005038999A (ja) 半導体装置の製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP2005340460A (ja) 半導体装置の形成方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
KR20070031237A (ko) 반도체 장치를 제조하는 방법
JP2007194566A (ja) 半導体装置およびその製造方法
JP4643975B2 (ja) 半導体装置の製造方法
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2011155074A (ja) 半導体装置の製造方法
KR100784105B1 (ko) 반도체 소자의 제조 방법
JP2005340604A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees