KR101695708B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101695708B1
KR101695708B1 KR1020140002913A KR20140002913A KR101695708B1 KR 101695708 B1 KR101695708 B1 KR 101695708B1 KR 1020140002913 A KR1020140002913 A KR 1020140002913A KR 20140002913 A KR20140002913 A KR 20140002913A KR 101695708 B1 KR101695708 B1 KR 101695708B1
Authority
KR
South Korea
Prior art keywords
substrate
array
conductive film
channel
micro
Prior art date
Application number
KR1020140002913A
Other languages
English (en)
Other versions
KR20150083310A (ko
Inventor
전치훈
고상춘
문석환
장우진
배성범
박영락
나제호
문재경
남은수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140002913A priority Critical patent/KR101695708B1/ko
Priority to US14/324,724 priority patent/US9337121B2/en
Publication of KR20150083310A publication Critical patent/KR20150083310A/ko
Priority to US15/093,814 priority patent/US10020201B2/en
Application granted granted Critical
Publication of KR101695708B1 publication Critical patent/KR101695708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 소자 및 그 제조방법을 제공한다. 이 반도체 소자는 기판 상에 제공된 활성영역, 상기 기판의 일측에 매립된 단일 공동으로 구성된 유입 채널, 상기 기판의 타측에 매립된 단일 공동으로 구성된 유출 채널, 상기 기판에 매립된 다수의 공동들로 구성되며 일단은 상기 유입 채널의 측면에 연결되고 타단은 상기 유출 채널의 측면에 연결되는 복수개의 마이크로 채널들을 포함하는 마이크로 채널 어레이, 및 상기 마이크로 채널들을 이격시켜 구분하는 마이크로 히트 싱크 어레이를 포함할 수 있다.

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 냉각구조를 가진 반도체 소자 및 그 제조방법에 관한 것이다.
최근 가전 및 산업용 시스템의 대형화와 전기자동차(EV), 하이브리드/플러그인 하이브리드 자동차(HEV/PHEV) 등의 출현으로 전기에너지 사용량의 급증과 스마트 그리드(smart grid) 등에 의한 전력망의 효율적인 관리 필요성이 증대함에 따라 전자기기의 효율적 에너지 사용, 안전성, 및 신뢰성을 좌우하는 핵심부품으로서 고전력 반도체 소자의 중요성이 커지고 있다. 또한, 이동통신 산업, 국방분야에서의 무선부품 및 관련 시스템들의 광대역, 고출력화에 따라 무선 반도체 소자들의 전력 밀도도 급속히 증가하고 있다.
이들 반도체는 전력의 변환 또는 제어와 고주파 무선 신호의 출력에 사용되는 전자소자로서 고전압, 고전류, 고주파, 및 고출력에서 동작하는 특성을 가진다. 예를 들면, MOSFET(metal oxide semiconductor field effect trasistor), MESFET(metal semiconductor field effect transistor), HEMT(high electron mobility transistor), JFET(junction field effect transistor), IGBT(insulated gate bipolar transistor), 및 BJT(bipolar junction transistor)와 같은 트랜지스터, 쇼트키(schottky)나 PiN 구조의 다이오드(diode), 및 싸이리스터(Thyristor) 등의 반도체 소자일 수 있다.
이와 같은 반도체 소자들은 모듈, 부품, 및 시스템에의 적용 시에 소자의 열 관리가 전체 신뢰성을 좌우하는 핵심적인 문제로 대두되고 있다. 즉, 열 관리가 적절히 되지 않을 경우 반도체 소자가 동작 중 국부적으로 가열이 발생하여 소자 특성이 저하되거나 배선 구성 원자의 전자이주(electromigration) 현상에 따른 내부 배선의 열화가 진행되어 결국 반도체 소자가 오동작하거나 파손되는 문제가 있다. 이 현상은 고전력, 고출력의 트랜지스터 및 다이오드 등을 포함하여 고온이 발생하는 CPU, ASIC, 마이크로 센서, 마이크로 구동기(micro actuator), 및 MEMS(microelectromechanical system) 등에서도 보고되고 있다. 고출력 레이저 다이오드와 발광 다이오드(LED)에서도 소자의 냉각이 심각한 문제로 대두되고 있다.
종래의 전자소자들의 냉각 방법은 두꺼운 금속 재질의 베이스 플레이트(base plate)를 부착하고 열을 방출하는 히트 싱크(heat sink)를 결합한 후에 자연 냉각 시키거나 팬이나 펌프로 주변에 냉각제를 순환시시키는 방법이 사용되었다.
최근에는 반도체 소자의 한쪽 면이나 양쪽 면에 히트 스프레더(heat spreader)나 다수의 열 비아(thermal via)를 추가 제작하여 소자 냉각을 도모하기도 한다. 또한, 열전도도가 특히 우수한 실리콘 카바이드(SiC)나 다이아몬드(diamond)를 기판으로 사용하여 열저항을 감소시킴으로써 소자 온도를 낮추고자 하는 시도도 있었다.
종래의 냉각방법들은 반도체 소자에 외부의 냉각 장치를 조립하는 복잡한 형태를 가지며 부피와 두께가 특히 커서 높은 열저항을 가졌다. 또한, 반도체 소자에 비해 냉각 주변품들이 고가인 단점이 있었다. 그리고, 복잡한 반도체 제조공정이 필요하거나 고비용의 반도체 기판을 사용하여야만 하는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자에 직접 집적될 수 있는 구조를 가지고, 열을 효율적으로 배출시켜 소자를 용이하게 냉각시킬 수 있으며 반도체 공정으로 구현이 가능한 반도체 소자를 제공하는 데 있다.
상술한 기술적 과제를 해결하기 위한 반도체 소자 및 그 제조방법이 제시된다.
본 발명에 따른 반도체 소자는 기판 상에 제공된 활성영역, 상기 기판의 일측에 매립된 단일 공동으로 구성된 유입 채널, 상기 기판의 타측에 매립된 단일 공동으로 구성된 유출 채널, 상기 기판에 매립된 다수의 공동들로 구성되며 일단은 상기 유입 채널의 측면에 연결되고 타단은 상기 유출 채널의 측면에 연결되는 복수개의 마이크로 채널(micro channel)들을 포함하는 마이크로 채널 어레이, 및 상기 마이크로 채널들을 이격시켜 구분하는 마이크로 히트 싱크 어레이를 포함할 수 있다.
일 실시예에서, 상기 기판은, 상기 활성영역이 배치되는 제 1 면, 및 상기 제 1 면의 반대면인 제 2 면을 포함하고, 상기 유입 채널, 상기 유출 채널, 상기 마이크로 채널 어레이, 및 상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면에 배치될수 있다.
일 실시예에서, 상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 서로 마주보는 측에 형성될 수 있다.
일 실시예에서, 상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 같은 측에 형성될 수 있다.
일 실시예에서, 상기 냉각매체는 액체, 기체, 그 혼합물질, 및 초임계 유체 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 상기 마이크로 히트 싱크 어레이는 상기 기판 및 도전막을 포함할 수 있다.
일 실시예에서, 상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들은 서로 연결될 수 있다.
일 실시예에서, 상기 기판은 상기 활성영역이 배치되는 제 1 면, 및 상기 제 1 면의 반대면인 제 2 면을 포함하고, 상기 도전막은 상기 기판의 제 2 면 상에 제공된 제 1 도전막, 및 상기 제 1 도전막 상에 제공되어 상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출 채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들을 밀봉하는 제 2 도전막을 포함할 수 있다.
일 실시예에서, 상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향으로 연장되고 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판을 포함하고, 상기 복수개의 판 각각은 상기 제 1 방향을 따라 연속적으로 연장될 수 있다.
일 실시예에서, 상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향으로 연장되고 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판을 포함하고, 상기 복수개의 판 각각은 상기 제 1 방향을 따라 불연속적으로 연장될 수 있다.
일 실시예에서, 상기 마이크로 히트 싱크 어레이는 규칙적으로 혹은 불규칙적으로 상기 기판의 제 2 면 상에 분포된 복수개의 원기둥을 포함할 수 있다.
일 실시예에서, 상기 마이크로 히트 싱크 어레이는 규칙적으로 혹은 불규칙적으로 상기 기판의 제 2 면 상에 분포된 복수개의 직육면체를 포함할 수 있다.
일 실시예에서, 상기 도전막은 무기물질, 유기물질, 및 그 혼합물질 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 상기 도전막은 단층 또는 복수의 층으로 구성될 수 있다.
본 발명에 따른 반도체 소자 제조방법은 기판을 제공하는 단계, 상기 기판의 하부면에 활성영역을 형성하는 단계, 상기 기판의 상부면에 제 1 도전막을 형성하는 단계, 상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판을 패터닝하여 상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계, 및 상기 제 1 도전막 상에 제 2 도전막을 형성하여 상기 다수의 열린 공동들을 밀봉하는 단계를 포함할 수 있다.
일 실시예에서, 상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계는, 상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판의 상부면으로부터 상기 기판의 하부면을 향하는 수직 방향으로 상기 기판을 비등방적으로(anisotropic) 식각하여 다수의 트렌치(trench)들을 형성하는 단계, 및 상기 다수의 트렌치들을 추가로 등방적으로(isotropic) 식각하여 상기 다수의 열린 공동들을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 다수의 트렌치들을 비등방적으로 식각하는 것은 반응성 이온 식각법(reactive ion etching: RIE) 또는 심도 반응성 이온 식각법(deep-RIE)을 이용할 수 있다.
일 실시예에서, 상기 다수의 트렌치들을 등방적으로 식각하는 것은 플라즈마 식각법 또는 기상 식각법(gas phase etching)을 이용할 수 있다.
일 실시예에서, 상기 제 1 및 제 2 도전막들을 형성하는 것은 전자빔 기화법(e-beam evaporation) 또는 스퍼터링법(sputtering)을 이용할 수 있다.
본 발명의 일 예에 따르면, 반도체 소자에 냉각구조가 직접 집적될 수 있으며, 소형 구조로도 반도체 소자의 활성영역에서 발생하는 열을 효율적으로 분산시켜 용이하게 냉각할 수 있고, 반도체 공정에 의해 구현이 가능할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 2는 도 1의 A1-A2를 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
이하, 본 발명에 따른 반도체 소자를 나타내는 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자를 나타낸 평면도이다. 도 2는 도 1의 A1-A2를 나타낸 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 따른 반도체 소자(1)는 기판(110), 활성영역(120), 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 마이크로 히트 싱크 어레이(200)를 포함할 수 있다.
기판(110)은 반도체 소자(1)를 냉각하기 위한 냉각 미세구조체를 포함할 수 있다. 기판(110)은 실리콘을 포함할 수 있으며, 상술한 물질에 한정되지 않고 다양한 물질을 포함할 수 있다.
활성영역(120)은 기판(110)상에 형성되어 전자소자로서의 기능을 할 수 있다. 활성영역(120)은 트랜지스터, 다이오드, 중앙처리장치(CPU), 주문형반도체(application specific integrated circuit: ASIC), 마이크로 센서, 마이크로 구동기, 및 멤스(microelectromechanical system: MEMS) 중 어느 하나의 기능을 할 수 있다.
유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 및 마이크로 히트 싱크 어레이(200)는 기판(110)에 매립될 수 있다. 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 및 마이크로 히트 싱크 어레이(200)는 기판(110)의 활성영역(120)에 접해있는 면과 마주보는 반대쪽 면에 형성될 수 있다.
유입 채널(160)은 기판(110)에 매립된 하나의 공동으로 구성되며 그 일단에는 냉각매체(140)를 기판 내부로 유입시키는 입구(150)가 위치할 수 있다. 유입 채널(160)은 마이크로 채널 어레이(190)의 일단과 연결될 수 있다. 유입 채널(160)은 냉각매체(140)를 기판(110) 외부로부터 기판(110) 내부의 마이크로 채널 어레이(190)로 균일하게 전달할 수 있다.
유출 채널(180)은 기판(110)에 매립된 하나의 공동으로 구성되며 그 일단에는 냉각매체(140)를 기판(110) 외부로 유출시키는 출구(170)가 위치할 수 있다. 유출 채널(180)은 마이크로 채널 어레이(190)의 타단과 연결될 수 있다. 유출 채널(180)은 냉각매체(140)를 기판(110) 내부의 마이크로 채널 어레이(190)로부터 기판(110) 외부로 균일하게 전달할 수 있다. 입구(150) 및 출구(170)는 기판(110)의 마주보는 측(예: 상측과 하측, 혹은 좌측과 우측)에 제공될 수 있다.
냉각매체(140)는 반도체 소자(1)를 냉각하는 매질로서 액체 또는 기체로 이루어진 단일상(single phase), 기체와 액체가 혼합된 이상(two phase), 또는 초임계(supercritical) 유체 등을 사용할 수 있다.
마이크로 채널 어레이(190)는 기판(110)에 매립된 다수의 공동들로 구성될 수 있다. 마이크로 채널 어레이(190)의 일단은 유입 채널(160)에 연결되고 타단은 유출 채널(180)에 연결되어, 냉각매체(140)는 기판(110) 내부에서 균일하게 흐를 수 있다. 마이크로 채널 어레이(190)는 냉각매체(140)의 균일한 유동을 위해 다수의 마이크로 채널들이 유입 및 유출 채널(160,180)에 연결된 형태일 수 있다. 냉각매체(140)의 유동 형태는 다수의 격벽을 구성하여 마이크로 채널들을 구획하는 마이크로 히트 싱크 어레이(200)의 형태에 따라 달라질 수 있다.
유입 채널(160)을 구성하는 하나의 공동, 유출 채널(180)을 구성하는 하나의 공동, 및 마이크로 채널 어레이(190)를 구성하는 다수의 공동들은 서로 연결될 수 있다. 공동은 가령 20μm 내지 200μm의 높이를 가질 수 있다.
마이크로 히트 싱크 어레이(200)의 종횡비(W1/W2)가 커질수록 마이크로 히트 싱크 어레이(200)의 표면적이 증가될 수 있다. 마이크로 히트 싱크 어레이(200)의 큰 표면적은 활성영역(120)에서 발생된 열의 마이크로 채널 영역으로의 이동을 용이하게 유도할 수 있다. 마이크로 히트 싱크 어레이(200)는 기판(110), 제 1 도전막(210), 제 2 도전막(220)으로 구성될 수 있다. 활성영역(120)에서 발생된 열을 효율적으로 분산시키고 열흐름에 대한 열저항을 낮추기 위해, 활성영역(120)과 마이크로 히트 싱크 어레이(200) 사이의 간격은 짧은 것이 바람직하다.
마이크로 히트 싱크 어레이(200)는 기판(110) 내부에서 마이크로 채널 어레이(190)를 복수개의 마이크로 채널들로 나누는 다수의 격벽으로 기능할 수 있다. 냉각매체(140)의 흐름에 의한 냉각 효율은 마이크로 히트 싱크 어레이(200)에 의해 극대화될 수 있다. 마이크로 히트 싱크 어레이(200)는 기판(110)의 내부에 형성되는 미세 구조물들을 지지하는 지지부(supporting part) 역할을 할 수 있다. 마이크로 히트 싱크 어레이(200)는 활성영역(120)으로부터 발생된 열을 균일하게 분산시킬 수 있다. 마이크로 히트 싱크 어레이(200)는 제 2 방향(D2)으로 소정의 간격을 가지는 다수의 제 1 방향(D1)으로 연장된 판 형상일 수 있다. 냉각 매체(140)는 유입 채널(160)을 통해 기판(110) 내부로 유입되고 마이크로 채널 어레이(190)를 통해 균일하게 흐를 수 있다. 다수의 격벽을 이루는 마이크로 히트 싱크 어레이(200)에 의해 활성영역(120)으로부터 발생된 열은 유동에 의해 열전달(heat transfer)되고 유출 채널(180)을 통해 반도체 소자(1)의 외부로 유출될 수 있다.
제 1 및 제 2 도전막(210, 220)은 반도체 소자(1)의 패키징 시에 기판(110) 전체가 활성영역(120)을 위한 그라운드(ground) 또는 전극의 역할을 할 수 있도록 전기가 통하는 물질로 구성될 수 있다. 제 1 및 제 2 도전막(210, 220)은 열전도도가 양호한 물질로 구성될 수 있다. 제 1 및 제 2 도전막(210, 220)은 단층 또는 복층으로 형성되며, Ti, Cr, Pt, Ni, Ag, Al, Ta, Mo, W, Cu, 또는 Au 등과 같은 금속, TiW, TiN, TaN, WN, 또는 NiV 등과 같은 금속간 화합물이나 금속 혼합물, 또는 탄소 나노튜브(carbon nano tube: CNT), 그래핀(graphene) 등과 같은 나노 물질 등을 포함할 수 있다. 제 1 도전막(210)은 가령 0.5μm 내지 3μm의 두께를 가질 수 있으며, 제 2 도전막(220)은 가령 20μm 내지 200μm의 두께를 가질 수 있다.
도 3 내지 6은 본 발명의 도 6은 본 발명의 다른 실시예에 따른 반도체 소자들을 나타낸 평면도들이다. 이하에선 전술한 실시예와의 차이점을 중심으로 설명한다.
도 3을 참고하면, 본 발명의 다른 실시예에 따른 반도체 소자(2)는 입구(150) 및 출구(170)가 기판(110)의 같은 측에 제공될 수 있다. 마이크로 히트 싱크 어레이(200)는 제 2 방향(D2)으로 소정의 간격만큼 이격되고, 제 1 방향(D1)으로 연장된 판 형상일 수 있다.
도 4를 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(3)는 입구(150) 및 출구(170)가 기판(110)의 서로 마주보는 측에 제공될 수 있다. 마이크로 히트 싱크 어레이(200)는 다수의 제 1 및 제 2 방향(D1, D2)으로 소정의 간격으로 배열되고, 제 1 방향(D1)으로 연장된 판 형상일 수 있다.
도 5를 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(4)는 입구(150) 및 출구(170)가 기판(110)의 서로 마주보는 측에 제공될 수 있다. 마이크로 히트 싱크 어레이(200)는 다수의 제 1 및 제 2 방향(D1, D2)으로 소정의 간격으로 배열된 직육면체 형상일 수 있다.
도 6을 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(5)는 입구(150) 및 출구(170)가 기판(110)의 서로 같은 측에 제공될 수 있다. 히트 싱크 어레이(200)는 다수의 제 1 및 제 2 방향(D1, D2)으로 소정의 간격으로 배열된 원기둥 형상일 수 있다.
입구(150) 및 출구(170)의 방향과 마이크로 히트 싱크 어레이(200)는 상술한 특정한 구조들에만 한정되는 것이 아니라 이의 응용 및 변형이 가능할 수 있다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다. 반도체 소자의 제조공정을 용이하게 설명하기 위하여 냉각 구조가 있는 부분이 위쪽으로 향하도록 나타내었다.
도 7을 참조하면, 기판(110)의 하부면 상에 활성 영역(120)을 형성할 수 있다. 활성영역(120)은 기판(110)보다 폭이 작거나 같을 수 있다. 활성영역(120)은 트랜지스터, 다이오드, 중앙처리장치, 주문형 반도체, 마이크로 센서, 마이크로 구동기, 및 멤스 중 어느 하나의 기능을 할 수 있다.
도 8을 참조하면, 기판(110) 상부면 상에 전기가 통할 수 있는 물질로 제 1 도전막(210)을 형성할 수 있다. 제 1 도전막(210)은 전자빔 기화법, 스퍼터링법, 또는 기타 다른 증착 방법을 이용할 수 있다. 제 1 도전막(210)은 단층 또는 복층일 수 있다.
도 9를 참조하면, 제 1 도전막(210) 상에 감광물질의 도포와 패터닝으로 감광막(230)을 형성할 수 있다. 감광막(230)을 식각 마스크로 이용하는 건식 식각으로 제 1 도전막(210)을 패터닝하여 미세선폭부(240)를 형성할 수 있다. 도시하지 않았지만 다른 방법으로, 감광막(230)을 먼저 도포하고 감광막(230) 상에 역상 패턴(image reversal)을 형성하고 제 1 도전막(210)을 증착하여 습식 식각으로 역상 패턴을 제거하면 제 1 도전막(210)으로만 구성된 미세선폭부(240)를 형성할 수 있다.
도 10을 참조하면, 감광막(230)을 제거한 후에 제 1 도전막(210)을 식각 마스크로 이용하는 식각 공정으로 기판(110)을 패터닝하여 다수의 트렌치들(trench)(250)을 형성할 수 있다. 트랜치들(250)은 기판(110) 면에 수직인 방향으로 비등방적인 건식 식각을 이용하여 형성할 수 있다. 비등방적 건식 식각법으로서 반응성 이온 식각법 또는 기판(110)에 깊게 식각이 가능한 심도 반응성 이온식각법(deep-reactive ion etching: Deep-RIE)을 채택할 수 있다. 트랜치들(250)의 깊이는 이후 형성되는 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 및 마이크로 히트 싱크 어레이(200)의 대략적인 깊이를 정해줄 수 있다. 미세선폭부(240)의 선폭에서 차이가 많이 발생하게 되면, 건식 식각 공정에서 마이크로 로딩 효과(micro loading effect)에 의해 기판(110)의 식각 깊이가 크게 차이 날 수 있다.
도 11을 참조하면, 제 1 도전막(210)을 식각 마스크로 이용하는 등방적 방향의 식각 공정으로 기판(110)을 추가로 식각하여, 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 마이크로 히트 싱크 어레이(200)의 형성을 위한 다수의 열린 공동들(130)을 형성할 수 있다. 다수의 열린 공동들(130)은 서로 연결될 수 있다. 상기 등방적 식각 공정에서 식각되지 않은 부분은 기판(110) 내부에 형성되는 미세 구조물들을 지지하는 지지부(supporting part)의 역할을 할 수 있다.
도 12를 참조하면, 제 1 도전막(210)을 포함한 기판(110) 상에 전자빔 기화법, 스퍼터링법, 또는 다른 증착 방법을 이용하여 전기가 통할 수 있는 물질로 제 2 도전막(220)을 형성할 수 있다. 다수의 열린 공동들은 제 2 도전막(220)이 두꺼워질수록 다수의 밀봉부들(sealing part)(260)이 형성되면서 밀봉될 수 있다. 다수의 열린 공동들은 개구부로 인해 제 2 도전막(220)이 얇게 적층될 수 있다. 제 2 도전막으로 밀봉된 다수의 공동들은 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190)를 형성할 수 있다. 또한, 유입 채널(160), 유출 채널(180), 마이크로 채널 어레이(190), 및 마이크로 히트 싱크 어레이(200)는 기판(110)에 매립된 형태일 수 있다.
상술한 것과 같이, 본 발명의 일 실시예에 따른 제조 방법에 의하면, 한 장의 패턴 마스크만을 사용하는 반도체 제조공정에 의해 임의의 형상과 크기 및 깊이를 가지는 반도체 소자용 집적형 냉각 구조를 구성하는 모든 요소들을 한꺼번에 형성할 수 있다. 따라서, 종래의 반도체 소자용 냉각 부품에 비해 극히 간단한 구조를 가지며, 반도체 소자에 직접 일체형으로 제작될 수 있으며, 공정의 간소화와 제조 비용의 절감을 이룰 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
1, 2, 3, 4, 5: 반도체 소자 110: 기판
120: 활성영역 130: 공동
140: 냉각매체 150: 입구
160: 유입 채널 170: 출구
180: 유출 채널 190: 마이크로 채널 어레이
200: 마이크로 히트 싱크 어레이 210: 제 1 도전막
220: 제 2 도전막 230: 감광막
240: 미세선폭부 250: 트렌치
260: 밀봉부

Claims (19)

  1. 기판 상에 제공된 활성영역;
    상기 기판의 일측에 매립된 단일 공동으로 구성된 유입 채널;
    상기 기판의 타측에 매립된 단일 공동으로 구성된 유출 채널;
    상기 기판에 매립된 다수의 공동들로 구성되며 일단은 상기 유입 채널의 측면에 연결되고 타단은 상기 유출 채널의 측면에 연결되는 복수개의 마이크로 채널들을 포함하는 마이크로 채널 어레이; 및
    상기 마이크로 채널들을 이격시켜 구분하는 마이크로 히트 싱크 어레이를;
    포함하되,
    상기 마이크로 히트 싱크 어레이는 상기 기판 및 도전막을 포함하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 기판은;
    상기 활성영역이 배치되는 제 1 면; 및
    상기 제 1 면의 반대면인 제 2 면을 포함하고,
    상기 유입 채널, 상기 유출 채널, 상기 마이크로 채널 어레이, 및 상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면에 배치되는 반도체 소자.
  3. 제 1항에 있어서,
    상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 서로 마주보는 측에 형성되는 반도체 소자.
  4. 제 1항에 있어서,
    상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 같은 측에 형성되는 반도체 소자.
  5. 제 1항에 있어서,
    상기 유입 채널, 상기 마이크로 채널 어레이, 및 상기 유출 채널을 통해 흐르는 냉각매체는 액체, 기체, 그 혼합물질, 및 초임계 유체 중 적어도 하나를 포함하는 반도체 소자.
  6. 삭제
  7. 제 1항에 있어서,
    상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출 채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들은 서로 연결되는 반도체 소자.
  8. 제 1항에 있어서,
    상기 기판은:
    상기 활성영역이 배치되는 제 1 면; 및
    상기 제 1 면의 반대면인 제 2 면을 포함하고,
    상기 도전막은:
    상기 기판의 제 2 면 상에 제공된 제 1 도전막; 및
    상기 제 1 도전막 상에 제공되어 상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출 채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들을 밀봉하는 제 2 도전막을;
    포함하는 반도체 소자.
  9. 제 2항에 있어서,
    상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향으로 연장되고 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판들을 포함하는 반도체 소자.
  10. 제 2항에 있어서,
    상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향 및 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판들을 포함하는 반도체 소자.
  11. 제 2항에 있어서,
    상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포된 복수개의 원기둥을 포함하는 반도체 소자.
  12. 제 2항에 있어서,
    상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포된 복수개의 직육면체를 포함하는 반도체 소자.
  13. 제 1항에 있어서,
    상기 도전막은 무기물질, 유기물질, 및 그 혼합물질 중 적어도 하나를 포함하는 반도체 소자.
  14. 제 1항에 있어서,
    상기 도전막은 단층 또는 복수의 층으로 구성되는 반도체 소자.
  15. 기판을 제공하는 단계;
    상기 기판의 하부면에 활성영역을 형성하는 단계;
    상기 기판의 상부면에 제 1 도전막을 형성하는 단계;
    상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판을 패터닝하여 상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계; 및
    상기 제 1 도전막 상에 제 2 도전막을 형성하여 상기 다수의 열린 공동들을 밀봉하는 단계를;
    포함하는 반도체 소자 제조방법.
  16. 제 15항에 있어서,
    상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계는,
    상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판의 상부면으로부터 상기 기판의 하부면을 향하는 수직 방향으로 상기 기판을 비등방적으로 식각하여 다수의 트렌치(trench)들을 형성하는 단계; 및
    상기 다수의 트렌치들을 추가로 등방적으로 식각하여 상기 다수의 열린 공동들을 형성하는 단계를 포함하는 반도체 소자 제조방법.
  17. 제 16항에 있어서,
    상기 다수의 트렌치들을 비등방적으로 식각하는 것은 반응성 이온 식각법(reactive ion etching: RIE) 또는 심도 반응성 이온 식각법(deep-RIE)을 이용하는 반도체 소자 제조방법.
  18. 제 16항에 있어서,
    상기 다수의 트랜치들을 등방적으로 식각하는 것은 플라즈마 식각법 또는 기상 식각법(gas phase etching)을 이용하는 반도체 소자 제조방법.
  19. 제 15항에 있어서,
    상기 제 1 및 제 2 도전막들을 형성하는 것은 전자빔 기화법(e-beam evaporation) 또는 스퍼터링법(sputtering)을 이용하는 반도체 소자 제조방법.
KR1020140002913A 2014-01-09 2014-01-09 반도체 소자 및 그 제조방법 KR101695708B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140002913A KR101695708B1 (ko) 2014-01-09 2014-01-09 반도체 소자 및 그 제조방법
US14/324,724 US9337121B2 (en) 2014-01-09 2014-07-07 Semiconductor device and method of fabricating the same
US15/093,814 US10020201B2 (en) 2014-01-09 2016-04-08 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002913A KR101695708B1 (ko) 2014-01-09 2014-01-09 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150083310A KR20150083310A (ko) 2015-07-17
KR101695708B1 true KR101695708B1 (ko) 2017-01-13

Family

ID=53495784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002913A KR101695708B1 (ko) 2014-01-09 2014-01-09 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US9337121B2 (ko)
KR (1) KR101695708B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446700B2 (en) 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US10468543B2 (en) 2013-05-22 2019-11-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11121271B2 (en) 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
JP6602751B2 (ja) * 2013-05-22 2019-11-06 シー−ユアン ワン， マイクロストラクチャ向上型吸収感光装置
US10700225B2 (en) 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
KR101695708B1 (ko) * 2014-01-09 2017-01-13 한국전자통신연구원 반도체 소자 및 그 제조방법
US9263366B2 (en) * 2014-05-30 2016-02-16 International Business Machines Corporation Liquid cooling of semiconductor chips utilizing small scale structures
CN107078145B (zh) 2014-11-18 2019-05-07 王士原 经微结构增强吸收的光敏器件
US9713284B2 (en) * 2015-07-15 2017-07-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Locally enhanced direct liquid cooling system for high power applications
US9953899B2 (en) 2015-09-30 2018-04-24 Microfabrica Inc. Micro heat transfer arrays, micro cold plates, and thermal management systems for cooling semiconductor devices, and methods for using and making such arrays, plates, and systems
CN106793689A (zh) * 2015-12-22 2017-05-31 中国电子科技集团公司第二十研究所 一种基于微通道散热的高功率组件盲插盒体
US10096537B1 (en) 2015-12-31 2018-10-09 Microfabrica Inc. Thermal management systems, methods for making, and methods for using
KR102361920B1 (ko) * 2016-02-26 2022-02-10 현대자동차주식회사 차량의 시간 정보에 기초한 도메인의 시간 동기화 방법
KR102336105B1 (ko) 2017-07-19 2021-12-06 삼성전자주식회사 반도체 장치의 제조 방법
KR20190030810A (ko) 2017-09-14 2019-03-25 한국전자통신연구원 신경신호 측정용 신경전극 및 그의 제조방법
CN107818951B (zh) * 2017-10-12 2019-08-09 南京帕尔斯电气科技有限公司 带热管理高压脉冲晶闸管开关器件
CN108682660B (zh) * 2018-05-18 2020-03-27 中国电子科技集团公司第二十九研究所 一种微型冷却单元及其集成方法和装置
CN110531571B (zh) * 2018-05-24 2021-08-24 中强光电股份有限公司 液冷式散热器
CN110543069A (zh) * 2018-05-28 2019-12-06 中强光电股份有限公司 液冷式散热器
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
CN109585399B (zh) * 2018-11-22 2020-07-14 北京遥感设备研究所 一种高效导热芯片基板结构及制备方法
US20200409398A1 (en) * 2019-06-25 2020-12-31 Intel Corporation Device, system and method for providing microchannels with porous sidewall structures
WO2021121560A1 (en) * 2019-12-17 2021-06-24 Ecole Polytechnique Federale De Lausanne (Epfl) Integrated electronic device with embedded microchannels and a method for producing thereof
US11910568B2 (en) * 2020-04-20 2024-02-20 Cisco Technology, Inc. Heat dissipation system with microelectromechanical system (MEMS) for cooling electronic or photonic components
CN111446221B (zh) * 2020-05-08 2022-03-08 西安交通大学 一种低流阻芯片嵌入式阵列微射流散热器及其制造方法
US11784247B2 (en) 2020-06-10 2023-10-10 Electronics And Telecommunications Research Institute MOS(metal oxide silicon) controlled thyristor device
CN112161499B (zh) * 2020-10-09 2021-09-28 北京计算机技术及应用研究所 一种气液相分离型微通道相变冷却器
CN113611675B (zh) * 2021-06-18 2023-12-15 北京大学 一种散热装置
US20230080659A1 (en) * 2021-09-15 2023-03-16 Amulaire Thermal Technology, Inc. Radiator structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040190253A1 (en) * 2003-03-31 2004-09-30 Ravi Prasher Channeled heat sink and chassis with integrated heat rejector for two-phase cooling

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
DE19514548C1 (de) * 1995-04-20 1996-10-02 Daimler Benz Ag Verfahren zur Herstellung einer Mikrokühleinrichtung
US6297531B2 (en) * 1998-01-05 2001-10-02 International Business Machines Corporation High performance, low power vertical integrated CMOS devices
US6582987B2 (en) 2000-12-30 2003-06-24 Electronics And Telecommunications Research Institute Method of fabricating microchannel array structure embedded in silicon substrate
US6710442B1 (en) * 2002-08-27 2004-03-23 Micron Technology, Inc. Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
US20060113063A1 (en) 2004-10-15 2006-06-01 Lalit Chordia Thin-plate microchannel structure
US7353859B2 (en) 2004-11-24 2008-04-08 General Electric Company Heat sink with microchannel cooling for power devices
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
US8474516B2 (en) * 2008-08-08 2013-07-02 Mikros Manufacturing, Inc. Heat exchanger having winding micro-channels
JP5760394B2 (ja) * 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
KR101677297B1 (ko) * 2010-12-21 2016-11-29 한국전자통신연구원 압전 마이크로 에너지 수확기 및 이의 제조 방법
US9034695B2 (en) * 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits
US9245836B2 (en) * 2012-06-28 2016-01-26 Soitec Interposers including fluidic microchannels and related structures and methods
US9349730B2 (en) * 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
KR101695708B1 (ko) * 2014-01-09 2017-01-13 한국전자통신연구원 반도체 소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040190253A1 (en) * 2003-03-31 2004-09-30 Ravi Prasher Channeled heat sink and chassis with integrated heat rejector for two-phase cooling

Also Published As

Publication number Publication date
US10020201B2 (en) 2018-07-10
US20160225631A1 (en) 2016-08-04
KR20150083310A (ko) 2015-07-17
US20150194363A1 (en) 2015-07-09
US9337121B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
KR101695708B1 (ko) 반도체 소자 및 그 제조방법
US9622380B1 (en) Two-phase jet impingement cooling devices and electronic device assemblies incorporating the same
TWI242865B (en) Electro-osmotic pumps and micro-channels
US8169779B2 (en) Power electronics substrate for direct substrate cooling
US20140043756A1 (en) Active thermal control for stacked ic devices
US10743442B2 (en) Cooling devices including jet cooling with an intermediate mesh and methods for using the same
JP6191660B2 (ja) 熱伝導体、熱伝導体を備える半導体装置
EP2395549B1 (en) Device for cooling integrated circuits
JP2010103208A (ja) 半導体装置
JP5503805B2 (ja) 熱輸送冷媒を流すことができるチャネルを有する電子チップ、電子コンポーネント、およびこの電子チップ内蔵のスイッチングアーム
JP2010251711A (ja) パワーモジュール
CN108666283B (zh) 一种微通道散热器结构及其制备方法
US20180145009A1 (en) Electronic Assemblies Having A Cooling Chip Layer With Fluid Channels And Through Substrate Vias
US10490482B1 (en) Cooling devices including jet cooling with an intermediate mesh and methods for using the same
KR101621750B1 (ko) 열전필름 제조방법
US20070205502A1 (en) Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
US9812376B2 (en) Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device
US7105382B2 (en) Self-aligned electrodes contained within the trenches of an electroosmotic pump
So et al. Micromachined passive phase-change cooler for thermal management of chip-level electronics
Bar-Cohen Thermal management of on-chip hot spots and 3D chip stacks
US20230037442A1 (en) Integrated electronic device with embedded microchannels and a method for producing thereof
US20200194333A1 (en) Apparatus And Method To Reduce The Thermal Resistance Of Semiconductor Substrates
Dowling et al. Inductive coupled plasma etching of high aspect ratio silicon carbide microchannels for localized cooling
KR102219482B1 (ko) 반도체 소자
JP6391533B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4