TWI325642B - Gallium nitride type compound semiconductor light-emitting device and process for producing the same - Google Patents

Gallium nitride type compound semiconductor light-emitting device and process for producing the same Download PDF

Info

Publication number
TWI325642B
TWI325642B TW095146671A TW95146671A TWI325642B TW I325642 B TWI325642 B TW I325642B TW 095146671 A TW095146671 A TW 095146671A TW 95146671 A TW95146671 A TW 95146671A TW I325642 B TWI325642 B TW I325642B
Authority
TW
Taiwan
Prior art keywords
light
gallium nitride
compound semiconductor
based compound
emitting device
Prior art date
Application number
TW095146671A
Other languages
English (en)
Other versions
TW200739947A (en
Inventor
Naoki Fukunaga
Hironao Shinohara
Hiroshi Osawa
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005360288A external-priority patent/JP2007165611A/ja
Priority claimed from JP2005360289A external-priority patent/JP2007165612A/ja
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW200739947A publication Critical patent/TW200739947A/zh
Application granted granted Critical
Publication of TWI325642B publication Critical patent/TWI325642B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

1325642 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於氮化鎵系化合物半導體發光元件，特別 是關於驅動電壓（Vf)低的氮化鎵系化合物半導體發光元 件及其製造方法。 本申請案，係根據2005年12月14日於日本所提出 之特願2005-36028 8號以及2005年12月14日於日本所 提出之特願2005-360289號等申請案來主張其優先權，並 在此沿用其內容。 【先前技術】 近年來，在短波長光線發光元件方面，氮化鎵系化合 物半導體發光元件日漸受到矚目。此氮化鎵系化合物半導 體發光元件係由藍寶石（sapphire )之單晶開始，以各種 的氧化物或ιπ-ν族化合物作爲基板，於此基板上，藉由 有機金屬氣相化學成積法（MOCVD法）或分子束磊晶法 (MBE法）等所形成。 氮化鎵系化合物半導體發光元件係可舉出有朝橫向之 電流擴散小之特徵。因此，僅對電極正下方之半導體注入 電流時，於電極正下方的發光層所發出的光將會被電極所 遮蔽，發光元件的光實難向外部發出。所以，如此的發光 元件之構成，通常可使用透明電極以作爲正極，而光即透 過正極發出。
由透明電極所構成的正極上，係使用Ni/Au或ITO -5- (2) (2)1325642 (ln203— Sn02)等之眾所熟知的導電材料。Ni/Au等之 金屬係與P型半導體層之接觸電阻小，光的透過率低。相 對的，ITO等之氧化物則是光透過率高，但卻有接觸電阻 大的問題。 因此，過去用於氮化鎵系化合物半導體發光元件之正 極，係將ITO等之導電性優異的金屬氧化物層以及接觸金 屬層予以組合所構成（例如，專利文獻1 )。 上述的接觸金屬層之材料上，爲了使其與p型半導體 層的接觸電阻變小，係可使用Pt或Rh等功函數大的金屬 〇 但是，在專利文獻1所記載的氮化鎵系化合物半導體 發光元件中，使用於正極之接觸金屬層，因可能爲與P型 半導體層的接觸電阻降低者，其接觸金屬層的光透過率低 的之故，而無能獲得充分的光發出效率，而有發光輸出變 低的問題。 如此之氮化鎵系化合物半導體發光元件中，使光發出 效率向上而提高發光輸出的方法之一，雖可舉出有使各層 的透過率向上提昇之方法，但其他還有使發光面粗面化， 藉由在光發出之面設置各式各樣的角度，使光發出效率向 上提昇等之提案（例如，專利文獻2 )。 專利文獻2所記載之氮化鎵系化合物半導體發光元件 ，係藉由使光發出面粗面化，例如，發光層的折射率約 2.5，相對於空氣的折射率1而言係爲相當高的，同時其 臨界角變小，約爲25°，因而避免了光於結晶內重複地進 -6- (3) 1325642 行反射及吸收後無法對外部發出，使得光發出效 昇。 但是，專利文獻2所記載之氮化鎵系化合物 光元件中，藉由使光發出面粗面化而使光發出效 上提昇之效果的光發出面粗面化的程序中，經粗 發出面之表面將受到損傷，而導致其與電極之間 阻上升的問題。 爲解決上述接觸電阻上升的問題，係有藉由 系化合物半導體發光元件的光發出面粗面化，且 導體層的表面附近設置由Mg層以及Au層所構 層，再加以熱處理，進而改善其接觸電阻之發光 案（例如，專利文獻3 )。 但是，專利文獻3所記載的氮化鎵系化合物 光元件中，於設置由Mg層及Au層所構成之金 施熱處理’係因必須再經去除前述金屬層的步驟 步驟數大幅增加使製造成本變高的問題。此外， 述Au層時’必須使用王水等之強酸，而有損傷 化合物半導體之表面的疑慮。 [專利文獻1]特開平9-129919號公報 [專利文獻2]特開平6-29 1 368號公報 [專利文獻3]特開2000-196152號公報 【發明內容】 [發明所欲解決之課題] 率向上提 半導體發 率具有向 面化的光 的接觸電 使氮化鎵 在P型半 成的金屬 元件被提 半導體發 屬層後實 ，而造成 在去除前 氮化鎵系 (4) (4)1325642 本發明係有鑑於上述之課題而執行’其目的在於提供 一種，於正極上不使用光透過率低的接觸金屬層’而改爲 藉由使透光性導電氧化膜的摻雜物濃度提高’而獲得高光 發出效率，且同時亦降低與P型半導體層的接觸電阻，使 驅動電壓（Vf)降低的氮化鎵系化合物半導體發光元件及 其製造方法。 此外，本發明之另一目的在於提供一種，藉著不使用 透過率低的接觸金屬層，而以提高透光性導電氧化膜的摻 雜物濃度，來降低至少有一部份形成凹凸面的P型半導體 層與透光性導電氧化膜之間的接觸電阻，降低驅動電壓（ Vf)，同時獲得高光發出效率的氮化鎵系化合物半導體發 光元件及其製造方法。 [解決之手段] 本發明者們爲解決上述之問題，經過嚴加探究的結果 ，遂完成本發明。 即，本發明係關於以下之發明。 (1) 一種氮化鎵系化合物半導體發光元件，其特徵 係，在氮化鎵系化合物半導體元件的P型半導體層上層合 含摻雜物之透光性導電氧化膜所成之氮化鎵系化合物半導 體發光元件中，使前述P型半導體層與前述透光性導電氧 化膜之界面的摻雜物濃度，較前述透光性導電氧化膜主體 中的摻雜物具有更高之濃度。 (2 )如上述（1 )之氮化鎵系化合物半導體發光元件 -8- (5) 1325642 ，其中，前述P型半導體層上的至少一部份形成凹凸面。 (3) 如上述（1)或（2)之氮化鎵系化合物半導體 發光元件，其中，前述透光性導電氧化膜的摻雜物濃度， 係於該透光性導電氧化膜與前述P型半導體層之界面部位 爲最大。 (4) 如上述（1)〜（3)中任一項之氮化鎵系化合 物半導體發光元件，其中，前述氮化鎵系化合物半導體元 φ 件的P型半導體層與前述透光性導電氧化膜之間，設置有 摻雜物濃度較該透光性導電氧化膜爲高之高摻雜物濃度區 域。 . (5)如上述（4)之氮化鎵系化合物半導體發光元件 ，其中，前述高摻雜物濃度區域，係由使包含摻雜物單體 、摻雜物的氧化物、以及較前述透光性導電氧化膜的摻雜 濃度更高之摻雜物的透光性導電材料之中之任一種成膜後 所構成。 φ (6)如上述（4)或（5)之氮化鎵系化合物半導體 * 發光元件，其中，前述高摻雜物濃度區域，係由使包含 * Sn、Sn02、以及較前述透光性導電氧化膜的Sn濃度更高 * 之Sn的IT0(In203-Sn02)中之任一種成膜後所構成。 (7)如上述（1)〜（6)中任一項之氮化鎵系化合 物半導體發光元件，其中，前述氮化鎵系化合物半導體元 件的P型半導體層與前述透光性導電氧化膜的界面上較該 透光性導電氧化膜主體之摻雜物濃度爲高之區域，係存在 於以前述界面爲中心之0.1 nm〜20 nm的範圍.。 -9- (6) 1325642 (8) 如上述（1)〜（6)中任一項之氮化鎵 物半導體發光元件，其中，前述氮化鎵系化合物半 件的P型半導體層與前述透光性導電氧化膜的界面 透光性導電氧化膜主體之摻雜物濃度爲高之區域， 於以前述界面爲中心之0.1 nm〜10 nm的範圍。 (9) 如上述（1)〜（6)中任一項之氮化鎵 物半導體發光元件，其中，前述氮化鎵系化合物半 件的P型半導體層與前述透光性導電氧化膜的界面 透光性導電氧化膜主體之摻雜物濃度爲高之區域， 於以前述界面爲中心之0.1 nm〜3 nm的範圍。 (1 〇 )如上述（1 )〜（9 )中任一項之氮化鎵 物半導體發光元件，其中，前述透光性導電氧化膜 自於 IT0(In203-Sn02) 、ΑΖ0(Ζη0-Α1203)、 Ιη203 — ZnO) 、GZO ( ZnO - Ge02)所成群之至少 上的材料所成。 (11)如上述（10)之氮化鎵系化合物半導體 件，其中，前述透光性導電氧化膜係至少含有ITO _ S η Ο 2 )。 (1 2 )如上述（1 )〜（1 1 )中任一項之氮化 合物半導體發光元件，其中，前述透光性導電氧化 度係在35 nm〜10，000 nm ( ΙΟμιη)的範圍內。 (13)如上述（1)〜（11)中任一項之氮化 合物半導體發光元件，其中，前述透光性導電氧化 度係在1〇〇 nm〜1，000 nm ( Ιμπι)的範圍內。 系化合 導體元 上較該 係存在 系化合 導體元 上較該 係存在 系化合 係由選 ΙΖΟ ( 一種以 發光元 (I η 2 0 3 鎵系化 膜之厚 錄系化 膜之厚 -10- (7) (7)1325642 (14) 一種氮化鎵系化合物半導體發光元件的製造方 法，其特徵係，在氮化鎵系化合物半導體元件的P型半導 體層上層合含摻雜物之透光性導電氧化膜之氮化鎵系化合 物半導體發光元件的製造方法中，於前述P型半導體層上 層合含有摻雜物之透光性導電氧化膜之後，以200 °C〜 900 °C的溫度進行熱退火（anneal )處理。 (15) —種氮化鎵系化合物半導體發光元件的製造方 法，其特徵係，在氮化鎵系化合物半導體元件的p型半導 體層上層合含摻雜物之透光性導電氧化膜之氮化鎵系化合 物半導體發光元件的製造方法中，於前述p型半導體層上 層合含有摻雜物之透光性導電氧化膜之後，以300 °C〜 600 °C的溫度進行熱退火處理。 (16) —種氮化鎵系化合物半導體發光元件的製造方 法，其特徵係，前述在氮化鎵系化合物半導體元件的p型 半導體層上層合含摻雜物之透光性導電氧化膜之氮化鎵系 化合物半導體發光元件的製造方法中， 於前述p型半導體層上層合含有摻雜物之透光性導電 氧化膜之後，使用準分子雷射進行雷射退火處理。 (P)如上述（14)〜（16)中任一項之氮化鎵系化 合物半導體發光元件的製造方法，其中，於前述p型半導 體層上層合含摻雜物之透光性導電氧化膜前，使前述p型 半導體層上的至少一部份形成凹凸面。 (18) ~種氮化鎵系化合物半導體發光元件的製造方 法’其特徵係’於氮化鎵系化合物半導體元件之p型半導 -11 - (8) (8)1325642 體層上，依序層合具有高摻雜物濃度之層以及透光性導電 氧化膜之後，以200 °C〜900 °C的溫度進行熱退火處理 〇 (19) 一種氮化鎵系化合物半導體發光元件的製造方 法，其特徵係，於氮化鎵系化合物半導體元件之p型半導 體層上，依序層合具有高摻雜物濃度之層以及透光性導電 氧化膜之後，以3 00 °C〜600 °C的溫度進行熱退火處理 〇 (20) 如上述（18)或（19)之氮化鎵系化合物半導 體發光元件的製造方法，其中，於前述P型半導體層上依 序層合具有高摻雜物濃度之層以及透光性導電氧化膜之前 ，使前述P型半導體層上的至少一部份形成凹凸面》 (21) —種氮化鎵系化合物半導體發光元件的製造方 法，其特徵係，於氮化鎵系化合物半導體元件之p型半導 體層上的至少一部份形成凹凸面，接著，於前述p型半導 體層上層合具有高摻雜物濃度之透光性導電氧化膜的氮化 鎵系化合物半導體發光元件的製造方法中，包含下述（1 )〜（3 )之步驟， (1) 於基板上依序層合由氮化鎵系化合物半導體 所成之η型半導體層、發光層以及p型半導體層的步驟（ 1 )： (2) 於前述ρ型半導體層上形成由金屬微粒子所 成之光罩的步驟（2): (3) 自該光罩上使ρ型半導體層進行乾蝕刻的步 -12- (9) (9)1325642 驟（3 )。 (22)如上述（21)之氮化鎵系化合物半導體發光元 件的製造方法，其中，前述步驟（2)係由在p型半導體 層上形成金屬薄膜之步驟以及在該金屬薄膜形成後的熱處 理步驟所構成。 (23 )如上述（21 )或（22 )之氮化鎵系化合物半導 體發光元件的製造方法，其中，形成前述光罩的金屬微粒 子係由Ni、或Ni合金所構成。 (24 )如上述（η )〜（23 )中任一項之氮化鎵系化 合物半導體發光元件的製造方法，其中，形成前述光罩的 金屬微粒子係具有熔點在100 °C〜450 。(：之溫度範圍之 低熔點金屬、或低熔點合金。 (25 )如上述（2 1 )〜（24 )中任一項之氮化鎵系化 合物半導體發光元件的製造方法，其中，形成前述光罩的 金屬微粒子係選自於Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd 、In所成群之低熔點金屬、或至少含有一種此等金屬之低 熔點合金。 (26 )如上述（21 )〜（25 )中任一項之氮化鎵系化 合物半導體發光元件的製造方法，其中，於前述p型半導 體層上的至少一部份所形成之凹凸面，係藉由濕飩刻步驟 所形成。 (27) —種由如上述（1)〜（13)中任一項之氮化 鎵系化合物半導體發光元件所成之照燈。 (28) —種根據如上述（14)〜（26)中任一項之製 -13- 1325642 do) 造方法所得之氮化鎵系化合物半導體發光元件所成之照燈 [發明的效果] 根據本發明的氮化鎵系化合物半導體發光元件，其係 藉由於氮化鎵系化合物半導體元件的P型半導體層與透光 性導電氧化膜之界面上，具有摻雜物濃度高的區域之構成 ，而使前述P型半導體層與透光性導電氧化膜之接觸電阻 變小，降低Vf，同時獲得光發出效率高的氮化鎵系化合 物半導體發光元件。 又，根據本發明的氮化鎵系化合物半導體發光元件， 使摻雜物濃度高的區域僅只位於氮化鎵系化合物半導體元 件的P型半導體層與透光性導電氧化膜之界面附近，而該 界面附近以外的區域則使用所含摻雜物濃度爲比電阻最小 之透光性導電氧化膜，因此可使氮化鎵系化合物半導體發 光元件的正極之電阻變得更小，且可降低Vf。 此外，根據本發明的氮化鎵系化合物半導體發光元件 ，係由至少一部份形成凹凸面的P型半導體層與透光性導 電氧化膜之界面上含有摻雜物濃度高的區域所構成，故可 使前述P型半導體層與透光性導電氧化膜的接觸電阻變小 ，獲得Vf低，而同時光發出效率高的氮化鎵系化合物半 導體發光元件。 而且，本發明的氮化鎵系化合物半導體發光元件，其 摻雜物濃度高的區域僅只存在於至少一部份形成凹凸面的 -14- (11) (11)1325642 P型半導體層與透光性導電氧化膜之界面附近，於該界面 附近以外的區域係因使用含有使比電阻爲最小的摻雜物濃 度之透光性導電氧化膜，而使氮化鎵系化合物半導體發光 元件正極的電阻變得更小，故可獲得Vf小，且光發出效 率優越的氮化鎵系化合物半導體發光元件。 【實施方式】 [實施發明的最佳型態] (第一實施型態） 以下就本發明之氮化鎵系化合物半導體發光元件的第 一實施型態，適當地參照圖1〜4進行說明。 如圖1所示之本實施型態的氮化鎵系化合物半導體發 光元件101，其係於基板111上，以η型GaN層112、發 光層1 13、以及p型GaN層（p型半導體層）114之順序 所層合之氮化鎵系化合物半導體發光元件，其中，於前述 P型GaN層114上，係層合有使含摻雜物之透光性導電氧 化膜成膜所成之正極115，而存在於p型GaN層1 14與正 極（透光性導電氧化膜）115之界面的摻雜物濃度，係槪 略以較作爲正極115之透光性導電氧化膜主體的摻雜物濃 度高所構成。 本發明所使用，由透光性導電氧化膜所成之正極，係 對介由緩衝層於基板上層合氮化鎵系化合物半導體，而形 成有n型半導體層、發光層以及P型半導體層之過去公知 的氮化鎵系化合物半導體發光元件而言，係可無限制地使 -15- (12) (12)1325642 用之。 基板111方面，若使用藍寶石單晶（A1203 ; A面、C 面、Μ面、R面）、鋁鎂尖晶石單晶（MgAl2〇4) 、ZnO 單晶、LiA102單晶、LiGa02單晶、MgO單晶等之氧化物 單晶、Si單晶、SiC單晶、GaAs單晶、A1N單晶、GaN單 晶及ZrB2單晶等之硼化物單晶等之公知的基板材料，係 可無任何限制地使用之。而且，基板的面方位並無特別限 制。此外，亦可爲just基板或具有截光角之基板。 η型GaN層（η型半導體層）112、發光層113、以及 ρ型GaN層（ρ型半導體層）114方面，已知有各種之構 造，此等周知的構造係可無須任何限制地使用之。特別是 P型半導體層係可使用載子濃度爲一般濃度者，即使是對 於較低載子濃度的，例如lxl017cnT3程度之ρ型半導體層 ，亦可適用本發明所使用之透光性正極115。 又，氮化鎵系化合物半導體方面，係以一般式 AlxIriyGa^x.yN ( 〇Sx< 1、0Sy< 1、〇$x + y< 1)所示之各 種組成的氮化鎵系化合物半導體最爲多數人所知，而本發 明中構成η型半導體層、發光層以及ρ型半導體層的氮化 鎵系化合物半導體方面，係可以無所限制地使用以一般式 AlxInyGahx.yN ( 〇Sx< 1、0Sy< 1、〇$x + y< 1)所示之各 種組成的半導體。 此等氮化鎵系化合物半導體的成積方法並無特別限制 ，MOCVD (有機金屬化學氣相成積法）、HVPE (氫化物 氣相成積法）、MBE (分子束磊晶成積法）等使III族氮 -16- (13) (13)1325642
化物半導體成長之眾所熟知的所有方法皆適用。較佳的成 積方法，從膜厚控制性、量產性之觀點來看，以MOCVD 法爲佳。MOCVD法中，載氣方面係使用氫氣（H2)或氮 氣（N2 ) ; III族原料之Ga來源方面使用三甲基鎵（TMG )或三乙基鎵（TEG ) ;A1來源方面係使用三甲基鋁（ TMA)或三乙基鋁（TEA) ; In來源方面係使用三甲基銦 (TMI )或三乙基銦（TEI) ; V族原料之N來源方面使 用氨（NH3 )、聯胺（N2H4 )等。此外，在摻雜物（ dopant)上，η型中之Si原料方面可利用單矽烷（Si H4) 或二矽烷（Si2H6 ) ; Ge原料方面係可利用氫化鍺氣體（
GeH4 );而p型中之Mg原料方面可使用例如雙環戊二烯 基鎂（Cp2Mg)或雙乙基環戊二烯基鎂（（EtCp) 2Mg) ο 作爲此氮化鎵系化合物半導體的一例，如圖3所示具 有層合體構造之氮化鎵系化合物半導體120，其係使用於 由藍寶石所成之基板121上方層合由A1Ν所成之圖示中省 略的緩衝層後，依GaN基底層122、η型GaN接觸層123 ' η型AlGaN被覆層124、由InGaN所成之發光層125、p 型AlGaN被覆層126、p型GaN接觸層127之順序予以層 合者。 此外，如圖3所示，係可藉由蝕刻去除由氮化鎵系化 合物半導體所成之P型GaN接觸層127、p型AlGaN被覆 層126、發光層125、以及η型AlGaN被覆層124的一部 份，而使η型GaN接觸層123暴露出；而藉由於該π型 -17- (14) (14)1325642
GaN接觸層123上，例如，設置Ti/Au所成過去所熟知 的負極，而於P型GaN接觸層127上設置正極，係可構成 氮化鎵系化合物半導體發光元件。 正極115係由至少與p型半導體層（p型GaN層1 14 )接觸之透光性導電氧化膜層所構成。於透光性導電氧化 膜層上的一部份，設置有電路基板或導線架等電氣接續目 的之正極接線墊片116。
用爲透光性導電氧化膜之材料上，係使用含摻雜物之 氧化物。例如，以使用 ITO ( ln203 - Sn〇2 ) 、AZO ( ZnO -Al2〇3 ) 、IZO ( ln203 - ZnO ) 、GZO ( ZnO - Ge02 )等 在透光性與低比電阻上優異之材料爲佳。特別是在欲降低 Vf的情況下，係以使用可得低比電阻之ITO爲佳。又， 當使用AZ◦或GZO時，因此等之比電阻係較ITO之比電 阻高，故Vf亦將較ITO的Vf來得高，當其在GaN上成 膜時，因存在於AZO或GZO中的ZnO將進行具有粒界的 晶膜成積（epitaxial growth)，其結晶性係較ITO爲佳。 因此，係可形成剝離較ITO少、強度特性優越的透光性導 電氧化膜。 透光性導電氧化膜，係以使用具有其比電阻爲最低之 Sn濃度附近的組成者爲佳。例如，使用ITO作爲透光性 導電氧化膜的情況下，ITO中的Sn濃度以5〜20質量％之 範圍爲佳。而爲了得到更低的比電阻，則以使用Sn濃度 爲7.5〜12.5質量％範圍之ITO爲佳。 此外，透光性導電氧化膜的膜厚，係以可得低比電阻 -18- (15) (15)1325642 、高透過率之 35 nm〜10000 nm(10 μιη)範圍爲佳。再 由生產成本的觀點來看，透光性導電氧化膜的膜厚係以 1000 nm ( 1 μιη)以下爲佳。 使透光性導電氧化膜層合之後，藉由於200〜900 °C 溫度下實施熱退火處理，係可使均一地存在於透光性導電 氧化膜的摻雜物擴散，而於透光性導電氧化膜層與P型半 導體層的界面附近，形成摻雜物濃度高的高摻雜物濃度區 域。此外，藉由進行熱退火處理，係可同時提昇透光性導 電氧化膜層的透過率。 摻雜物的擴散，雖係於200〜900 °C溫度下所進行的 熱退火處理而發生，但爲了更降低接觸電阻，係以於300 〜900 °C溫度下實施熱退火處理爲佳。 退火處理時的空間雰圍方面，無論使用何種氣體都沒 有關係，但爲了提昇透過率，以含有氧氣（〇2)之氣體爲 佳，又，爲了降低透光性導電氧化膜的比電阻，以含有氮 氣（N2)或含有氫氣（H2)之氣體爲佳。 此外，藉由使用準分子雷射之雷射退火處理，可使透 光性導電氧化膜內的摻雜物擴散。 藉由在由透光性導電氧化膜層所成之正極115與p型 GaN層（p型半導體層）114的界面附近形成高摻雜物濃 度區域，可降低正極115與p型GaN層1 1 4之間的接觸電 阻。 關於如此之降低透光性導電氧化膜層與p型GaN層 1 1 4之間接觸電阻的機制上，並未十分地明朗，但可思考 -19- (16) (16)1325642 爲，對透光性導電氧化膜的比電阻爲最小之摻雜物濃度而 言，接觸電阻爲最小之摻雜物濃度係高上5〜1 0質量％程 度。 爲降低接觸電阻而增加透光性導電氧化膜全體的摻雜 物濃度時，爲了提高透光性導電氧化膜的比電阻，結果係 使Vf變高。但，如本發明，藉由僅只在界面附近增加透 光性導電氧化膜的摻雜物濃度，係可於透光性導電氧化膜 的比電阻保持在低的狀態下，降低透光性導電氧化膜與P 型半導體層之間的接觸電阻。 此外，因形成高摻雜物濃度區域，使透光性導電氧化 膜層與P型半導體層之間的接觸電阻降低之故，將無需再 像過去的氮化鎵系化合物半導體發光元件般地層合金屬接 觸層。因此，可實現因金屬接觸層所引起的光透過率降低 不再發生、發光輸出高的氮化鎵系化合物半導體發光元件 〇 透光性導電氧化膜層與P型半導體層間界面附近的高 摻雜物濃度區域，係以存在於以界面爲中心算起0.1 nm〜 20 nm範圍爲佳。又，爲了使透光性導電氧化膜保有更低 的比電阻，高摻雜物濃度區域係以存在於以界面爲中心之 0.1 nm〜10 nm範圍爲佳，以存在於0.1 nm〜3 nm範圍爲 最佳。 而且，透光性導電氧化膜層的摻雜物濃度，係以位於 透光性導電氧化膜層與P型半導體層之界面爲最大濃度者 爲佳。 -20- (17) (17)1325642 如此位於界面附近的摻雜物之擴散，並非藉由透光性 導電氧化膜的成膜方法，而可無限制地使用任何眾所熟知 的成膜方法。例如，使用濺鍍法或真空蒸鍍法等，係可使 透光性導電氧化膜層進行成膜。 此外，成爲本發明之正極115的透光性導電氧化膜進 行成膜之前，係以實施P型GaN層114表面之洗淨爲佳。 藉由進行如此之成膜前的洗淨，雖具有促進透光性導電氧 化膜層與P型GaN層114間界面附近之擴散的效果，但關 於其機制並未解明。 如上述之p型GaN層114表面之洗淨中，若使用氟酸 (HF)或鹽酸（HC1)等較爲合適。 此外，於透光性導電氧化膜進行成膜之前，係藉由使 比透光性導電氧化膜的摻雜物濃度更高的具有高摻雜物濃 度之層，作爲圖示中省略的透光性導電氧化膜接觸層於P 型GaN層114上進行成膜，而使高摻雜物濃度區域可形成 於正極115(透光性導電氧化膜）與p型GaN層114 ( p 型半導體層）之界面附近。 例如，當透光性導電氧化膜係使用Sn02濃度爲1 0質 量％之ITO時，透光性導電氧化膜接觸層上，係可使用Sn (摻雜物單體）、Sn02 (摻雜物的氧化物）、ITO ( Sn02 =15〜20質量％)等。此外，在透光性導電氧化膜接觸層 上，當透光性導電氧化膜使用 AZO時，係可使用 A1、 ai2o3、azo (富含A1 );當透光性導電氧化膜使用IZO 時，係可使用Zn、ZnO、IZO (富含Zn);當透光性導電 -21 - (18) (18)1325642 氧化膜使用GZO時’係可使用Ge、Ge205、GZO (富含
Ge)。如此，在透光性導電氧化膜的接觸層之材質上’係 可因應透光性導電氧化膜的材料而適當地選擇之。 如此之透光性導電氧化膜接觸層，係於透光性導電氧 化膜成膜後，並不限於形成獨立於正極115 (透光性導電 氧化膜）與P型GaN層114(p型半導體層）之間的層構 造，可想成例如，多數是以透光性導電氧化膜層中的高摻 雜濃度區域存在。 此外，透光性導電氧化膜接觸層，係藉著由含於透光 性導電氧化膜中之物質所構成而容易引起相互擴散、即使 是Sn等之金屬亦能由氧化而爲透光性等，故不會發生像 在金屬接觸層中常見的光透過率降低之情事。 當透光性導電氧化膜接觸層成膜時，係可在不進行熱 退火或雷射退火等之後處理下形成高摻雜物濃度區域，但 是，藉由熱退火或雷射退火等之後處理的進行，係可於更 接近界面附近之範圍形成高摻雜物濃度區域，而且，因爲 亦可使透光性導電氧化膜的光透過率提昇之故，欲使Vf 降低或光輸出向上提昇，仍以實施熱退火或雷射退火處理 爲佳。 位於正於1 15與p型GaN層114界面的摻雜物濃度， 係可根據該當業者熟知的橫切面TEM的EDS分析法進行 測定。即是，以正極1 1 5與p型GaN層1 1 4的界面爲中心 ’於數個點進行橫切面TEM的EDS分析，從各點之分析 圖型可求得所含之金屬與其含量。當摻雜物濃度的測定進 -22- (19) 1325642 行不充分時，最好是追加測定更多的點 正極接線墊片116係形成於由透光 成之正極1 15上，以使用Au、Al、Ni U 種構造爲眾所熟知，若是此等熟知的材 任意使用而無任何限制。 正極接線墊片116的厚度，以100 爲佳。此外，在接線墊片的特性上，其 其磁通量較高之故，正極接線墊片116 以上較佳。而，若就製造成本的觀點來 以下爲佳。 負極117，係接續於，於基板111 112、發光層113以及p型GaN層1 14 鎵係化合物半導體的η型GaN層Π 2上 因此，在形成負極1 1 7之際，係將 型GaN層114的一部分去除之後使nl 出。然後，在本發明中，於剩下的P型 透光性的正極115，而於暴露出的η型 負極117 。 用以爲負極117的材料方面，係有 的負極爲大眾所熟知，在使用此等熟知 限制， 如上述之說明，本發明之氮化鎵系 元件，例如，藉由該當業者所熟知的方 後，係可構成照燈。此外，藉由組合具 性導電氧化膜層所 又及Cu等材料的各 料、構造者，係可 〜1000 nm之範圍 厚度較厚的，係因 的厚度以 300 nm 看，則以 5 0 0 n m 上以η型GaN層 之順序層合之氮化 所形成。 發光層1 13以及p ^ GaN層1 12暴露 GaN層1 14上形成 GaN層1 12上形成 各種組成以及構造 之負極上並無任何 化合物半導體發光 法設置透明上罩之 有螢光體之上罩與 -23- (20) (20)1325642 本發明之氮化鎵系化合物半導體發光元件，係可構成白色 的照燈。 又，例如，如圖5所示，本發明之氮化鎵系化合物半 導體發光元件，係可使用過去公知的方法無所限制地構成 ，用以爲LED照燈。照燈方面，係可使用於一般用途之 砲彈型、行動電話的背光用途之側邊入光型、用於顯示器 之直落式入光型等之任何用途上。例如，使Face-up型之 氮化鎵系化合物半導體發光元件以砲彈型進行實裝時，如 圖式例所示，係將氮化鎵系化合物半導體發光元件1 0 1以 樹脂黏著於兩支框架131、132的單一方上，使用由金等 材質所構成之電線133、134將正極接線墊片及負極接線 墊片分別黏著於框架131、132上。之後，藉由以透明樹 脂將元件周邊包膜（參照圖5之包膜1 3 5 )，可製作砲彈 型之照燈1 3 0。 本發明之氮化鎵系化合物半導體發光元件，因其驅動 電壓（Vf)低，且光發出效率優越，可使高效率的照燈得 以實現。 [實施例] 以下，本發明係藉由實施例以更詳細地說明，但本發 明並非爲僅限於此等實施例。 〔實驗例1〕 圖3中，係表示爲了使用本實施例的氮化鎵系化合物 -24- (21) (21)1325642 半導體發光元件所製作之磊晶構造體的橫切面模式圖。又 ，圖1及圖2中，係表示本發明之氮化鎵系化合物半導體 發光元件之橫切面模式圖以及平面模式圖。 以下，適當地參照以進行說明。 (氮化鎵系化合物半導體發光元件的製作） 氮化鎵系化合物半導體發光元件120的層合構造體， 係於由藍寶石之c面（（ 0001)結晶面）所成之基板121 上，介由Α1Ν所成的緩衝層（無圖示）依：去摻雜之GaN 基底層（層厚=2 μιη) 122、摻雜Si之η型GaN接觸層（ 層厚=2 μιη、載子濃度=lxl〇19cm·3) 123、慘雜Si之η 型 Al0.07Ga0.93N被覆層（層厚= 12.5 nm、載子濃度= lxl018cnT3) 124、由6層之摻雜Si之GaN障壁層（層厚 =14_0 nm、載子濃度=lxl〇18cnT3)與 5層之去摻雜 Ino.zoGao.j^N之井層（層厚= 2.5 nm)所成之多重量子構 造的發光層125、摻雜Mg之p型Al〇.()7Ga().93N被覆層（ 層厚=10 nm) 126、以及摻雜Mg之p型GaN接觸層（層 厚=1 00 nm ) 1 27，之順序層合所構成。上述氮化鎵系化 合物半導體發光元件120之層合構造體的各構成層122〜 127，係以一般之減壓MOCVD方法使其成積而成。 使用上述氮化鎵系化合物半導體發光元件120的磊晶 構造體，製作氮化鎵系化合物半導體發光元件（參照圖1 )。首先，於η型電極之區域上，實施一般的乾蝕刻，限 於該區域上使摻雜Si之η型GaN接觸層的表面暴露出。 -25- (22) 1325642 接著，使用HF以及HC1，將p型GaN接 表面洗淨之後，僅只於該p型GaN接觸層127 的區域上，以濺鍍法形成由ITO所成之透光性 層。ITO係藉由直流磁控濺鍍法（DC Sputtering)以約400 nm之膜厚進行成膜。濺 用Sn02濃度爲10質量％的ITO靶材，使ITO 力爲約0.3 Pa。然後，於由ITO所成之透光性 成膜之後，以600 °C的溫度進行1分鐘的熱 如此，係於P型GaN接觸層127上形成本發明 照圖1及圖2之符號115)。 以上述之方法所形成之正極係顯示有高 460 nm的波長區域下，具有90%以上的透過率 透過率係使用，將與上述相同厚度之透光性導 層合於玻璃板上所得之透過率測定用樣本，以 進行測定。此外，光透過率之値，係在僅測定 之光透過空白値的考量下算出。 接著，藉由真空蒸鍍法，於透光性導電氧 )上的一部份、及摻雜Si之η型GaN接觸層 由Cr所成之第1層（層厚=40 nm) 、Ti所成 層厚=100 nm) 、Au所成之第3層（層厚= 順序層合，分別形成正極接線墊片、及負極。 形成正極接線墊片以及負極之後，使用鑽 磨粒硏磨由藍寶石所成之基板111的內面，最 鏡面。之後，將層合構造體截斷，分離爲350 觸層127之 之形成正極 導電氧化膜 Magnetron 鍍時，係使 成膜時的壓 導電氧化膜 退火處理。 之正極（參 透光性，於 。而且，光 電氧化膜層 分光光度計 玻璃板所得 化膜（正極 123上，依 之第2層（ 400 nm)之 石微粒等之 終使其成爲 μπι 見方之 -26- (23) (23)1325642 正方形的個別晶片，載置於導線架上之後’以金屬（Au ) 電線與導電架連接。 (驅動電壓（Vf)的測定） 使此等晶片藉由探針通電，進行附加電流爲2〇 mA時 之順方向電壓（驅動電壓：Vf)的測定’其結果係3.3 V 。此外，以一般的積分球所測定之發光輸出（P〇)爲1〇 mW，其發光面的發光分布係已確認爲正極115全面的發 光。 (Sn濃度的計算） 藉由橫切面TEM的EDX分析，估算存在於p型GaN 接觸層127與透光性導電氧化膜層（正極）之界面爲中心 之寬幅20 nm區域中的Sn濃度，並顯示於圖4中》此Sn 濃度係定義爲，與可存在於界面附近的金屬原子（ In+Sn + Ga + Al )之比例（原子％ )。透光性導電氧化膜內 之Sn濃度，對於從界面算起2 nm以上之區域中爲5〜10 原子％而言，係可確認從界面未滿2 nm之區域中含有1 5 原子％程度之Sn濃度。 〔實驗例2 — 5〕 在由IT0所成之透光性導電氧化膜層成膜之前，使約 2 nm的透光性導電氧化膜接觸層成膜，且與實驗例1同樣 地製作氮化鎵系化合物半導體發光元件。 -27- (24) 1325642 〔實驗例6〕 與實驗例1同樣地在由ITO所成之透光性導電氧化膜 層成膜之後，使用KrF248 nm的準分子雷射進行雷射退火 處理。雷射退火係以使單1照射的照射面積爲3x3 mm， 單一照射的能量爲10 mJ、周波數200 Hz之條件下實施·
〔實施例7〕 使由ITO所成之透光性導電氧化膜以真空蒸鍍法成膜 ，且與實驗例1同樣地製作氮化鎵系化合物半導體發光元 件。 〔實施例8〕 ai2o3濃度爲10質量％用以爲透光性導電氧化膜層之 AZO，以濺鏟法予以成膜，且與實驗例1同樣地製作氮化 鎵系化合物半導體發光元件。 (密著性的評價） 爲了評價ITO、AZO的密著性，使實驗例1以及實驗 例8以同樣的條件，於藍寶石基板上形成ιτο膜與azo 膜且進行熱處理之後，實施膜剝離試驗。剝離試驗係採用 於JIS中所規定之方法（jis H8062- 1 992 )中組合熱衝擊 試驗之加速試驗。 首先，於ITO膜以及AZO膜上，使用剪切刀以直線 -28- (25) (25)1325642 狀割劃形成1 mm間隔之棋盤格狀。此割劃之深度，係達 藍寶石基板表面之深度。接著，將此等樣品置於400 °C 烘箱內加熱30分鐘後，於溫度20 °C的水中急速冷卻且 使其乾燥。重複如此之加熱、冷卻處理5次。 然後，於形成割劃之膜的表面部分貼上黏著膠布（ Nichiban 製：透明膠布 cellophane tape' 寬 12 mm)，使 其毫無間隙地密著之後，將膠布自膜的表面拉開剝離。此 時，計算以割劃所劃分出的1 00個1 mm四方之膜表面區 劃之內，不能剝離完全而有殘留的區劃數。也就是說，若 有殘留之區劃爲1 00個，則可判斷爲膜不剝落。 〔實施例9 _ 1 0〕 去除如表1所示之退火溫度之點，其餘係與實驗例1 同樣地製作氮化鎵系化合物半導體發光元件。 〔實施例1 1 — 1 2〕 去除使透光性導電膜爲表1所示之厚度之點，其餘係 與實驗例1同樣地製作氮化鎵系化合物半導體發光元件。 〔實施例1 3〕 去除不進行600 °C溫度下之熱退火處理之點，其餘 係與實驗例1同樣地製作氮化鎵系化合物半導體發光元件 -29- (26) 1325642 〔實施例1 4〕 去除於透光性導電氧化膜成膜前不實施洗淨之點，其 餘係與實驗例1同樣地製作氮化鎵系化合物半導體發光元 件。 〔實施例1 5〕 使用Pt靶材於透光性導電氧化膜接觸層上，形成約 φ 〇.5 nm層厚的Pt膜’其餘係與實驗例1同樣地製作氮化 鎵系化合物半導體發光元件。 . 〔實施例1 6〕 去除不進行600 °C溫度下之熱退火處理之點，其餘 係與實驗例8同樣地製作使用AZO透光性導電氧化膜層 之氮化鎵系化合物半導體發光元件。 • 〔實施例1 7 — 1 8〕 • 去除如表1所示之退火溫度之點，其餘係與實驗例1 • 同樣地製作氮化鎵系化合物半導體發光元件。 ' 〔實施例1 9 - 2 0〕 去除使透光性導電膜爲表1所示之厚度之點，其餘係 與實驗例1同樣地製作氮化鎵系化合物半導體發光元件。 上述實驗例1 - 20之正極成膜條件、元件特性的一覽 表係如表1所示。又，表1中，係一倂顯示由P型GaN接 -30- (27) 1325642 觸層與透光性導電氧化膜層的界面至透光性導電氧化膜層 側，分別距離〇、1、2、5、10 nm位置中的Sn濃度。
-31 - 1325642 § liol 胆虼 ειις Β虼 9
L 11 - ll ΟΙ οι 01
II οι 01 οι οι 01 01 o/fe®鬆毅璲 ie i(N Μ虼
Sul ta虼 nlnls 6U0 B虼 Ανε/od
Λ/JA 鹤链圈Is ΐ)»踏 I »铝米«3 ft 鼷15 驩锶 ei οι 00 -
SI οι ε·ε ΦΙΡ009 00寸
1UH 二H οι L\ - οι ε·ε 00寸 cs
13H, JH οι ει οι •ε Φ1Ρ009 00寸 cs ss 二 - 寸ι ll 寸一 01 οι 2 οι 01 01 寸一 Π u π - 卜一 ll - 31 01 01
寸I ll - 91 π π οζ - - - Π 寸一 寸一 Η οι 91 01 - 寸一 卜一 οι ε ΦΙΡ009 00寸 is scs 13H, dti ^1¾ 61 61 - 91 - 寸一 °°l - ιι ει
II - -
SI 91 01 ε 负1°。009 00寸 01 οι 01 οι 01 οι 01 οι 01 01 01 οι •ε i ε·ε •ε ε·ε 寸·ε ε e 9.e 9.£ ·£
L.I 9·ε 9.ε •e £ ΦΙΡ009 φ ΙΡ009 φιρ008 φι p§ φ I Ρ009 φι Ρ009 壊 φ ιρ§9 φιρ§9 摧 ΦΙΡΟΟΟι Φ I P002 Φ lp009 农1 p§9 00寸 00寸 00寸 00寸 °06 s 00寸 °0 寸 00寸 00寸 i 00寸 00Π οε Η oil οΐί oil 0ΗΙΪ ozv Oil oiT 〇1I Oil Oil Oil Oil ozv N 霸 w 講
(％_M ON: SCS)01I lun , in
13H , dH
1UK, dK
lun ' dH lux ,ΗΗ lux, in ulu-° N 響 ^ £ loti, ix OH , in
1UH , JH
icm'dH lupi, mm
Ion, in
9華辑K sm 01匡辑s !s 2 !s -冕習；0 --^¾ -32- (29) (29)1325642 根據表1所示之元件特性的評價結果可知，不進行 600 °C溫度下熱退火處理的晶片，位於距離P型GaN層 與ITO層之界面2 nm內之Sn濃度變高，可發現Vf降低 (例如，實驗例1等）。 此外，當使熱退火溫度爲800 °C (實驗例9 )時，亦 或爲25 0 °C (實驗例10)時，位於距離界面2 nm內之 Sn濃度變高，可發現Vf降低。 又，當使透光性導電氧化膜的厚度爲900 nm (實驗例 11)時，亦或爲60 nm(實驗例12)時，位於距離界面2 nm內之Sn濃度變高，可發現Vf降低。 而即使是沒有實施熱退火處理的晶片，於ITO成膜之 前，係藉由形成使用有Sn之接觸層膜，而可形成Sn濃度 高的區域，其Vf降低（實驗例2)。 此外，使Sn等之接觸層成膜且進行有熱退火處理之 晶片中，係因Sn濃度高的區域存在於更接近界面的位置 上，而Vf更加降低（實驗例3— 5)。 而實施雷射退火以取代600 °C溫度下之熱退火處理 之晶片（實驗例6 )’亦或以真空蒸鍍法形成ΐτο膜之晶 片（實驗例7) ’同樣地存在有Sn濃度高的區域。 又’當使AZO作爲透光性導電氧化膜而成膜（實驗 例8 )時，Vf係劣於ITO膜。但與ITO膜同樣地，藉由 600 °C溫度下之熱退火處理，形成摻雜物A1濃度高的區 域，而Vf降低。此外，於剝離試驗中，相對於IT〇膜中 不剝離而殘留之70個程度的區劃數，ΑΖΟ膜中則1〇〇個 -33- (30) (30)1325642 全部殘留。由此可知，AZO膜係較ITO膜之Vf爲差，但 其密著性優異。 而在透光性導電氧化膜成膜之後不進行熱退火處理之 實驗例13中，其於距離P型GaN層與IT ◦層之界面10 nm爲止之範圍中，並未特別發現有Sn濃度高的區域。實 驗例13之發光元件，其Vf係3.6 V。 在透光性導電氧化膜成膜之前不實施P型GaN層之洗 淨的實驗例14中，係承認位於距離P型GaN層與ITO層 之界面1 nm的範圍中有Sn濃度高的區域。實驗例14之 發光元件，其Vf係3.6 V。 使用Pt靶材，於透光性導電氧化膜接觸層上形成約 0.5 nm層厚的Pt膜之實驗例15中，在界面之摻雜物濃度 係爲3 %。實驗例15之發光元件，其發光輸出（P〇 )係7 mW。 又，於透光性導電氧化膜上使用 AZO，未實施600 °(：溫度下之熱退火處理的實施例16中，位於距離p型 GaN層與ITO層之界面10 nm爲止之範圍中，並未特別發 現有Sn濃度高的區域。實驗例16之發光元件’其Vf係 3 ·7 V。 於透光性導電氧化膜成膜之後，於1〇〇〇 °C下進行熱 退火處理之實驗例17中，朝距離界面2 nm之範圍係有促 進Sn濃度不勻之偏析作用。實驗例17之發光元件’其 V f 係 3 _ 6 V。 此外，於透光性導電氧化膜成膜之後’於200 °C下 -34- (31) (31)1325642 進行熱退火處理之實驗例18,在位於距離p型GaN層與 ITO層之界面10 nm爲止的範圍中，並未特別發現有Sn 濃度高的區域。實驗例18之發光元件，其Vf係3.6 V。 使透光性導電氧化膜之厚度增厚爲1 200 nm之實驗例 19中，朝距離界面2 nm之範圍係有促進Sn濃度不勻之 偏析作用。實驗例1 9之發光元件，其發光輸出（Po )係 8 mW 〇 而使透光性導電氧化膜之厚度變薄爲30 nm之實驗例 20中，朝距離界面2 nm之範圍係有促進Sn濃度不勻之 偏析作用。實驗例20之發光元件，其Vf係3.7 V。 根據以上的結果，可明確地知道，本發明之氮化鎵系 化合物半導體發光元件係於光發出效率上表現優異，同時 具有低起動電壓（Vf)、高元件特性。 (第二實施型態） 以下就本發明之氮化鎵系化合物半導體發光元件的第 二實施型態，適當地參照圖6〜9進行說明。此處係以關 於與第一實施型態相異之凹凸進行說明，而關於其他之構 成，則與第一實施型態相同。 〔氮化鎵系化合物半導體發光元件的全體構成〕 如圖6所示，本實施型態的氮化鎵系化合物半導體發 光元件201，係於在基板211上依η型GaN層212、發光 層21 3、以及P型GaN層（p型半導體層）2 1 4之順序所 -35- (32) (32)1325642 層合之氮化鎵系化合物半導體發光元件的P型GaN層214 上之至少一部份形成有凹凸面，P型GaN層2 14上層合有 含摻雜物之透光性導電氧化膜成膜所成之正極215,存在 於p型GaN層214與正極（透光性導電氧化膜）215之界 面的摻雜物濃度，係使其較構成正極215之透光性導電氧 化膜主體的摻雜物濃度更高以槪略構成。 此外，如圖6所示之例，在p型GaN層2 14之表面 214a上，係形成爲前述凹凸面之無秩序圖型的凸部214b ，且於P型GaN層214上所形成之正極215的表面215a ，係對應於p型GaN層214上的凸部214b，而成爲形成 有凸部215b之凹凸面。 如圖6所示，p型GaN層214的表面214a中，至少 一部份上形成凹凸圖型而成爲凹凸面。在圖6所示之例中 ，p型GaN層214的表面214a之中，於氮化鎵系化合物 半導體發光元件201的左右方向約略中央附近，係形成有 具週期性由複數的凸部214b所構成之凸狀圖型。 於p型GaN層214的表面2Ma上形成凹凸圖型的方 法上，係可使用過去公知的光微影蝕刻法。 於表面214a上所形成之凹凸圖型，並不限於如圖6 所示之例具有週期性之圖型，亦可使之爲凸部之大小或凸 部間之距離是無秩序地構成之圖型，適當地決定即可。 凸部214b之形狀方面並無特別的限制，但可舉出有 圓柱、三角柱、四角柱等之多角柱形、圓錐、三角錐、四 角錐等之多角錐形等之形狀，可適當地選擇，而且，如圖 -36- (33) (33)1325642 6所示之橫切面形狀中，凸部214b的下端尺寸W (寬幅 )係以與上端寬幅尺寸相同，或是以變大之形狀者爲佳。 圖示例中之凸部214b，係自下端側至上端側逐漸縮減尺寸 而構成。 凸部2 1 4b之大小並無特別限制，但以下端尺寸W爲 0.01〜3 μπι之範圍爲佳。藉著下端尺寸W爲此範圍，使 光發出效率有向上提昇之效果。 欲使凸部214b形成下端尺寸W未達0_01μm者，雖 使用微影技術即可達成，但在導致高成本的同時，也將使 凸部過小而無法獲得充分的光發出效率。 此外，氮化鎵系化合物半導體發光元件之大小，一般 爲100〜2000 μιη之範圍，若凸部214b之下端尺寸W超 過3 μπι時，每個單位面積下之凸部214b的表面積將變小 ，無法獲得充分的光發出效率。而下端尺寸W以0.02〜2 μηι之範圍更佳。 凸部2 1 4b間的間隔，若爲週期性的圖型則無需特別 限制，但以凸部峰間的距離在0.01 μιη〜3 μιη之範圍爲佳 〇 欲形成凸部214b間之間隔未達〇.〇1 μηι者，雖使用 微影技術即可達成，但在導致高成本的同時，也將使圖型 過於凝集而有光發出效率降低之虞。 此外，如上所述，發光元件的大小一般在100 μιη〜 200 0 μιη，當凸部214b間的間隔超過3 μπι時’每個單位 面積的凸部214b的表面積將會變小，而無法獲得充分的 -37- (34) 1325642 光發出效率。故更佳爲0.02 μιη〜2 μιη之範圍。 凸部214b的高度尺寸Τ並無特別限制，但以〇. 〜2.0 μιη之範圍爲佳。 當凸部214b的高度尺寸Τ未達0.1 μπι時，因高 足，在光發出效率的提昇上並無正向貢獻。此外，當 214b的高度尺寸Τ超過2.0 μιη時，雖對光發出效率 昇有正面的貢獻，但因生產性大幅降低，故並不偏好 〇 此外，若提到凸部214b之更佳尺寸方面，係使 尺寸W與高度尺寸T之關係呈W<T，若使爲上述關 範圍時，將可使氮化鎵系化合物半導體發光元件的光 效率更具效果地向上提升》 正極215係由至少與p型半導體層（p型GaN層 )相接之透光性導電氧化膜層所構成。於透光性導電 膜層上之一部份，係設置有爲了與電路基板或導電線 行電氣接續之正極接線墊片216。 又，圖6所示之例中，在正極215的表面215a 係對應於上述P型GaN層214表面的凸部214b，而 成有凸部215b之凹凸面。 〔對氮化鎵係化合物半導體發光元件的凹凸圖型 成方法〕 本發明中，P型GaN層上凹凸圖型的加工區域之 ，係可藉由於該當區域之P型GaN層表面上形成由金 1 μιη 度不 凸部 的提 如此 下端 係之 發出 :214 氧化 等進 上， 爲形 之形 形成 屬微 -38- (35) (35)1325642 粒子所成之光罩，並自該光罩上使P型GaN層進行乾蝕刻 而進行之方法來執行》 於p型GaN層表面上形成凹凸圖型之際，例如可進行 具備有如下之各步驟（1)〜（3)之氮化鎵係化合物半導 體發光元件的製造方法。 〔1〕於基板上使由氮化鎵系化合物半導體所成之η 型半導體層、發光層以及Ρ型半導體層依此順序層合的步 驟（1 ); 〔2〕於ρ型半導體層上形成由金屬微粒子所成之光 罩的步驟（2 ); 〔3〕自該光罩上使ρ型半導體層進行乾蝕刻的步驟 (3 ) 〇 以下，係就上述步驟（1 )〜（3 )進行說明。 <步驟（1 ) > 首先於基板上依序層合由氮化鎵系化合物半導體所成 之η型半導體層、發光層以及ρ型半導體層。如此氮化鎵 系化合物半導體之層合構造體的形成當中，係如上所述， 可無任何限制地應用過去以來所使用之材質或成積方法。 <步驟（2 ) > 接著，於由氮化鎵系化合物半導體所成層合構造體之 Ρ型半導體層上，形成由金屬微粒子所成之金屬薄膜。此 金屬薄膜係可藉由一般所熟知的真空蒸鍍裝置而形成。 -39- (36) (36)1325642 金屬薄膜的厚度，係考量下個步驟中的光罩形成，以 50 A以上1000 A以下之範圍爲佳。 此外，金屬薄膜的形成上，若可均一地控制使金屬薄 膜的厚度於上述之範圍內，則不限於上述之真空蒸鍍裝置 ，即使使用濺鍍裝置等，也不會有問題。 用以爲金屬薄膜（金屬微粒子光罩）上所使用之金屬 微粒子的材料方面，以凝集性良好且具球面形狀的微粒子 爲佳。此金屬方面，例如可舉出有Ni、Ni合金等。又， 兼具凝集性且適合加工效率化之金屬微粒子材料方面，係 可舉出含有 Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、In 金屬 中之至少一種以上，具有溶點爲100〜450 °C之間之低溶 點金屬，或低溶點合金。此等金屬材料之中，更以使用 AuSn合金、AuGe合金、AuSnNi合金以及AuGeNi合金爲 佳。其中，使用AuSn合金者最好。
AuSn合金中，若Sn組成比爲10質量％〜35質量％ 程度之範圍，則以190〜420 t程度之溫度進行共結晶化 係爲大眾所熟知，又，已知當高於此範圍之溫度時，一般 而言合金層係得到凝集型態。 接著，爲了自前述金屬薄膜獲得金屬微粒子光罩，係 進行金屬薄膜的熱處理。 金屬薄膜的熱處理方面，係依所使用之金屬材料而有 差異，一般係以100〜600 °c之範圍下進行1分鐘的熱處 理爲佳。藉由在如此條件下進行熱處理，可獲得形成於P 型GaN層上之金屬微粒子光罩。 -40- (37) (37)1325642 熱處理後的金屬微粒子光罩的形狀，係依熱處理空間 氛圍中的氧氣濃度而變化。因此，因應所使用的金屬材料 ，藉著控制熱處理空間氛圍中的氧氣濃度，而得以最適於 光發出效率提升之形狀來形成金屬微粒子光罩。此外，依 所使用之金屬材料，亦有在完全不含氧氣之空間氛圍下進 行熱處理較能形成良好光罩者。 金屬微粒子光罩的微粒子密度係以lxio5個/ mm2〜 1 χΙΟ8個/ mm2之範圍爲佳。若爲此範圍，光發出效率將 具效果地向上提昇，而更偏好1 X 1 〇6個/ mm2〜1 X 107個/ mm2之範圍。 本發明中，因爲P型GaN層上所形成之凹凸圖型的形 狀受金屬微粒子光罩之形狀而有所規範，故可藉由控制金 屬微粒子光罩之形狀來控制凹凸圖型的形狀。 特別是金屬微粒子光罩的膜厚，係對p型GaN層上的 凹凸圖型之形狀有著相當大的影響。 金屬微粒子光罩在熱處理步驟前的膜厚係以0.005 μιη 〜1 μηι之範圍爲佳。從金屬微粒子光罩材料的材質，或 是使用本發明之氮化鎵系化合物半導體發光元件構成照燈 之際的封裝樹脂之材質等，都將導致金屬微粒子光罩的膜 厚最適値之差異，當膜厚未達〇·〇〇5 μηι時，不具有光罩 之功能，無法於Ρ型GaN層上形成能夠使光有效發出之凹 凸圖型形狀。又，當金屬微粒子光罩之膜厚超過1 μιη時 ，因其凝集效果變小之故，與上述同樣，將使Ρ型GaN層 上無法形成能夠使光有效發出之凹凸圖型形狀。 -41 - (38) (38)1325642 <步驟（3 ) > 接著，藉由自前述金屬微粒子光罩上使P型GaN層進 行乾蝕刻，係可於該p型GaN層之表面形成如上述之特定 形狀的凹凸圖型。 乾蝕刻方面，可使用一般的活性離子蝕刻（RIE )型 之乾蝕刻。又，關於用於乾蝕刻之氣體種類，在選擇上並 無任何限制，但以使用含氯元素之氣體進行乾蝕刻較佳。 而且，爲了避免因熱造成金屬凝集形狀（金屬微粒子 形狀）的變化，基板的溫度希望能維持在1〇〇 °C以下。 又，本實施型態中，關於對p型GaN層之凹凸圖型的 形成方法上，雖以使用乾蝕刻之方法予以說明，但並非受 限於該等方法，即使使用濕蝕刻之方法也可以。 如上述之說明，本發明之氮化鎵系化合物半導體發光 元件，例如，藉由該當業者所熟知的方法設置透明外罩之 後，係可構成照燈。此外，藉由組合具有螢光體之外罩與 本發明之氮化鎵系化合物半導體發光元件，係可構成白色 的照燈。 又，例如，如圖9所示，本發明之氮化鎵系化合物半 導體發光元件，係可使用過去公知的方法無所限制地構成 爲LED照燈。照燈方面，係可使用於一般用途之砲彈型 、行動電話的背光用途之側邊入光型、用於顯示器之直落 式入光型等之任何用途上。例如，使Face-up型之氮化鎵 系化合物半導體發光元件以砲彈型進行實裝時，如圖式例 -42- (39) 1325642 所示，係將氮化鎵系化合物半導體發光元件201 著於兩支導電架231、232的單一方上，使用由 所構成之電線233、234將正極接線墊片及負極 分別黏著於導線架231、232上。之後，藉由以 將元件周邊包膜（參照圖9之包膜23 5 )，可製 之照燈2 3 0。 本發明之氮化鎵系化合物半導體發光元件， 電壓（Vf)低，且光發出效率優越，故可使高效 得以實現。 [實施例] 以下，本發明係藉由實施例以更詳細地說明 明並非爲僅限於此等實施例。 〔實驗例2 1〕 圖8中，係表示爲了使用本實施例的氮化鎵 半導體發光元件所製作之磊晶構造體的橫切面模 ，圖6及圖7中，係表示本發明之氮化鎵系化合 發光元件之橫切面模式圖以及平面模式圖，以下 參照以進行說明。 (氮化鎵系化合物半導體發光元件的製作） 氮化鎵系化合物半導體發光元件220的層合 係於由藍寶石之c面（（000 1 )結晶面）所成之 以樹脂黏 金等材質 接線墊片 透明樹脂 作砲彈型 因其驅動 率的照燈 ，但本發 系化合物 式圖。又 物半導體 ，適當地 構造體， 基板221 -43- (40) (40)1325642 上，介由A1N所成的緩衝層（無圖示）依：去摻雜之GaN 基底層（層厚=2 μη〇 222、慘雜Si之η型GaN接觸層（ 層厚=2 μιη、載子濃度=lxl019cnT3) 223、撞雜si之η 型 A1 g .❶7 G a 〇. 9 3 Ν被覆層（層厚=1 2 · 5 n m、載子濃度= lx1018cnT3) 224、由6層慘雜Si之GaN障壁層（層厚= 14.0 nm、載子濃度=lxl018cm_3)與5層去摻雜In〇2〇 Ga〇.8〇 N之井層（層厚=2.5 nm )所成之多重量子構造的 發光層225、摻雜Mg之p型Al〇.()7Ga().93N被覆層（層厚 =10 nm) 226、以及摻雜Mg之p型GaN接觸層（層厚= 100 nm) 227，之順序層合所構成。上述氮化鎵系化合物 半導體發光元件22 0之層合構造體的各構成層22 2〜227, 係以一般之減壓MOCVD方法使其成積而成。 使用上述氮化鎵系化合物半導體發光元件220的磊晶 構造體，製作氮化鎵系化合物半導體發光元件（參照圖6 )。首先，於形成η型電極之區域上，實施一般的乾蝕刻 ，限於該區域上，使摻雜Si之η型GaN接觸層的表面暴 露出。 (凹凸圖型的形成） 然後，使用公知的光微影技術，於P型GaN層表面以 外的部分形成光阻膜之後，置入蒸鍍裝置內’層合15 nm 之 Au/Sn(Sn:30 質量 ％)。 其次，於氮氣環境中，250 °C的溫度下進行熱處理’ 使上述Au/ Sn之薄膜凝集成粒狀，形成由金屬微粒子所 -44 - (41) 1325642 成之光罩。金屬微粒子之直徑爲0.2〜1.5 μιη之範圍 成2x1 06個/ mm2之高密度的金屬微粒子層（光罩）， 接著，爲使P型GaN層表面露出，於藉由光阻膜 圖型化之後，實施一般的乾飩刻。 在此，於進行凹凸圖型加工的區域上，係因形成 述之金屬微粒子光罩，故可藉由乾蝕刻而依照金屬微 的形狀選擇性地進行蝕刻，而使p型GaN層表面，可 成具有曲面的凹凸圖型形狀。其凸部係爲平面視之圓 下端尺寸的平均値約0.7 μιη (直徑）、高度T的平均 1.0 μιη。凸部間距離的平均値爲0.8 μιη，而相對於此 的標準偏差爲5 0 %。 接著，使用HF以及HC1，將ρ型GaN接觸層表 淨之後，僅只於該P型GaN接觸層上之正極形成區域 濺鍍法形成由ITO所成之透光性導電氧化膜層。ITO 由直流磁控灘鍍法（DC Magnetron Sputtering)以約 nm之膜厚進行成膜。濺鍍時，係使用Sn02濃度爲1 量％的ITO靶材，使IT◦成膜時的壓力爲約0.3 Pa。 ，於由ITO所成之透光性導電氧化膜成膜之後，以 °C的溫度進行1分鐘的熱退火處理。如此，即於ρ型 接觸層22 7上形成本發明之正極（參照圖6及圖7之 2 15)。 以上述之方法所形成之正極係顯示有高透光性 460 nm的波長區域下，具有90%以上的透過率。而且 透過率，係使用於玻璃板上層合與上述相同厚度之透 ，形 進行 有上 粒子 加工 形， 値約 數値 面洗 ，以 係藉 400 〇質 然後 600 GaN 符號 ，於 ，光 光性 -45- (42) (42)1325642 導電氧化膜層所得之透過率測定用樣本，以分光光度計進 行測定。此外，光透過率之値，係在僅測定玻璃板所得之 光透過空白（blank)値的考量下算出。 接著，藉由真空蒸鍍法，於透光性導電氧化膜（正極 )上的一部份、及摻雜Si之η型GaN接觸層223上，按 照由Cr所成之第1層（層厚=40 nm) 、Ti所成之第2層 (層厚=100 nm) 、Au所成之第3層（層厚= 400 nm) 之順序層合，分別形成正極接線墊片、及負極。 形成正極接線墊片以及負極之後，使用鑽石微粒等之 磨粒硏磨由藍寶石所成之基板211的內面，最終使其成爲 鏡面。之後，將層合構造體截斷，分離爲350 μιη見方之 正方形的個別晶片，載置於導線架上之後，以金（Au)線 與導電架連接。 (驅動電壓（Vf)以及發光輸出（Po )的測定） 使此等晶片藉由探針通電，進行附加電流爲20 mA時 之順方向電壓（驅動電壓：Vf)的測定，其結果係3.3 V 。此外，以一般的積分球所測定之發光輸出（Po )爲12 mW，其發光面的發光分布係已確認爲正極215全面的發 光。 〔實驗例22 - 25〕 在由ITO所成之透光性導電氧化膜層成膜之前，使約 2 nm的透光性導電氧化膜接觸層成膜，且與實驗例21同 -46 - (43) (43)1325642 樣地製作氮化鎵系化合物半導體發光元件。 〔實驗例26〕 與實驗例21同樣地在由ITO所成之透光性導電氧化 膜層成膜之後，使用KrF 248 nm的準分子雷射進行雷射 退火處理。雷射退火係以使單1照射的照射面積爲3x3 mm，單一照射的能量爲10 mJ、周波數200 Hz之條件下 實施。 〔實施例2 7〕 使由ITO所成之透光性導電氧化膜以真空蒸鎪法成膜 ，且與實驗例21同樣地製作氮化鎵系化合物半導體發光 元件。 〔實施例2 8〕 使Ah〇3濃度爲1〇質量％用以爲透光性導電氧化膜層 之AZO，以濺鍍法予以成膜，且與實驗例2 1同樣地製作 氮化鎵系化合物半導體發光元件。 〔實施例2 9 — 3 0〕 去除如表2所示之退火溫度之點，其餘係與實驗例21 同樣地製作氮化鎵系化合物半導體發光元件。 〔實施例3 1 - 3 2〕 -47- (44) (44)1325642 去除使透光性導電膜爲表2所示之厚度之點，其餘係 與實驗例21同樣地製作氮化鎵系化合物半導體發光元件 〔實施例3 3〕 去除於P型GaN層表面上不進行附刻凹凸之步驟之點 ，其餘係與實驗例21同樣地製作氮化鎵系化合物半導體 發光元件。 〔實施例3 4〕 去除不進行600 °C溫度下之熱退火處理之點，其餘 係與實驗例21同樣地製作氮化鎵系化合物半導體發光元 件。 〔實施例3 5〕 去除於透光性導電氧化膜成膜前不實施洗淨之點，其 餘係與實驗例21同樣地製作氮化鎵系化合物半導體發光 元件。 〔實施例3 6〕 於透光性導電氧化膜接觸層上使用Pt靶材，形成約 0.5 nm層厚的Pt膜，其餘係與實驗例21同樣地製作氮化 鎵系化合物半導體發光元件。 -48- (45) (45)1325642 〔實施例3 7〕 去除不進行600 °C溫度下之熱退火處理之點，其餘 係與實驗例28同樣地製作使用AZO透光性導電氧化膜層 之氮化鎵系化合物半導體發光元件。 〔實施例3 8 — 3 9〕 去除如表2所示之退火溫度之點，其餘係與實驗例21 同樣地製作氮化鎵系化合物半導體發光元件。 〔實施例4 0 - 4 1〕 去除使透光性導電膜爲表2所示之厚度之點，其餘係 與實驗例21同樣地製作氮化鎵系化合物半導體發光元件 〇 上述實驗例2 1 - 4 1之正極成膜條件、元件特性的一 覽表係如表2所示。又，表2中，係一倂顯示自p型GaN 接觸層與透光性導電氧化膜層的界面向透光性導電氧化膜 層側’分別距離0、1、2、5、1 0 nm位置中的Sη濃度。 -49- 1325642
I ¥2 la虼 鎧ϋ ειις Β虼 韹盟
L οι u 01 οι 01 ιι
L - οι 01 οι 2 01 01 寸一 οι ί0β00 —ε iCN la虼 UIU1 iiulls
SCO 彡—d 一
Λ/JA
V-I (J »#i tt 鹦a 00 ¢1 0€®a 并到°· οι
II οι 01
U - ει οι 91 二 -
II οι - ιι 二 ιι ει - - - Η 寸一 01 - οι - - ει 寸一 - 91 π ε·ε ΦΙΡ009 00寸
LI - π ε·ε οο寸 ει 31 - οζ 91 si 61
U 91
W
U π ιζ 31 91 91 61 - οζ 91 - ττ 寸一 - - Π 01 - " 寸一 °°ι - π 31 31 ζι π - - π ιι - οι - - π - Π - ε •ε •ε ·£ ε- •ε •e 17·ε 3.ε •ε •ε ε 9.ε ε.ε •ε •ε •ε re •e ΦΙΡ009 ^ιρ009 Φ1ρ009 ^頰®11 φι Ρ009 ΦΙΡ009 φ lpoos ί ρ§9 φ Ιρ009
φι P0S Μ φιρ009 摧 φιροο2 φιρ§3 φιρ009 φίρ03 00寸 00寸 00寸 00寸 00寸 οο寸 οο寸 00寸 006 09 οο寸 0§ 00寸 οο寸 00寸 οο寸 00寸
I οε
〇1I 〇XI Oilozv loll Oil Oil"5ΙΓOil^ITOil 〇1I ollI^IT°'1I 〇1I 鹪礬
fcK iz cs cs iz iz 日 ulrld ΝΚ
Nm sus (％ 調lis-ou-oll 鹪罃 s 鹪攀 鹪罃
S 鹪雠 鹪縈
S 騮礬 鹪罃 驢罃 鹪礬 鹪驛 鑕罃 鹪罃 鹪礬 鹪罃 鹪罃 鹪罃 鹪罃
GH , dH
ion , JH
l°n, JH
Gn , dH lux, dx ιυκ,ΗΗ
ion , dH IOH , DH ,
lun , dK
1UM, JH lun,
IUK , JH ιοπ , dn
Iun ,U,K ΰ3擗 ς?3擗 ΰ3擗 qpa擗 q?a擗 <]3擗 ipa擗 q?a擗 ς?3擗 naa 擗 aa 擗 SZ莩辑w a im. εε莩瘥® ^1¾ srn莩辑¾
一寸匡揖BI -50- (47) (47)1325642 根據表2所示之元件特性的評價結果可知’進行600 °C溫度下熱退火處理的晶片，位於距離P型GaN層與ITO 層之界面2 nrn內之Sn濃度變高，可發現Vf降低（例如 ，實驗例2 1等）。 此外，當使熱退火溫度爲800 °C (實驗例29)時， 亦或爲250 °C (實驗例30)時，位於距離界面2 nm內之 Sn濃度變高，可發現Vf降低。 又，當使透光性導電氧化膜的厚度爲900 nm (實驗例 31 )時，亦或爲60 nm (實驗例32 )時，位於距離界面2 nm內之Sn濃度變高，可發現Vf降低。 而即使是沒有實施熱退火處理的晶片，於ITO成膜之 前’係藉由使用有Sn之接觸層的成膜，而可形成Sn濃度 高的區域，其Vf降低（實驗例22)。 此外’使Sn等之接觸層成膜且進行有熱退火處理之 晶片中’係因Sn濃度高的區域存在於更接近界面的位置 上，而Vf更加降低（實驗例23— 25)。 而實施雷射退火以取代600 。(：溫度下之熱退火處理 之晶片（實驗例26)，亦或以真空蒸鍍法形成IT〇膜之 晶片（實驗例27) ’同樣地存在有Sn濃度高的區域。 此外’將於P型GaN層表面上形成有凹凸之晶片（實 驗例2 1 - 28 )與不形成凹凸圖型之晶片（實驗例3 3 )比 較下發現’其發光輸出約向上提昇2 mW。且如上所述， 形成有凹凸圖型之晶片（例如，實驗例2丨），其位於距離 界面2 nm內之Sn濃度變高，而vf則與不形成凹凸圖型 -51 - (48) (48)1325642 之晶片（實驗例3 3 )相等。 又，當使AZO作爲透光性導電氧化膜而成膜（實驗 例28 )時，Vf係劣於ITO膜。但與ITO膜同樣地，藉由 600 °C溫度下之熱退火處理，形成摻雜物A1濃度高的區 域，而Vf降低。此外，於剝離試驗中，相對於ITO膜中 不剝離而殘留之70個程度的區劃數，AZO膜中則100個 全部殘留。由此可知，AZO膜係較ITO膜之Vf爲差，但 其密著性則優異。 而，於P型GaN層表面上不形成凹凸之實驗例33中 ，Vf爲3.3 V、發光輸出（Po)爲10 mW» 在透光性導電氧化膜成膜之後不進行熱退火處理之實 驗例34中，其於距離p型GaN層與ITO層之界面10 nm 爲止之範圍中，並未特別發現有Sn濃度高的區域。實驗 例34之發光元件，其Vf係3.6V。 在透光性導電氧化膜成膜之前不實施P型GaN層之洗 淨的實驗例35中，係承認位於距離p型GaN層與ITO層 之界面lnm的範圍中有Sn濃度稍微高的區域。實驗例 35之發光元件，其Vf係3.6 V。 於透光性導電氧化膜接觸層上使用Pt靶材而形成約 0.5 nm層厚的Pt膜之實驗例36中，在界面之摻雜物濃度 爲4%。實驗例36之發光元件，其發光輸出（P〇 )爲9 m\V。 又，於透光性導電氧化膜上使用 AZO，未實施600 °(：溫度下之熱退火處理的實施例37中，位於距離p型 -52- (49) 1325642
GaN層與ITO層之界面10 nm爲止之範圍中，並 現有Sn濃度高的區域。實驗例37之發光元件， 3.7 V。 於透光性導電氧化膜成膜之後，於1〇〇〇 t 退火處理之實驗例38中，朝距離界面2 nm之範 進Sn濃度不勻之偏析作用。實驗例38之發光 V f 係 3.7 V。 此外，於透光性導電氧化膜成膜之後，於 進行熱退火處理之實驗例39，其Vf係3·7 V。 使透光性導電氧化膜之厚度爲1 200 nm之1 中，朝距離界面2 nm之範圍係有促進Sn濃度不 作用。實驗例40之發光元件，其發光輸出（P〇) 〇 而使透光性導電氧化膜之厚度爲30 nm之] 中，朝距離界面2 nm之範圍係有促進Sn濃度不 作用。實驗例41之發光元件，其Vf係3.8V。 根據以上的結果，可明確地知道，本發明之 化合物半導體發光元件係於光發出效率上表現優 具有低起動電壓（Vf)、高元件特性。 [產業上利用的可能性] 本發明係可適用於氮化鎵系化合物半導體發 特別是驅動電壓（Vf)低之氮化鎵系化合物半導 件以及其製造方法。 未特別發 其Vf係 下進行熱 圍係有促 元件，其 2 0 0 °C 下 Ϊ驗例4 0 勻之偏析 係9 mW t驗例4 1 勻之偏析 氮化鎵系 異，同時 光元件， 體發光元 -53- (50) (50)1325642 【圖式簡單說明】 圖1:本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲橫切面構造示意圖。 圖2:本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲平面視構造示意圖。 圖3 :本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲氮化鎵矽化合物半導體的層合構造體之 橫切面圖。 圖4:本發明之氮化鎵系化合物半導體發光元件的實 施例說明圖，此圖表示存在於以P型GaN接觸層與透光性 導電氧化膜層的界面爲中心區域的Sn濃度的預估値。 圖5:使用本發明之氮化鎵系化合物半導體發光元件 所構成之照燈的模式說明圖。 圖6:本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲橫切面構造示意圖。 圖7:本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲平面視構造示意圖。 圖8:本發明之氮化鎵系化合物半導體發光元件的模 式說明圖，此圖爲氮化鎵矽化合物半討體的層合構造體之 橫切面圖。 圖9:使用本發明之氮化鎵系化合物半導體發光元件 所構成之照燈的模式說明圖。 -54- (51) 1325642 【主要元件符號說明】 101:氮化鎵系化合物半導體發光元件 1 1 1 :基板 1 1 2 : η 型 GaN 層 1 13 :發光層 1 14 : p 型 GaN 層 115:正極（透光性導電氧化膜層）
1 1 6 :正極接線墊片 1 1 7 :負極 121 :基板 1 22 :去摻雜GaN基底層 123 : η型GaN接觸層 124 : η型AlGaN被覆層 125 :發光層 126 : p型AlGaN被覆層 127 : p型GaN接觸層 1 3 0 :照燈 201:氮化鎵系化合物半導體發光元件 2 1 1 :基板 2 12 : η 型 GaN 層 213 :發光層 214 : p 型 GaN 層 214a:表面 214b :凸部 -55- (52) (52)1325642 215:正極（透光性導電氧化膜層） 216:正極接線墊片 217 :負極 221 :基板 222 :去摻雜GaN基底層 223 : η型GaN接觸層 224: η型AlGaN被覆層 225 :發光層 226 : p型AlGaN被覆層 227 : p型GaN接觸層 2 3 0 :照燈 -56-

Claims (1)

1325642 π/ε 修換 w ^— -. · * 十、申請專利範圍 第95 146671號專利申請案 中文申請專利範圍修正本 民國99年1月29日修正 1 · 一種氮化鎵系化合物半導體發光元件，其特徵係 ，在氮化鎵系化合物半導體元件的p型半導體層上層合含 摻雜物之透光性導電氧化膜所成之氮化鎵系化合物半導體 發光元件中， 使前述P型半導體層與前述透光性導電氧化膜之界面 的摻雜物濃度，較前述透光性導電氧化膜主體中的摻雜物 具有更高之濃度，且摻雜物濃度高的區域係存在於以前述 界面爲中心之0.1 nm〜20 nm的範圍內·。 2. 如申請專利範圍第1項之氮化鎵系化合物半導體 發光元件，其中，前述p型半導體層上的至少一部份形成 凹凸面。 3. 如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述透光性導電氧化膜的摻雜物濃 度，係於該透光性導電氧化膜與前述P型半導體層之界面 部位爲最大。 4. 如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述P型半導體層與前述透光性導 電氧化膜之間，設置有摻雜物濃度較該透光性導電氧化膜 爲高之高摻雜物濃度區域。 1325642 5. 如申請專利範圍第4項之氮化鎵系化合物半導體 發光元件，其中，前述高摻雜物濃度區域，係由使包含慘 雜物單體、摻雜物的氧化物、以及較前述透光性導電氧化 膜的摻雜濃度更高之摻雜物的透光性導電材料之中之任一 種成膜後所構成。 6. 如申請專利範圍第4項之氮化鎵系化合物半導體 發光元件，其中，前述高摻雜物濃度區域，係由使包含 Sn、Sn02、以及較前述透光性導電氧化膜的Sn濃度更高 之Sn的ITO(In2〇3-Sn02)中之任一種成膜後所構成。 7. 如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件’其中’前述氮化鎵系化合物半導體元件的 P型半導體層與前述透光性導電氧化膜的界面上較該透光 性導電氧化膜主體之摻雜物濃度爲高之區域’係存在於以 前述界面爲中心之0.1 nm〜10 nm的範圍。 8 .如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述氮化鎵系化合物半導體元件的 P型半導體層與前述透光性導電氧化膜的界面上較該透光 性導電氧化膜主體之摻雜物濃度爲高之區域，係存在於以 則述界面爲中心之0.1 nm〜3 nm的範圍。 9.如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述透光性導電氧化膜係由選自於 ΪΤΟ ( ln203 - Sn02 ) 、AZO ( ZnO - A1203 ) 、IZO ( ln203 ~ Zn〇 ) 、GZO ( ZnO — Ge02 )所成群之至少一種以上的 材料所成。 -2- 1325642 10. 如申請專利範圍第9項之氮化鎵系化合物半導體 發光元件，其中，前述透光性導電氧化膜係至少含有ITO (I η 2 〇 3 _ S η Ο 2 )。 11. 如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述透光性導電氧化膜之厚度係在 35 nm 〜10，000 nm ( ΙΟμιη)的範圍內。 1 2.如申請專利範圍第1或2項之氮化鎵系化合物半 導體發光元件，其中，前述透光性導電氧化膜之厚度係在 100 nm〜1，000 nm ( Ιμιη)的範圍內。 13. —種氮化鎵系化合物半導體發光元件的製造方法 ，其特徵係，在氮化鎵系化合物半導體元件的Ρ型半導體 層上層合含摻雜物之透光性導電氧化膜之氮化鎵系化合物 半導體發光元件的製造方法中， 洗淨前述Ρ型半導體層之表面，且於前述Ρ型半導體 層上層合含有摻雜物之透光性導電氧化膜之後，以2〇〇 °C〜900 °C的溫度進行熱退火（anneal )處理。 14. 一種氮化鎵系化合物半導體發光元件的製造方法 ，其特徵係，在氮化鎵系化合物半導體元件的P型半導體 層上層合含摻雜物之透光性導電氧化膜之氮化鎵系化合物 半導體發光元件的製造方法中， 洗淨前述P型半導體層之表面，且於前述P型半導體 層上層合含有摻雜物之透光性導電氧化膜之後，以3〇0 °C〜600 °C的溫度進行熱退火處理。 15. —種氮化鎵系化合物半導體發光元件的製造方法 -3- 1325642 ，其特徵係，前述在氮化鎵系化合物半導體元件的p型半 導體層上層合含摻雜物之透光性導電氧化膜之氮化鎵系化 合物半導體發光元件的製造方法中， 洗淨前述P型半導體層之表面，且於前述P型半導體 層上層合含有摻雜物之透光性導電氧化膜之後，使用準分 子雷射進行雷射退火處理。 16. 如申請專利範圍第13〜15項中任一項之氮化鎵 系化合物半導體發光元件的製造方法，其中，於前述P型 半導體層上層合含摻雜物之透光性導電氧化膜前’使前述 P型半導體層上的至少一部份形成凹凸面。 17. —種氮化鎵系化合物半導體發光元件的製造方法 ，其特徵係，洗淨氮化鎵系化合物半導體元件之P型半導 體層的表面，並於前述P型半導體層上，依序層合具有高 摻雜物濃度之層以及透光性導電氧化膜之後，以2〇〇 °C 〜900 t的溫度進行熱退火處理。 18. —種氮化鎵系化合物半導體發光元件的製造方法 ，其特徵係，洗淨氮化鎵系化合物半導體元件之P型半導 體層的表面，並於前述P型半導體層上，依序層合具有高 摻雜物濃度之層以及透光性導電氧化膜之後，以300 °C 〜600 °C的溫度進行熱退火處理。 19. 如申請專利範圍第17或18項之氮化鎵系化合物 半導體發光元件的製造方法，其中，於前述P型半導體層 上依序層合具有高摻雜物濃度之層以及透光性導電氧化膜 之前，使前述P型半導體層上的至少一部份形成凹凸面。 -4 - 1325642 20. —種氮化鎵系化合物半導體發光元件的製造方法 ，其特徵係，於氮化鎵系化合物半導體元件之p型半導體 層上的至少一部份形成凹凸面，接著，於前述p型半導體 層上層合具有高摻雜物濃度之透光性導電氧化膜的氮化鎵 系化合物半導體發光元件的製造方法中，包含下述（1) ' 〜（3 )之步驟， (1) 於基板上依序層合由氮化鎵系化合物半導體所 ^ 成之η型半導體層、發光層以及p型半導體層的步驟（1 )； (2) 於前述ρ型半導體層上形成由金屬微粒子所成 之光罩的步驟（2 ); (3) 自該光罩上使ρ型半導體層進行乾蝕刻的步驟 (3 ) ° 2 1 .如申請專利範圍第2 0項之氮化鎵系化合物半導 體發光元件的製造方法’其中’前述步驟（2)係由在ρ φ 型半導體層上形成金屬薄膜之步驟以及在該金屬薄膜形成 •後的熱處理步驟所構成。 - 22.如申請專利範圍第2〇或21項之氮化鎵系化合物 半導體發光元件的製造方法，其中，形成前述光罩的金屬 ’ 微粒子係由Ni、或Ni合金所構成。 2 3 ·如申請專利範圍第2 〇或2 1項之氮化鎵系化合物 半導體發光元件的製造方法，其中，形成前述光罩的金屬 微粒子係具有熔點在100 °C〜450 。(：之溫度範圍之低熔 點金屬、或低熔點合金。 -5- 1325642 24.如申請專利範圍第20或21項之氮化鎵系化合物 半導體發光元件的製造方法，其中，形成前述光罩的金屬 微粒子係選自於 Ni、Au、Sn、Ge、.Pb、Sb、Bi、Cd、In 所成群之低熔點金屬、或至少含有一種此等金屬之低熔點 合金。 2 5 ·如申請專利範圍第2 〇或2 1項之氮化鎵系化合物 半導體發光元件的製造方法，其中，於前述p型半導體層 上的至少一部份所形成之凹凸面，係藉由濕蝕刻步驟所形 成。 26. —種由如申請專利範圍第ι〜12項中任—項之氮 化鎵系化合物半導體發光元件所成之照燈。 27· —種根據如申請專利範圍第13〜25項中任—項 之製造方法所得之氮化鎵系化合物半導體發光元件所成之 照燈。 -6-
TW095146671A 2005-12-14 2006-12-13 Gallium nitride type compound semiconductor light-emitting device and process for producing the same TWI325642B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005360288A JP2007165611A (ja) 2005-12-14 2005-12-14 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2005360289A JP2007165612A (ja) 2005-12-14 2005-12-14 窒化ガリウム系化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW200739947A TW200739947A (en) 2007-10-16
TWI325642B true TWI325642B (en) 2010-06-01

Family

ID=38162956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095146671A TWI325642B (en) 2005-12-14 2006-12-13 Gallium nitride type compound semiconductor light-emitting device and process for producing the same

Country Status (5)

Country Link
US (2) US7893449B2 (zh)
EP (1) EP1965442B1 (zh)
KR (1) KR20080070750A (zh)
TW (1) TWI325642B (zh)
WO (1) WO2007069651A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
TWI449205B (zh) * 2007-10-25 2014-08-11 Epileds Technologies Inc Light emitting diode structure
TWI452726B (zh) 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
JP5343860B2 (ja) * 2007-12-28 2013-11-13 三菱化学株式会社 ＧａＮ系ＬＥＤ素子用電極およびＧａＮ系ＬＥＤ素子ならびにそれらの製造方法。
JP2009212390A (ja) * 2008-03-05 2009-09-17 Toshiba Corp 発熱体搭載部品の取付構造
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011054598A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 半導体発光素子およびその製造方法
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
JP5292374B2 (ja) * 2010-09-06 2013-09-18 株式会社東芝 半導体発光素子及びその製造方法
JP5674389B2 (ja) * 2010-09-09 2015-02-25 株式会社東芝 半導体発光素子及びその製造方法
KR101265197B1 (ko) * 2010-11-25 2013-05-27 삼성에스디아이 주식회사 리튬 이차 전지용 양극 활물질, 이의 제조 방법 및 이를 포함하는 리튬 이차 전지
CN103155182A (zh) * 2011-06-24 2013-06-12 松下电器产业株式会社 氮化镓类半导体发光元件、光源和凹凸构造形成方法
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN103579380A (zh) * 2012-08-09 2014-02-12 索尼公司 受光或者发光元件、太阳能电池、光传感器、发光二极管
WO2014065019A1 (ja) * 2012-10-22 2014-05-01 シャープ株式会社 窒化物半導体発光素子
JP6295693B2 (ja) 2014-02-07 2018-03-20 ソニー株式会社 撮像装置
US9620592B2 (en) * 2015-02-12 2017-04-11 International Business Machines Corporation Doped zinc oxide and n-doping to reduce junction leakage

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3009095B2 (ja) 1995-10-27 2000-02-14 日亜化学工業株式会社 窒化物半導体発光素子
JP3739951B2 (ja) 1998-11-25 2006-01-25 東芝電子エンジニアリング株式会社 半導体発光素子およびその製造方法
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
TW558846B (en) 2001-06-15 2003-10-21 Nichia Corp Nitride semiconductor light emitting element and light emitting device using the same
TW561637B (en) * 2002-10-16 2003-11-11 Epistar Corp LED having contact layer with dual dopant state
TWI234298B (en) 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
WO2005050748A1 (ja) * 2003-11-19 2005-06-02 Nichia Corporation 半導体素子及びその製造方法
JP2005217331A (ja) * 2004-01-30 2005-08-11 Nichia Chem Ind Ltd 半導体発光素子
JP4543700B2 (ja) * 2004-02-27 2010-09-15 日亜化学工業株式会社 半導体発光素子
JP2005244129A (ja) 2004-02-27 2005-09-08 Nichia Chem Ind Ltd 半導体発光素子
JP2005259970A (ja) 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
KR100598155B1 (ko) 2004-03-17 2006-07-07 (주)옵토웨이 무반사 처리된 고효율 발광 다이오드 소자
US7615798B2 (en) 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP4977957B2 (ja) 2004-03-29 2012-07-18 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
US7893449B2 (en) 2011-02-22
TW200739947A (en) 2007-10-16
US20090278158A1 (en) 2009-11-12
WO2007069651A1 (ja) 2007-06-21
EP1965442A4 (en) 2014-04-30
EP1965442B1 (en) 2016-09-07
US20110104837A1 (en) 2011-05-05
KR20080070750A (ko) 2008-07-30
EP1965442A1 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
TWI325642B (en) Gallium nitride type compound semiconductor light-emitting device and process for producing the same
JP5533675B2 (ja) 半導体発光素子
JP5522032B2 (ja) 半導体発光素子及びその製造方法
TWI377698B (en) Gan type semiconductor light emitting element and lamp
KR101007202B1 (ko) 질화갈륨계 화합물 반도체 발광소자
TWI429107B (zh) 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
TWI392113B (zh) 化合物半導體發光元件及其製法
WO2013046419A1 (ja) 窒化物半導体素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
TWI423475B (zh) 發光裝置、其製造方法、燈、電子機器及機械裝置
JP2006066903A (ja) 半導体発光素子用正極
US20120267673A1 (en) Semiconductor light-emitting element, electrode structure and light-emitting device
WO2006011672A1 (en) Positive electrode for semiconductor light-emitting device
WO2007069590A1 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
CN101331616A (zh) 氮化镓类化合物半导体发光元件及其制造方法
TW201034250A (en) Semiconductor light-emitting device and production method of semiconductor light-emitting device, and lamp
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2007165612A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
TWI281758B (en) Transparent positive electrode
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2010028100A (ja) 半導体発光素子、その電極並びに製造方法及びランプ