TWI325593B - Test equipment and selection device - Google Patents
Test equipment and selection device Download PDFInfo
- Publication number
- TWI325593B TWI325593B TW096101559A TW96101559A TWI325593B TW I325593 B TWI325593 B TW I325593B TW 096101559 A TW096101559 A TW 096101559A TW 96101559 A TW96101559 A TW 96101559A TW I325593 B TWI325593 B TW I325593B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- block
- memory
- data
- blocks
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
1325593 23033pif 九、發明說明: 【發明所屬之技術領域】 本發明是關於刻試裝置以及選擇裝置。特別是本發明 的測試裝置以及該測試裝置使用的選擇裳置,用於一種被 測試記憶體,該記憶體備有修復用資料攔,可一併進行2 憶體之替換#料.本_請案與下述日本專_請案_ 聯。關於藉由文獻的參照而允許併入的指定國,根據下述 申請案所記載的内容而併入本申請案令,以作為本申請 的一部分。 月、 特願2006 —015627申請日2006年1月24日 【先前技術】 =為非揮發性半導體記憶體,眾所周知的是快閃記憶 =(flash memory)。快閃記憶體廣範用於各種資訊機器 =包括_記憶_-般記髓裝置具有數量魔大的儲 t^rageeell)’因此在該等儲存格中有可能包含不良 。因此,記憶體裝置預先具有冗餘(redundancy) 情二要該冗餘儲存格在測試製程中替換不良儲存格。記 j裝置將不良儲存格替換為冗餘儲存格後,其結果可 良的儲存區域。—般而言,在記憶體裝置的測試製 程中進仃几餘儲存格與不良儲存格 稱為記憶體錢_ (或者驗處&减理被 ^當進行記憶體修復處理時,檢測不良儲存格的位 儲分析並預先規定以何财式將㈣出的不良 替換為冗餘儲存格。該處理被稱作記憶體修復分 1325593 23033pif 析 亚由測試裝置執行。 再者’目前尚未發現先前技術文獻,因此省略關於先 前技術文獻的記載。 測試裝置’例如,將藉由測試而獲得的失效資訊寫入 失效=憶體(FaiI Memory),其後,自該失效記憶體讀出 失效貧訊並計數錯誤數,藉此進行記紐修復分析。記憶 體修復分析是以上述方式駭效資騎行寫人以及讀取, 因此較為耗時。 又’正在進行記憶體修復分析時,測試裝置無法進行 其他處理’因此記‘隨修復分析成細試細巾的空播時 間(deadtime)。又,近年來,快閃記憶體逐步大容量化, 可預測卿將變得更長,因此業者期韻短記憶體 修復分析的時間。 又’亦考慮有如下方法,即,預先將壓縮前的失效資 訊暫時儲存於失效記‘_巾,其後_軟體對失效資訊進 二壓縮’但對於該方法而言,在讀出失效資訊時較為耗時。 【發明内容】 因此,本發明的目的在於提供可解決上述問題的測試 I置以及選擇裝置。該目的由中請專利範圍獨立項中揭示 的特徵的組合而達成。又’依附項規定本發明的更有利的 具體例。 本發明的第1形態提供一種測試裝置,其對被測試纪 憶體進行測試’上述被測試記憶體為具有:多個區塊,各 自具有多個資料攔;以及修復用資料棚,以可-併替換上 7 23〇33p{f =多個區塊中同-資料欄位置的所有資料欄的設置。上 2裝置包括測試部,以區塊為單位,對被測試記憶體 杯^個區塊進彳了測試,並輸出測試對象區塊的各資料搁的 料二=體:於測試對象區塊所具有的多個資 標;計數^ 塊的該㈣攔的好壞之旗 ° ""對應於多個資料欄中的每一個,儲存在 料欄位置具有不良的區塊的數量;失: 試結果象區塊内的測試對象資料攔的測 示該資料攔為不,下兩種情況的至少1個為條件,將表 ===不:及對應於該資料糊‘ 試對象資料欄的測試^4數部,自測試部接收測 應於該資料攔健、。,並以如下情況為條件,增加對 指上述==計=:區塊數,上嫩是 計數記憶=;=體内;以及選擇部,根據儲存於 復用資料_資料攔。不良&塊數,來選擇應替換為修 多個分多·個,塊+每—個,對相應區塊所具有的 壞。失效寫人部:讀出該分頁的各資料搁的好 試結果的好壞的旗果為條件’將表示該測 資料攔之㈣最初測試對象分頁⑽測試對象 〜果。測試部依序對多健塊中的每一個進 23033pif 輸出測試對象區塊的各資料_好壞,旗如己 叫體可將與測試對象區塊所具有的多] 相對應的旗標,儲存至多個區塊所共用母1 儲存針對多個區塊中的每一個而分別設置的 諸存&域中,儲存與該區塊所具有的多個資 ::對應的旗標。測試部針對多個區塊中的每一個對相: =所多個分頁,依序自分頁序號最小的分頁進i 洌試社要入部以接收如下測試結果為條件,將表示哕 ,舰塊内的分頁序號最小的分頁的二t 位亦:對於不良區塊數較多的資料櫚 二並根據該優先度選擇要被修復用 本發明的第2形態提供一種選職置,其在 中選擇麟換為修制資料_資侧位置 ^ 測試記憶體包括··多個區塊,各自具有多個資料棚.^ = 以可一併替換多個區塊中同-資料棚位置 =所有讀攔的方式設置。上述選擇裝置包括:旗 二====區塊所具有的多個; ^母個⑭存表不該區塊的該資料攔的 * ’计數記憶體’對應於多個資料攔中的每__個 =資料欄的資料攔位置具有不良的區塊的數量;失 二,輸入測試縣區塊_測試對象歸獅測試紐果, 並以滿足如下兩種情況的至少i個為條件,將表示該資料 23033pif 櫚為不良的旗標寫入旗 測試結果為不良憶體,上述兩種情況是指上述 體内的旗標表示不良欄而儲存於旗標記憶 存於計數記憶體條件,增加對應於該資料攔而儲 記憶體内;以及並2應於該資料攔而儲存於旗標 欄的不良區塊雜存於能記憶體的各資料 =,形態提供-種測試裝置,其對作為二 塊的儲存區域及ίΓ 碰包括分割為多個區 -.,p,u.ar 多仃仏復用的修復線。上述測試裝置包 社旲’將測試信號供給至被測試記憶體,並將如下 魏輸出,上舰果是餘制試信號,將 自被”體輸出的讀出資料與期望值(Expectati〇n Γ二ir比較後所得的結果;以及不良區塊計算部,在 ^ = 憶體進行職的同時,並行地生成修復用的分 m貝訊’且上述不良區塊計算部包括:旗標記憶體, 〔、測試部存取至被測試記憶體的位址相對應的位址信 並在職於修復線分割朗試記紐的區塊*獲得的 :己,體區域中’儲存如下旗標資訊,該旗標資訊是累加 由測試部輸rfi的失效資訊而獲得的旗標資訊;以及計數記 隐體^收朗試部存取至蝴試記紐的位址相對應的 位址仏號’並在各被職記倾所具備的彡行修復線中, 1325593 23033pif 果’該結果是計數由賴部輸出的失效資訊的 產生:人數Μ得的結果。 再者, ^ p、+.j上述發明概要並未列舉本發明的所有必要特 r杳二夕個特徵群的次組合亦可絲發明。 【貫施方式】 I、丨 '* π π β,利用發明的實施形態來說明本發明,但下述實 方不限定申請專利範圍中的發明而且實施形態中
所說月的所有特徵的組合在發明的解決手段巾;f-定是必 須的。 圖1表示本實施形態的測試裝置10的構成及被測試記 憶f 100。測試裝置10對快閃記憶體等被測試記憶體1〇〇 ,行^試°被測試記憶體1〇〇包括:多個區塊,各自具有 夕個貝料攔;以及修復用資料欄,以可一併替換多個區塊 中同一資料襴位置的所有資料欄的方式設置。
測試裝置10包括測試部20、不良區塊數計算部30、 及選擇部40。測試部20以區塊為單位,對被測試記憶體 100進行測試’並輸出測試對象區塊的各資料攔的好壞。 作為例’測試部20包括失效記憶體(fail memory) 21、 圖案產生(Pattern generation)部 22、波形產生(waveform generation)部 23、邏輯比較(logical comparison)部 24、 失效壓縮部25、及邏輯和(logical sum)部26 ^失效記憶 體21儲存失效資訊,該失效資訊表示被測試記憶體100 的各儲存格的好壞。取而代之,失效記憶體21亦可儲存將 表示各儲存格好壞的失效資訊壓縮後而獲得的資訊,例如 U25593 23033pif 失(InPUt/()UtPUt)的好壞或者各資料攔的好壞的 ^生。卩22產生應供給至被測試記㈣1GG的測試 案、應根據所供給的測試信號而自被測試記 號的期望值、及被測試記憶體100 =作為測试對象的儲存格在被測試記憶體刚中的位址。 根據測試圖案而產生測試信號,並將顧 k唬供給至被測試記憶體1〇〇。 較部24以位元為單位,對自被測試記憶體· 輸出的輸出信號與期望值進行邏輯比較,判斷與各位元對 應的儲存格是否不良。紐,邏輯比㈣24經由邏輯和部 26 ’將以位元為單位而表示儲存格是否不良的失效資訊寫 入失效記憶體21中的位置,該位置與自圖案產生部^產 生的位址相對應。失效壓縮部25例如藉由進行〇r (邏輯 和)運算㈣失效資訊_成旗標,並作為卿^結果而輸 出,上述失效資訊以位元為單位來表示自邏輯比較部24 輸出的儲存格是否;F良’上賴標表*各資料欄的好壞。 邏輯和部26對自邏輯比較部24輪出的失效資訊、與自失 效纪憶體21上的寫入對象位置讀出的失效資訊進行邏輯 和運算。邏輯和部26在進行多次測試後,若對同一位元位 置檢測出至少1次不良’則可將失效記憶體21上的該位元 位置的值視為不良。 不良區塊數計算部30取得自測試部20輪出的表示被 測試記憶體100各資料欄的好壞的測試結果,並根據該測 12 1325593 23033pif 二。果计算被測試記憶體1〇〇内的乡彳胃ό β ^
::==:=HHS 記憶體31靼;1ΛΛ 及计數部34。旗標 亦即测試的物_象的區塊、 32與被測試記憶體1GG㈣多個¥料:數°己憶體 應,儲存在該資料欄的資料攔位置具有4不搁中^母一個相對 失效寫入部33自測試部20二二的數量。 試對象資料攔的測試結果,並以滿對象區塊内的測 1個為條件,將表示該資料ϋ足如下兩種情況的至少 31,上述兩種情況為··上述測試入旗標記憶體 上述資料棚而儲存於旗標記憶體31内為的不旗良;以及對應於 此,失效寫人部33可將表示測試對 ^不不、。藉 料攔中的每-個好壞的旗標儲存至旗多個資 果:二測試對象資_測試結 計數轉胸存於 記憶體31内。藉此,計數部料欄而儲存於旗標 所有區塊_試结束後,將該被測試 13 1325593 23033pif 資料攔中的每一個所包含的不良區塊數儲存至計數記情體 32 〇 ° 選擇部40根據儲存於計數記憶體32的各資料欄的不 良區塊數,選擇應替換為修復用資料欄的資料欄。又,選 擇部40亦可對於不良區塊數較多的資料欄位置給予更高 的優先度,並根據該優先度選擇要被修復用資料欄所替換 的資料攔。例如,選擇部40可根據儲存於計數記憶體32 的各資料欄的不良區塊數,規定各資料襴的優先度,其後 自所規定的優先度高的資料欄依序進行選擇,來作為應替 換為修復用資料欄的資料欄。然後,選擇部4〇例如將所選 擇的資料攔與修復用資料攔的對應關係寫入所選擇的被測 試記憶體100的規定儲存區域,藉此將所選擇的資料棚 換為修復用資料欄。 如上所述,測試裝置10與失效記憶體21的資訊寫入 相獨立地,求出被測試記憶體1〇〇的各資料欄的不良區塊 數,以選擇應替換為修復用資料攔的資料攔。藉此,測試 裝置10可不自失效記憶體21讀出失效資訊,而在短時間 内高效地選擇應替換為修復用資料攔的資料攔。藉此,測 試裝置10可將壓縮前的失效資訊寫入失效記憶體21,亦 可將失效記憶體21上的失效資訊用於例如製成表示物理 性不良位置的分佈資料。 ΐ 2表示被測試記憶體1〇〇的構成的一例。被測試記 憶體100可為快閃記憶體,該快閃記憶體包括各自具有多 個分頁的多個區塊、多個修復用資料欄、及多個修復用區 1325593 23033pif 塊。多個區塊標著表示各自位置的區塊序號。分頁是資 的寫入及讀出的單位。多個分頁標著表示各自在區塊沾 位置的分頁序號。 Μ 分頁各自具有多個資料攔。分頁内的資料攔數在所有 . 分頁中均相同。各分頁内的多個資料攔標著對各自進行特 別規定的資料攔序號。資料欄序號在所有區塊的所有分頁 中均相同。因此,藉由特別規定資料攔序號,可對所二區 φ 塊的全部分頁特別規定同一位置的資料欄。又,各分頁内 分割為儲存著用戶資料的資料區域、與儲存著管理資料等 的額外區域(extra area)。又,!個分頁内的i個資料攔包 含規定數量位元的儲存格,並使用多個1〇接腳來並行地 進行輸入輸出。 修復用資料攔的目的在於用作儲存區域,以代替包含 不良儲存格的資料攔。修復用資料攔包含與被測試記憶體 100内所有區塊的所有分頁中同一位置的資料欄相對應的 10 ’藉由進行修復處理’可-併替換所有區塊的所有分頁 — 中同一位置的1個資料攔。 修復用區塊的目的在於用作儲存區域,以代替包含不 I儲存格的區塊復用區塊的構成與區塊大致相同,藉 由進行修復處理,可替換任意i個區塊。如此,經修復處 理的被測試記憶體100可用作良好的記憶體裝置。 圖3表不由本實施形態的測試裝置1〇對圖2所示的被 測試記憶體100進行測試的流程。首先,在 測試部20讀出已寫入被測試記憶體1〇〇的資料,將讀出的 15 23033pif 資料與期望值比較,判定各上 ::判定結果作為被測試記而= 失效記憶體21。又,y· 叼夭效貝訊而儲存至 3〇計算各資料攔的不声厂乂驟川中,不良區塊數計算部 3。亦= 算部 各資料欄的不良區塊數。然後 根據 算出的不良_,選擇應替== 料攔修復處理f,^s,H驟H4G柿如τ處理(資 為修__ 擇_攔替換 體100的規定儲存區域,藉此進 _,在f㈣料處理的被職記憶體 料攔序號進行存_,搁2處理對象的資 行寫入、讀出或者刪除。貧·,對修復用資料欄進 塊修=理二資選 1 部40進行如下處理(區 料欄之外的i料攔中搁修復處理而被替換的資 ⑽用4棚巾檢包含不良儲存格的區塊,並以 =2^該’作為1例’選擇部40將與區塊修 t規_存_,藉此進行區塊修復處 ί機的被測試記憶體_,在以後,由用 塊修復處理對象的區塊序號進行存取時’ 代替該&塊’對修復用區塊進行寫人、讀出或者刪除。 1325593 23033pif 丹者 =’进擇。M〇可藉由資料搁修復處理而恢復 ^良儲存格的多個區塊。然後,選擇部4()在進行區塊 修;=區=1料糊修復處理,少應替換為 其次,在步驟S14中,選擇部4 =的狀態下,判斷包含不良儲存格的區== 區塊數量的比率,是否小於等於固定比率(例如, 方法可恢復不良儲存格的比率)。選擇部40在上述
St定Sl4的判斷結果為Ν。)時,其後 一
Yed拉wl 旱(步驟S14的判斷結果為 品。)時、後在步驟S16中,判定被測試記憶體⑽為良 藉由上述步驟S11〜S16的處理,測試穿f 1〇 ==被測試_10。進行二 =塊t復處理,並在反映㈣攔修復處理以及區塊 試裝Ϊ狀·4下,判定被測試記憶體⑽的好壞。而且1 科攔修復處理的資料欄,因此可以縮短測試:應進-資 可在=步=步綠S16中判定為良品時,測試裝置U) 17 23033pif 輅 圖4表示對圖2的具有不良儲存格圖案 進行測試㈣存於旗標記憶㈣的旗 資料32的不良區塊數。圖4中,在橫向上分配有 ,棚序號,在縱向上分配有區塊序號以及分頁序贫 存料攔交又的部分表示有該位置所包含的:良儲 當各區塊的各個資料欄中包含至少i個不 作眘ΐ標記憶體31儲存表示諸攔不良的旗標(圖4 ^摇 二攔不良旗標)。例如,對於圖4所示的例 而言’區塊序號#2的分頁序號#3的= 的次固儲存格為不良,因此旗標記憶體Μ將區塊 3 的貝料攔序號#0的資料攔不良旗標儲存為Τ。初2 的區3記^體32+f轉多個資料欄中的每―個包含不良 t資,不良旗標的總數,儲存為包含不良的=區 f於圖4所不的例中的資料棚序號#0而言H e己憶體32儲存“1”作為不良區塊數。 计數 良區3記儲存被測試記憶體100的各資料襴的不 所錯存部40可以藉由比較該計數記憶體32 40可以利用的大小來計算優先度。藉此,選擇部 櫚的資^ Μ單的處理來選擇應替換為修復用資料 圖5表不圖4所示的被測試記憶體1〇〇所包含的不, 18 1325593 23〇33pif 儲存格圖案的一例,以及對該圖案實施的資料攔修復處理 以及區塊修復處理的一例。圖5所示的例表示如下情形, 即,修復用資料欄的數量為4個,修復用區塊的數量為2 個。 ‘、、、 當對被測試記憶體100進行的讀出測試結束且不良儲 存格的檢測結束後,選擇部40進行資料攔修復處理^ ^料 欄修復處理中,當包含不良儲存格的資料攔的數量,多於 被測試記憶體1〇〇所具有的修復用資料欄的數量時,選擇 部40無法以修復用資料欄替換包含不良儲存格的所有資 料欄。因此,選擇部40根據不良區塊數,針對各資料襴而 。十鼻應替換資料棚的優先度’其後按照該優先度的自$至 低的順序,依序選擇資料攔。 例如,圖5所示的例中,修復用資料攔的數量為4個, 但存在7個包含不良儲存格的資料攔,因此選擇部4〇按照 優先度自高至低的順序’至多選擇數量與所具有的修復‘用' 資料攔數相當的修復用資料欄(本例中為4個),對上述7 個不良的資料欄進行資料欄修復處理。 此處,當在資料欄修復後進行區塊修復時,較理想的 是’選擇部40以使資料欄修復後的不良區塊的數量為最少 之方式,規定優先度。此時,各區塊的資料欄中所存在的 不良儲存格的個數不會對優先度的規定產生影響,在該資 料攔中存在幾個不良區塊會對優先度的規定產生影響。 即,優先度的基準是:利用修復用資料攔來替換上述^料 欄,藉此可恢復幾個不良區塊。因此,選擇部4〇亦可根據 19 1325593 23033pif 計數記憶體32中所儲存的各資料攔的不良區塊數 良區塊數由多至少的順序,規定優先度。 …、 例如’在® 5所示的例中,選擇部4〇按照 由多至少的順序來規定如下優先度,即,f 塊數 資料欄序號…資料欄序號#3'.。再者襴 區塊數相同的資料欄時(圖5的例中,資料棚序田號# 〇不: 1、 7的不良區塊數相同),選擇部40亦可根據其其 來規疋上述資料欄的優歧。例如,選擇部4()亦可二次 料爛序號_序來規定上㈣料_優先度。此時,= 部4〇按照不良區塊數由多至少的順序來規定優先度,盆 次,按照資料欄序號的順序來規定優先度,因此^ ^ 資料欄序號#6—資料欄序號#11—資料攔序號#3^料 攔序號#0—資料欄序號#1—資料欄序號#7—…。 若資料攔修復處理結束,則選擇部4〇繼而進行區塊修 復處理1塊修復處理時,選擇部4G將如下區塊替換成修 復用區塊,上述區塊在除藉由#料欄修復處理而被替換的 ,外的資料欄中,包含不良儲存格。區塊修復處理時, =含不良儲存格的區塊的數量,亦有可能多於被測試記憶 體100所具有的修復用區塊的數量。因此,選擇部40亦可 子如下區塊規疋應替換區塊的優先度,並按照上述優先度 自鬲至低的順序來選擇區塊,上述區塊在除藉由資料攔修 復處理而被替換的資料欄外的資料攔_,包含不良儲存格。 例如,圖5所示的例中,資料攔修復後,在區塊序號 并!、區塊序號#2、以及區塊序號#3令包含著不良儲存 20 1325593 23〇33pif 〇 χ, 。作為一例,選擇部40按照區塊序號的順序來規定優先 度’其結果,對區塊序號#1以及區塊序號#2進行區塊修 復。 然後’選擇部40在區塊修復處理結束後計數不良區 塊’若上述不良區塊的數量相對於所有區塊數的比率小於 等t固定比率’則判斷被測試記憶體100為良品,若超過 口定比率’則判斷被測試記憶體100為不良品。 圖ό表示不良區塊數計算部3〇的構成的一例。本例 個測試部20針對被測試記憶體100的多個區塊中的每一 ^ =相應區塊所具有的多個分頁分別進行測試,並輸出 ,分頁的各資料棚的好壞。此時,測試部2〇亦可在上述 料㈣輸出表示“H(high)邏輯”的測試結果,在 又、^為良品時,輸出表示“L (low)邏輯,,的測試結果。 八百部2G #可輪出測試對象資料欄位置以及測試對象 試對G塊料欄位置表示測試結果中的測 測試結果中的Si内=象分頁伽 一個,並輸出試部20依序測試多個區塊中的每 試部區塊内各資料欄的好壞。亦即,測 束後,對下-區塊進行所有㈣搁進行的測試結 行測試。X,測試部2〇亦'^不對相同區塊重複地進 Enable ),該允寫指令(輸出允寫指令(WE ’ Write 進行寫入讀出測試。 表不正在對被測試記憶體100 21 23〇33pif 旗才示δ己憶體31至少儲在费旦命 科襴數姻_ _i〇〇的資 依序對多個區塊巾, 兀貝枓)。又,測試部20 …對 ^標記.隨31,域針對多倾^mm 料搁===量,r記憶趙_資 f以表現被測試記憶體;。。所;==至f 資料值。藉此,計數記憶體32可以利數的 表現被測,憶體⑽的各資料攔所包含的不良來 令32可根據允寫指 Β失效寫入部33或者計數部34進行寫 “:30可以在測試部20進行動作的 =效寫人部33可將表示測試對象隨 ,攔不良的旗標’寫人旗標記憶體31上由測試 ,置所特別規定的位址。又,失效寫人部33可 標記憶體31上由賴對象資料攔位置所特 址,讀出儲存於旗標記憶體31的旗標。藉此,根= ί: :3可以自測試部2 0接收測試對象區塊内的柯試對i 貝料搁的職結果,並以滿足如下兩種情況的至 22 23〇33pif 條件,將表示該資 述兩種情況為:上的旗標以旗標記憶體3卜上 科攔而儲存於旗卜果為不良;以及對應於上述資 此外,失^憶體31内的旗標表示不良。 將表示該測試結果^可以接收如下測試結果為條件’ 測試結果是指^試對^的旗標寫人旗標記憶體3卜上述 試對象資料攔的測試^^塊^最初測試對象分頁内的測 試對象區塊作2測辦,可將已更新了測 根據上述失效$部=標寫入旗標記憶體3卜因此, 31的儲存_\ β^㈣多個區塊通用旗標記憶體 塊中試部2G自分頁序號最小的分頁,針對多個區 試,並發+ip ’依序對相顧塊所具有的鋒分頁進行測 好壞的旗標寫入旗標====的 結果。藉此,試對象資料攔之測試 — 根據失效寫入部33,在依序對多個區塊中的 測試時,可自測試對象區塊内的最初分頁將旗 標^旗標記憶體31。因此,根據上述失效寫人部33,^ 以對夕個區塊通賴標記憶體31的儲存區域。 ,為-例’*效寫入部33可包括最小序號分頁 6卜AND電路(and circuit,及電路)62、及〇R電路。 circmt ’或電路)63。最小序號分頁檢測部61輸入自測= 23 1325593 23033pif 部2〇輸出的測試對象分頁序號。然後,最小序號分頁檢測 部,在輸入則試斜象區塊内的最小分頁序號(例如, 的分頁時輪出η邏輯,在輸人最小分頁序號以 外的分頁序號時輪出L邏輯。 資 ^ND電路62輪續存㈣標記_ 3〗的㈣試對象 ς位置所特別規定的位址的旗標之邏輯值、及反轉最 t j分頁檢測部61之輪出值 輯值, =2輯值進行AND邏輯運算後所祕的邏輯值。= 標記憶二號邏 =為序= ^輯值為H邏輯。又’當測試對象分頁序號忍 以」以及賴對象Μ序號麟最序號= 旗“死憶體31的邏輯值Α τ 歸存於 的邏輯值為L _為邏神屢電路62所輪出 的剛路41絲測試縣區塊内_試對象分頁 62=象攔㈣】試結果之邏輯值、及自AND雷政 後所獾,邏輯f ’並輸出對該等邏輯值進行⑽邏輯運篡 β的賴值。當職縣_測 者當自伽電㈣__為Η邏為輯Η時邏 :電路63所輸出的邏輯值為Η邏輯。又,當‘= 值的測試結果為L邏輯,且自ΑΝ 的_ =為,輯時,〇R電路63所輸出的邏輯值為=^邏輯 :由:路6,的邏輯值,寫入旗標記憶: '、試對象貝料攔位置所特別規定的位址。 24 23〇33pif 測試、ί 33可❹下㈣為條件,將表示該 化,而===記憶體31後進行初始 接收了測試對象儲存的值無關’上述情況是指 象資料攔的:妙Γ序Γ小的分頁㈣测試對 以滿足如下兩種情二=二始化之後,失效寫入部33 良的旗標寫人旗標記憶體3卜了構表不該資料棚不 ^ CaltrXiO^ ^ 欄的測試結果、及自Ατ^緣檢卿64輸人測試對象資料 該斟金达% ND電路62所輸出的邏輯值。Α Έ丨 攔的測試結果為H邏輯,且輯值:) 緣檢卿 64_1,= ,_果最:二:::=區邊塊缘^ 出信號為“r,在其他時刻為“G”〜邊緣檢,64的輸 ,出值’並輸出該等值的相加值。2檢測部64 的資料值表示不良區塊數,因此當邊緣檢测== 25 23033pif ^值。相加電路65的輪*值縣鮮良H塊數增加後 試數記憶㈣ 數部%可以如下情m/特職疋的位址。藉此,計 於計數記,_ 增加對應於該資 料欄而儲存 的测試結果為不良,情況為:職對象資科欄 欄而储存於旗標記憶體ί;;不。良的旗標並未對應於該資料 塊中:每代t々形態,旗標記憶體31亦可在針對多個區 具有的 错存與該區二 =33將表示測試對象區塊内的象ΐ:攔= %自旗標=f = = ::塊:置, 體象= 標置所特別規定的位址’讀輪於賴= 即使=:=:=:=,故 測試記憶體1〇❹的各資料欄所包含的不良is 圖7表示由本實施形態的第i變形例的測難置ι〇 戶^試的被測試記憶體100的構成之一例。本變形例 试裝置H)亦可對具備多個修復用資料櫚的被測試記憶體 26 23033pif 100進行測試’上述多個修復用f料欄可被分別替換至ι〇 的各位元位置。藉由實施資料欄修復處理,上述修復 料攔-併替換所有區塊的所有分頁中同—位置的i個資料 欄的10上的規定位元位置之儲存格。 圖8表示對圖7的被職記憶體⑽進行測試的本實 施形態的第i變形例❹m裝置1G之構成'及馳測試記 憶體UK)。本變形例的測試裝置1G採用與圖i所示的相同 符號的部件大致相_構成以及魏’因此以下除不同點 以外,省略說明。 本變形例的職部2G輸出如下失效資訊作為測試結 ^ ’該失效f絲示10的各位元位置上的各資料欄的好 壞。測試裝置10包括與1〇的各位元位置相對應的多個不 良區塊數計算部30 (30-卜扣―m,此處m表示1〇的位 元數)。各不良區塊數計具部3〇取得自測試部如輸出的測 試結果中、所對應的位元位置的測試結果,並計算不良區 塊數。 然後,選擇部40自各不良區塊數計算部3〇 (3〇_ !〜 30 —m)取得不良區塊數,以1〇的位元位置為單位選擇 應替換為修復用資料攔的資賴。上述本變形_測試裝 置10可以10的各位元位置賴存格為單位,來選擇應替 換為修復用資料棚的資料糊。 圖9表示本實施形態的第2變形例的測試裝置1〇的構 成及被測試記憶體1〇〇。本變形例的測試裝置1〇採用與圖 1所示的相同槪_件大致相_構成以及功能,因此 27 丄 jzroyj 23033pif 以下除不同點外’省略說明。 選擇部40對失效記憶體21輸出讀出命令以及位址, 财於失效記 25.藉由進行 出,上述纽作結果而輸 輸出的儲存格是科良,上賴標表j"各fSm2。1 不良區塊數計算部3G根據自失效魏部2 部4。輸出的位址,計算不良區塊t =; 計算部3G可雜據最_雜失效記憶體Μ的 果’計算被測試記憶體⑽⑽多個資料欄中的每 一個所包含的不良區塊數。 ^上使用實施升久態說明了本發明,但本發明的技術 範圍並,限定於上述實施形態中所揭示的範圍。本領域的 技術人員顯然瞭解,可在上述實施形態中附加多種變更或 改良。由申請專利範圍的記載顯然可瞭解,附加了上述變 更或改變的形態亦可包含於本發明的技術範圍。 【圖式簡單說明】 ^ “圖1表示本發明實施形態的測試裝置1〇的構成及被測 試記憶體100。 圖2表示被測試記憶體1〇〇的構成的一例。 _圖3表示由本發明的實施形態的測試裝置1〇對圖2 所示的被測試記憶體1〇〇進行測試的流程。 圖4表示對圖2的具有不良儲存格圖案的被測試記憶 28 1325593 23033pif 體100進行測試拉 於計數記憶體31的旗—存 I 5表不圖4所示的被測試記憶體100所包含的不良 儲子圖案的—例’以及對該圖案實施的資料欄修復處理 及區塊修復處理的一例。 圖6表不本發明實施形態的不良區塊數計算部3 0的構 成的一例》
圖7表示具備以儲存格為單位的修復用資料欄的被測 試記憶體100的一例。 圖8表示本發明實施形態的第i變形例的測試裝置1〇 的構成及被測試記憶體100。 圖9表示本發明實施形態的第2變形例的測試裝置1〇 的構成及被測試記憶體100。 【主要元件符號說明】 10 :測試裝置 20 :測試部
21 :失效記憶體 22 :圖案產生部 23 :波形產生部 24 :邏輯比較部 25 :失效壓縮部 26 :邏輯和部 30 :不良區塊數計算部 31 :旗標記憶體 29 23033pif 23033pif1325593 32 :計數記憶體 33 :失效寫入部 34 ··計數部 40 :選擇部 61 :最小序號分頁檢測部 62 : AND電路 63 : OR電路 64 :邊緣檢測部 65 :相加電路 100 :被測試記憶體 S11〜S16 :步驟
Claims (1)
- 丄 23033pif 十、申請專利範圍: 祐職裝置,其對被測試記,1%體進行測試,上述 二=括:多個區塊,各自具有多個資料襴;以 欄二r資::替設:上述多個區塊中同-資料 上述測試裴置包括: 測試部,以區塊為單位,對 試1輸出測試對象區塊的各資料欄的=進订測 存在EE巧====;個’儲 的測試對象資料攔====試對象區塊内 至少丨個為條件,將表示該資料:下兩種情況的 f=體,上述兩種情況是指:= 犧該資料棚而鍵存於上述旗標記憶雜内的上 試結果’收上:::對象資料欄的測 存於上述計數記憶體的區塊數,該資料欄而儲 =的=該::攔的上述二:二述= 31 1325593 23033pif ,儲存於上述計數記憶體的各資料攔的不 如mί替換為上述修復用資料欄的資料攔。 σ月 範圍第1項所述之測試裝置,其中: 上述測試部針對上述多個區塊中的每一個,/對 破所具有的多個分頁分別進行測試,並輸出該分頁的各資 料欄的好壞, 山X刀只谷貧 主-效寫入部以接收如下述之測試結果為條件’將 表—測試結果的好壞的上述旗標寫入上 、 結果是指上述測試對象區塊内的最象 分頁内的測試對象資料欄之測試結果。 3.如申請專利範目第2項所述之賴裝置,其 々ΐΐΓ試部依序對上述多個區塊中的每-個進行測 忒並輸出上述測試對象區塊的各資料搁的好壞,、 多個體將與上述測試對象區塊所具有的上述 多個貝侧中的母-個相對應的上述旗標 , 個區塊所共用的儲存區域。 袼仔主上述夕 4·如申請專利第2項所述之測試裝置,其中. 上述旗標記憶體在針對上述多個區塊中的每個&八 別設,的,區域中,儲存與該區塊所具有的上述二 料攔中的每一個相對應的上述旗標。 資 5·如申請專利範圍第2項所述之測試裴置,其中: 上述測試部,針對上述多個區塊中的每一個^八 2號最小的分頁依序對相應區塊所具有的多個分頁進;: 32 1325593 23033pif 上述失效寫入部以接收如下測試結果為條件,將表示 該測試結果的㈣的上述旗標寫人上賴標記隐體上述 測試結果是指上賴試對㈣塊_分頁錢最小的分頁 的上述測試對象資料攔之測試結果。 6.如申請專利範圍第1項所述之測試裝置,其中: ▲上述選擇部對於不良區塊數較多㈣料攔位置給予更 並根據該優先度選擇要被上述修復用資料欄 所替換的資料欄。 上、ιΊ種選擇裝置’其在制試記憶體巾選擇應替換為 H用將_資料置,上频測試記憶體包 括·多個區塊,各自具有多個資料攔; 以可―併替換上述多個區塊中 攔 攔的方式設置, 料攔位置的所有資料 上述選擇裝置包括: ’儲存表示該區塊的該 ;有:=資=:rr象的測試對_所 貝料攔的好壞之旗標; 存在莰====;個,儲 的上述心寫入上述旗標記憶 料該資 33 1325593 23033pif 並以 於上述計數 良、且表 輸人上述測試對象資料攔的測試姓果, ==,增加對應於該資料攔而儲存; ==數’上述情況是指該測 標並未對應於該資料搁而儲存於上二 選擇。I5 ’根據儲存於上述計數記憶體的 =^替換為上述修復用資料搁的資= 辦谁…赌1 s、、置’其對作為快閃記憶體的被測試記憶 體進从’錄據輯結果來進行純肖的分析處理, 上遂被測試記憶體包括分割為多娜塊的儲存區域、及多 行修復用的修復線, 上述測試裝置包括: 測試°卩,將測試信號供給至上述被測試記憶體,並將 如I結果作為失效資訊而輸出,上述結果是指根據上述測 試信號’將自上述被測試記憶體輸出的讀出資料與期望值 進行比較後所得的結果;以及 不良區塊計算部’在對上述被測試記憶體進行測試的 同時’並行地生成修復用的分析處理資訊, 上述不良區塊計算部包括: 旗標記憶體’接收與上述測試部存取至上述被測試記 憶體的位址相對應的位址信號,並在對應於上述修復線分 割上述被測試記憶體的上述區塊而獲得的各記憶體區域 中’儲存如下旗標資訊,該旗標資訊是累加由上述測試部 輸出的失效資訊而獲得的旗標資訊;以及 34 1325593 23033pif 計數記憶體,接收與上述測試部存取至上述被測試記 憶體的位址相對應的位址信號,並在各上述被測試記憶體 所具備的多行修復線中,儲存如下結果,該結果是計數由 上述測試部輸出的上述失效資訊的產生次數而獲得的結 果。35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015627 | 2006-01-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200739594A TW200739594A (en) | 2007-10-16 |
TWI325593B true TWI325593B (en) | 2010-06-01 |
Family
ID=38309015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096101559A TWI325593B (en) | 2006-01-24 | 2007-01-16 | Test equipment and selection device |
Country Status (6)
Country | Link |
---|---|
US (1) | US7634695B2 (zh) |
JP (1) | JP4435833B2 (zh) |
KR (1) | KR100899855B1 (zh) |
CN (1) | CN101147204A (zh) |
TW (1) | TWI325593B (zh) |
WO (1) | WO2007086214A1 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181600A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置 |
JP5010505B2 (ja) | 2008-03-01 | 2012-08-29 | 株式会社東芝 | メモリシステム |
KR101033465B1 (ko) * | 2008-12-30 | 2011-05-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법 |
JP4448895B1 (ja) * | 2009-03-10 | 2010-04-14 | 株式会社アドバンテスト | 試験装置および試験方法 |
CN101989464B (zh) * | 2009-08-06 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 存储器测试方法和外部测试仪 |
KR101676816B1 (ko) | 2010-02-11 | 2016-11-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
CN102592680B (zh) * | 2011-01-12 | 2015-04-08 | 北京兆易创新科技股份有限公司 | 一种存储芯片的修复装置和方法 |
US8640006B2 (en) * | 2011-06-29 | 2014-01-28 | International Business Machines Corporation | Preemptive memory repair based on multi-symbol, multi-scrub cycle analysis |
WO2013114615A1 (ja) * | 2012-02-03 | 2013-08-08 | 富士通株式会社 | 半導体集積回路、半導体集積回路の試験方法 |
US9786388B1 (en) * | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9348694B1 (en) * | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
TWI545582B (zh) * | 2013-11-15 | 2016-08-11 | 慧榮科技股份有限公司 | 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置 |
CN105097045B (zh) * | 2014-04-15 | 2020-11-24 | 爱德万测试公司 | 用于nand闪存器件中的缺陷修复的方法和装置 |
US10725933B2 (en) * | 2016-12-30 | 2020-07-28 | Intel Corporation | Method and apparatus for redirecting memory access commands sent to unusable memory partitions |
KR102384733B1 (ko) | 2017-09-26 | 2022-04-08 | 삼성전자주식회사 | 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템 |
CN110970083B (zh) * | 2018-09-30 | 2022-03-29 | 长鑫存储技术有限公司 | 集成电路修复方法及装置、存储介质、电子设备 |
KR20200055267A (ko) * | 2018-11-13 | 2020-05-21 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 테스트 시스템 |
KR20200078982A (ko) | 2018-12-24 | 2020-07-02 | 에스케이하이닉스 주식회사 | 트래이닝 기능을 갖는 반도체 장치 및 반도체 시스템 |
KR102648186B1 (ko) * | 2018-12-24 | 2024-03-18 | 에스케이하이닉스 주식회사 | 트래이닝 기능을 갖는 반도체 시스템 |
CN115314418A (zh) * | 2022-08-12 | 2022-11-08 | 紫光展讯通信(惠州)有限公司 | 测试方法、装置、设备及存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57209503A (en) * | 1981-06-19 | 1982-12-22 | Toyoda Mach Works Ltd | Sequence controller |
KR19990029646A (ko) * | 1997-09-09 | 1999-04-26 | 오우라 히로시 | 메모리 시험장치 |
JP2001006388A (ja) * | 1999-06-23 | 2001-01-12 | Toshiba Corp | 冗長回路内蔵半導体記憶装置 |
JP4601119B2 (ja) | 2000-05-02 | 2010-12-22 | 株式会社アドバンテスト | メモリ試験方法・メモリ試験装置 |
JP2001358296A (ja) * | 2000-06-14 | 2001-12-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP4413406B2 (ja) * | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
US7243273B2 (en) * | 2002-04-24 | 2007-07-10 | Macroni X International Co., Ltd. | Memory testing device and method |
KR100579049B1 (ko) * | 2004-05-22 | 2006-05-12 | 삼성전자주식회사 | 메모리 테스트 장치 및 이를 수행하는 방법 |
-
2006
- 2006-12-20 WO PCT/JP2006/325418 patent/WO2007086214A1/ja active Application Filing
- 2006-12-20 CN CNA2006800090995A patent/CN101147204A/zh active Pending
- 2006-12-20 JP JP2007555867A patent/JP4435833B2/ja not_active Expired - Fee Related
- 2006-12-20 KR KR1020077021443A patent/KR100899855B1/ko active IP Right Grant
-
2007
- 2007-01-16 TW TW096101559A patent/TWI325593B/zh active
- 2007-09-14 US US11/855,157 patent/US7634695B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR100899855B1 (ko) | 2009-05-29 |
US20080244340A1 (en) | 2008-10-02 |
JP4435833B2 (ja) | 2010-03-24 |
KR20080007547A (ko) | 2008-01-22 |
US7634695B2 (en) | 2009-12-15 |
TW200739594A (en) | 2007-10-16 |
WO2007086214A1 (ja) | 2007-08-02 |
CN101147204A (zh) | 2008-03-19 |
JPWO2007086214A1 (ja) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI325593B (en) | Test equipment and selection device | |
TW451473B (en) | Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory | |
JP4308637B2 (ja) | 半導体試験装置 | |
TW533423B (en) | Method and apparatus for built-in self-repair of memory storage arrays | |
EP0096781A2 (en) | System for updating error map of fault tolerant memory | |
TWI453752B (zh) | Control device, test device and control method | |
EP1465204A2 (en) | Memory built-in self repair (MBISR) circuits / devices | |
KR101133689B1 (ko) | 리페어 분석 장치 및 방법 | |
JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
TW446955B (en) | The read/write memory with self-testing device and its associated test method | |
WO2008154290A1 (en) | Memory repair system and method | |
US7788550B2 (en) | Redundant bit patterns for column defects coding | |
TW200903506A (en) | Test apparatus | |
US20050066226A1 (en) | Redundant memory self-test | |
US8694838B2 (en) | Cache memory, processor, and production methods for cache memory and processor | |
JP3930446B2 (ja) | 半導体装置 | |
JP5029883B2 (ja) | 半導体試験装置 | |
JP4234863B2 (ja) | フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法 | |
JP2003509804A (ja) | メモリ検査方法 | |
JP2000298998A5 (zh) | ||
KR20120016637A (ko) | 시험 장치 및 구제 해석 방법 | |
JPWO2008029434A1 (ja) | 半導体記憶装置、半導体記憶装置試験方法 | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
JPS59207496A (ja) | 半導体メモリ不良ビット救済解析装置 | |
KR19990029646A (ko) | 메모리 시험장치 |