TWI304621B - Tft substrate for display device and manufacturing method of the same - Google Patents

Tft substrate for display device and manufacturing method of the same Download PDF

Info

Publication number
TWI304621B
TWI304621B TW095103469A TW95103469A TWI304621B TW I304621 B TWI304621 B TW I304621B TW 095103469 A TW095103469 A TW 095103469A TW 95103469 A TW95103469 A TW 95103469A TW I304621 B TWI304621 B TW I304621B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor layer
gate electrode
gate
thin film
Prior art date
Application number
TW095103469A
Other languages
English (en)
Other versions
TW200633078A (en
Inventor
Byoung Sun Na
Sang Ki Kwak
Dong Gyu Kim
Kyung Phil Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200633078A publication Critical patent/TW200633078A/zh
Application granted granted Critical
Publication of TWI304621B publication Critical patent/TWI304621B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

1304621 九、發明說明： 相關申請案的交互引述 本申請案主張2005年2月11曰於韓國智慧局提申之韓 國專利申請案案號2005-0011575的優先權，其全部揭示係 5 於本文中併入以作為參考資料。 C 明所屬《^技冬好領3 發明領域 本發明有關一種用於一種顯示裝置的薄膜電晶體基板 及其製造方法。 10 【爾Γ治L称ί】 發明背景
因為一 LCD是一較CRT更薄、更輕且消耗較少電 力，LCD已經普遍地被用來作為一種平坦式面板顯示器。 LCD典型地包含一個共同電極與彩色濾光片形成於其上的 15上基板，一個像素電極與薄膜電晶體(TFT)形成於其上的 下基板，以及被注入於該等上和下基板之間的液晶。 一個驅動電路驅動該TFT對應至各像素，藉此導致液晶 分子改變其等的定向。該等液晶分子定向的此種改變控制 自一背光傳送至該等彩色濾光片的光線量。 20 該TFT包含一個閘極電極、一個源極電極、一個汲極電 極，以及-形成-個通道區的半導體層。非晶形矽或聚矽 被用於該半導體層，並且該非晶形發具有低切斷電流^。然 而，該非晶形石夕有一缺點是當其被光線照射時 JL產生 漏洩電流。該漏洩電流妨礙一儲存電衮哭 兔谷為維持需要的電 5 1304621 壓，藉此產生一閃爍或一餘像。 為了避免該非晶形矽被暴露於該背光的光線之下，一 個全島結構(full island structure)已經被引入，其被設計成於 一個閘極電極區内形成該非晶形矽（亦即，只於一重疊該閘 5 極電極的區域内被形成）。然而，此一結構不利地具有一低 的孔徑比率（aperture ratio)，因為當該閘極電極的大小變大 時，該孔徑比率隨之降低，以及此一結構也導致rC延遲， 因為當一資料線路與該閘極電極重疊的區域變大時，RC延 遲隨之增加。 10 【發明内容】 發明概要 因此，本發明的一方面是要提供一種用於一種顯示裝 置的TFT基板，其具有一高的孔徑比率與導致較少的餘像， 以及其製造方法。 15 本發明的前述及/或其他方面透過提供一種用於一種 顯示裝置的TFT基板也被達成，該TFT基板包含：一含有一 個閘極電極的閘極佈、線；料佈線，《包含—資料線， 個被連接至5亥資料線的源極電極與一個被連接至一像素 電極的沒極電極；以及一被配置在該閘極佈線和該資料佈 20線之間的半導體層，其中在該沒極電極之下的半導體層被 配置於該閘極電極的一區域之内以及在該源極電極之^的 半導體層自該閘極電極延伸向外。 依據本發明的-實施例，該半導體層包含非晶形石夕。 依據本發明的另一個實施例，該T F τ進一步包含一電阻 6 1304621 接觸層，其被配置在該半導體層和該資料佈線之間且具有 如該半導體層相同的圖樣。 本發明的前述及/或其他方面透過提供一種用於一種 顯不裝置的TFT基板也被達成，該TFT基板包含··一含有一 5個閘極電極的閘極佈線；一資料佈線，其包含一資料線， 個被連接至該資料線的源極電極與一個被連接至一像素 私極的汲極電極；以及一半導體層，其被配置在該閘極佈 線和忒資料佈線之間並且在該源極電極與該汲極電極之間 形成一個通道區，其中被該汲極電極重疊的半導體層被配 置於忒閘極電極的一區域内，以及被該源極電極重疊的半 導體層自該閘極電極延伸向外。 本發明的前述及/或其他方面透過提供一種用於一種 $示，置的TFT基板之製造方法也被達成，該製造方法包 含：藉由沉積間極佈線材料預圖樣化來形成一包含一個問 15極電極的閘極佈線， • 於该閘極佈線上形成一個部分地重疊該閉極電極的半 源極電極與一個汲極電極， 自該閘極電極延伸向外，以及在 導體層’以及藉由沉積資料佈線材料和圖樣化來形成一個
以及在該汲極電極之下的半導體 層被配置於該閘極電極的一區域之内。 只施例，於上述的實施例中 該閘極電極延伸向外（亦即， ’該源極 進入一不 依據本發明的一實施例， 電極的一部分可以自該閘極電 重疊該閘極電極的區域）。 圖式簡單說明 7 1304621 由下列例示實施例的說明，結合以下的附圖，以上及/ 或其他方面以及本發明的優點將變得明顯且更容易瞭解： 第1圖是一依據本發明的第一個實施例之TFT基板的布 局圖； 5 第2圖是第1圖之沿著線IMI所取得的一截面圖； 第3圖是一依據本發明的第一個實施例之一閘極佈線 與一半導體層的布局圖； 第4圖是一依據本發明的第一個實施例之一半導體層 與一資料佈線的布局圖； 10 第5圖是一依據本發明的第一個實施例之一閘極佈線 與一資料佈線的布局圖； 第6A至8B圖是說明一種依據本發明的第一個實施例 之一種TFT基板的製造方法之圖示； 第9圖是一依據本發明的第二個實施例之一種TFT基板 15 的布局圖； 第10圖是第9圖之沿著線X-X所取得的一截面圖； 第11圖是一依據本發明的第三個實施例之一種TFT基 板的布局圖；以及 第12圖是第11圖之沿著線XII_XII所取得的一截面圖。 20 【實施方式】 較佳實施例之詳細說明 現在詳盡地參見本發明之例示的實施例，本發明之實 施例係於附圖中說明，其中相同的參考編號意指全文中相 同的元件。藉由參考圖示，該等實施例被如下說明以解釋 8 1304621 本發明。 依據第一個實施例的一種TFT基板丨將透過參考第 圖予以說明如下。 現在參考第1至4圖，一閘極佈線21與22被形成於一絕 5緣基板11上。該閘極佈線21與22包含一以一橫向的方向延 伸的閘極線21與一個被連接至該閘極線21的閘極電極22。 一由例如，氮化矽(SiNx)所製成的閘極絕緣層31被形成 於δ亥絕緣基板η上且覆蓋該閘極佈線21與22。 一由例如’非晶形石夕所製成的半導體層32被形成於該 10閘極電極22的閘極絕緣層31上。一由例如，大量地摻雜η 一 型的不純物之矽化物或是η+氫化的非晶形矽製成的電阻接 觸層33被形成於該半導體層32上。 一資料佈線41、42，與43被形成於該電阻接觸層33與 該閘極絕緣層31上。該資料佈線41、42，和43於一實施例 15中可以具有一Mo單層的結構或是一Mo/Al/Mo三層的結構。 該資料佈線41、42，和43被配置於一縱向的方向。該 資料佈線41、42，和43包含一交叉該閘極線21且界定一個 像素的資料線41，一個自該資料線41分岔出去、延伸至該 電阻接觸層33的上面部分之源極電極42，以及一個和該源 20 極電極42分隔且被配置於該電阻接觸層33的上面部分、在 該源極電極42對面的汲極電極43。該源極電極42於一實施 例中具有一U形。 一鈍化層51被形成於該資料佈線41、42，和43以及未 被該資料佈線41、42，和43覆蓋的該半導體層32上。該鈍 9 1304621 化層51較佳地由透過電漿辅助化學汽相沉積(pEcvD)方法 所沉積的氮化矽(SiNx)、a-Si:C:0或a-Si:〇:F，及/或含有丙 烯fe基的有機絕緣材料所製成。透過pECVD方法所沉積的 該a-Si:C:〇層與該^&..0:17層各具有低的介電常數，於一實 5施例中是低於4。因此，即使其等在厚度上是薄的，此等層 具有很少的寄生電容(parasitic capacitance)。並且，當與其 他層相比較時，此等層具有良好的黏著性質與高的階梯覆 蓋（step coverage)。另外，因為此等層是由無機的材料製 成，其等比有機絕緣層具有一較高的熱穩定性。 10 5亥鈍化層51具有一個暴露該汲極電極43的接觸孔71。 一個像素電極61被形成於該鈍化層51上以及通經該接觸孔 71而被電力地連接至該汲極電極43且被配置於一像素區域 中。該像素電極61是由透明導電材料所製成，例如： 氧化銦錫(indium tin oxide，ITO)或氧化銦辞（indium zinc 15 〇xide，IZ0)。此處，該像素電極61重疊該閘極線21，藉此 組成一儲存電容器。在該閘極佈線21與22被配置以增加該 儲存電容之處，一儲存電容佈線可以被添加於相同層。 該閘極佈線21與22、該半導體層32，以及該資料佈線 41、42，和43於該TFT基板1上的一布局將進一步將予以說 20 明如下。 參考第3圖，該閘極佈線21與22以及該半導體層32的一 布局將首先予以說明。該半導體層32的一大部分重疊該閘 極電極22，但是該半導體層32的一些部分A與B不重疊該閘 極電極22。於此一結構中，該閘極電極22的大小可能是更 1304621 小的’因為該閘極電極22不需要覆蓋該整個半導體層32。 該汲極電極43被形成於該半導體層32完全地重疊該閘極電 極22的—區域上，以及該源極電極42被形成於該半導體層 32自δ亥閘極電極22延伸向外（參見，如，第2圖）至一不重疊 5 該閘極電極22的區域之一區域上。 參考第4圖，該半導體層32與該資料佈線41、42，和43 的一布局將予以說明。該整個源極電極42重疊該半導體層 32，但是該汲極電極43只有一部分重疊該半導體層32。該 半導體層32的一些部分(：與〇不被該資料佈線41、42，和43 ίο覆盍，以及此等部分的一些也不被該閘極佈線21與22覆 盍。該等不被該閘極佈線21與22或是該資料佈線Μ、42， 和43所覆蓋的區域E*F(第1圖）被暴露在該背光所發出的 光線下。 參考第5圖，該閘極佈線21與22以及該資料佈線41、 15 42，和43的-布局將予以說明。該汲極電極犯的一部分重 疊該閘極電極22,以及該源極電極42的一部分〇不重疊該問 極電極22。 此一種TFT基板具有下列的優點。 首先，因為被形成於該源極電極42之下的該半導體層 2〇 32沒有完全地被該閘極電極22錢，該_電極22的大小 能比全島的結構中先前可能的為更小。因此，該閑極電極 22的大小係小於-全島的結構中的，以及因而—孔徑比率 是車父南的。 其次，介於該等佈線之間的RC延遲被降低。如第5圖 11 1304621 所顯示的’該源極電極42的一個G部分自該閘極電極22延伸 向外。因而，該源極電極42與該閘極電極22重疊的區域變 得縮小，藉此降低該RC延遲。 第三，由一漏洩電流導致的餘像較少發生。被形成於 5該汲極電極43下的該半導體層32完全地被該閘極電極22覆 盍（參照第2圖的H)，藉此從該汲極電極43至該源極電極42 的漏洩電流不被產生。另一方面，不被該閘極電極22或該 源極電極42所覆蓋的區域E和F(第1圖）被暴露於該背光發 出的光線下。因此，從該源極電極42至該汲極電極43的漏 10洩電流產生，因為一孔電流(hole current)係起始地產生自被 暴露於來自該背光的光線下之半導體層42的區域E和F。然 而，從該源極電極42至該汲極電極43的漏洩電流不引起餘 像，因為餘像是由從該汲極電極43至該源極電極42的漏洩 電流所導致。 15 以上的實施例能以各種方式予以修飾。例如，該半導 體層32的區域E可以重疊該閘極線21或該資料線41，藉此該 區域E不被暴露在該背光發出的光線下。 現在參考第6A至8B圖，一依據第一個實施例的TFT之 製造方法將予以說明。第6B圖、第7B圖，以及第8B圖是各
20 別地沿著線VIB-VIB、VIIB-BIIB，以及VIIIB-VIIIB、第6A 圖、第7A圖，以及第8A圖的截面圖。 首先，如第6A與6B圖所顯示的，該包含該閘極線21和 該閘極電極22的閘極佈線21與22係藉由沉積閘極佈線材料 以及繼之使用一遮罩、透過照相平版印刷予以圖樣化而被 12 1304621 形成於孩纟巴緣基板11上。該閘極電極22以小於全島的結構 而被形成，藉此提高該孔徑比率。 接下來，如第7A和7B圖所顯示，氮化矽製成的層31、 非晶形矽製成的層32，以及非晶形矽製成的層33相繼地被 5沉積。然後，如第8A*8B圖所顯示，透過層32和層33的照 相平版印刷，該半導體層32與該電阻接觸層33被形成於在 該閘極電極22上方的閘極絕緣層31上。該半導體層的一個 部分，該汲極電極43要被形成於其上，被形成於該閘極電 極22的區域内。該半導體層32的另一個部分，該源極電極 10 42要被形成於其上，係自該閘極電極22延伸向外。因此， 該半導體層3 2部分地重疊該閘極電極2 2。 之後，如被進一步地顯示於第8八和犯圖中，該資料佈 線41、42，和43藉由沉積資料佈線材料以及繼之使用一遮 罩、透過照相平版印刷予以圖樣化而被形成。該資料佈線 15 41、42，和43包含交又該閘極線21的該資料線41，被連接 至该資料線41且延伸於該閘極電極22上的該源極電極42， 以及和分隔並相對該源極電極42的該汲極電極43。接著， 未被该資料佈線41、42，和43覆蓋的摻雜的非晶形矽層33 被蝕刻，藉此劃分該摻雜的非晶形矽層33成為二部分且暴 20路"於被劃分、推雜的非晶形石夕層33之間的該半導體層 32。然後，一氧電漿(0Xygen plasma)處理較佳地於該暴露 出的半導體層32上進行以安定被暴露的表面。 於一實施例中，該資料佈線41、42，和43可以具有一 Mo單層的結構或一 Mo/Al/MoS層的結構。 13 1304621 该源極電極42具有一U形，以及該源極電極42的一些部 分不重登該閘極電極22。該汲極電極43部分地重疊該閘極 電極22，以及在該汲極電極43下的該半導體層32被配置於 該閘極電極22的區域内。 5 之後，如第1和2圖所顯示，透過使用一 化學汽相沉積（chemical vapor deposition) (CVD)方法來成 長氮化矽、a-Si:C:0，或a-Si:0:F或是塗覆一有機絕緣層， 一純化層51被形成。接下來，暴露該汲極電極幻的接觸孔 71藉由照相平版印刷方法而被形成。 10 最後，一氧化銦錫(IT0)或氧化銦鋅(IZO)層被沉積以及 接而藉由照相平版印刷而被圖樣化以形成通經該接觸孔71 而被連接至该及極電極33的像素電極61，導致完成該TFT 基板1。 一種依據第二個實施例的TFT基板將參照第9和10圖予 15 以說明如下。 不像第一個實施例，一整個源極電極42重疊一個閘極 電極22。和第一個實施例一樣，在一個汲極電極幻下的整 個半導體層32重疊該閘極電極22，以及一在該源極電極42 下的半導體層32自該閘極電極22延伸向外。 2〇 依據第二個實施例，該源極電極42與該閘極電極22重 疊的一區域變得更大，藉此增加RC延遲。然而，該閘極電 極22的大小變得比一全島的結構更小，藉此提高該孔徑比 率。而且’自該汲極電極43指向該源極電極42的一漏洩電 流不產生’藉此減少餘像。 14 1304621 一種依據第三個實施例的TFT基板將參照第]_丨和12圖 予以說明如下。 不像第一個實施例，一個通道區具有一筆直的形狀。 像第一個實施例一樣，在一個汲極電極43下的整個半導體 5層重豐該閘極電極22，以及一在一源極電極42下的半導 體層32自該閘極電極22延伸向外。 依據第三個實施例，該閘極電極22的大小變得比一全
島的結構更小，藉此提高該孔徑比率。並且，沒有自該汲 極電極43指向該源極電極42的漏洩電流，藉此減少餘像。 10 依據本發明的該等實施例之TFT與TFT基板不只能被 使用在LCD中，也可被使用在有機發光二極體(〇LED)中。 於此，OLED使用一有機材料，當其接收一電子訊號 日寸，其本身會發光。此一具有一成層的結構之〇LED包含： 陰極層（像素龟極）、一空穴注入層（h〇ieiayer)、 15 一空穴傳送層（h〇le transporting layer)、一發光層、一電子 傳送層、一電子植入層（electr〇nimplantati〇nlayer)，以及一 陽極層（counter electrode)。依據本發明的該等實施例，該 TFT基板的汲極接觸部分被電力地與陰極層連接，藉此傳送 一貧料信號。另一方面，該TFT基板的汲極接觸部分能被電 20 力與陽極層連接。 雖然本發明的一些實施例已經被顯示且說明，那些在 本技藝中具有技藝者可以了解到此等實_可以被進行改 變而不背離本發明的原理與精神，本發明的範_由附隨 的申請專利範圍與其等的均等物所定義。 15 1304621 L圖式簡單說明3 第1圖是一依據本發明的第一個實施例之TFT基板的布 局圖； 5 第2圖是第1圖之沿著線II-II所取得的一截面圖； 第3圖是一依據本發明的第一個實施例之一閘極佈線 與一半導體層的布局圖； 第4圖是一依據本發明的第一個實施例之一半導體層 與一資料佈線的布局圖； 10 第5圖是一依據本發明的第一個實施例之一閘極佈線 與一資料佈線的布局圖； 第6A至8B圖是說明一種依據本發明的第一個實施例 之一種TFT基板的製造方法之圖示； 第9圖是一依據本發明的第二個實施例之一種TFT基板 15 的布局圖； 第10圖是第9圖之沿著線X-X所取得的一截面圖； 第11圖是一依據本發明的第三個實施例之一種TFT基 板的布局圖；以及 第12圖是第11圖之沿著線XII-XII所取得的一截面圖。 20 【主要元件符號說明】 1 TFT基板 11 絕緣基板 21 閘極線 22 閘極電極 31 閘極絕緣層 32 半導體層 33 電阻接觸層/非晶形石夕層 41 資料線 16 1304621 42 源極電極 43 51 鈍化層 61 71 接觸孔 沒極電極 像素電極
17

Claims (1)

1304621 十、申請專利範圍： 1. 一種用於一顯示裝置的薄膜電晶體基板，其包含： 一含有一個閘極電極的閘極佈線； 一資料佈線，其包含一資料線，一個被連接至該 5 資料線的源極電極，以及一個被連接至一像素電極的 >及極電極， 以及一被配置在該閘極佈線和該資料佈線之間 的半導體層， 其中在該汲極電極之下的半導體層被配置於一 10 重豐該問極電極的區域之内^以及在該源極電極之下 的半導體層延伸向外至一不重疊該閘極電極的區域。 2. 如申請專利範圍第1項之薄膜電晶體基板，其中該半 導體層包含非晶形矽。 3. 如申請專利範圍第1項之薄膜電晶體基板，其進一步 15 包含一電阻接觸層，其被配置在該半導體層和該資料 佈線之間且具有如該半導體層相同的圖樣。 4. 如申請專利範圍第1項之薄膜電晶體基板，其中該源 極電極的一部分自該閘極電極延伸向外。 5. 如申請專利範圍第1項之薄膜電晶體基板，其中該源 20 極電極不自該閘極電極延伸向外。 6. 如申請專利範圍第1項之薄膜電晶體基板，其中該汲 極電極的一部分自該閘極電極延伸向外。 7. 一種用於一顯示裝置的薄膜電晶體基板，其包含： 18 1304621 一含有一個閘極電極的閘極佈線；
一資料佈線，其包含一資料線、一個被連接至該 資料線的源極電極與一個被連接至一像素電極的汲 極電極， 以及一半導體層，其被配置在該閘極佈線和該資 料佈線之間並且在該源極電極與該汲極電極之間形 成一個通道區’其中被該〉及極電極重豐的半導體層被 配置於一重疊該閘極電極的區域之内，以及被該源極 電極重疊的半導體層延伸向外至一不重疊該閘極電 極的區域。 8. 如申請專利範圍第7項之薄膜電晶體基板，其中該源極電 極的一部分自該閘極電極延伸向外。 9. 如申請專利範圍第7項之薄膜電晶體基板，其中該半導體 層包含非晶形石夕。 15 10.如申請專利範圍第7項之薄膜電晶體基板，其進一步包含 一電阻接觸層，其被配置在該半導體層和該資料佈線之 間且具有如該半導體層相同的圖樣。 11.如申請專利範圍第7項之薄膜電晶體基板，其中該源極電 極不自該閘極電極延伸向外。 20 12.如申請專利範圍第7項之薄膜電晶體基板，其中該汲極電 極的一部分自該閘極電極延伸向外。 13. —種供用於一顯示裝置的薄膜電晶體基板之製造方法， 其包含： 19 1304621 形成一含有一個閘極電極的閘極佈線； 於該閘極佈線上形成一個部分地重疊該閘極電極 的半導體層；以及 於該半導體層上形成一個源極電極與一個汲極電 5 極，在該源極電極之下的半導體層延伸向外至一不重疊 該閘極電極的區域5以及在該〉及極電極之下的半導體層 被配置於一重疊該閘極電極的區域之内。 14.如申請專利範圍第13項之製造方法，其中該源極電極的 一部分自該閘極電極延伸向外。 10 15.如申請專利範圍第13項之製造方法，其中該半導體層包 含非晶形矽。 16.如申請專利範圍第13項之製造方法，其進一步包含形成 一電阻接觸層，其被配置在該半導體層和該資料佈線之 間且具有如該半導體層相同的圖樣。 15 17.如申請專利範圍第13項之製造方法，其中該源極電極不 自該閘極電極延伸向外。 18.如申請專利範圍第13項之製造方法，其中該汲極電極的 一部分自該閘極電極延伸向外。 20
TW095103469A 2005-02-11 2006-01-27 Tft substrate for display device and manufacturing method of the same TWI304621B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011575A KR101085451B1 (ko) 2005-02-11 2005-02-11 표시장치용 박막트랜지스터 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
TW200633078A TW200633078A (en) 2006-09-16
TWI304621B true TWI304621B (en) 2008-12-21

Family

ID=36814792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103469A TWI304621B (en) 2005-02-11 2006-01-27 Tft substrate for display device and manufacturing method of the same

Country Status (5)

Country Link
US (2) US7923726B2 (zh)
JP (1) JP4481942B2 (zh)
KR (1) KR101085451B1 (zh)
CN (1) CN100448012C (zh)
TW (1) TWI304621B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697054B (zh) * 2010-09-10 2020-06-21 日商半導體能源研究所股份有限公司 電晶體，液晶顯示裝置及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI453835B (zh) * 2012-01-11 2014-09-21 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
CN104134699A (zh) * 2014-07-15 2014-11-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN109884833B (zh) * 2019-05-09 2019-09-03 南京中电熊猫平板显示科技有限公司 一种多路分用电路、液晶显示装置以及像素补偿方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289392A (ja) 1988-09-27 1990-03-29 Matsushita Electric Works Ltd プリント配線板の反り矯正装置
US5399884A (en) * 1993-11-10 1995-03-21 General Electric Company Radiation imager with single passivation dielectric for transistor and diode
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH10228031A (ja) 1997-02-14 1998-08-25 Advanced Display:Kk 薄膜トランジスタアレイ基板
JP3308498B2 (ja) * 1998-07-31 2002-07-29 富士通株式会社 液晶表示パネル
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2001308333A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
KR20020016311A (ko) 2000-08-25 2002-03-04 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터의 액정표시소자
KR20020042898A (ko) 2000-12-01 2002-06-08 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
JP2002368228A (ja) 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
EP1497867A2 (en) * 2002-04-24 2005-01-19 E Ink Corporation Electronic displays
KR100525442B1 (ko) 2002-08-23 2005-11-02 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697054B (zh) * 2010-09-10 2020-06-21 日商半導體能源研究所股份有限公司 電晶體，液晶顯示裝置及其製造方法
US11043509B2 (en) 2010-09-10 2021-06-22 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
TWI771691B (zh) * 2010-09-10 2022-07-21 日商半導體能源研究所股份有限公司 電晶體，液晶顯示裝置及其製造方法
TWI816470B (zh) * 2010-09-10 2023-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置

Also Published As

Publication number Publication date
KR20060090877A (ko) 2006-08-17
CN1828909A (zh) 2006-09-06
TW200633078A (en) 2006-09-16
US7923726B2 (en) 2011-04-12
US20110186849A1 (en) 2011-08-04
CN100448012C (zh) 2008-12-31
JP2006222431A (ja) 2006-08-24
US20060180837A1 (en) 2006-08-17
KR101085451B1 (ko) 2011-11-21
JP4481942B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI304621B (en) Tft substrate for display device and manufacturing method of the same
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
CN103189970B (zh) 薄膜半导体装置以及薄膜半导体装置的制造方法
US8659094B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101232159B1 (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
JP2005011920A (ja) 表示装置とその製造方法
WO2013150981A1 (ja) 半導体装置およびその製造方法
WO2013115050A1 (ja) 半導体装置およびその製造方法
JP2019129281A (ja) 表示装置及びその製造方法
JP2006216941A (ja) 薄膜トランジスタ表示板
TWI361329B (en) Array substrate and method for manufacturing the same
TW201044086A (en) Pixel designs of improving the aperture ratio in an LCD
TW200539293A (en) Thin film transistor
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
TWI352841B (en) Thin film transistor array panel and manufacturing
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
KR101947808B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US10249763B2 (en) Array substrate, and display device, and fabrication methods
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
JP2667173B2 (ja) 半導体装置