TWI301310B - - Google Patents

Download PDF

Info

Publication number
TWI301310B
TWI301310B TW092124250A TW92124250A TWI301310B TW I301310 B TWI301310 B TW I301310B TW 092124250 A TW092124250 A TW 092124250A TW 92124250 A TW92124250 A TW 92124250A TW I301310 B TWI301310 B TW I301310B
Authority
TW
Taiwan
Prior art keywords
substrate
anisotropic conductive
crystal
die
conductive
Prior art date
Application number
TW092124250A
Other languages
English (en)
Other versions
TW200511529A (en
Inventor
Hung Yuan Su
zhi-hao Yang
Pai Chen Chieh
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to TW092124250A priority Critical patent/TW200511529A/zh
Publication of TW200511529A publication Critical patent/TW200511529A/zh
Application granted granted Critical
Publication of TWI301310B publication Critical patent/TWI301310B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Description

1301310
[發明所屬之技術領域] 本發明係關於一種低磊晶層之發光二極體的封裝方法 ,特別是指以異方性導電膠固著並導通低磊晶層之發光二 極體,來製作發光二極體裝置的封裝方法。 [先前技術] 一 如一般電子產品業界所認知的,異方性導電膜是一種 同時具有粘著,導電,絕緣三種功能的連接材料。它是藉 由熱來壓著,為具有上下(縱向)導電,左右(面向)絕緣特 眭之龟氣異方性而分子雙面膠。能夠使縱向之電極部份永 久粘著、導通,並且使電極面橫向間絕緣不導電,用於 LCD及Plasma display等的接連及裝置,及軟性電路板電 路端末之處理,異方性導電膜ACF為Anisotropic Conductive Film之縮寫,ACF材料接合技術具備細線化 、製程簡單、符合無錯環保製程要求之特性,然而其建構 之方式雖為各家製造廠商研究發展之重點,而對低蟲晶層 之LED固晶步驟而言,其應用方法之實用程度及操作成本 之降低仍是具有研究改善空間。因此與其相關材料之黏糊 狀異方性導電膠成為本發明之關注焦點。 簡單來說對低磊晶層之LED而言,封裝技術在客戶爲 用上是不可缺,晶片製造商是提供具有功能的晶片;_ ^ 廠商則是把這些晶片商品化到客戶。封裝廠商要將晶#胃 品化,需經過晶片測試、切割成晶粒、分類、固晶、打、線 、封晶膠及商品分類。其中在固晶時,就又區分成幾個 '步
第4頁 (2) ^01310五、發明說明 以往 電性質, 锡等。舉 村料,在 其固 上 第 接著材料 晶步驟的 在習 請參考第 用以顯示 傳統導電 '由第一 政流動時 題,而目 由以 其接著 兩種常見 過多。塗 致信賴度 哉面積過 面積變小 ο H5 的封裝技術在固 接著材料的選擇 凡是積體電路、 封裝製程時,幾 晶步驟流程如下 將晶粒固著在有 的特性去做烘烤 良率。 知之LED固晶技 一圖及第二圖為 習知技術之短路 膠2置於基材3之 圖及第二圖中可 會造成橫向短路 前僅以縮小塗膠 上說明後,因此 材料塗佈的控制 之問題,一是塗 佈的量過少會有 出問題。因為接 小,雖然單位時 ’使得電阻係數 積所產生之熱能 成此材料是在較 晶步驟時,如果需要接著面呈導 常是考慮使用高導電的銀膠2焊 電晶體、二極體發光二極體或等 乎是使用此類接著材料。 :第一先將接著材料塗佈在基板 接著材料的基板上,第三是依其 或過爐的動作,最後是檢查其固 術中 習知 及漏 上, 以看 及層 面積 可知 是相 佈的 電流 著材 間此 變高 會比 ,有兩 固晶技 電缺失 在將晶 出傳統 間短路 來克服 以往的 當不容 量過少 分佈不 料塗佈 截面電 ,此時 正常材 度的工 種前例可做為參考, 術示意圖,該二圖係 ’該技術之方法為以 粒1固著於基材3之上 之導電膠2在四處擴 ’此為極須解決之問 〇 封裝►技術在固晶步驟 易。也因此大致分成 ’另一則是塗佈的量 均的問題,甚至於導 過少,會造成導電的 流是一樣,但由於截 其接著面易產生熱能 料大,但其導熱方式 作環境下工作,因此
相同,造 局 /JQL
13〇1310 Λ發明說明(3), 使其壽命縮減 電壓的提升。 塗佈的量過 介面,甚至會 材料塗佈過多 到將晶粒放置 料溫出的問題。 還會使得接著 ’而造成電性 蓽1易發生此現象 其它方法則 有前述點膠法的 高(> 183, C ), 材料會被損害, 由以上之說 出一種改良之固 服’並且綜合異 Material)的優 找出一種最方便 接而且運作成本 求0 向 的著等 面 。 另外, 多會有覆 導致電路 時,雖然 於接著材 除了會造 材料覆蓋 不良。尤 〇 採用錫膏 電性不良 會損害發 且設備複 明可知習 晶技術’ 方性導電 點,產生 之方法安 低廉,因 接著材料塗佈過少 蓋住P型半導體與_ 間的短路無法正常工 在塗佈時可以避免溢 料上,其下壓時還是 成電路間的短路無法 P型半導體與N型半導 其以低蟲晶層的晶粒 還會造成 順 或合金 問題, 雜昂貴 知技藝 使得習 材料( 新技術 排技藝 此研發 來固著並導通 不過由於金屬 體,也就是整 〇 之缺施,因此 知的漏電短路 Anisotropic 來克服以上缺 使得本發明能 出本發明來達 半導體之間 作。因為接 出其電路, 會有接著材 正常工作外 體之間的介 在固晶時, ’其雖然沒 熔接溫度較 個封襄好的 有必要發展 缺失得以克 Conductive 失。因此尋 夠更加地直 成上述之需 [發明内容] 、本發明之主要目的在於提供一種適應現存固晶設備而 且運作成本低廉之具有防止短路漏電功能之LED固晶方法
1301310 五、發明說明(4) ,可用於低磊晶層發光二極體之固晶現有設備、以降低成 本,可以提供低成本高品質之效果。 為了達成上述目的,本發明將習知之設置導電膠設於 基材上,再固著晶粒後加熱固化之方法做為發明核心,配 合改用黏糊狀異方性導電膠 (Anisotropic Conductive P a s t e )於現有固晶設備,因應更改製程條件,構成一發光 二極體固晶方法。 本發明構造包含:(1)將黏糊狀異方性導電膠塗佈於 基材預定位置;(2 )將晶粒施加一預定壓力並固著在有異 方性導電膠塗佈之該基材預定位置;及(3)加熱該基材使 該黏糊狀異方性導電膠固化’因此該晶粒與該基材得以單 向性導電;其中該異方性導電膠固化後,以其電導通於一 特定方向之特性,使得晶粒與基材間之特定方向接觸面得 以電性連接,並且非該特定方向係電性絕緣而不導電。 為了使貴審查委員能更進一步瞭解本發明之特徵及 技術内容’請參閱以下有關本發明之詳細說明與附圖,然 而所附圖式僅提供參考與說明用,並非用來對^發明加^ 限制者。 X [實施方式] 在此先對本發明做一敘述,本發明係關於一種低蟲晶 層之發光二極體的封裝方法,如第六圖及第十圖 乂麻= 發明裝置主結構分成3部分,第一部分為如第六圖^示之 晶粒1為導it電極不同側晶粒12,其特徵為蟲晶層位於發 光二極體的下半部,第二部分為異方性導電膠22,1作用
第7頁 1301310 五、發明說明(5) 為固著發光二極體晶粒1於基材3上並導通發光二極體與基 材3,第三部分為基材3,其作用為承載發光二極體並於晶 粒1頂部打晶線後連接導電腳架32構成電路迴路。本發明 裝置採用的異方性導電膠22因為僅具有單向導電特性f故 發光一極體日日粒 1之猫晶層(晶粒下半部)不會因為被里方 性導電膠22覆蓋,造成表面阻抗降低而產生漏電,所以適 合用來製作低磊晶層之發光二極體裝置,並且製程相容於 一般導電膠製程,可以簡化生產設備種類節省製造成本。' 同理可參考第十圖之實施例為導通電極同側晶粒丨4之實施 例。 、 技術特 採用的 二極體 造成表 粒 1並 也可在 到固著 銲鍚熔 烘烤溫 烘烤溫 其優越 技術應 實施重 程與一 本發 徵;本發 導電特性 性導電膠 到固著發 法與銲錫 阻抗降情 是為達到 於異方性 商產品之 明在製程 本發 統設備相 異方性導 明具有之 明裝置所 ,故發光 22覆蓋, 光二極晶 法,雖然 況下,達 共晶點與 導電膠的 特性調整 條件上有 明具有之 容,是一 電膠22製 徵如製程 異方性導 晶粒 1之 面阻抗降 導通電流 不降低發 發光二極 點必須加 度(可為 度以取得 之處。 用低成本 要之利益 般導電膠 電膠22因為僅具有單向 磊晶層不會因為被異方 低而產生漏電,可以達 的目的,而習知之共晶 光二極體之磊晶層表面 並導通電流的目的,但 熱到280°C與183t,高 150C左右,可依各廢 較佳效果)。因此本發 便利性如製程設備與傳 ;本發明裝置所採用的 相同,可以使用相同的 1301310 五、發明說明(6) 機器,但是共晶法與銲錫法的製程不相容於一般導電膠製 程,必須採用特殊的機器,會增加設備成本。 另一本發明具有之技術應用低成本便利性如晶粒 1電 極金屬成本低,是另一實施重要之利益;本發明裝置所採 用的發光二極體導電金屬層與一般發光二極體相同,但是 共晶法與銲錫法的發光二極體導電金屬層必須採用特殊比 例成分的金屬,會增加物料成本。 本發明在應用低磊晶層之發光二極體的晶粒 1,大致 依負責導通的電極區分成兩種:其一是在晶粒1的不同側’ 其二是在晶粒 1的同側。在此的低蟲晶層之發光二極體的 晶粒1的定義是以發光的爲晶層到晶粒1的歐姆導電接面的 最短距離為2 0 0 um以内,且應用時必須使用發光的磊晶層 到晶粒的歐姆導電接面接合,晶粒 1其與最短距離之歐姆 導電接面的金屬與基板接合時,使用異方性導電膠2 2可以 很容易做固晶步驟並完成封裝。 實施一:導通的電極在晶粒的不同側時 如第二圖是使用低蟲晶層之發光二極體的晶粒 1是屬 於導通電極1 6在晶粒的不同側的結構,即導通電極不同側 晶粒1 2,第四圖則是導電腳架3 2的結構。如第五圖,首先 在導電腳架32的固晶區預定位置34上一定量異方性導電膠 2 2,第六圖則是將晶粒 1固著在導電腳架3 2上,待完成打 線就完成固晶的結構。 實施二:導通的電極在晶粒的同側時 如第七圖是使用低磊晶層之發光二極體的晶粒 1是屬
1301310 五、發明說明(7) 於導通的電極在晶粒的同側的結構,即導通電極同侧晶粒 1 4,第八圖則是基材3的結構。如第九圖,首先在基材3的 固晶區點之預定位置3 4塗上一定量異方性導電膠2 2,第十 圖則是將晶粒1固在基材3上’並注意其兩電極上金屬分別 固著在基材3上之兩基材電極36,最後完成固晶的結構。 如第六圖及第十圖所示,在此須闡明本發明步驟,其 包含:(1)將黏糊狀異方性導電膠2 2塗佈於基材3預定位 置34 ;( 2 )將晶粒施加一預定壓力並固著在有異方性導電 膠2 2塗佈之該基材3預定位置;及(3 )加熱該基材3使該黏 糊狀異方性導電膠2 2固化,因此該晶粒1與該基材3得以單 向性導電;其中該異方性導電膠2 2固化後,以其電導通於 一特定方向之特性,使得晶粒1與基材3間之特定方向接觸 面得以電性連接,並且非該特定方向係電性絕緣而不導電 。又其中固著晶粒 1之加壓動作係應異方性導電膠2 2之斗寺 性需求;一般黏糊狀異方性導電膠2 2係加壓同時加熱以施 行固化’亦有先加壓固著再加熱固化的黏糊狀異方性 膠2 2產品。 ~ “ 在此須說明本發明之細部變化及各項可能實施例,由 於具導電腳架32之發光二極體製造時,其傳統使用之製 機器設備係有一定之規格,其中該基材3—般係使用料册 式包裝。又其中若該基材3係平板形狀,則一般可具有I 數個可固著晶粒之陣列狀固晶區預定位置34。且其;曰: 1附著後該加熱之溫度範圍可為28(rc以下(可為i 5'忙=砬 ,可依各廠商產品之特性調整烘烤溫度以取得較佳效果右
第10頁 1301310 五、發明說明(8) 又在基材3係平板形狀 該將黏糊狀異方性導電膠 係以可網印方式實行。且 於晶粒1不同側,又其中 粒 1相同侧。一般以較佳 晶層之發光二極體之晶粒 糊狀異方性導電膠2 2塗佈 用傳統塗佈導電膠之機具 步驟係與(3 )之加熱步驟 特性不同,而同時進行或 <亍(3 )之加熱步驟。 在此須總結本發明之 1 ·本發明之發光二極 能覆蓋P型半導體與N型半 性導電膠為接著材料,所 與支架或基座電極金屬會 所以不會像一般導電膠產 發光二極體封裝成品的電 2.本發明之發光二極 低的溫度下固著並導通低 3 ·本發明之發光二極 一般導電膠製程, 4.本發明之發= 極體,不需牲Μ . 个而特別加厚基材 時,為求方便及成本考慮,其中 22塗佈於基材預定位置34之步驟 其中該晶粒1之導通電極係可位 該晶粒之導通電極係亦可位於晶 貝施例而§ ’其中该晶粒為低蠢 1。為求方便起見’其中該將黏 於基材 3預定位置3 4之步驟係使 。且又其中(2)之加預定壓力之 •係可依黏糊狀異方性導電膠2 2 先行(2 )加預定壓力之步驟再施 各項功效利 體的封裝方 導體之間的 以除了晶粒 導通,其餘 生漏電流, 性不良率。 體的封裝方 蟲晶層之發 體的封裝方 低設備成本 體的封裝方 3上歐姆導 益,如下所述: 法,雖然接著材料可 介面,但因採用異方 歐姆導電接面的金屬 之接合方向不導通, 可以降低低蠢晶層之 法,可以在比共晶法 光二極體。 法,製程簡單相容於 〇 法,所使用的發光二 電金屬高度或開發新
1301310 五、發明說明(9) 的金屬結構,例如改變金屬種類或多加一層基板等,可以 降低物料成本。 惟以上所述僅為本發明之較佳可行實施例,非因此即 拘限本發明之專利範圍,故舉凡應用本發明說明書及圖式 内容所為之等效結構變化,均同理皆包含於本發明之範圍 内,以保障發明者之權益,於此陳明。
第12頁 1301310 圖式簡單說明 [圖式簡單說明] 第 一 圖 為 習 知 固 晶 技 術 示 意 圖 第 圖 為 另 一 習 知 固 晶 技 術 示 意 圖 第 —一 圖 為 一— 般 導 通 電 極 不 同 側 晶 粒 示 意 圖 第 四 圖 為 一 般 具 導 電 腳 架 之 基 材 示 意 圖 第 五 圖 為 本 發 明 第 一 實 施 例 之 塗 膠 步 驟 示 意 圖 第 六 圖 為 本 發 明 第 一 實 施 例 之 固 著 步 驟 示 意 圖 第 七 圖 為 一 般 導 通 電 極 同 側 晶 粒 示 意 圖 第 八 圖 為 _ · 般 具 平 板 形 狀 之 基 材 示 意 圖 第 九 圖 為 本 發 明 第 二 實 施 例 之 預 定 位 置 塗 膠 步驟示意 圖 第 十 圖 為 本 發 明 第 二 實 施 例 之 固 著 步 驟 示 意 圖 [元件符 號說明: ] 晶 粒 1 導 通 電 極 不 同 側 晶 粒 12 導 通 電極同 側 晶 粒 14 導 通 電 極 16 導 電 膠 i 2 異 方 性 導 電 膠 22 基 材 3 導 電 腳 架 32 預 定 位置 34 基 材 電 極 36
第13頁

Claims (1)

  1. 案號 92124250 1301310 六、申請專利範圍 1、 一種發光二極體固晶方法’至少包括有下列步 驟: (1 )將黏糊狀異方性導電膠塗佈於基材預定位置; (2) 將晶粒施加一預定壓力並固著在有異方性導電膠 塗佈之該基材預定位置;及 (3) 加熱該基材使該黏糊狀異方性導電膠固化,因此 該晶粒與該基材得以單向性導電; 其中該異方性導電膠固化後,以其電導通於一特定方 向之特性,使得晶粒與基材間之特定方向接觸面得以電性 連接,並且非該特定方向係電性絕緣而不導電; 其中該基材係平板形狀具有複數個可固著晶粒之陣列 狀預定位置, 其中該將黏糊狀異方性導電膠塗佈於基材預定位置之 步驟係以網印方式實行。 法 2、 如申請專利範圍第1項所述之發光二極體固晶方 其中該基材係以料帶式包裝。 法 3、 如申請專利範圍第1項所述之發光二極體固晶方 其中該加熱之溫度範圍為2 8 0°C以下。 法 4、 如申請專利範圍第2項所述之發光二極體固晶方 其中該晶粒之導通電極係位於晶粒不同側。 5、 如申請專利範圍第5項所述之發光二極體固晶方 法,其中該晶粒之導通電極係位於晶粒相同側。 6、 如申請專利範圍第1項所述之發光二極體固晶方 法,其中該晶粒為低磊晶層之發光二極體之晶粒。
    第14頁 1301310 案號92124250_年月曰 修正_ 六、申請專利範圍 7、 如申請專利範圍第1項所述之發光二極體固晶方 法,其中該將黏糊狀異方性導電膠塗佈於基材預定位置之 步驟係使用傳統塗佈導電膠之機具。 8、 如申請專利範圍第1項所述之發光二極體固晶方 法,其中(2 )之加預定壓力之步驟與(3 )之加熱步驟係可依 黏糊狀異方性導電膠特性不同而同時進行或先行(2 )加預 定壓力之步驟再施行(3 )之加熱步驟。
    第15頁
TW092124250A 2003-09-02 2003-09-02 Die-bonding method of LED TW200511529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092124250A TW200511529A (en) 2003-09-02 2003-09-02 Die-bonding method of LED

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092124250A TW200511529A (en) 2003-09-02 2003-09-02 Die-bonding method of LED

Publications (2)

Publication Number Publication Date
TW200511529A TW200511529A (en) 2005-03-16
TWI301310B true TWI301310B (zh) 2008-09-21

Family

ID=45070193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124250A TW200511529A (en) 2003-09-02 2003-09-02 Die-bonding method of LED

Country Status (1)

Country Link
TW (1) TW200511529A (zh)

Also Published As

Publication number Publication date
TW200511529A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
US9857063B2 (en) LED module and method of bonding thereof
CN102482540B (zh) 用于超声波粘合的各向异性导电粘合剂、和使用其的电子部件连接方法
TWI379367B (en) Chip packaging method and structure thereof
TWI395316B (zh) 多晶片模組封裝件
TWI338938B (en) Heat-dissipating type semiconductor package
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
CN103928448A (zh) 芯片装置和用于制造芯片装置的方法
TWI406376B (zh) 晶片封裝構造
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
TWI332694B (en) Chip package structure and process for fabricating the same
CN107248539B (zh) 一种led封装工艺
TWI301310B (zh)
CN112201632A (zh) 一种半导体器件封装结构及半导体器件封装方法
JP2014232864A (ja) 太陽電池モジュールの製造方法
KR20070106364A (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
CN102034915A (zh) 半导体发光装置
US20090191669A1 (en) Method of encapsulating an electronic component
US20060157859A1 (en) Led packaging method and package structure
CN205016516U (zh) 半导体装置和电子设备
US20090190311A1 (en) Electronic element packaging
CN1599084A (zh) 发光二极管固晶方法
CN209119066U (zh) 一种封装载板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees