CN1599084A - 发光二极管固晶方法 - Google Patents

发光二极管固晶方法 Download PDF

Info

Publication number
CN1599084A
CN1599084A CNA031581587A CN03158158A CN1599084A CN 1599084 A CN1599084 A CN 1599084A CN A031581587 A CNA031581587 A CN A031581587A CN 03158158 A CN03158158 A CN 03158158A CN 1599084 A CN1599084 A CN 1599084A
Authority
CN
China
Prior art keywords
crystal grain
emitting diode
light
base material
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031581587A
Other languages
English (en)
Inventor
苏宏元
杨智皓
简百镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CNA031581587A priority Critical patent/CN1599084A/zh
Publication of CN1599084A publication Critical patent/CN1599084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种发光二极管固晶方法，其具有防止漏电及短路，能以传统固晶机台实行及可配合固有固晶机台的功效，可用于有发光二极管固晶需求的应用场所，即，是使用粘糊状各向异性导电胶取代传统焊锡或银胶，使得低磊晶层的发光二极管得以使用传统固晶机台施行更佳特性的固晶程序，而产生连续长期使用时合格率提升及成本降低的效果，其包含的步骤为(1)涂胶；(2)晶粒固着；及(3)加热固化。

Description

发光二极管固晶方法
技术领域
本发明关于一种低磊晶层的发光二极管的封装方法，特别是指以各向异性导电胶固着并导通低磊晶层的发光二极管，来制作发光二极管装置的封装方法。
背景技术
如一般电子产品业界所认知的，各向异性导电膜是一种同时具有粘着，导电，绝缘三种功能的连接材料。它是藉由热来压着，为具有上下(纵向)导电，左右(面向)绝缘特性的电气各向异性高分子双面胶。能够使纵向的电极部份永久粘着、导通，并且使电极面横向间绝缘不导电，用于液晶显示器(LCD)及等离子显示器(Plasma display)等的接连及装置，及软性电路板(flexible printed circuit)电路端末的处理，各向异性导电膜ACF为Anisotropic Conductive Film的缩写，ACF材料接合技术具备细线化、制程简单、符合无铅环保制程要求的特性，然而其建构的方式虽为各家制造厂商研究发展的重点，而对低磊晶层的LED固晶步骤而言，其应用方法的实用程度及操作成本的降低仍具有研究改善的空间。因此与其相关材料的粘糊状各向异性导电胶成为本发明的关注焦点。
简单来说对低磊晶(epitaxy)层的LED而言，封装技术在客户应用上是不可缺少的，芯片制造商提供具有功能的芯片；而封装厂商则是把这些芯片商品化到客户。封装厂商要将芯片商品化，需经过芯片测试、切割成晶粒(grain)、分类、固晶、打线、封晶胶及商品分类。其中在固晶时，就又区分成几个步骤。
以往的封装技术在固晶步骤时，如果需要接着面具有导电性质，接着材料的选择常是考虑使用高导电的银胶或焊锡等。因此，凡是集成电路、晶体管、二极管发光二极管或其他材料在封装制程时，几乎是使用此类接着材料。
其固晶步骤流程如下：第一先将接着材料涂布在基板上，第二将晶粒固着在有接着材料的基板上，第三是依其接着材料的特性去做烘烤或过炉的动作，最后是检查其固晶步骤的合格率。
在现有的LED固晶技术中，有两种前例可做为参考，请参考图1及图2，其为现有固晶技术示意图，这两个图用以显示现有技术的短路及漏电缺失，该技术以传统导电胶2置于基材3之上，在将晶粒1固着于基材3之上，由图1及图2中可以看出传统的导电胶2在四处扩散流动时会造成横向短路及层间短路，此为亟待解决的问题，而目前仅以缩小涂胶面积来克服。
由以上说明，可知以往的封装技术在固晶步骤中对接着材料涂布的控制相当不容易。因此大致分成两种常见的问题，一是涂布的量过少，另一则是涂布的量过多。涂布的量过少会有电流分布不均的问题，甚至于导致信赖度出问题。因为接着材料涂布过少，会造成导电的截面积过小，虽然单位时间的截面电流一样，但由于截面积变小，使得电阻系数变高，此时其接着面易产生热能。单位面积所产生的热能会比正常材料大，但其导热方式相同，造成此材料在较高温度的工作环境下工作，因此会使其寿命缩减。另外，接着材料涂布过少还会造成顺向电压的提升。
涂布的量过多会有覆盖住P型半导体与N型半导体之间的接口，甚至会导致电路间短路而无法正常工作。因为接着材料涂布过多时，虽然在涂布时可以避免溢出其电路，等到将晶粒放置于接着材料上，其下压时还是会有接着材料溢出的问题。除了会造成电路间的短路无法正常工作外，还会使接着材料覆盖P型半导体与N型半导体之间的接口造成电性不良。尤其以低磊晶层的晶粒在固晶时，最易发生此现象。
其它方法则采用锡膏或合金来固着并导通，其虽然没有前述电胶法的电性不良问题，不过由于金属熔接温度较高(＞183℃)，会损害发光二极管，也就使整个封装好的材料会被损害，且设备复杂昂贵。
由以上的说明可知现有技术的缺失，因此有必要发展出一种改良的固晶技术，使得现有的漏电短路缺失得以克服，本发明综合各向异性导电材料(Anisotropic Conductive Material)的优点，提出新技术来克服以上缺失，即本发明能够更加地直接而且运作成本低廉，从而满足上述需求。
发明内容
本发明的主要目的在于提供一种适应现有的固晶设备而且运作成本低廉，并具有防止短路漏电功能的LED固晶方法，可用于低磊晶层发光二极管的现有的固晶设备、而实现降低成本，提高品质的效果。
为了达成上述目的，本发明以现有的将导电胶设于基材上，再固着晶粒后加热固化的方法为发明核心，配合改用粘糊状各向异性导电胶(AnisotropicConductive Paste)于现有固晶设备，以适应更改制程条件，构成一发光二极管固晶方法。
本发明的技术方案是这样实现的：
本发明构造包含：(1)将粘糊状各向异性导电胶涂布于基材预定位置：(2)将晶粒施加一预定压力并固着在有各向异性导电胶涂布的该基材预定位置；及(3)加热该基材使该粘糊状各向异性导电胶固化，因此该晶粒与该基材得以单向性导电；其中该各向异性导电胶固化后，以其电导通于一特定方向的特性，使得晶粒与基材间的特定方向接触面得以电性连接，并且非该特定方向电性绝缘而不导电。
其中该基材以料带式包装。
其中该基材为平板形状具有复数个可固着晶粒的数组状预定位置。
其中该加热的温度范围为280℃以下。
其中该将粘糊状各向异性导电胶涂布于基材预定位置的步骤以网印方式实行。
其中该晶粒的导通电极位于晶粒不同侧。
其中该晶粒的导通电极位于晶粒相同侧。
其中该晶粒为低磊晶层的发光二极管的晶粒。
其中该将粘糊状各向异性导电胶涂布于基材预定位置的步骤中使用传统涂布导电胶的机具。
其中(2)的加预定压力的步骤与(3)的加热步骤可依粘糊状各向异性导电胶特性不同而同时进行或先行(2)加预定压力的步骤再施行(3)的加热步骤。
附图说明
图1为现有的固晶技术示意图
图2为另一现有的固晶技术示意图
图3为一般导通电极位于晶粒不同侧的示意图
图4为一般具有导电脚架的基材示意图
图5为本发明第一实施例的涂胶步骤示意图
图6为本发明第一实施例的固着步骤示意图
图7为一般导通电极位于晶粒同侧的示意图
图8为一般具有平板形状的基材示意图
图9为本发明第二实施例的预定位置涂胶步骤示意图
图10为本发明第二实施例的固着步骤示意图
其中，附图标记说明如下：
晶粒                        1          导通电极不同侧晶粒    12
导通电极同侧晶粒            14         导通电极              16
导电胶                      2          各向异性导电胶        22
基材                        3          导电脚架              32
预定位置                    34         基材电极              36
具体实施方式
现请参阅附图对本发明的特征及技术内容做一进一步的说明：
在此先对本发明做一叙述，本发明关于一种低磊晶层的发光二极管的封装方法，如图6及图10所示，本发明装置主结构分成3部分，第一部分为如图6所示的晶粒1为导通电极不同侧晶粒12，其特征为磊晶层位于发光二极管的下半部，第二部分为各向异性导电胶22，其作用为固着发光二极管晶粒1于基材3上并导通发光二极管与基材3，第三部分为基材3，其作用为承载发光二极管并于晶粒1顶部打晶线后连接导电脚架32构成电路回路。本发明装置采用的各向异性导电胶22因为仅具有单向导电特性，故发光二极管晶粒1的磊晶层(晶粒下半部)不会因为被各向异性导电胶22覆盖，造成表面阻抗降低而产生漏电，所以适合用来制作低磊晶层的发光二极管装置，并且制程兼容于一般导电胶制程，可以简化生产设备种类和节省制造成本。同理可参考图10的实施例为导通电极同侧晶粒14的实施例。
本发明具有的技术特征，如制程温度较低是重要的特征：本发明装置所采用的各向异性导电胶22因为仅具有单向导电特性，故发光二极管晶粒1的磊晶层不会因为被各向异性导电胶22覆盖，造成表面阻抗降低而产生漏电，可以达到固着发光二极晶粒1并导通电流的目的，而现有的共晶(eutectic)法与焊锡法，虽然也可在不降低发光二极管的磊晶层表面阻抗的情况下，达到固着发光二极并导通电流的目的，但是为了达到共晶点与焊锡熔点，必须加热到280℃与183℃，高于各向异性导电胶的烘烤温度(可为150℃左右，可依各厂商产品的特性调整烘烤温度以取得较佳效果)。因此本发明在制程条件上有其优越之处。
本发明技术应用时的低成本和便利性，如制程设备与传统设备兼容是实施其所能产生的重要利益；本发明装置所采用的各向异性导电胶22制程与一般导电胶相同，可以使用相同的机器，但是共晶法与焊锡法的制程不兼容于一般导电胶制程，必须采用特殊的机器，从而增加了设备成本。
此外，本发明技术应用时的低成本和便利性，又如晶粒1电极金属成本低，是另一实施重要的利益；本发明装置所采用的发光二极管导电金属层与一般发光二极管相同，而共晶法与焊锡法的发光二极管导电金属层必须采用特殊比例成分的金属，因此会增加物料成本。
本发明应用的低磊晶层的发光二极管的晶粒1，大致依负责导通的电极区分成两种：其一是在晶粒1的不同侧，其二是在晶粒1的同侧。在此，低磊晶层的发光二极管的晶粒1的定义是以发光的磊晶层到晶粒1的欧姆导电接面的最短距离为200um以内，且应用时必须使用发光的磊晶层到晶粒的欧姆导电接面接合，晶粒1其与最短距离的欧姆导电接面的金属与基板接合时，使用各向异性导电胶22可以很容易做固晶步骤并完成封装。
实施例一：导通的电极在晶粒的不同侧时
如图3是使用低磊晶层的发光二极管的晶粒1属于导通电极16在晶粒的不同侧的结构，即导通电极不同侧晶粒12，图4则是导电脚架32的结构。如图5，首先在导电脚架32的固晶区预定位置34涂上一定量各向异性导电胶22，图6则是将晶粒1固着在导电脚架32上，待完成打线就完成固晶的结构。
实施例二：导通的电极在晶粒的同侧时
如图7是使用低磊晶层的发光二极管的晶粒1属于导通的电极在晶粒的同侧的结构，即导通电极同侧晶粒14，图8则是基材3的结构。如图9，首先在基材3的固晶区点的预定位置34涂上一定量各向异性导电胶22，图10则是将晶粒1固在基材3上，并注意其两电极上金属分别固着在基材3上的两基材电极36，最后完成固晶的结构。
如图6及图10所示，在此须阐明本发明的步骤，其包含：(1)将粘糊状各向异性导电胶22涂布于基材3预定位置34；(2)将晶粒施加一预定压力并固着在有各向异性导电胶22涂布的该基材3预定位置；及(3)加热该基材3使该粘糊状各向异性导电胶22固化，因此该晶粒1与该基材3得以单向性导电；其中该各向异性导电胶22固化后，以其电导通于一特定方向的特性，使得晶粒1与基材3间的特定方向接触面得以电性连接，并且非该特定方向电性绝缘而不导电。又其中固着晶粒1的加压动作是根据各向异性导电胶22的特性需求；一般粘糊状各向异性导电胶22是加压并同时加热以施行固化，还有先加压固着再加热固化的粘糊状各向异性导电胶22产品。
在此须说明，在本发明的细部变化及各项可能的实施例中，由于具有导电脚架32的发光二极管制造时，其传统使用的制程机器设备有一定的规格，所以该基材3一般使用料带式包装。又其中若该基材3为平板形状，则一般可具有复数个可固着晶粒的数组状固晶区预定位置34。且其中晶粒1附着后该加热的温度范围可为280℃以下(可为150℃左右，可依各厂商产品的特性调整烘烤温度以取得较佳效果)。又在基材3为平板形状时，为求方便及成本考虑，其中该将粘糊状各向异性导电胶22涂布于基材预定位置34的步骤可以用网印方式实行。且其中该晶粒1的导通电极可位于晶粒1的不同侧，又其中该晶粒的导通电极亦可位于晶粒1相同侧。一般以较佳实施例而言，其中该晶粒为低磊晶层的发光二极管的晶粒1。为求方便起见，其中该将粘糊状各向异性导电胶22涂布于基材3预定位置34的步骤中可使用传统涂布导电胶的机具。且又其中(2)的加预定压力的步骤与(3)的加热步骤，可依粘糊状各向异性导电胶22特性不同，而同时进行或先行(2)加预定压力的步骤再施行(3)的加热步骤。
综上所述，本发明的各项功能效果为：
1.本发明的发光二极管的封装方法，虽然接着材料可能覆盖P型半导体与N型半导体之间的接口，但因采用各向异性导电胶为接着材料，所以除了晶粒欧姆导电接面的金属与支架或基座电极金属会导通，其余的接合方向不导通，所以不会像一般导电胶产生漏电流，可以降低低磊晶层的发光二极管封装成品的电性不合格率。
2.本发明的发光二极管的封装方法，可以在比共晶法低的温度下固着并导通低磊晶层的发光二极管。
3.本发明的发光二极管的封装方法，制程简单而且兼容于一般导电胶制程，可以降低设备成本。
4.本发明的发光二极管的封装方法，所使用的发光二极管，不需特别加厚基材3上的欧姆导电金属高度或开发新的金属结构，例如改变金属种类或多加一层基板等，可以降低物料成本。
以上所述仅为本发明的较佳可行实施例，并非用来局限本发明的专利保护范围，凡应用本发明说明书及图式内容所做的等效结构变化，均同理应当包含于本发明的保护范围内。

Claims (10)

1.一种发光二极管固晶方法，其特征在于，至少包括有下列步骤：
(1)将粘糊状各向异性导电胶涂布于基材预定位置；
(2)将晶粒施加一预定压力并固着在有各向异性导电胶涂布的该基材预定位置；及
(3)加热该基材使该粘糊状各向异性导电胶固化，因此该晶粒与该基材得以单向性导电；
其中该各向异性导电胶固化后，以其电导通于一特定方向的特性，使得晶粒与基材间的特定方向接触面得以电性连接，并且非该特定方向为电性绝缘而不导电。
2.如权利要求1所述的发光二极管固晶方法，其特征在于，其中该基材以料带式包装。
3.如权利要求1所述的发光二极管固晶方法，其特征在于，其中该基材为平板形状具有复数个可固着晶粒的数组状预定位置。
4.如权利要求1所述的发光二极管固晶方法，其特征在于，其中该加热的温度范围为280℃以下。
5.如权利要求3所述的发光二极管固晶方法，其特征在于，其中该将粘糊状各向异性导电胶涂布于基材预定位置的步骤以网印方式实行。
6.如权利要求2所述的发光二极管固晶方法，其特征在于，其中该晶粒的导通电极位于晶粒不同侧。
7.如权利要求5所述的发光二极管固晶方法，其特征在于，其中该晶粒的导通电极位于晶粒相同侧。
8.如权利要求1所述的发光二极管固晶方法，其特征在于，其中该晶粒为低磊晶层的发光二极管的晶粒。
9.如权利要求1所述的发光二极管固晶方法，其特征在于，其中该将粘糊状各向异性导电胶涂布于基材预定位置的步骤中使用传统涂布导电胶的机具。
10.如权利要求1所述的发光二极管固晶方法，其特征在于，其中(2)的加预定压力的步骤与(3)的加热步骤可依粘糊状各向异性导电胶特性不同而同时进行或先行(2)加预定压力的步骤再施行(3)的加热步骤。
CNA031581587A 2003-09-15 2003-09-15 发光二极管固晶方法 Pending CN1599084A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA031581587A CN1599084A (zh) 2003-09-15 2003-09-15 发光二极管固晶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA031581587A CN1599084A (zh) 2003-09-15 2003-09-15 发光二极管固晶方法

Publications (1)

Publication Number Publication Date
CN1599084A true CN1599084A (zh) 2005-03-23

Family

ID=34660407

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031581587A Pending CN1599084A (zh) 2003-09-15 2003-09-15 发光二极管固晶方法

Country Status (1)

Country Link
CN (1) CN1599084A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435366C (zh) * 2006-06-08 2008-11-19 天津大学 以纳米银焊膏低温烧结封装连接大功率led的方法
CN105493297A (zh) * 2015-05-21 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN105914268A (zh) * 2016-05-30 2016-08-31 深圳市德润达光电股份有限公司 一种led倒装工艺及倒装结构
WO2020073400A1 (zh) * 2018-10-08 2020-04-16 惠科股份有限公司 一种显示面板及其制造方法和显示装置
US10818634B2 (en) 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435366C (zh) * 2006-06-08 2008-11-19 天津大学 以纳米银焊膏低温烧结封装连接大功率led的方法
CN105493297A (zh) * 2015-05-21 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN105493297B (zh) * 2015-05-21 2018-09-11 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN105914268A (zh) * 2016-05-30 2016-08-31 深圳市德润达光电股份有限公司 一种led倒装工艺及倒装结构
WO2020073400A1 (zh) * 2018-10-08 2020-04-16 惠科股份有限公司 一种显示面板及其制造方法和显示装置
US10818634B2 (en) 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device

Similar Documents

Publication Publication Date Title
KR101039889B1 (ko) 태양 전지 모듈의 제조 방법
TW546795B (en) Multichip module and manufacturing method thereof
EP3321982B1 (en) Light-emitting device, production method therefor, and device using light-emitting device
CN1207779C (zh) 半导体装置及其制造方法
CN1815733A (zh) 半导体装置及其制造方法
JP2002076205A (ja) 自動車用エンジンコントロールユニットの実装構造及び実装方法
CN1638120A (zh) 半导体组装体及其制造方法
CN1575096A (zh) 电子电路装置及其制造方法
CN1298082C (zh) 图像传感器模块
CN103474578B (zh) 电致发光装置及其制备方法
JP2011049612A (ja) 太陽電池モジュールの製造方法
CN1599084A (zh) 发光二极管固晶方法
TWI669721B (zh) Anisotropic conductive adhesive
CN100416343C (zh) 增加金属连线可靠度的结构
CN1310835A (zh) 电气连接结构和平面显示装置
CN102034915A (zh) 半导体发光装置
CN117542850A (zh) 电子装置及其制造方法
CN1812080A (zh) 覆晶构装的装置
US20060157859A1 (en) Led packaging method and package structure
CN1147931C (zh) 半导体器件及其制造方法
CN1187804C (zh) 采用导电的粘合膜的功率半导体管芯的连接方法
CN1755906A (zh) 适用集成电路及发光二极管的封装方法
CN1231968C (zh) 一种芯片倒装焊封装结构
CN1763938A (zh) 一种元件的封装接合结构
CN2829091Y (zh) 倒装芯片封装体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication