TWI299886B - Method for Producing the Wiring Board - Google Patents

Method for Producing the Wiring Board Download PDF

Info

Publication number
TWI299886B
TWI299886B TW091114598A TW91114598A TWI299886B TW I299886 B TWI299886 B TW I299886B TW 091114598 A TW091114598 A TW 091114598A TW 91114598 A TW91114598 A TW 91114598A TW I299886 B TWI299886 B TW I299886B
Authority
TW
Taiwan
Prior art keywords
layer
thickness
gold
electronic component
plating layer
Prior art date
Application number
TW091114598A
Other languages
English (en)
Inventor
Ishisaka Masaharu
Original Assignee
Mitsui Mining & Smelting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co filed Critical Mitsui Mining & Smelting Co
Application granted granted Critical
Publication of TWI299886B publication Critical patent/TWI299886B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

1299886 五、發明說明(1) [發明之詳細說明] [發明所屬之技術領域] 本發明是關於安裝電子零件用之電子零件安裝用基板及 電子零件安裝用基板之製造方法,尤其是閡於如晶片尺寸 封裝(Chip Size Package,以下簡稱為CSP)、珠狀閘極矩 陣(Bal 1 Gr id Array,以下簡稱為BGA)、// -珠狀閘極矩陣 (// -Bal 1 Grid Array,以下簡稱為 # — BGA)、倒裝片(FI ip Chip,以下簡稱FC)、四角形扁平封裝(Qua(1 FUtpack Package,以下簡稱QFP)寺,其尺寸略與所安裝之電子愛件 相等之電子零件安裝用基板(以下簡稱為「電子零件安裳 用基板」)及電子零件安裝用基板之製造方法。 [先前之技術] 隨著 規模積 有急遽 化之要 用使用 尤其是 置在其 略全面 藉由以 靠性。 電子裝置產業之發達,用以安裝積體電路(ic)、 =:(LSI)等之電子零件之印刷電路基板之 Γ二;J子機器之小型化、輕量化及高機能 求,而關於該等電子零件之安裝方法,θ = TAB帶子、T-BGA帶子、及ASIC帶子等木 ’隨著電子機器之輕薄短小化,將 ::。 大小略對應於所要安裝之電子零件之:連接:子配
上之,例如CSP、BGA、" _BGA等之用二,二,之 度*衣電子零件之同時,提高電子零件之可 裝用薄膜承.載 骐等之絕緣薄 作為該電子零件安裴用基板之電子零件安 帶之製造方法如下。首先’例如對聚亞胺薄
C:\2D-C0DE\91-09\91114598.ptd 第5頁 1299886
膜黏貼銅镇,在該 線圖案以外之部分 著,將除去光阻之 末形成電路圖案。 鋼猪表面塗敷光卩且, 予以曝光,並除去所 部分之銅羯予以蝕刻 將形成該光阻之配 曝光過的光阻。接 除去’再除去光阻
如此形成有配線圖案之電 ,在内部導線、外部導線、 分塗敷焊阻作為電路保護層 之端子部形成電鑛層。 在此,用金屬線接合法, 形成鐘鎳層及鑛金層。又, 度,一般而言,鍍鎳層之厚 層之厚度形成為0.7〜1.3微 [發明所欲解決之問題] 子π件女裝用薄膜承載帶 焊球端子等之端子部::之部 。塗敷焊阻之後,在露出部分 在與電子零件等連接之端子部 為了了確保得到足夠的接合強 度形成為0 · 1〜1微米,而鍍金 米以確保充分的接合強度。
然而,在該電子 希望能薄化鍍金層 以下時,即會發生 題。 零件安裝用基板中, ,但如果使鑛金層厚 無法得到足夠的金屬 為削減成本起見 度減少至0 · 7微米 線接合強度的問 本發明係鑑於上情,其目 鑛金層之厚度,但能夠確保 裝用基板以及電子零件安裝 [解決問題之手段] 解決前述問題之本發明之 材,形成在該絕緣基材之一 覆蓋該配線圖案之端子部除 的在於提供一種雖然儘量減少 金屬線接合強度之電子零件安 用基板之製造方法者。 弟一態樣為,在具備有絕緣基 方面上所形成之配線圖案,及 外之表面之焊阻層,在前述端
C:\2D-CODE\91-09\91]14598.ptd 第6頁 1299886
C:\2D-CODE\91-09\91114598.ptd 第7頁 1299886 1299886 五、發明說明(4) 下,可降低 本發明之 緣基材之一 之端子部除 疊層鍍鎳層 中,其特徵 米以上而維 述鍍金層之 在該第六 -層厚度減少 屬線接合強 本發明之 述鍍鎳層後 過程為其特 在該第七 層厚度減少 屬線接合強 本發明之 之厚度形成 板之製造方 在該第八 下而可降低 本發明之 之厚度形成 成本。 ;::=成:具備有絕緣基材,形成在該絕 外: = 線圖ί:及覆蓋該配線圖案 反絶入琢二且層,在則述端子部之表面,有 π =層之電子零件安裝用基板之製造方法 Ϊ硬ΚΙ將前述鍍錄層形成為其厚度在3微 f程:It上之製程’及在其上面形成前 2^子零件安裝用基板之製造方法者。 二以加大金屬線接合強度,雖把鑛金 例如〇. 5彳政米以下,但仍然可得到足 度。 第m ’具備有在第六態樣中,在形成前 =^使其表面粗链度Rzw〜3微米之 i電子零件安裝用基板之製造方法者。 f羡中可以加大金屬線接合強度,雖把鍍金 例如〇· 5微米以下,但仍然可得到足夠的金’ 度0 、’ ί η ρΓΙ榀為,在第六態樣中,可把前述鍍金層 法者。彳放米以下為其特徵之電子零件安裂用基曰 2中,可以把鑛金層# &減少到〇· 5微米以 成本。 ίο九二為以在第七態樣中,彳把前述鍍金層 為〇. 5楗水以下為其特徵之電子零件安裝用基
C:\2D-C0DE\91-09\9ni4598.ptd 第8頁 1299886 五、發明說明(5) 板之製造方法者。 在該第九態樣中,可以把鍍金層厚度減少到0. 5微米以 下而可降低成本。 本發明之第十態樣為,在第六至九態樣中之任一態樣 中,可把前述鍍金層之厚度形成為0. 3微米以下為其特徵 之電子零件安裝用基板之製造方法者。 在該第十態樣中,可以把鍍金層厚度減少到0. 3微米以 下而可降低成本。 [實施發明之形態] 玆將有關本發明之一實施形態之電子零件安裝用基板及 其製造方法說明如下。在第1圖及第2圖中分別顯示本發明 之電子零件安裝用基板及以其製造方法所製造之電子零件 安裝用基板之一例之概略平面及橫剖面。 如圖1所示,電子零件安裝用基板1 0是複數個連續地形 成在帶狀之絕緣薄膜1上。該絕緣薄膜1之寬度方向兩側保 持一定間隔設有移送用之鏈輪孔2,通常是在移送之同時 安裝電子零件,安裝電子零件後,按每一個電子零件安裝 用基板1 0切斷之。在圖1中,在絕緣薄膜1之寬度方向設有 兩個電子零件安裝用基板1 0。 該電子零件安裝用基板1 0為,在與所安裝之電子零件之 大小略對應之大小之絕緣基材11之全面,設有配線圖案 1 2、裝置側連接端子1 3及外部連接端子1 4。又,設有複數 個用以連接該配線圖案1 2及電子零件之開縫1 5。該開縫1 5 是用金屬線接合法電性連接所安裝之電子零件與配線圖案
C:\2D-CODE\91-O9\9ni4598.ptd 第 9 頁 1299886 五、發明說明(6) 1 2二’ Γ其形狀及配置圖案並無特別的限定。 案是亥Γ ί =及外部連接端子】4以外之配線圖 層1 6有來此山曰所復盍,對應於外部連接端子14之焊阻 球以:: = ?外部連接。“,未設有端子孔,用烊 也可以來與外部連接之型式之電子零件安裝用基板 接二子〗t ί焊阻層16所覆蓋之裝置側連接端子13及外部連 有:链JS 9 9,在形成配線圖案1 2之全體之導電體箔2 1上設 =曰2及鍍金層23。鍍鎳層22及鍍金 線接合法實行接合之端子;在本實施i: :接則連接端子i3。再者,不實行金屬 ^ : 例如外部連接端子1 4可以設其他電鍍層。 緣薄膜!(絕緣基材⑴,可使用具有可撓性;層同 :材料::ί!品及耐熱性的材料。關於該種絕緣薄膜1 炉二菜典力+ ♦酯、聚醯胺 '及聚亞胺等為例。尤其是具有 浙一 t月采之全芳香族聚亞胺(例如,商品名:由必列克 斯,于部興產公司制σ、炎 …、見 為25〜125将半’而Γ9 又,絕緣薄膜1之厚度一般 ^ 彳放米,而以2 5〜7 5微米為宜。 f絕緣薄膜1表面之配線圖案1 2 ’裝置側連接端子1 3 ί幸:ί接端子14,通常是以銅或铭所成之導電體箱上設 ^ :形成之。該導電體可直接疊層於絕緣薄則上, 了 ◦被未,而以8〜35微米為宜。關於導電體 第10頁 C:\2D-C0DE\9l-09\9lH4598.ptd 1299886 五、發明說明(7) 箱’以銅箱為宜,尤复θ — 使用電解鋼為佳。疋里餘刻特性,操作性等時,以 之 上又塗::i=薄膜1上設導電體猪,而是對莫Φ 絕;薄:也^^ 成配線圖H1上的導電體绪是用攝影刻印 士七— 衣置側連接端子13及外邱、击上 形 ^ ,經光罩曝光及沖洗而在塗敷光阻材妾端子1 4。換 <1 ;:阻材料塗敷層上形成圖案,;之結果所形成 ;料塗敷層作為遮蔽,.使用姑刻以有圖案之光阻 处理)而除去,再用鹹液等溶予 >谷解(即蝕刻 形成圖案。 解除去先阻而在導電體箔上 在如此形成有圖案之導電體 ,依預定之圖案形成焊阻層16。 敷抗烊材料塗敷液 關於形成焊阻層1 6之材料即例如使用 光焊阻材料即負月型或正片型匕:材料。關於 性的光阻之性質,及保護導電體箱之;其具備有-般 樹脂添加光聚合作:開丙:二,等之= 分型環氧丙烯酸醋樹脂、漆用㈣型環氧丙 ^乳偏丙烯酸醋樹脂等為例…關於焊阻層“,可使 心=印刷技術而只塗敷在必要區域並熱硬化之-般性 乂干阻材料塗敷液者。
C:\2D. C〇DH\9l-〇9\9i]14598.ptd 1299886 五、發明說明(8) 如上述設 端子1 4及焊 有暫時固定 薄膜2 0。關 的黏接劑來 用黏接帶來 電子零件之 茲就疊層 置側連接端 說明如下。 有配線圖 阻層1 6的 所要安裝 於該種黏 形成為宜 形成也可 區域全體 在該電子 子1 3及外 案12、 絕緣薄 之電子 接劑層 ’直接 以。又 部分, 零件安 部連接 装置測連接端子1 3、 膜1之相反之一面(背 令件用之黏接劑層1 9 1 9應使用熱硬化性且 塗敷在背面來形成則 ’黏接劑層1 9是不必 只設在局部性區域也 裝用基板1 〇之配線圖 端子14之鍍鎳層22及 外部連接 面),設 及保護用 具有彈性 可,或使 設在安裝 可以。 案1 2之裝 鍵金層2 3 α 在本發明中,鑛鎳層22及鍍金層23是使用與以往相同之 電鍍液而形成;其電鍍法、電鍍條件等並無特別的規定。 換言之,使用無電解電鍍法或電解電鍍法均可;藉由調整 電鍍液組成、施加電壓、電流密度、電鍍溫度等而可形成 所希望之厚度。
又,鑛金層23是只用黃金構成也可以,或含有黃金為主 要金屬的黃金合金金屬也可以。又,鍵鎳層22是只用鎳構 成也可以,或含有錄為主要金屬的錄合金金屬也可以。可 與鎳共同形成該層之金屬是例如S η - N i、C 〇 - N i等。但在任 何情形中,形成該層之主要金屬是在形成該層金屬之合計 中含有量在50重量%以上,而以90重量%為宜。 關於能夠形成鐘鎳層2 2的鐘鎳浴為例如氨基續酸鎳浴 等。又’關於能夠形成鑛金層2 3的鐘金浴為例如氰基黃金 浴等。
C:\2D-00DE\91-09\91114598.ptd 第12頁 1299886
1299886 五、發明說明(10) 藉此’可以確保I c 3 0與裝置側連接端子丨3之導電電路。 (實施例) 刀茲根據實施例及比較例,將本發明詳加說明如下。設在 絕基材1 1上之導電體箔2丨上,設其硬度、厚度、表面粗糙 度各不同之鑛鎳層22,在其上面設厚度〇·2微米之鍍金層 23 °鑛鎳層22之硬度為,在實施例中設定成4〇〇,350,在 比較例中則設定成3 〇 〇。又,厚度為,在實施例中則設定 成4彳政米’ 3微米’而在比較例中則設定成2微米。再者, 表面粗糙度Rz各設定成〇· 5微米、1微米、2微米、3微米、 4微米。 鑛鎳層2 2之硬度是以光澤劑之濃度來調整。又,表面粗 糙度R z是以3 0 %鹽酸之處理時間來調整。 又,電鍍層之厚度是根據螢光X線式厚度測定方法(j j s Η 8 5 0 1 )來測定之。 以上述之方法形成之鍍金層23上,用金屬線接合法接合 直徑25//m0之黃金金屬線41。金屬線接合是使用麥克勞 瑞士社(Micro-Swiss)製之裝置,而在超音波輪出126从 施加時間22msec,加重80g,平台溫度攝氏160度之條 每匕★一 /、彳牛下 又,接合強度為如圖4所示’將接合於鍵金層2 3之黃八 金屬線4 1之另一端固定在固定基板4 2,拉上掛在黃金 線4 1之鉤4 3,以測定與鍍金層2 3之接合部剝離,式龙,屬 屬線41切斷時之加重。 * 其結果如表1所示。又,在強度8g以上則表示黃金金屬
1299886 五、發明說明(11) 一 — --- 線4 1之切斷,在其以下則表示與鍍金層23之接合部之剝離 者。 [表1 ] 鍍碟J會 之維卡 硬度 400 (實施例) 0 C Λ 鍍鎳靥 之厚度 (微米) 鍍鎳層之表面粗糙度 0.5 1 2 Λ 4 4 5 10 10 9 6 ΐϋυ列) 5 9 9 8 6 2 3 5 5 4 4 -3 D U (實施例) Q Π Π 1 5 10 10 9 6 3 (實施例) ~5 9 9 8 6 2 iiMSjij ) 3 5 5 4 Η 4 J U U (比較例) ----— 3 —- 3 5 5 5 4 3 4 4 4 3 2 2 2 2 2 其結果,了 微米以上時, 足夠的接合強 合;同時了解 也了解雖在如 度時,可提高 [發明之效果] 如上述,調 度、硬度、表 的關係,雖把 解如果鍍鎳層 雖然鍍金層厚 度。又,鍍鎳 在0 · 5或4微米 上述之表面粗 接合強度,可 為維卡硬度3 50以上,厚度在3 度為0 · 2微米之薄,但可得到 層表面粗链度Rz是1〜3為適 時則會降低接合強度。再者, 糙度中,如果增加鍍金層之厚 以確保足夠實用的強度者。 節形成在配線 面粗链度之結 鍍金層厚度減 圖案之端子部之鐘錄層之厚 果’能夠提高金屬線接合強度 少至以往之〇· 7〜1· 3微米以
C:\2D-C0DE\91-09\91114598.ptd 第15頁 1299886 五、發明說明(12) 下,但可發揮能夠確保足夠的金屬線接合強度的效果 [元件編號之說明] ί 10 電子零件安裝用基板 11 絕緣基材 12 配線圖案 13 裝置側連接端子 14 外部連接端子 15 開縫 19 黏接劑層 21 導電體箔 22 鍍鎳層 23 鑛金層 30 1C(電子零件) 31 接合用金屬線 33 封裝樹脂
C:\2D-CODE\91-O9\91114598.ptd 第16頁 1299886 圖式簡單說明 圖1是顯示有關本發明之一實施形態之電子零件安裝用 基板之一例之概略俯視圖。 圖2 ( a )、( b)是顯示有關本發明之一實施形態之電子零 件安裝用基板之一例之概略剖視圖。 圖3是顯示對有關本發明之一實施形態之電子零件安裝 用基板上安裝電子零件之狀態之一例之概略剖視圖。 圖4是顯示有關本發明之一實施形態之電子零件安裝用 基板與電子零件之金屬線接合強度之測定方法之說明圖。
C:\2D-C0DE\91-09\91114598.ptd 第 17 頁

Claims (1)

1299886 ----案號911145狀 申請專利範圍 JUN 1 5 200? 曰 修i 替換太 缘美材種:T零件安裝用基板之製造方法,其係具備有絕 成在該絕緣基材之-方面上所形成之配線圖 在前述子部除外之表面之焊阻層,並 具備有: 面®層有鍍鎳層及鍍金層者,其特徵為 3 5 ^鑛鎳層形成為其厚度在3微米以上而維卡石f * Γ乎以之步驟;在其上面將前述鍍金層之:ίΠ度為 =下之步驟;以及形成前述鍍錄層後,:度:成為〇,5 八表面粗糙度Rz為i〜3微米之步驟。 地里其表面使 2土 士申%專利範圍第】項之電子零件安 方法,其中,將前述鍍金層之厚度形成為^ :板之製造 • 05微米以下。
C:\總檔\91\91114598\91114598(替換)-2_ptc 第 18 頁
TW091114598A 2001-07-26 2002-07-02 Method for Producing the Wiring Board TWI299886B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225695A JP2003037215A (ja) 2001-07-26 2001-07-26 電子部品実装用基板及び電子部品実装用基板の製造方法

Publications (1)

Publication Number Publication Date
TWI299886B true TWI299886B (en) 2008-08-11

Family

ID=19058645

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091114598A TWI299886B (en) 2001-07-26 2002-07-02 Method for Producing the Wiring Board
TW096209933U TWM324288U (en) 2001-07-26 2002-07-02 Producing the wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW096209933U TWM324288U (en) 2001-07-26 2002-07-02 Producing the wiring board

Country Status (3)

Country Link
JP (1) JP2003037215A (zh)
KR (1) KR100531223B1 (zh)
TW (2) TWI299886B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858475B2 (en) * 2003-06-30 2005-02-22 Intel Corporation Method of forming an integrated circuit substrate
JP5151438B2 (ja) * 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
KR101744078B1 (ko) * 2016-01-08 2017-06-07 와이엠티 주식회사 인쇄회로기판 및 인쇄회로기판의 도금 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251691A (ja) * 1987-12-03 1989-10-06 Hitachi Chem Co Ltd 配線板の製造法
JPH03173195A (ja) * 1989-11-30 1991-07-26 Ibiden Co Ltd 窒化アルミニウム基板における導体回路の形成方法
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
JP3057832B2 (ja) * 1991-08-28 2000-07-04 日本電気株式会社 半導体装置
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections

Also Published As

Publication number Publication date
KR100531223B1 (ko) 2005-11-28
KR20030010521A (ko) 2003-02-05
JP2003037215A (ja) 2003-02-07
TWM324288U (en) 2007-12-21

Similar Documents

Publication Publication Date Title
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
CN1535479A (zh) 封装的管芯封装件上的直接增加层
TW540260B (en) Substrate for mounting electronic component
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP4352294B2 (ja) 半導体装置の製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
TW200837852A (en) Semiconductor device and manufacturing method thereof
TW518917B (en) A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
TWI299886B (en) Method for Producing the Wiring Board
JP2004023072A (ja) 電子部品実装用フィルムキャリアテープ
JP2003218148A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2003282650A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、その製造装置およびその方法に用いられる保護テープ
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP4045985B2 (ja) 樹脂封止型電子装置
US20030183416A1 (en) Method of electrically coupling an electronic component to a substrate
JP2000299339A (ja) 半導体装置の製造方法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JPH06169051A (ja) リードフレームとその製造方法並びに半導体パッケージ
JPH10270630A (ja) 半導体装置用基板及びその製造方法
TW565899B (en) Substrate for mounting electronic component, and method of removing warpage from substrate for mounting electronic component
JPH1074859A (ja) Qfn半導体パッケージ
JPS5940539A (ja) 半導体装置およびその製造方法