TWI296823B - Partition method of circuit pattern, manufacture method of stencil mask, stencil mask and exposure method for the same - Google Patents

Partition method of circuit pattern, manufacture method of stencil mask, stencil mask and exposure method for the same Download PDF

Info

Publication number
TWI296823B
TWI296823B TW092106716A TW92106716A TWI296823B TW I296823 B TWI296823 B TW I296823B TW 092106716 A TW092106716 A TW 092106716A TW 92106716 A TW92106716 A TW 92106716A TW I296823 B TWI296823 B TW I296823B
Authority
TW
Taiwan
Prior art keywords
pattern
complementary
patterns
support
hollow
Prior art date
Application number
TW092106716A
Other languages
English (en)
Other versions
TW200305929A (en
Inventor
Eguchi Hideyuki
Yoshii Takashi
Sugimura Hiroshi
Tamura Akira
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW200305929A publication Critical patent/TW200305929A/zh
Application granted granted Critical
Publication of TWI296823B publication Critical patent/TWI296823B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

1296823 玫、發明說明. / : , : : - ^ - ? 〆 ί “ ' - ' . * » _ 〆 - (發明說明應敘明:發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明) (一) 發明所述之技術領域 本發明係關於一種將電路圖案分割爲複數個互補圖案之方 法’由對應於經分割的複數個互補圖案之複數個互補鏤空 遮罩(stencil mask)之組合所構成鏤空遮罩之製造方法 ’依此方法製造之鏤空遮罩,以及使用如此鏤空遮罩之曝 光方法。 (二) 先前技術 近幾年隨著半導體積體電路之微細化,電子束微影技術 '離子束微影技術等製造技術之硏發正在盛行,使用於該 等微影技術之鏤空遮罩係使用將轉印貫穿孔圖案形成在厚 度2//m以下之Si (5夕)自立薄膜(membrane)者。 如此的微影技術中曾開發一種使用電子束的單元投射曝 光(cellprojection exposure)法或稱爲方框曝光(block exposure )法之方法,以及可高產量化的稱爲 EPL (電子 束投射微影;E 1 e c t r ο η P r 〇 j e c t i ο n L i t h 〇 g r a p h y )法之電 子束投射曝光法以作爲對應於半導體微細化的方法。 EPL法係使用如第1圖所示之鏤空遮罩400而使電路圖 案轉印於感光層塗佈基板4 1 0。具體而言,在鏤空遮罩則 在特定厚度之自立薄膜331a內使電路圖案作成爲鏤空(開 口部)的微細貫穿孔37 1而設置,以供電子束透過微細貫 穿孔3 7 1而使電路圖案描繪轉印於感光層塗佈基板4 1 0, 一 6- 1296823 藉以施加電子束投影曝光。 自立薄膜3 3 1 a之厚度,爲使電子束散射且加強自立薄膜 之剛性,則以越厚爲越佳’但相對地在轉印貫穿孔圖案之 加工作性或自重撓曲之問題上’自立薄膜之厚度卻自有其 限制存在。因此對於如S i (矽)般縱向彈性係數爲1 00至 2OOGpa左右之自立薄膜材料而言,雖視照射的電子束之加 速電壓而異,但自立薄膜之厚度一般仍使用0.4至3//m左 右。 然而在如該厚度數之自立薄膜,形成開口寬度爲數// m以下且開口長度比開口寬度爲大的微細貫穿孔時,當形 成三邊爲如此般的微細貫穿孔所包圍之一端支持樑狀構件 ’或如爲設在兩側之一對微細貫穿孔所夾住兩端支持樑狀 構件般之樑狀構件時,則將造成因自重撓曲引起之變形問 題’或在遮罩製造工序,樑狀構件變形引起之樑狀構件彼 此或樑狀構件與鄰接圖案會附著之現象的問題。爲避免如 此問題’可採取將形成在遮罩之電路圖案分割爲複數個互 補i圖案’以作成爲具有對應於該等互補圖案的複數個互補 轉印貫穿孔圖案的互補鏤空遮罩之方法。 爲使電路圖案分割成複數個互補圖案,有一種例如設定 棟狀構件之長度L與寬度W之比(L/ W ),亦即縱橫比之 上限而予以分割成在特定縱橫比以下之方法已爲眾人所知 °以下就如此之電路圖案分割方法,及鏤空遮罩之製造方 '法加以說明。該鏤空遮罩係由具有對應於如此方式所分割 互補圖案的互補轉印貫穿孔圖案之互補鏤空遮罩所組合而 -7- 1296823 成。 首先在遮罩圖案之設計工序,檢測如第2A及2B圖所示 ,二邊爲轉印圖案310之貫穿孔圖案312所包圍之一端支 持樑狀構件圖案3 1 1,或兩側爲轉印圖案3 2 0之貫穿孔圖 案322所夾住之兩端支持樑狀構件圖案321,然後使該等 轉印圖案310、3 20,以能使一端支持樑狀構件圖案3 n之 縱橫比(La/Wa)及兩端支持樑狀構件圖案321之縱橫比 (Lb / Wb )成爲預先設定値之方式而分割。 換言之如第3圖所示,轉印圖案3 1 0係分割爲由第一互 補貫穿孔圖案312a及第一互補樑狀構件圖案311a構成之 第一互補轉印圖案310a,與由第二互補貫穿孔圖案312b 及第二互補樑狀構件圖案3 1 1 b構成之第二互補轉印圖案 310b。另如第4圖所示,轉印圖案320係分割爲由第一互 補貫穿孔圖案322a及第一互補樑狀構件圖案321a構成之 第一互補轉印圖案320 a,與由第二互補貫穿孔圖案322b 及第二互補樑狀構件圖案3 2 1 b構成之第二互補轉印圖案 320b。 接著參照第5A圖及第5F圖就分別按照經如該所分割互 補轉印圖案310a及310b的圖案形狀之互補鏤空遮罩製造 方法加以說明。 首先如第5A圖所示準備具有例如厚度2 μ m之活性矽層 331 、厚度1//Π1之中間氧化膜層332 、厚度525//m之Si 支持層3 3 3之SO I (矽在絕緣膜上)基板3 3 0。 接著在S i支持層3 3 3表面塗佈光阻,藉微影術加工光阻 1296823 膜’以如第5 B圖所示方式形成阻劑圖案3 4 1。之後如第5 C 圖所示將此阻劑圖案3 4 1作爲遮罩,以公知乾蝕刻法將S i 支持層3 3 3加以蝕刻直至中間氧化膜層3 3 2露出爲止,以 形成支持層開口部3 5 1。 接著以灰化處理等除去S i支持層3 3 3上之阻劑圖案3 4 1 ’並以3重量% HF (氫氟酸)水溶液除去支持層開口部3 5 1 內之中間氧化膜層3 3 2 ,以形成支持層開口部351a。然 後以公知RCA洗淨法等將基板加以洗淨處理,即可得如第 5D圖所示鏤空遮罩用坯膜330a。 之後,在鏤空遮罩用坯膜3 30 a之活性矽層331上塗佈電 子束感光阻劑,使用該互補轉印圖案310a及310b之圖案 資料而對電子束感光阻劑施加電子束曝光,並施加顯影處 理而如第5 E圖所示形成互補阻劑圖案3 6 1。 接著將互補阻劑圖案3 6 1作爲蝕刻遮罩而以使用SF6 ( 六氟化硫)或碳氟等氣體之公知電漿鈾刻法等來鈾刻活性 矽層3 3 1後,剝離除去互補阻劑圖案3 6 1且加以洗淨處理 ’即可得如第5F圖所示各自具有在由活性矽層331構成 之自立薄膜形成微細貫穿孔3 7 1之自立薄膜3 3 1 a的兩片互 補鏤空遮罩400。 至於按照互補轉印圖案320 a及320b的圖案形狀之兩片 互補鏤空遮罩,也可以相同工序而製得。 以第6圖顯示經使用對應於由該傳統方法所分割互補轉 印圖案的互補鏤空遮罩而合倂的轉印.圖案之一例子。 傳統互補鏤空遮罩,由於將經分割的樑狀構件3 1 1 a及 -9- 1296823 311b之縱橫比(L。/ We、Ld/ Wd)設定値設定爲一定,因 而無論樑狀構件3 1 1 a及3 1 1 b之寬度Wc及Wd爲何値,仍 以使之符合於特定縱橫比之方式而分割。然而雖視支持部 胃度或樑狀構件形狀而異,實際上卻也有可能將樑狀構件 3 U a及3丨丨b形成爲更大的縱橫比。因此雖視支持部寬度 或樑狀構件形狀而異,一向是在實施非必需的數目之分割 〇 按分割數一增加,在設計樑狀構件之遮罩圖案時不僅是 會化費使轉印圖案分割成互補圖案所需時間,也有因互補 圖案資料量增加而拖長資料處理時間之問題。 另外因非必需的分割而導致具有小開口部之微細貫穿孔 增加時,由於在遮罩洗淨工序中不容易除去微細貫穿孔中 異物,因而也會造成遮罩缺陷增加,使得遮罩製作之良率 下降之問題。 此外經予分割之互補圖案,由於其係設計成將在進行對 於半導體基板上感光層之曝光轉印工序時加以接合在一起 ,裨能製得所希望之圖案,因而非必需的分割也有會導致 接合次數增加,而增加接合不良所引起缺陷增加之危險性 問題。 再者其他之傳統方法,也有一種檢測電路圖案之貫穿圖 案寬度與貫穿圖案長度而檢測出任何長的一者,並使之以 能符合經設定的某一定値以下之方式而分割轉印圖案之方 法。 然而該方法,由於並未考量經由轉印圖案所形成鏤空遮 一 10 - 1296823 罩之樑狀構件機械強度,因此雖視遮罩製作工序而異’當 樑狀構件之縱橫比與支持部寬度達到某一定値時’則將造 成會發生樑狀構件彼此或樑狀構件與鄰接圖案之附著現象 問題。 (三)發明內容 本發明之目的在於提供一種電路圖案之分割方法’其係 在分割電路圖案爲互補圖案時,以防止在遮罩製作工序中 高縱橫比的樑狀構件彼此或是樑狀構件與相鄰接圖案的附 著現象之方式,實施電路圖案之有效率分割’藉以實現高 良率之鏤空遮罩製造。 本發明之其他目的在於提供一種鏤空遮罩之製造方法, 該鏤空遮罩係由對應於經由如該所分割複數個互補圖案之 組合所構成者。 本發明之另一其他目的在於提供一種經由如該方法製造 之鏤空遮罩。 本發明之再一其他目的在於提供一種使用如該鏤空遮罩 之曝光方法。 本發明之第一態樣係提供一種電路圖案之分割方法,其 特徵爲:使電路圖案分割爲複數個互補圖案,包含具有支 持部寬度ι及長度Ll的一端支持樑狀構件圖案之第一互補 圖案,與具備具有支持部寬度W2及長度L2的兩端支持樑狀 構件圖案之第二互補圖案,而用以形成對應於各自互補圖 案之互補鏤空遮罩;且該電路圖案之分割,係以能使該〜 端支持樑狀構件圖案之縱橫比Ai ( Wi )成爲100以下 - 1卜 1296823 ,使該兩端支持樑狀構件圖案之縱橫比A2( L2/ W2)成爲150 以下之方式而實施。 本發明之第二態樣係提供一種電路圖案之分自!I方法’ ·其 特徵爲:使電路圖案分割爲複數個互補圖案,包含具有支 持部寬度W3及長度L3的兩端支持樑狀構件圖案之第一互補 圖案,與具有支持部寬度w4及長度L4的兩端支持樑狀構件 圖案之第二互補圖案,而用以形成對應於各自互補圖案之 互補鏤空遮罩者;且該電路圖案之分割係以能使該兩端支 持樑狀構件圖案之縱橫比A3 ( L3/ W3 )及A4 ( L4/ w4)成 爲150以下之方式而實施。 本發明之第三態樣係提供一種電路圖案之分割方法,特 徵爲:使電路圖案分割爲複數個互補圖案,包含具有支持 部寬度W5及長度L5的一端支持樑狀構件圖案之第一互補圖 案,與具有支持部寬度W6及長度L6的一端支持樑狀構件圖 案之第二互補圖案,而用以形成對應於各自互補圖案之互 補鏤空遮罩;且該電路圖案之分割係以能使該一端支持樑 狀構件圖案之縱橫比A5 ( L5/W5)及A6 ( L6/W6)成爲100 以下之方式而實施。 本發明之第四態樣係提供一種鏤空遮罩之製造方法,其 特徵爲:該鏤空遮罩係由:使電路圖案分割爲複數個互補 圖案,包含具有支持部寬度Wi及長度L的一端支持樑狀構 件圖案之第一互補圖案,與具備具有支持部寬度w2及長度 二2的兩端支持棟狀構件圖案之弟一互補圖案,及形成對應 於該複數個互補圖案的複數個互補圖案,而由複數個互補 - 1 2 - 1296823 鏤空遮罩之組合構成;且該電路圖案之分割係以能使該_ 端支持樑狀構件圖案之縱橫比A1 ( L!/ W,)成爲100以下 ,使該兩端支持樑狀構件圖案之縱橫比A2( L2/W2)成爲15〇 以下之方式而實施。 本發明之第五態樣係提供一種鏤空遮罩之製造方法,其 特徵爲該鏤空遮罩係由:使電路圖案分割爲複數個互補匾| 案,包含具有支持部寬度W3及長度L3的兩端支持樑狀構件 圖案之第一互補圖案,與具備具有支持部寬度W4及長度l4 的兩端支持樑狀構件圖案之第二互補圖案,及形成對應於 該複數個互補圖案的複數個互補圖案,而由複數個互補鏤 空遮罩之組合構成者;且該電路圖案之分割係以能使該兩 端支持樑狀構件圖案之縱橫比A3 ( L3/ w3 )及A4 ( l4/ w4 )成爲150以下之方式而實施。 本發明之第六態樣係提供一種鏤空遮罩之製造方法,其 特徵爲該鏤空遮罩係由:便電路圖案分割爲複數個互補圖 樣,包含具有支持部寬度W5及長度L5的一端支持樑狀構件 圖案之第一互補圖案,與具備具有支持部寬度w6及長度l6 的一端支持樑狀構件圖案之第二互補圖案,及形成對應於 該複數個互補圖案的複數個互補圖案,而由複數個互補鏤 空遮罩之組合構成者;且該電路圖案之分割係以能使該一 端支持樑狀構件圖案之縱橫比A5 ( L5/ W5)及A6 ( l6/ w6 )成爲100以下之方式而實施。 本發明之第七態樣係提供一種由以上之鏤空遮罩製造方 法製造之鏤空遮罩。 -13- 1296823 本發明之第八態樣係提供一種電荷粒子束之曝光方法, 其係包含透過經由該鏤空遮罩製造方法所形成複數個互補 鏤空遮罩’依序對基板表面照射電荷粒子束,而在基板表 面使電荷粒子束成形爲接合在~起的轉印圖案之形狀者。 (四)實施方式 實施發明之最佳形態 _ 以下參照圖式就本發明之實施形態加以說明。 本發明人等經專心檢討可用以防止在鏤空遮罩製作工序 中之樑狀構件彼此或樑狀構件與鄰接圖案的附著現象,以 實施電路圖案的有效率分割之方法,結果發現使樑狀構件 之縱橫比(L/ W )以能使之在一端支持樑狀構件之情形下 爲1 0 0以下,在兩端支持樑狀構件之情形下爲1 5 〇以下之 方式而分割,即可防止在鏤空遮罩製作工序中之樑狀構件 彼此或樑狀構件與鄰接圖案的附著現象。 換言之本發明人等曾製作各種具有如第10圖所示一端支 持樑狀構件及如第1 1圖所示兩端支持樑狀構件之鏤空遮罩 ,並求出會發生樑狀構件彼此或樑狀構件與鄰接圖案的附 著現象的支持部寬度W與樑狀構件之縱橫比(L/ W )間之 相關關係。其結果如下。在此構成鏤空遮罩之自立薄膜厚 度係使用2 /z m者。 1296823 一端支 支 兩端支 支 持樑狀構件之情形 持部寬度(// m) 縱橫比 2 . 2 318 2 3〇〇 1 . 5 266 0.8 25〇 0 . 6 166 0 . 5 140 持樑狀構件之情形 持部寬度(// m) 縱橫比 2 . 2 350 2 333 1 . 2 3 75 0 . 8 333 0 . 6 250 0.4 200 0.35 2〇〇
第13 知當樑狀 樑狀構件 件縱橫比 其理由 二次力矩 移量(彎 圖就是將該結果描繪而成者。如第1 3圖所示、可 構件之支持部寬度W減少至1 # m以下時,會發生 被此或樑狀構件與鄰接圖案的附著現象之樑狀構 (L/ W)將急劇地變小。 爲設樑狀構件之楊氏模量爲E、樑狀構件之截面 爲I時,据材料力學之公知通式,樑狀構件之位 曲量)係與樑狀構件之彎曲剛度成反比,因而彎 -15 一 1296823 曲剛性會因支持部寬度W之減少而大幅度地減少之故。更 明確地說,關於樑狀構件之支持部寬度W,設鏤空遮罩之 自立薄膜厚度h爲單位長度1時’對應於相對於樑狀構件 之自立薄膜平面的水平方向位移之截面二次力矩_1可由I =(1.W3) /12求得,但如第14圖所示,I在W比10爲 小的領域之情形下即將急劇地變小,使得樑狀構件容易變 形而導致易於產生樑狀構件被此或樑狀構件與鄰接圖案的 附著現象引起之遮罩缺陷之故。 由第1 3圖即得知以能使樑狀構件之縱橫比(L/ W ),在 一端支持樑狀構件之情形下成爲1 00以下,在兩端支持樑 狀構件之情形下成爲1 5 0以下之方式而分割,即可防止在 鏤空遮罩製作工序中之樑狀構件被此或樑狀構件與鄰接圖 案的附著現象。 再者使樑狀構件之縱橫比(L/ W )分割爲1以下之情形 ’實用上並無存在,特別是較佳爲分割爲在一端支持樑狀 構件之情形下爲5 0以下,而在兩端支持樑狀構件之情形下 則爲7 5以下。此係在考量樑狀構件之附著程度會因形成互 補圖案後所實施洗淨等後續工序而變化下,對於本發明規 定之縱橫比乘上安全係數〇 . 5而得者。 另外在一端支持樑狀構件及兩端支持樑狀構件之任一情 形下’操狀構件之支持部寬度係相對於薄膜厚度h爲1 〇h 以下時’本發明之互補分割效果將更爲顯著。 本發明之第1態樣係對於具有對應於一端支持樑狀構件 的轉印圖案而適用者。如第7圖所示,係用以將三邊爲貫 - 1 6 - 1296823 穿孔圖案1 2所包圍且具有支持部寬度w、長度L的一端支 持樣狀構件圖案1 1之轉印圖案1 〇,分割爲三邊爲貫穿孔 圖案12a所包圍且具有支持部寬度Wi、長度的一端支持 標狀構件圖案1 1 a之第一互補樑狀構件圖案1〇a,與兩側 爲貫穿孔圖案12b所夾住且具有支持部寬度W2、長度L2的 兩端支持樑狀構件圖案1丨b之第二互補轉印圖案丨〇b者。 該分割’假設鏤空遮罩之自立薄膜厚度爲h時,則以使I 及I爲1 〇h以下’且使一端支持樑狀構件圖案丨丨a之縱橫 比A! ( L/ Wi )成爲1〇〇以下,兩端支持樑狀構件圖案nb 之&橫比A2(L2/W2)爲150以下之方式而實施。 另外1與L2,只要在於該範圍內,就可爲互異也可爲相 同。I與W2則爲同一寬度。 本發明之第2態樣係對於具有對應於兩端支持樑狀構件 的轉印圖案而適用者。如第8圖所示,係用以將兩側爲貫 穿孔圖案2 2所夾住且具有支持部寬度w、長度L的兩端支 持樑狀構件圖案2 1之轉印圖案20,分割爲兩側爲貫穿孔 圖案22a所包圍且具有支持部寬度w3、長度L3的兩端支持 樑狀構件圖案2 1 a之第一互補樑狀構件圖案20 a,與兩側 爲貫穿孔圖案22b所夾住且具有支持部寬度w4、長度l4的 兩端支持樑狀構件圖案2 1 b之第二互補轉印圖案2 〇 b者。 該分割,假設鏤空遮罩之自立薄膜厚度爲h時,則以使W3 及w4爲i〇h以下,且使兩端支持樑狀構件圖案21a、21b 之縱橫比A3 ( L3/ W3 ) 、A4 ( L4/ W4 )成爲1 50以下之方式 而實施。 - 1 7- 1296823 另外L3與L4 ’也可爲互異也可爲相同。W3與則爲同 一寬度。 本發明之第3態樣係對於具有對應於兩端無支持樑狀構 件的轉印圖案而適用者。如第9圖所示,係用以將周圍爲 框狀貫穿孔圖案32所包圍且具有支持部寬度長度[的 兩端無支持樑狀構件圖案3 1之轉印圖案3 0,分割爲三邊 爲貫穿孔圖案32a所包圍且具有支持部寬度w5、長度、的 一端支持樑狀構件圖案3 1 a之第一互補樑狀構件圖案3 〇 a ’與三邊爲貫穿孔圖案32b所夾住且具有支持部寬度w6、 長度L6的兩端支持樑狀構件圖案3丨b之第二互補轉印圖案 30b者。該分割,假設鏤空遮罩之自立薄膜厚度爲h時, 則以能使W5及W6爲1 Oh以下,且使兩端支持樑狀構件圖案 21 a、21b 之縱橫比 A5 ( L5/ W5 ) 、A6 ( L6/ W6 )成爲 100 以下之方式而實施。 另外L5與L6,也可爲互異也可爲相同。w5與w6則爲同 一寬度。 以上舉三種本發明態樣爲例而加以說明,惟本發明之宗 旨乃在於將分割電路圖案所得遮罩上互補圖案之縱橫比, 按照樑狀構件形狀而規定者,而非用以限定電漿蝕刻者。 另外各態樣之各互補圖案,係如圖所示以二分割之情形 爲例,但本發明當也包含如第1 6圖所示將兩端支持樑狀構 件之互補圖案再追加一種而變爲三分割之方式。 以下就使用經該分割之互補轉印圖案10a及l〇b而製造 鏤空遮罩之方法,參照第15A至15F圖加以說明。 - 1 8 - 1296823 首先如第1 5 A圖所示,準備具有例如厚度2 // m之活性矽 層31、厚度l//m之中間氧化膜層32 、厚度525//ΙΏ之SOI 基板3 0。 接著在Si支持層33上塗佈光阻,以微影術加工光阻膜 ,藉以如第15B圖所示形成阻劑圖案41。接著如第15C圖 所示,以該阻劑圖案4 1作爲遮罩,以公·知乾蝕刻法將S i 支持層33加以蝕刻直至中間氧化膜層32會露出爲止,藉 以形成支持層開口部5 1。 接著以灰化處理除去S i支持層3 3上之阻劑圖案41,然 後以3重量% HF (氫氟酸)水溶液等除去支持層開口部5 1 內之中間氧化膜層3 2,藉以形成支持層開口部5 1 a。然後 以公知RCA法等將基板加以洗淨處理,即可如第1 5D圖所 示製得鏤空遮罩用坯膜3 0 a。 之後在鏤空遮罩用坯膜30a之活性矽層31上,塗佈電子 束感光阻劑,並使用該互補轉印圖案10a及10b之圖案資 料,對電子束阻劑施加電子束曝光,然後以特定顯影液施 予顯影處理,藉以如第1 5E圖所示形成互補阻劑圖案6 1。 在此係針對於使用互補轉印圖案10a及10b而以電子束 曝光形成互補阻劑圖案之實例加以說明,但也可使用互補 轉印圖案10a及10b而製造曝光遮罩,然後形成使用曝光 遮罩之互補阻劑圖案。 接著以互補阻劑圖案6 1作爲蝕刻遮罩,並以使用SF6或 碳氟等氣體之公知電漿鈾刻法等將活性矽層加以蝕刻而形 成微細貫穿孔7 1,然後剝離除去互補阻劑圖案6 1且加以 -19- 1296823 洗淨處理’即可製得如第1 5 F圖所示具有在由活性砍層3 1 a 構成之自立薄膜形成微細貫穿孔71的一端支持樑狀構件之 互補鏤空遮罩100。 至於關於使用互補轉印圖案20 a及20b的互補鏤空遮罩 之製造,係與該相同之工序,因而不加說明。 另外在洗淨時之烘乾工序,爲防止因表面張力引起之樑 狀構件被此或樑狀構件與鄰接圖案的附著現象,較佳爲使 用表面張力比純水爲低之異丙醇(I P A )而實施烘乾,或使 用超臨界烘乾等烘乾方法。 此外縱橫比之設定不僅是針對於洗淨工序時之樑狀構件 附著現象,也可以儘可能減少:在固定環等安裝遮罩時產 生之微細貫穿孔位移、在鏤空遮罩上形成導電膜等時產生 之膜應力所引起微細貫穿孔位移、以及電子束曝光時之熱 膨脹所引起微細貫穿孔位移之方式而決定縱橫比。 按在一端支持樑狀構件,當其縱橫比變大時,即容易產 生相對於自立薄膜而向面外之變形,因此必須考慮相對於 自立薄膜的向面外之變形。如此之情形下,不僅是自立薄 膜之一端支持樑狀構件彼此之附著現象,也有可能會發生 一端支持樑狀構件之前端跳出於自立薄膜外而附著於自立 薄膜平面上之情形。然若依照本發明之轉印圖案分割法, 則由於將樑狀構件之縱橫比限制於特定値以下,因而可回 避該附著現象。 本發明可提供一種使用經如該所製得互補鏤空遮罩而對 於形成在半導體矽基板等上之電子束感光層照射電荷粒子 -20 - 1296823 束之方法。 換言之使用經如該所製得具有第一互補圖案l〇a之互補 鏤空遮罩100a、具有第二互補圖案l〇b之互補鏤空遮罩l〇〇b ,而在感光層塗佈基板(未圖示)上使互補圖案l〇a、10b 依序曝光,藉以使該等接合在一起,即可使如第1 〇圖所示 具有一端支持樑狀構件圖案之電路圖案1 00轉印於感光層 塗佈基板。 並且使用具有第一互補圖案20a之互補鏤空遮罩200a、 具有第二互補圖案20b之互補鏤空遮罩200b,而在感光層 塗佈基板(未圖示)上使互補圖案20a、20b依序曝光,藉 以使該等接合在一起,即可使如第1 1圖所示具有兩端支持 樑狀構件圖案之電路圖案200轉印於感光層塗佈基板。 另外使用具有第一互補圖案30a之互補鏤空遮罩300a、 具有第二互補圖案30b之互補鏤空遮罩300b,而在感光層 塗佈基板(未圖示)上使互補圖案30a、30b依序曝光,藉 以使該等接合在一起,即可使如第1 2圖所示具有兩端無支 持樑狀構件圖案之電路圖案300轉印於感光層塗佈基板。 經如該方式將互補圖案接合在一起而曝光電路圖案後, 以顯影處理電子束感光層,即可形成阻劑圖案。 依照如此之曝光方法,即可對於形成於半導體矽基板等 上之電子束感光層,施加高精確度之圖案轉印,並以高良 率下製作半導體等之圖案。 以下以實施例更詳細說明本發明。 第1實施例 - 2 1 - 1296823 首先在遮罩圖案之設計工序,檢測具有貫穿孔圖案12’ 與支持部寬度W爲2 // in、長度L爲400 // m之一端支持樑狀 構仵圖案1 1之轉印圖案1 0,然後如第7圖所示將之分割 爲具有長度1^爲180//Π1、支持部寬度^爲2//Π1的一端支 持樑狀構件圖案1 1 a之互補圖案l〇a,與具有長度L2爲220 # m、支持部寬度W2爲2 // m的兩端支持樑狀構件圖案1 1 b 之互補圖案1 0 b。 此時,互補圖案10a之一端支持樑狀構件圖案11a之縱 橫比A! ( W,)爲90,而互補圖案l〇b之兩端支持樑狀 構件圖案1 lb之縱橫比A2 ( L2/ W2 )則爲1 10。 然後分別使用該等互補圖案10a及10b,並按照第15A 圖至第15F圖所示工序而製造互補鏤空遮罩l〇〇a、100b。 具體而言,對於經形成於鏤空遮罩用坯膜30a之2//m厚 活性矽層3 1上之電子束感光層施加電子束曝光、以指定之 顯影液施加顯影處理而形成互補阻劑圖案6 1,然後以互補 阻劑圖案6 1作爲鈾刻遮罩,以使用SF6氣體之電漿蝕刻將 活性矽層 3 1加以蝕刻,藉以形成微細貫穿孔7 1,然後將 互補阻劑圖案4 1剝離除去、並加以洗淨處理而製得在由活 性矽層 3 1 ‘構成之自立薄膜形成了微細貫穿孔7 1之互補鏤 . 空遮罩 100a、100b。 在經如該方式製得之互補鏤空遮罩l〇〇a、100b,並未發 生樑狀構件被此或樑狀構件與鄰接圖案时附著現象。 第2實施例 首先在遮罩圖案之設計工序,檢測具有貫穿孔圖案22, - 22 - 1296823 與支持部寬度w爲1.5//m、長度L爲400//m之兩端支持樑 狀構件圖案2 1之轉印圖案20,然後如第8圖所示將之分 割爲具有長度L3爲200 // m、支持部寬度W3爲2 // m的兩端 支持樑狀構件圖案21 a之互補圖案20a,與具有長度L4爲 200 // m、支持部寬度W4爲2 // m的兩端支持樑狀構件圖案2 1 b 之互補圖案20b。 , 此時,互補圖案20a、20b之兩端支持樑狀構件圖案21 a 、21b 之縱橫比 A3 ( L3/ W3 ) 、A4 ( L4 / W4 )均爲 1〇〇。 然後分別使用該等互補圖案20a及20b,並按照第15A 圖至第15F圖所示工序而製造互補鏤空遮罩200a、200b。 具體而言,對於經形成於鏤空遮罩用坯膜30a之2 //m厚 活性矽層3 1上之電子束感光層施加電子束曝光、以指定之 顯影液施加顯影處理而形成互補阻劑圖案6 1,然後以互補 阻劑圖案6 1作爲蝕刻遮罩,以使用SF6氣體之電漿蝕刻將 活性矽層 31加以蝕刻,藉以形成微細貫穿孔7 1,然後將 互補阻劑圖案4 1剝離除去、並加以洗淨處理而製得在由活 性矽層 3 1構成之自立薄膜形成了微細貫穿孔7 1之互補鏤 空遮罩 200a、200b。 在經如該方式製得之互補鏤空遮罩200 a、200b,並未發 生樑狀構件被此或樑狀構件與鄰接圖案的附著現象。 第3實施例 首先在遮罩圖案之設計工序,檢測框狀貫穿孔圖案3 2, 與支持部寬度W爲〇.5//m、長度L爲70//m之兩端無支持 樑狀構件圖案3 1,然後如第9圖所示將之分割爲具有長度 -23- 1296823 L5爲3 Ο μ m、支持部寬度W5爲Ο . 5 // m的一端支持樑狀構件 圖案31a之互補圖案30a,與具有長度“爲200/zm、支持 部寬度W 6爲0 . 5 // m的一端支持機狀構件圖案3 1 b之互補 圖案3 Ob。 此時,互補圖案3 0 a之一端支持樑狀構件圖案3 1 a之縱 橫比A5 ( L5/ W5 )爲60,而互補圖案30b之一端支持樑狀 構件圖案31b之縱橫比A6 ( L6/ W6 )則爲80。 然後分別使用該等互補圖案30a及30b,並按照第15A 圖至第15F圖所示工序而製造互補鏤空遮罩300a、300b。 具體而言,對於經形成於鏤空遮罩用坯膜30a之2//m厚 活性矽層3 1上之電子束感光層施加電子束曝光、以指定之 顯影液施加顯影處理而形成互補阻劑圖案6 1,然後以互補 阻劑圖案6 1作爲蝕刻遮罩,以使用SF6氣體之電漿蝕刻將 活性矽層 31加以蝕刻,藉以形成微細貫穿孔7 1,然後將 互補阻劑圖案4 1剝離除去、並加以洗淨處理而製得在由活 性矽層 3 1構成之自立薄膜形成了微細貫穿孔7 1之互補鏤 空遮罩 300 a、300b。 在經如該方式製得之互補鏤空遮罩300 a、3 00b,並未發 生樑狀構件被此或樑狀構件與鄰接圖案的附著現象。 若依照該各實施例之電路圖案分割方法,則可在不至於 那麼增加互補鏤空遮罩片數下,即可製得並無異物或圖案 附著等缺陷之互補鏤空遮罩。加上如將電路圖案分割數, 即互補圖案數目選定爲適當値,即可減少在電子束投影曝 光時所發生之接合不良,因而得以形成高良率之合成電路 - 2 4 - 1296823 圖案。 綜上所述,若依照使用本發明電路圖案之分割方法所製 得鏤空遮罩,則可防止在洗淨工序等發生之樑狀構件被此 或樑狀構件與鄰接圖案的附著現象。 並且可防止電路圖案之非必需的分割,而設定爲適當的 分割數,因而可減少在電子束投影曝光時之接合不良而製 得高良率之鏤空遮罩。 (五)圖式簡單說明 第1圖係顯示電子束投影曝光法之一例子說明圖。 第2A及2B圖係顯示具有一端支持樑狀構件及兩端支持 樑狀構件之習知轉印圖案之例子說明圖。 第3圖係顯示習知轉印圖案分割方法之一例子說明圖。 第4圖係顯示習知轉印圖案分割方法之其他例子說明圖 〇 第5A至5F圖係顯示習知互補鏤空遮罩之製造工序剖面 圖。 第6圖係顯示以習知方法所分割互補圖案經予接合之合 成電路圖案之例子說明圖。 第7圖係顯示本發明第一態樣之電路圖案分割方法一例 子說明圖。 第8圖係顯示本發明第二態樣之電路圖案分割方法一例 子說明圖。 第9圖係顯示本發明第三態樣之電路圖案分割方法一例 子說明圖。 -25 - 1296823 第1 0圖係顯示經予接合以本發明第一態樣方法所分割互 補圖案之合成電路圖案一例子說明圖。 第11圖係顯示經予接合以本發明第二態樣方法所分割互 補圖案之合成電路圖案一例子說明圖。 第1 2圖係顯示經予接合以本發明第三態樣方法所分割互 補圖案之合成電路圖案一例子說明圖。 第1 3圖係製作各種具有樑狀構件之鏤空遮罩,將會發生 樑狀構件被此或樑狀構件與鄰接圖案的附著現象之支持部 寬度W與縱橫比(L / W )加以描繪下來之圖表。 第1 4圖係顯示假設自立薄膜厚度h爲1時,相對於支持 部寬度W之樑狀構件截面二次力矩之圖表。 第15A至15F圖係顯示本發明互補鏤空遮罩之製造工序 剖面圖。 第1 6圖係顯示本發明之其他態樣的將電路圖案予以三分 割之例子說明圖。 元件符號之說明 1 轉印圖案 2 第一互補圖案 3 互補貫穿孔圖案 4 第二互補圖案 5 第二互補轉印圖案 6 —端支持樑狀構件圖案 7 兩端支持棟狀構件圖案 8 貫穿孔圖案 -26- 1296823 9 第一互補轉印圖案 10 SOI基板 11 活性矽層 12 鏤空遮罩用坯膜 13 中間氧化膜層 14 框狀貫穿孔圖案 15 矽支持層 16 阻劑圖案 17 支持層開口部 φ 18 互補阻劑圖案 19 微細貫穿孔 20 電路圖案 21 互補鏤空遮罩 22 互補轉印圖案 23 第一互補樑狀構件圖案 24 第二互補樑狀構件圖案 25 第一互補貫穿孔圖案 春 26 第二互補貫穿孔圖案 27 自立薄膜 29 支持層開口部· 30 感光層塗佈基板 3 1 寬長 32 長度 33 兩端無支持樑狀構件圖案 -27-

Claims (1)

  1. 第921067 16號「電路圖案之分割方法、鏤空遮罩之製造方法 、鏤空遮罩及其曝光方法」專利案 (2007年7月27日修正) 拾、申請專利範圍 1. 一種電路圖案之分割方法,其中包含使電路圖案分割爲 複數個互補圖案以包含具有支持部寬度L及長度L的一 端支持樑狀構件圖案之第一互補圖案,與具備具有支持
    部寬度W2及長度L2的兩端支持樑狀構件圖案之第二互補 圖案;而用以形成對應於各自互補圖案之互補鏤空遮 罩;且 該電路圖案之分割係以能使該一端支持樑狀構件圖 案之縱橫比h ( b/Wi)成爲100以下,且使該兩端支 持樑狀構件圖案之縱橫比A2 ( L2/W2)成爲150以下之 方式而實施。 2 .如申請專利範圍第1項之電路圖案之分割方法,其中該 一端支持樑狀構件圖案之縱橫比AK Li/Wd爲1至50, 且該兩端支持樑狀構件圖案之縱橫比A2(L2/W2)爲1 至75。 3 .如申請專利範圍第1項之電路圖案之分割方法,其中該 互補鏤空遮罩具備加工成該互補圖案的形狀之自立薄 膜,且相對於該自立薄膜厚度h,該支持部寬度^及W2 爲10h以下。 4. 一種電路圖案之分割方法,其中包含使電路圖案分割爲 複數個互補圖案,以包含具有支持部寬度及長度L3 -28 - 馮年η月修(更)正替換賓I , ........ I 的兩端支持樑狀構件圖案之第一互補圖案,與具備具有 支持部寬度W4及長度L4的兩端支持樑狀構件圖案之第二 互補圖案,而用以形成對應於各自互補圖案之互補鏤空 遮罩;且該電路圖案之分割係以能使該兩端支持樑狀構 件圖案之縱橫比A3 ( L3 / w3)及A4 ( L4/ w4)成爲150以 下之方式而實施。 5 .如申請專利範圍第4項之電路圖案之分割方法,其中該 兩端支持樑狀構件圖案之縱橫比A3(Ls/W3)及A4(L4 / W4)爲 1 至 75。 6 .如申請專利範圍第4項之電路圖案之分割方法,其中該 互補鏤空遮罩具備加工成該互補圖案之形狀的自立薄 膜,且相對於該自立薄膜厚度h,該支持部寬度W3及W4 爲1 Oh以下。 7 . —種電路圖案之分割方法,其中包含使電路圖案分割爲 複數個互補圖案以包含具有支持部寬度W5及長度L5的一 端支持樑狀構件圖案之第一互補圖案,與具備具有支持 部寬度W6及長度L6的一端支持樑狀構件圖案之第二互補 圖案,而用以形成對應於各自互補圖案之互補鏤空遮 罩;且該電路圖案之分割係以能使該一端支持樑狀構件 圖案之縱橫比A5 ( L5/ W5 )及A6 ( L6/ W6 )成爲100以下 之方式而實施。 8 ·如申請專利範圍第7項之電路圖案之分割方法,其中該 一端支持樑狀構件圖案之縱橫比A5(L5/W5)及a6(l6 / W6 )爲 1 至 50。 • 29 - 1
    9 ·如申請專利範圍第7項之電路圖案之分割方法,其中該 互補鏤空遮罩具備加工成該互補圖案的形狀之自立薄 膜,且相對於該自立薄膜厚度h,該支持部寬度^及W6 爲10h以下。
    10. —種鏤空遮罩之製造方法,係由複數個互補鏤空遮罩之 組合所構成之鏤空遮罩的製造方法,該方法包含:使電 路圖案分割爲複數個互補圖案以包含具有支持部寬度L 及長度L的一端支持樑狀構件圖案之第一互補圖案,與 具備具有支持部寬度W2及長度L2的兩端支持樑狀構件圖 案之第二互補圖案;及 形成對應於該複數個互補圖案的複數個互補鏤空遮 罩; < 該電路圖案之分割係以能使該一端支持樑狀構件圖案 之縱橫比Ai ( L!/ W!)成爲100以下,且使該兩端支持 樑狀構件圖案之縱橫比A2 ( L2/ W2)成爲150以下之方 式而實施。 11. 一種鏤空遮罩之製造方法,其中該鏤空遮罩係由:使電 路圖案分割爲複數個互補圖案,以包含具有支持部寬度 W3及長度L3的兩端支持樑狀構件圖案之第一互補圖案, 與具備具有支持部寬度W4及長度L4的兩端支持樑狀構件 圖案之第二互補圖案的複數個互補圖案,及 形成對應於該複數個互補圖案的複數個互補圖案,而 由複數個互補鏤空遮罩之組合構成者;且 該電路圖案之分割係以能使該兩端支持樑狀構件圖案 -30 - 即更)玉:顔! —_ _ —__— 之縱橫比A3 ( L3 / w3 )及A4 ( L4/ W4 )成爲150以下之方 式而實施。 12. —種鏤空遮罩之製造方法,其中該鏤空遮罩係由:使電 路圖案分割爲複數個互補圖案以包含具有支持部寬度W5 及長度L5的一端支持樑狀構件圖案之第一互補圖案,與 具備具有支持部寬度W6及長度L6的一端支持樑狀構件圖 案之第二互補圖案,及 形成對應於該複數個互補圖案的複數個互補圖案,而 由複數個互補鏤空遮罩之組合構成者;且 # 該電路圖案之分割係以能使該一端支持樑狀構件圖案 之縱橫比A5 ( L5/ W5 )及A6 ( L6/ W6)成爲100以下之方 式而實施。 1 3 · —種鏤空遮罩,其係以申請專利範圍第1 〇至1 2項中任 一項之方法製造者。 14. 一種電荷粒子束之曝光方法,其中透過以申請專利範圍 第1 0至1 2項中任一項方法形成之複數個互補鏤空遮 罩,依序對基板表面照射電荷粒子束,使電荷粒子束在 基板表面成形爲經予接合的形狀之轉印圖案形狀。 -31 -
TW092106716A 2002-03-26 2003-03-26 Partition method of circuit pattern, manufacture method of stencil mask, stencil mask and exposure method for the same TWI296823B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002085748 2002-03-26

Publications (2)

Publication Number Publication Date
TW200305929A TW200305929A (en) 2003-11-01
TWI296823B true TWI296823B (en) 2008-05-11

Family

ID=28449269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106716A TWI296823B (en) 2002-03-26 2003-03-26 Partition method of circuit pattern, manufacture method of stencil mask, stencil mask and exposure method for the same

Country Status (8)

Country Link
US (1) US7181722B2 (zh)
EP (1) EP1489644A1 (zh)
JP (1) JP4314998B2 (zh)
KR (1) KR100931552B1 (zh)
CN (1) CN100380583C (zh)
AU (1) AU2003236154A1 (zh)
TW (1) TWI296823B (zh)
WO (1) WO2003081649A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8100847B2 (en) * 2007-10-25 2012-01-24 Fournet Ii Louis J Protective skin cover
US8369569B2 (en) * 2008-03-21 2013-02-05 Synopsys, Inc. Method and apparatus for detecting non-uniform fracturing of a photomask shape
CN102339329B (zh) * 2010-07-19 2013-07-31 中国科学院微电子研究所 一种物理版图分割的方法
US9854856B1 (en) 2012-04-13 2018-01-02 Jimmy R. Baldonado Safety vest
JP6988202B2 (ja) * 2017-03-23 2022-01-05 大日本印刷株式会社 荷電粒子線露光用マスクおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105580B2 (ja) * 1991-07-29 2000-11-06 富士通株式会社 荷電粒子線描画用マスク作成方法及びマスク
JP3357927B2 (ja) * 1993-07-09 2002-12-16 株式会社ニコン 荷電粒子線露光装置および荷電粒子線露光方法
JP3491093B2 (ja) * 1994-03-30 2004-01-26 株式会社ニコン マスク用露光データの作成装置
JP3601630B2 (ja) * 1995-11-01 2004-12-15 株式会社ニコン 荷電粒子線転写方法
JP3360666B2 (ja) * 1999-11-12 2002-12-24 日本電気株式会社 描画パターン検証方法
JP3476410B2 (ja) * 2000-03-01 2003-12-10 Necエレクトロニクス株式会社 露光用マスクの製造方法
JP3479024B2 (ja) * 2000-03-28 2003-12-15 Necエレクトロニクス株式会社 電子線露光用マスク及びそのパターン設計方法
US6855467B2 (en) * 2000-09-05 2005-02-15 Hoya Corporation Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask
JP2002260983A (ja) * 2001-02-28 2002-09-13 Nec Corp Eb転写マスク及びその製造方法
JP4746753B2 (ja) * 2001-03-05 2011-08-10 ルネサスエレクトロニクス株式会社 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
US6830852B2 (en) * 2001-07-19 2004-12-14 Nikon Corporation Stencil reticles for use in charged-particle-beam microlithography, and pattern-determination methods for such reticles
JP2003045786A (ja) * 2001-08-01 2003-02-14 Seiko Instruments Inc ステンシルマスクのレイアウト図形データ分割処理装置、ステンシルマスクのレイアウト図形データ分割処理方法、コンピュータにステンシルマスクのレイアウト図形データ分割処理を行わせるためのプログラム
JP2003092250A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置及びその製造方法
JP3686367B2 (ja) * 2001-11-15 2005-08-24 株式会社ルネサステクノロジ パターン形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US7181722B2 (en) 2007-02-20
CN100380583C (zh) 2008-04-09
AU2003236154A1 (en) 2003-10-08
JPWO2003081649A1 (ja) 2005-07-28
CN1643654A (zh) 2005-07-20
KR20040111396A (ko) 2004-12-31
EP1489644A1 (en) 2004-12-22
JP4314998B2 (ja) 2009-08-19
US20050079426A1 (en) 2005-04-14
WO2003081649A1 (fr) 2003-10-02
KR100931552B1 (ko) 2009-12-14
TW200305929A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
US6916582B2 (en) Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices
US6475399B2 (en) Method for fabricating a stencil mask
JP2014211474A (ja) ペリクル及びペリクルの製造方法
TWI296823B (en) Partition method of circuit pattern, manufacture method of stencil mask, stencil mask and exposure method for the same
KR100561705B1 (ko) 니켈 전주도금법을 이용한 금속마스크 제작방법 및 이를이용한 금속 마스크
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
US6855467B2 (en) Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask
US6838213B2 (en) Process for fabricating a mask
US7247410B2 (en) Complementary division mask, method of producing mask, and program
US9081285B2 (en) Method for fabricating a circuit
EP1233443A1 (en) Transfer mask, method of dividing pattern of transfer mask, and method of manufacturing transfer mask
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
JP4641236B2 (ja) 荷電粒子線用転写マスク
JP4788258B2 (ja) 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法
JP2008244323A (ja) ステンシルマスク
JP4559273B2 (ja) アクチュエータの製造方法
KR100338934B1 (ko) 엑스레이 마스크 제조방법
JP2005229014A (ja) パターン形成方法
JP6119144B2 (ja) ステンシルマスクブランク、ステンシルマスク、及び、ステンシルマスク製造方法
KR100246545B1 (ko) Х-선 마스크 및 그 제조방법
JP2006098664A (ja) 基板及びステンシルマスク並びに露光方法
JP2008147546A (ja) ステンシルマスク
JP2006023536A (ja) 光スイッチの製造方法及び光スイッチ
JP2008235536A (ja) 荷電粒子線用ステンシルマスクの製造方法及び荷電粒子線用ステンシルマスク
JP2006208426A (ja) 光スイッチ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees