JP4314998B2 - 回路パターンの分割方法、ステンシルマスクの製造方法、ステンシルマスク、及び露光方法 - Google Patents
回路パターンの分割方法、ステンシルマスクの製造方法、ステンシルマスク、及び露光方法 Download PDFInfo
- Publication number
- JP4314998B2 JP4314998B2 JP2003579270A JP2003579270A JP4314998B2 JP 4314998 B2 JP4314998 B2 JP 4314998B2 JP 2003579270 A JP2003579270 A JP 2003579270A JP 2003579270 A JP2003579270 A JP 2003579270A JP 4314998 B2 JP4314998 B2 JP 4314998B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- complementary
- stencil mask
- support
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
Description
本発明は、回路パターンを分割して複数の相補パターンとする方法、分割された複数の相補パターンに対応する複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法、そのような方法により製造されたステンシルマスク、及びそのようなステンシルマスクを用いた露光方法に関する。
背景技術
近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィー、イオンビームリソグラフィー等の研究開発が盛んにおこなわれており、これらリソグラフィー技術に使用されるステンシルマスクは、厚さ2μm以下のSi自立メンブレンに転写貫通孔パターンを形成したものが使用されている。
かかるリソグラフィ技術の中でも半導体の微細化に対応する方法として、電子線を用いたセルプロジェクション露光法やブロック露光法と呼ばれる方法、さらに高スループット化が可能なEPL(Electron Projection Lithography)法と呼ばれる電子線投影露光法が開発されている。
EPL法では、図1に示すようなステンシルマスク400を用いて回路パターンを感光層塗布基板410に転写する。ステンシルマスクでは、所定厚の自立メンブレン331a内に回路パターンをステンシル(開口部)である微細貫通孔371として設けてあり、電子線が微細貫通孔371を透過し、回路パターンが感応基板410に転写されることにより、電子線投影露光を行う。
自立メンブレン331aの厚みは、電子線を散乱し、自立メンブレンの剛性を強めるために、厚い程好ましいが、一方で転写貫通孔パターンの加工性や自重撓みの問題から自立メンブレンの厚みには制限がある。そこで、Siのような縦弾性係数が100〜200GPa程度の自立メンブレン材料では、照射する電子線の加速電圧にもより異なるが、自立メンブレンの厚みとして、0.4〜3μm程度のものが知られている。
しかし、上記のような数μm厚の自立メンブレンに、開口幅が数μm以下であり、開口長さが開口幅より大きい微細貫通孔を形成する場合、このような微細貫通孔により3方が囲まれた一端支持梁状部材や、両側に設けられた一対の微細貫通孔により挟まれた両端支持梁状部材のような梁状部材が形成されると、自重撓みによる変形の問題や、マスク作製プロセスにおいて、梁状部材の変形による梁状部材同士または梁状部材と隣接パターンとが付着するという現象が発生するという問題がある。このような問題を避けるため、マスクに形成された回路パターンを複数の相補パターンに分割して、それら相補パターンに対応する複数の相補転写貫通孔パターンを有する相補ステンシルマスクとすることが考えられる。
回路パターンを複数の相補パターンに分割するために、例えば、梁状部材パターンの長さLと幅Wとの比(L/W)、即ち細長比の上限を設定し、所定の細長比以下になるように分割する方法が知られている。以下、そのような回路パターンの分割方法、及びそのようにして分割された相補パターンに対応する相補転写貫通孔パターンを有する相補ステンシルマスクの組合せからなるステンシルマスクの作製法について説明する。
まず、マスクパターンの設計工程において、図2Aおよび2Bに示すような、転写パターン310の貫通孔パターン312により3方が囲まれている一端支持梁状部材パターン311や、転写パターン320の貫通孔パターン322により両側が挟まれている両端支持梁状部材パターン321を検出し、これら転写パターン310、320を、一端支持梁状部材パターン311の細長比(La/Wa)及び両端支持梁状部材パターン321の細長比(Lb/Wb)が予め設定された値になるように分割する。
即ち、図3に示すように、転写パターン310は、第1の相補貫通孔パターン312a及び第1の相補梁状部材パターン311aからなる第1の相補転写パターン310aと、第2の相補貫通孔パターン312b及び第2の相補梁状部材パターン311bからなる第2の相補転写パターン310bとに分割される。また、図4に示すように、転写パターン320は、第1の相補貫通孔パターン322a及び第1の相補梁状部材パターン321aからなる第1の相補転写パターン320aと、第2の相補貫通孔パターン322b及び第2の相補梁状部材パターン321bからなる第2の相補転写パターン320bとに分割される。
次に、以上のように分割された相補転写パターン310a及び310bにそれぞれ従ったパターン形状の相補ステンシルマスクを作製する方法について、図5Aないし図5Fをを参照して説明する。
まず、図5Aに示すように、例えば、厚さ2μmの活性Si層331、厚さ1μmの中間酸化膜層332、厚さ525μmのSi支持層333を有するSOI基板330を用意する。
次いで、Si支持層333表面にフォトレジストを塗布し、フォトリソグラフィによりフォトレジスト膜を加工して、図5Bに示すようにレジストパターン341を形成する。続いて、図5Cに示すように、このレジストパターン341をマスクとして用いて、公知のドライエッチング法により、Si支持層333を中間酸化膜層332が露出するまでエッチングして、支持層開口部351を形成する。
次に、Si支持層333上のレジストパターン341を灰化処理等により除去し、3wt%のHF水溶液等により支持層開口部351内の中間酸化膜層332を除去して、支持層開口部351aを形成する。さらに、基板を公知のRCA洗浄等にて洗浄処理をおこない、図5Dに示すように、ステンシルマスク用ブランクス330aを得る。
その後、ステンシルマスク用ブランクス330aの活性Si層331上に、電子線感応レジストを塗布し、上記相補転写パターン310a及び310bのパターンデータを用いて、電子線感応レジストへ電子線露光をおこない、現像処理を行って、図5Eに示すように、相補レジストパターン361を形成する。
次に、相補レジストパターン361をエッチングマスクとして用いて、SF6やフロロカーボン等のガスを用いた公知のプラズマエッチング等により活性Si層331をエッチングした後、相補レジストパターン361を剥離除去し、かつ洗浄処理して、図5Fに示すように、活性Si層331からなる自立メンブレンに微細貫通孔371が形成された自立メンブレン331aをそれぞれ有する2枚の相補ステンシルマスク400を得る。
さらに、相補転写パターン320a及び320bに従ってパターン形状の2枚の相補ステンシルマスクについても、同様の工程により得ることが出来る。
以上説明した従来の方法で分割された相補転写パターンに対応する相補ステンシルマスクを用いて合併された転写パターンの一例を図6に示す。
従来の相補ステンシルマスクでは、分割された梁状部材パターン311a及び311bの細長比(Lc/Wc,Ld/Wd)の設定値を一定にしているため、梁状部材パターン311a及び311bの幅Wc及びWdがどのような値であっても、所定の細長比となるように分割している。しかし、支持部幅や梁状部材の形状によっては、実際にはより大きい細長比まで梁状部材311a及び311bを形成することが出来る。従って、支持部幅や梁状部材の形状によっては、不必要な数の分割を行っていた。
分割数が増加することは、梁状部材のマスクパターンの設計において、転写パターンを相補パターンへ分割する時間がかかるだけでなく、相補パターンのデータ量が増加し、データの取り扱い時間が長くなるという問題を有している。
また、不必要な分割により小さい開口部を有する微細貫通孔が増加すると、マスクの洗浄工程において、微細貫通孔中の異物を除去しにくいため、マスク欠陥が増加し、マスク作製の歩留まりを低下させるという問題も発生する。
また、分割された相補パターンは、半導体基板上の感光層への露光転写工程でつなぎ合わされ、所望のパターンが得られるようになっているため、不必要な分割は、つなぎ合わせ回数が増えるため、つなぎ合わせ不良による欠陥増加の危険性が増すという問題もある。
また、他の従来の方法として、回路パターンの貫通パターン幅と貫通パターン長さを検出して、いずれか長い方を検出し、これが設定されたある一定値以下になるように、転写パターンを分割する方法もある。
しかし、この方法では、転写パターンにより形成されるステンシルマスクの梁状部材の機械的強度を考慮していないため、マスクの作製プロセスにもよるが、梁状部材の細長比と支持部幅がある一定値を満たすと、梁状部材同士または梁状部材と隣接パターンとの付着現象が発生するという問題がある。
本発明の目的は、回路パターンを相補パターンに分割する際、マスク作製プロセスにおける高細長比の梁状部材同士又は梁状部材と隣接するパターンとの付着現象を防止するように、回路パターンの効率的な分割を行って、高歩留まりのステンシルマスクの作製を可能とする回路パターンの分割方法を提供することにある。
本発明の他の目的は、そのように分割された複数の相補パターンに対応する複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法を提供することにある。
本発明の更に他の目的は、そのような方法により製造されたステンシルマスクを提供することにある。
本発明の更にまた他の目的は、そのようなステンシルマスクを用いた露光方法を提供することにある。
発明の開示
本発明の第1の態様は、回路パターンを、支持部幅W1及び長さL1を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W2及び長さL2を有する両端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割することを含む、それぞれの相補パターンに対応する相補ステンシルマスクを形成するための回路パターンの分割方法であって、前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A1(L1/W1)が100以下に、前記両端支持梁状部材パターンの細長比A2(L2/W2)が150以下になるように行われる回路パターンの分割方法を提供する。
本発明の第2の態様は、回路パターンを、支持部幅W3及び長さL3を有する両端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W4及び長さL4を有する両端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割することを含む、それぞれの相補パターンに対応する相補ステンシルマスクを形成するための回路パターンの分割方法であって、前記回路パターンの分割は、前記両端支持梁状部材パターンの細長比A3(L3/W3)及びA4(L4/W4)が150以下になるように行われる回路パターンの分割方法を提供する。
本発明の第3の態様は、回路パターンを、支持部幅W5及び長さL5を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W6及び長さL6を有する一端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割することを含む、それぞれの相補パターンに対応する相補ステンシルマスクを形成するための回路パターンの分割方法であって、前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A5(L5/W5)及びA6(L6/W6)が100以下になるように行うことを特徴とする回路パターンの分割方法を提供する。
本発明の第4の態様は、回路パターンを、支持部幅W1及び長さL1を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W2及び長さL2を有する両端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割すること、及び前記複数の相補パターンに対応する複数の相補ステンシルマスクを形成することを含む、複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法であって、前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A1(L1/W1)が100以下に、前記両端支持梁状部材パターンの細長比A2(L2/W2)が150以下になるように行われるステンシルマスクの製造方法を提供する。
本発明の第5の態様は、回路パターンを、支持部幅W3及び長さL3を有する両端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W4及び長さL4を有する両端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割すること、及び前記複数の相補パターンに対応する複数の相補ステンシルマスクを形成することを含む、複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法であって、前記回路パターンの分割は、前記両端支持梁状部材パターンの細長比A3(L3/W3)及びA4(L4/W4)が150以下になるように行われるステンシルマスクの製造方法を提供する。
本発明の第6の態様は、回路パターンを、支持部幅W5及び長さL5を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W6及び長さL6を有する一端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割すること、及び前記複数の相補パターンに対応する複数の相補ステンシルマスクを形成することを含む、複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法であって、前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A5(L5/W5)及びA6(L6/W6)が100以下になるように行われるステンシルマスクの製造方法を提供する。
本発明の第7の態様は、以上のステンシルマスクの製造方法により製造されたステンシルマスクを提供する。
本発明の第8の態様は、以上のステンシルマスクの製造方法により形成された複数の相補ステンシルマスクを通して、順次、基板表面に荷電粒子線を照射し、基板表面において、つなぎ合わされた転写パターンの形状に荷電粒子線を成形することを含む荷電粒子線の露光方法を提供する。
発明を実施するための最良の形態
以下、本発明の実施の形態について、図面を参照して説明する。
本発明者等は、ステンシルマスク作製プロセスにおける梁状部材同士または梁状部材と隣接パターンとの付着現象を防止し、回路パターンの効率的な分割を行うための方法を鋭意検討した。その結果、梁状部材の細長比(L/W)が、一端支持梁状部材の場合に100以下、両端支持梁状部材の場合に150以下となるように分割することにより、ステンシルマスク作製プロセスにおける梁状部材同士または梁状部材と隣接パターンとの付着現象を防止し得ることを見出した。
即ち、本発明者らは、図10に示すような一端支持梁状部材及び図11に示すような両端支持梁状部材を有するステンシルマスクを各種作製し、梁状部材同士または梁状部材と隣接パターンとの付着現象が発生する支持部幅Wと梁状部材の細長比(L/W)との関係を求めた。その結果を下記に示す。なお、ステンシルマスクを構成する自立メンブレンの厚さは2μmとした。
一端支持梁状部材の場合
支持部幅(μm) 細長比
2.2 318
2 300
1.5 266
0.8 250
0.6 166
0.5 140
両端支持梁状部材の場合
支持部幅(μm) 細長比
2.2 350
2 333
1.2 375
0.8 333
0.6 250
0.4 200
0.35 200
以上の結果をプロットしたのが図13である。図13に示すように、梁状部材の支持部の幅Wが1μm以下に減少すると、梁状部材同士または梁状部材と隣接パターンとの付着現象が発生する梁状部材の細長比(L/W)は急激に小さくなることがわかる。
これは、梁状部材のヤング率をE、梁状部材の断面2次モーメントをIとすると、材料力学の公知の式より、梁状部材の変位量(撓み量)は梁状部材の曲げ剛性EIに反比例し、支持部の幅Wの減少によって曲げ剛性が大きく減少するためである。詳しくは、梁状部材の支持部幅Wにおいてステンシルマスクの自立メンブレンの厚みhが単位長さ1のとき、梁状部材の自立メンブレン平面に対して水平方向の変位に対応する断面2次モーメントIはI=(1・W3)/12で与えられるが、図14に示すように、Wが10より小さい領域では、Iは急激に小さくなるため、梁状部材が変形しやすくなり、梁状部材同士または梁状部材と隣接パターンとの付着現象によるマスク欠陥が発生しやすくなるからである。
図13から、梁状部材の細長比(L/W)が、一端支持梁状部材の場合に100以下、両端支持梁状部材の場合に150以下となるように分割することにより、ステンシルマスク作製プロセスにおける梁状部材同士または梁状部材と隣接パターンとの付着現象を防止し得ることがわかる。
なお、梁状部材の細長比(L/W)が1未満となるように分割することは、実用上なく、また、特に、一端支持梁状部材の場合に50以下、両端支持梁状部材の場合に75以下となるように分割することが好ましい。これは、相補パターン形成後に行われる洗浄などの後工程によって梁状部材の付着度合いが変化することを考慮し、本発明が規定している細長比に安全係数として0.5を乗じたものである。
なお、一端支持梁状部材及び両端支持梁状部材のいずれの場合にも、梁状部材の支持部の幅は、メンブレンの厚さhに対し、10h以下の時に、本発明の相補分割の効果がより現れる。
本発明の第1の態様は、一端支持梁状部材に対応するパターンを有する転写パターンに対して適用したものである。図7に示すように、3方が貫通孔パターン12により囲まれた、支持部幅W、長さLの一端支持梁状部材パターン11を有する転写パターン10を、3方が貫通孔パターン12aにより囲まれた、支持部幅W1、長さL1の一端支持梁状部材パターン11aを有する第1の相補転写パターン10aと、両側が貫通孔パターン12bにより挟まれた、支持部幅W2、長さL2の両端支持梁状部材パターン11bを有する第2の相補転写パターン10bとに分割するものである。この分割は、ステンシルマスクの自立メンブレン厚さをhとしたとき、W1及びW2が10h以下で、一端支持梁状部材パターン11aの細長比A1(L1/W1)が100以下、両端支持梁状部材パターン11bの細長比A2(L2/W2)が150以下になるように行われる。
なお、L1とL2は、以上の範囲内であれば、異なっていても、同一であってもよい。W1とW2は、同一幅である。
本発明の第2の態様は、両端支持梁状部材に対応するパターンを有する転写パターンに対して適用したものである。図8に示すように、両側が貫通孔パターン22により挟まれた、支持部幅W、長さLの両端支持梁状部材パターン21を有する転写パターン20を、両側が貫通孔パターン22aにより挟まれた、支持部幅W3、長さL3の両端支持梁状部材パターン21aを有する第1の相補転写パターン20aと、両側が貫通孔パターン22bにより挟まれた、支持部幅W4、長さL4の両端支持梁状部材パターン21bを有する第2の相補パターン20bとに分割するものである。この分割は、ステンシルマスクの自立メンブレン厚さをhとしたとき、W3及びW410h以下で、両端支持梁状部材パターン21a,21bの細長比A3(L3/W3)、A4(L4/W4)が150以下になるように行われる。
なお、L3とL4は異なっていても、 同一であってもよい。W3とW4は、同一幅である。
本発明の第3の態様は、両端無支持梁状部材に対応するパターンを有する転写パターンに対して適用したものである。図9に示すように、周囲が枠状貫通孔パターン32により囲まれた、支持部幅W、長さLの両端無支持梁状部材パターン31を有する転写パターン30を、3方が貫通孔パターン32aにより囲まれた、支持部幅W5、長さL5の一端支持梁状部材パターン31aを有する第1の相補転写パターン30aと、3方が貫通孔パターン32bにより囲まれた、支持部幅W6、長さL6の一端支持梁状部材パターン31bを有する第2の相補パターン30bとに分割するものである。この分割は、ステンシルマスクの自立メンブレン厚さをhとしたとき、W5及びW6が10h以下で、両端支持梁状部材パターン31a,31bの細長比A5(L5/W5)、A6(L6/W6)が100以下になるように行われる。
なお、L5とL6は異なっていても、 同一であってもよい。W5とW6は同一幅である。
以上、本発明の態様として3通りを挙げたが、本発明の趣旨は、回路パターンを分割して出来たマスク上の相補パターンの細長比を梁状部材の形状ごとに規定したものであり、回路パターンを限定するものではない。
また、各態様における各相補パターンは、図示するように2分割の例を挙げているが、本発明は、両端支持梁状部材の相補パターンを、更に1以上追加して、図16のように、3分割とすることも含む。
以下に、上記分割された相補貫通孔パターン10a及び10bを用いてステンシルマスクを作製する方法について、図15Aないし15Fを参照して説明する。
まず、図15Aに示すように、例えば厚さ2μmの活性Si層31、厚さ1μmの中間酸化膜層32、厚さ525μmのSi支持層33を有するSOI基板30を用意する。
次いで、Si支持層33上にフォトレジストを塗布し、フォトリソグラフィによりフォトレジスト膜を加工して、図15Bに示すように、レジストパターン41を形成する。続いて、図15Cに示すように、このレジストパターン41をマスクとして用いて、公知のドライエッチングによりSi支持層33を中間酸化膜層32が露出するまでエッチングして、支持層開口部51を形成する。
次に、Si支持層33上のレジストパターン41を灰化処理等により除去し、3wt%のHF水溶液等により支持層開口部51内の中間酸化膜層32を除去して、支持層開口部51aを形成する。さらに、基板を公知のRCA洗浄等にて洗浄処理をおこない、図15Dに示すように、ステンシルマスク用ブランクス30aを得る。
その後、ステンシルマスク用ブランクス30aの活性Si層31上に、電子線感応レジストを塗布し、上記相補転写パターン10a及び10bのパターンデータを用いて、電子線レジストへ電子線露光をおこない、所定の現像液にて現像処理して、図15Eに示すように、相補レジストパターン61を形成する。
ここでは、相補転写パターン10a及び10bのパターンデータを用いて、電子線露光で相補レジストパターンを形成する事例について説明したが、相補転写パターン10a及び10bを用いて露光マスクを作製し、露光マスクを用いた相補レジストパターンを形成しても良い。
次に、相補レジストパターン61をエッチングマスクとして用いて、SF6やフロロカーボン等のガスを用いた公知のプラズマエッチング等により活性Si層をエッチングして微細貫通孔71を形成し、相補レジストパターン61を剥離除去し、かつ洗浄処理して、図15Fに示すように、活性Si層31aからなる自立メンブレンに微細貫通孔71が形成された一端支持梁状部材を有する相補ステンシルマスク100aを得る。他方の両端支持梁状部材を有する相補ステンシルマスク100bも同様にして得ることが出来る。
相補転写パターン20a及び20bを用いた相補ステンシルマスクの作製については、上記と同様の工程であるので省略する。
なお、洗浄時の乾燥工程では、表面張力による梁状部材同士または梁状部材と隣接パターンとの付着現象を防止するため、純水よりも表面張力の低いイソプロピルアルコール(IPA)を用いて乾燥を行うか、超臨界乾燥等の乾燥方法を用いることが望ましい。
なお、洗浄工程における梁状部材の付着現象だけでなく、マスクを固定リング等に取り付けるときに生じる微細貫通孔の変位、導電膜等をステンシルマスク上に形成する際に生じる膜応力による微細貫通孔の変位、電子線露光時の熱膨脹による微細貫通孔の変位をできるだけ少なくするように、細長比を設定することができる。
また、一端支持梁状部材では、細長比が大きくなると、自立メンブレンに対して面外への変形を生じやすくなり、自立メンブレンに対して面外の変形を考慮する必要がある。この場合、自立メンブレンの一端支持梁状部材同士の付着現象だけでなく、一端支持梁状部材の先端が自立メンブレン外に飛び出し、自立メンブレン平面上に付着することもある。しかし、本発明による転写パターン分割法によると、梁状部材の細長比を所定値以下に制限することにより、この付着現象も回避することができる。
本発明は、以上のように作製された相補ステンシルマスクを用いて、半導体シリコン基板等の上に形成した電子ビーム感光層に荷電粒子線を照射する方法を提供するものである。
即ち、以上のように作製された、第1の相補パターン10aを有する相補ステンシルマスク100a,第2の相補パターン10bを有する相補ステンシルマスク100bを用いて、感光層塗布基板(図示せず)上に相補パターン10a,10bを順次露光することによりつなぎ合わせ、図10に示すように、一端支持梁状部材パターンを有する回路パターン100を感光層塗布基板に転写することが出来る。
また、第1の相補パターン20aを有する相補ステンシルマスク200a,第2の相補パターン20bを有する相補ステンシルマスク200bを用いて、感光層塗布基板(図示せず)上に相補パターン20a,20bを順次露光することによりつなぎ合わせ、図11に示すように、両端支持梁状部材パターンを有する回路パターン200を感光層塗布基板に転写することが出来る。
更に、第1の相補パターン30aを有する相補ステンシルマスク300a,第2の相補パターン30bを有する相補ステンシルマスク300bを用いて、感光層塗布基板(図示せず)上に相補パターン30a,30bを順次露光することによりつなぎ合わせ、図12に示すように、両端無支持梁状部材パターンを有する回路パターン300を感光層塗布基板に転写することが出来る。
以上のようにして相補パターンをつなぎ合わせて回路パターンを露光した後、電子ビーム感光層を現像処理することにより、レジストパターンを形成することが出来る。
かかる露光方法によると、半導体シリコン基板等上に形成した電子ビーム感光層に対し、高精度のパターン転写が可能になり、半導体等のパターンを高い歩留まりで作製することができる。
以下、実施例により本発明を詳細に説明する。
実施例1
まず、マスクパターンの設計工程において、貫通孔パターン12と、支持部幅Wが2μm、長さLが400μmの一端支持梁状部材パターン11とを有する転写パターン10を検出し、これを、図7に示すように、長さL1が180μm、支持部幅W1が2μmの一端支持梁状部材パターン11aを有する相補パターン10aと、長さL2が220μm、支持部幅W2が2μmの両端支持梁状部材パターン11bを有する相補パターン10bとに分割した。
この場合、相補パターン10aの一端支持梁状部材パターン11aの細長比A1(L1/W1)は90であり、相補パターン10bの両端支持梁状部材パターン11bの細長比A2(L2/W2)は110であった。
これら相補パターン10a及び10bをそれぞれ用いて、図15Aないし15Fに示す工程に従って、相補ステンシルマスク100a,100bを作製した。
即ち、ステンシルマスク用ブランクス30aの2μm厚の活性Si層上31上に形成された電子線感応層へ電子線露光をおこない、指定の現像液にて現像処理して、相補レジストパターン61を形成し、相補レジストパターン61をエッチングマスクにしてSF6ガスを用いたプラズマエッチングにより活性Si層31をエッチングして、微細貫通孔71を形成し、相補レジストパターン41を剥離除去、洗浄処理して、活性Si層31からなる自立メンブレンに微細貫通孔71が形成された相補ステンシルマスク100a,100bを得た。
以上のようにして得た相補ステンシルマスク100a,100bでは、梁状部材同士又は梁状部材と隣接するパターンとの付着現象は生じなかった。
実施例2
まず、マスクパターンの設計工程において、貫通孔パターン22と、支持部幅Wが1.5μm、長さLが400μmの両端支持梁状部材パターン21とを有する転写パターン20を検出し、これを、図8に示すように、長さL3が200μm、支持部幅W3が2μmの両端支持梁状部材パターン21aを有する相補パターン20aと、長さL4が200μm、支持部幅がW42μmの両端支持梁状部材パターン21bを有する相補パターン20bとに分割した。
この場合、相補パターン20a,20bの両端支持梁状部材パターン21a,21bの細長比A3(L3/W3),A4(L4/W4)はいずれも100であった。
これら相補パターン20a及び20bをそれぞれ用いて、図15Aないし15Fに示す工程に従って、相補ステンシルマスク200a,200bを作製した。
即ち、ステンシルマスク用ブランクス30aの2μm厚の活性Si層上31上に形成された電子線感応層へ電子線露光をおこない、指定の現像液にて現像処理して、相補レジストパターン61を形成し、相補レジストパターン61をエッチングマスクにしてSF6ガスを用いたプラズマエッチングにより活性Si層31をエッチングして、微細貫通孔71を形成し、相補レジストパターン41を剥離除去、洗浄処理して、活性Si層31からなる自立メンブレンに微細貫通孔71が形成された相補ステンシルマスク200a,200bを得た。
以上のようにして得た相補ステンシルマスク100a,100bでは、梁状部材同士又は梁状部材と隣接するパターンとの付着現象は生じなかった。
実施例3
まず、マスクパターンの設計工程において、枠状の貫通孔パターン32と、支持部幅Wが0.5μm、長さLが70μmの両端支持梁状部材パターン31を検出し、これを、図9に示すように、長さL5が30μm、支持部幅W5が0.5μmの一端支持梁状部材パターン31aを有する相補パターン30aと、長さL6が200μm、支持部幅W6が0.5μmの一端支持梁状部材パターン31bを有する相補パターン30bとに分割した。
この場合、相補パターン30aの一端支持梁状部材パターン31aの細長比A5(L5/W5)は60であり、相補パターン30bの一端支持梁状部材パターン31bの細長比A6(L6/W6)は80であった。
これら相補パターン30a及び30bをそれぞれ用いて、図15Aないし15Fに示す工程に従って、相補ステンシルマスク300a,300bを作製した。
即ち、ステンシルマスク用ブランクス30aの2μm厚の活性Si層上31上に形成された電子線感応層へ電子線露光をおこない、指定の現像液にて現像処理して、相補レジストパターン61を形成し、相補レジストパターン61をエッチングマスクにしてSF6ガスを用いたプラズマエッチングにより活性Si層31をエッチングして、微細貫通孔71を形成し、相補レジストパターン41を剥離除去、洗浄処理して、活性Si層31からなる自立メンブレンに微細貫通孔71が形成された相補ステンシルマスク300a,300bを得た。
以上のようにして得た相補ステンシルマスク300a,300bでは、梁状部材同士又は梁状部材と隣接するパターンとの付着現象は生じなかった。
以上の各実施例における回路パターンの分割方法によると、相補ステンシルマスクの枚数をそれほど増やすことなく、異物やパターン付着等の欠陥がない相補ステンシルマスクを得ることができた。また、回路パターンの分割数、即ち、相補パターンの数を適正な値にすることにより、電子線投影露光でのつなぎ合わせ不良を減少させることが出来、高歩留まりの合成回路パターンを形成することができた。
以上詳細に説明したように、本発明の回路パターンの分割方法を用いて得たステンシルマスクによれば、洗浄プロセス等で発生する梁状部材同士または梁状部材と隣接パターンとの付着現象を防止することができる。
さらに、回路パターンの不必要な分割を防止することができ、適正な分割数に設定できるため、電子線投影露光でのつなぎ合わせ不良を減少させ、高歩留まりのステンシルマスクを作製することができる。
【図面の簡単な説明】
図1は、電子線投影露光法の一例を示す説明図。
図2A及び2Bは、一端支持梁状部材及び両端支持梁状部材を有する従来の転写パターンの一例を示す説明図。
図3は、従来の転写パターンの分割方法の一例を示す説明図。
図4は、従来の転写パターンの分割方法の他の例を示す説明図。
図5Aないし5Fは、従来の相補ステンシルマスクの作製工程を示す断面図。
図6は、従来の方法により分割された相補パターンをつなぎ合わせた合成回路パターンの一例を示す説明図。
図7は、本発明の第1の態様に係る回路パターンの分割方法の一例を示す説明図。
図8は、本発明の第2の態様に係る回路パターンの分割方法の一例を示す説明図。
図9は、本発明の第3の態様に係る回路パターンの分割方法の一例を示す説明図。
図10は、本発明の第1の態様に係る方法により分割された相補パターンをつなぎ合わせた合成回路パターンの一例を示す説明図。
図11は、本発明の第2の態様に係る方法により分割された相補パターンをつなぎ合わせた合成回路パターンの一例を示す説明図。
図12は、本発明の第3の態様に係る方法により分割された相補パターンをつなぎ合わせた合成回路パターンの一例を示す説明図。
図13は、梁状部材を有するステンシルマスクを各種作製し、梁状部材同士または梁状部材と隣接パターンとの付着現象が発生する支持部幅Wと細長比(L/W)をプロットしたグラフ。
図14は、自立メンブレン厚さhを1としたときの、支持部幅Wに対する梁状部材の断面2次モーメントを示すグラフ。
図15Aないし15Fは、本発明の相補ステンシルマスクの作製工程を示す断面図。
図16は、本発明の他の態様に係る回路パターンを3分割した例を示す説明図。
Claims (4)
- 両端無支持梁状部材パターンを有する回路パターンを、支持部幅W5及び長さL5を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W6及び長さL6を有する一端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割することを含む、それぞれの相補パターンに対応する相補ステンシルマスクを形成するための回路パターンの分割方法であって、
前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A5(L5/W5)及びA6(L6/W6)が1ないし50になるように行うことを特徴とする回路パターンの分割方法。 - 両端無支持梁状部材パターンを有する回路パターンを、支持部幅W5及び長さL5を有する一端支持梁状部材パターンを有する第1の相補パターンと、支持部幅W6及び長さL6を有する一端支持梁状部材パターンを有する第2の相補パターンとを含む複数の相補パターンに分割すること、及び
前記複数の相補パターンに対応する複数の相補ステンシルマスクを形成することを含む、複数の相補ステンシルマスクの組合せからなるステンシルマスクの製造方法であって、前記回路パターンの分割は、前記一端支持梁状部材パターンの細長比A5(L5/W5)及びA6(L6/W6)が1ないし50になるように行われるステンシルマスクの製造方法。 - 請求項2に記載の方法により製造されたステンシルマスク。
- 請求項2の方法により形成された複数の相補ステンシルマスクを通して、順次、基板表面に荷電粒子線を照射し、基板表面において、つなぎ合わされた転写パターンの形状に荷電粒子線を成形することを含む荷電粒子線の露光方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002085748 | 2002-03-26 | ||
JP2002085748 | 2002-03-26 | ||
PCT/JP2003/003731 WO2003081649A1 (fr) | 2002-03-26 | 2003-03-26 | Procede de division de configuration de circuit, procede de fabrication de masque de pochoir, masque de pochoir, et procede d'insolation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003081649A1 JPWO2003081649A1 (ja) | 2005-07-28 |
JP4314998B2 true JP4314998B2 (ja) | 2009-08-19 |
Family
ID=28449269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579270A Expired - Fee Related JP4314998B2 (ja) | 2002-03-26 | 2003-03-26 | 回路パターンの分割方法、ステンシルマスクの製造方法、ステンシルマスク、及び露光方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7181722B2 (ja) |
EP (1) | EP1489644A1 (ja) |
JP (1) | JP4314998B2 (ja) |
KR (1) | KR100931552B1 (ja) |
CN (1) | CN100380583C (ja) |
AU (1) | AU2003236154A1 (ja) |
TW (1) | TWI296823B (ja) |
WO (1) | WO2003081649A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8100847B2 (en) * | 2007-10-25 | 2012-01-24 | Fournet Ii Louis J | Protective skin cover |
US8369569B2 (en) * | 2008-03-21 | 2013-02-05 | Synopsys, Inc. | Method and apparatus for detecting non-uniform fracturing of a photomask shape |
CN102339329B (zh) * | 2010-07-19 | 2013-07-31 | 中国科学院微电子研究所 | 一种物理版图分割的方法 |
US9854856B1 (en) | 2012-04-13 | 2018-01-02 | Jimmy R. Baldonado | Safety vest |
JP6988202B2 (ja) * | 2017-03-23 | 2022-01-05 | 大日本印刷株式会社 | 荷電粒子線露光用マスクおよびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3105580B2 (ja) * | 1991-07-29 | 2000-11-06 | 富士通株式会社 | 荷電粒子線描画用マスク作成方法及びマスク |
JP3357927B2 (ja) * | 1993-07-09 | 2002-12-16 | 株式会社ニコン | 荷電粒子線露光装置および荷電粒子線露光方法 |
JP3491093B2 (ja) * | 1994-03-30 | 2004-01-26 | 株式会社ニコン | マスク用露光データの作成装置 |
JP3601630B2 (ja) * | 1995-11-01 | 2004-12-15 | 株式会社ニコン | 荷電粒子線転写方法 |
JP3360666B2 (ja) * | 1999-11-12 | 2002-12-24 | 日本電気株式会社 | 描画パターン検証方法 |
JP3476410B2 (ja) * | 2000-03-01 | 2003-12-10 | Necエレクトロニクス株式会社 | 露光用マスクの製造方法 |
JP3479024B2 (ja) * | 2000-03-28 | 2003-12-15 | Necエレクトロニクス株式会社 | 電子線露光用マスク及びそのパターン設計方法 |
US6855467B2 (en) * | 2000-09-05 | 2005-02-15 | Hoya Corporation | Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask |
JP2002260983A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | Eb転写マスク及びその製造方法 |
JP4746753B2 (ja) * | 2001-03-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム |
US6830852B2 (en) * | 2001-07-19 | 2004-12-14 | Nikon Corporation | Stencil reticles for use in charged-particle-beam microlithography, and pattern-determination methods for such reticles |
JP2003045786A (ja) * | 2001-08-01 | 2003-02-14 | Seiko Instruments Inc | ステンシルマスクのレイアウト図形データ分割処理装置、ステンシルマスクのレイアウト図形データ分割処理方法、コンピュータにステンシルマスクのレイアウト図形データ分割処理を行わせるためのプログラム |
JP2003092250A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3686367B2 (ja) * | 2001-11-15 | 2005-08-24 | 株式会社ルネサステクノロジ | パターン形成方法および半導体装置の製造方法 |
-
2003
- 2003-03-26 JP JP2003579270A patent/JP4314998B2/ja not_active Expired - Fee Related
- 2003-03-26 EP EP03745010A patent/EP1489644A1/en not_active Withdrawn
- 2003-03-26 CN CNB038068850A patent/CN100380583C/zh not_active Expired - Fee Related
- 2003-03-26 WO PCT/JP2003/003731 patent/WO2003081649A1/ja active Application Filing
- 2003-03-26 KR KR1020047014234A patent/KR100931552B1/ko not_active IP Right Cessation
- 2003-03-26 AU AU2003236154A patent/AU2003236154A1/en not_active Abandoned
- 2003-03-26 TW TW092106716A patent/TWI296823B/zh not_active IP Right Cessation
-
2004
- 2004-09-24 US US10/948,154 patent/US7181722B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200305929A (en) | 2003-11-01 |
US7181722B2 (en) | 2007-02-20 |
CN1643654A (zh) | 2005-07-20 |
WO2003081649A1 (fr) | 2003-10-02 |
KR100931552B1 (ko) | 2009-12-14 |
AU2003236154A1 (en) | 2003-10-08 |
JPWO2003081649A1 (ja) | 2005-07-28 |
TWI296823B (en) | 2008-05-11 |
KR20040111396A (ko) | 2004-12-31 |
EP1489644A1 (en) | 2004-12-22 |
US20050079426A1 (en) | 2005-04-14 |
CN100380583C (zh) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272797B1 (ko) | 레지스트 패턴 형성방법 및 레지스트 패턴 | |
JPH04364021A (ja) | 半導体装置の製造方法 | |
JP4314998B2 (ja) | 回路パターンの分割方法、ステンシルマスクの製造方法、ステンシルマスク、及び露光方法 | |
US20100003621A1 (en) | Etching method for forming a multi-step surface on a substrate | |
JPH05326392A (ja) | 半導体装置の製造方法 | |
JP5011774B2 (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
KR100310541B1 (ko) | 스텐실 마스크 | |
CN115047723A (zh) | 利用激光直写光刻机制作约瑟夫森结的方法 | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
US6855467B2 (en) | Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask | |
JP4720021B2 (ja) | 荷電ビーム投影露光用マスクの製造方法 | |
JPH05315241A (ja) | レジストパターン形成方法 | |
JP5533130B2 (ja) | 電子線一括露光用ステンシルマスク | |
EP1233443A1 (en) | Transfer mask, method of dividing pattern of transfer mask, and method of manufacturing transfer mask | |
JP2002174908A (ja) | 現像方法およびデバイス製造方法 | |
US7247410B2 (en) | Complementary division mask, method of producing mask, and program | |
JPS6191948A (ja) | 半導体装置の製造方法 | |
JP2002075836A (ja) | 転写マスクの製造方法及びそれにより得られた転写マスク | |
JP2002299229A (ja) | 電子線露光用レチクルブランクの作製方法及びマスク | |
KR100338934B1 (ko) | 엑스레이 마스크 제조방법 | |
JP2005229014A (ja) | パターン形成方法 | |
KR980003794A (ko) | 셀 어퍼처 마스크 제조방법 | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JP2966127B2 (ja) | レジストパターンの形成方法 | |
CN116136651A (zh) | 一种改善晶圆显影中光刻胶漂胶的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |