TWI291700B - Memory cell array - Google Patents

Memory cell array Download PDF

Info

Publication number
TWI291700B
TWI291700B TW094140852A TW94140852A TWI291700B TW I291700 B TWI291700 B TW I291700B TW 094140852 A TW094140852 A TW 094140852A TW 94140852 A TW94140852 A TW 94140852A TW I291700 B TWI291700 B TW I291700B
Authority
TW
Taiwan
Prior art keywords
line
memory cell
bit line
cell array
lines
Prior art date
Application number
TW094140852A
Other languages
English (en)
Other versions
TW200625331A (en
Inventor
Till Schloesser
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36441896&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI291700(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200625331A publication Critical patent/TW200625331A/zh
Application granted granted Critical
Publication of TWI291700B publication Critical patent/TWI291700B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

'1291700 九、發明說明： 【發明所屬之技術領域】 諸如dram 本發明涉及到記憶胞元陣列，它包含多個 (動態隨機存取）記憶胞元的記憶胞元。 【先前技術】 動態隨機存取記憶體（DRAM)通常包八Μ上 表被儲存資訊的電荷的儲存電容如及 H ^儲存代 的存取電晶體。存取電晶體包含第一和第二t予電奋斋
键 -f Ms 雨、! 4馬區、彳康n 第一和第二源/漏區的溝道、以及控制第—與、、 之間流動的電流的栅電極。此電晶體通常至八原/漏區 在半導體襯底巾。其巾形成電晶體的部^ :地形成 :道=形3線的一部分’且柵電極通過 疋、、、接觸將貧訊讀出到相應的位線。 (二：ί用的DRAM記憶胞元中，可以以溝槽 兒各器的形式來實現儲存電容器，豆中，一 中=皮垂直於襯底表面的方向延伸到:底 儲存在料、Α據 記憶胞元㈣—實現方法，電荷 H 底表面上的層㈣容11中。 的。例如，T讀較高的DRAM記憶転_是理想
No.6419948 乂、二個A開在此處被列爲參考的美國專利 ‘開了一種記憶胞元陣列，其中，有源區形成爲 1291700 連，的線。有源區線和位線形成爲油 7 — 局，反辰線，以便一個位線盥 一個相應的有源區線相交^^、 乂π汗夕點。根據這種佈局，纪恃胎 元能夠具有約爲0F2的面積，盆中F#_ 小間距。 …、巾Μ不根據所用技術的最
x此外，其整個公開在此處被列爲 Ν〇.⑽公開了-種能夠被形成來實現奶（6跡） _的記憶胞元，它包括存取Μ體和儲存電容 :。確切地說，安置了二個相鄰的存取電晶體，使之具有 :個公共的位線接觸。此外，形成在單個有源區線上的相 鄰存取電晶體通频離柵線彼此電隔離。 DE 19928781 C1公開了一種6F2記憶胞元，其中， 二個相鄰的記憶胞元制—個公共的位線接觸。 分配給一 個有源區線的二__朗記憶胞元通過填充有隔離材 料的溝槽彼此分隔開和電隔離。 而且，其整個公開在此處被列爲參考的美國專利 Νο·55γ2320公開了 一種記憶胞元陣列，其中，電晶體形成 在連續的有源11線巾。有源區線與輯平行地排列。借助 於將適當的電壓施加到排列在二個相鄰的成對記憶胞元之 間的隔離柵線’二個相鄰的成對記憶胞元被彼此分隔開和 隔離開。字線和隔_線分別被實現爲埋置的字線和埋置 的隔離柵線。 【發明内容】 根據本發明，封裝密度高並能夠容易地製造的記憶胞 (s) 1291700 兀陣列包含：多個記，眺元，每—綱包含儲存轉和 取電晶體；沿第一方向行進的位線；沿第二方向行進的字 線，第二方向垂直於第一方向；半導體#見底；形成在所= 半導體襯底中的連續的有源區線和隔離溝槽，所述隔離溝 槽與有源區線相鄰，且隔離溝槽用於將相鄰的有源區線彼 此電隔離’存取電晶體至少部分地形成在有源區線中並姐 由位線接觸將相應的儲存元件電相合到相應的位線，通= ，=二電晶體’峨觸形成在通常由位線與相應有源 ri限定的區_，其中，分顺—個有源區線連 接的相鄰位線接觸與相鄰的位線連接。 連 I因此’本發明提供了一種記憶胞元陣列，其中， 月⑽的電晶體形成在連續的有源區線中。換言之 : 線形成爲從記憶胞元陣列的一個邊緣連立一 二=另-邊緣。通常，相鄰的有源ί線被填充 二二溝槽彼此分隔開和電隔離。因 _胞元陣二這與已知 Υ… 了…、在已知的纟己憶胞元陣列中有源 2 骑隔離材料彼此電隔離的區段且每個區段 包含一個或二個電晶體。 卡又 由=舰料光·定有㈣區段容易 =。，故林明的記憶胞元陣列比已知的記憶胞元陣列更 根據本發明，當考慮 源區上的平_。心 特麵於有 田可Μ一維千面圖時，每個有源
Cs) 7 1291700 區線以财個位線相蚊的方式被安置。位線接觸形成在 位線與相應有源區的交叉處，且有源區線以如下方式佈 置·與一個有源區線相關的相鄰位線接觸與相鄰位線連 接。確切地說，若與第-有源區線相_第—位線接觸連 接到第-位線，則第-有源區線的第二位線接觸連接到第 f位線’第—有源區線的第三位線接觸連接到第三位線， 等等。
角度 △根據本發明’有源區線可以形成爲直線。然而，也有 可能將有祕線形成爲例如相對於位線有不同肖度的折線 (angled line)。更具體地說，在有源區線的預定部分處有 源區線可職爲平行於⑽，並可以在有源輯的直他 ^處相對於位元線具有—定㈣度。或者，在有源區線的 弟一部分處有源區線可以相對於位線具有第一角度，而在 有源區線的第二部分處有源區線可以相對於位線=有第二 儘管如此’特別優選的是將有源區線形成爲直線 此情況下，可以更料_光麻定這麵源區線。 另-方面，若有源區線被實現爲折線，則能夠增大位 線接觸的接觸面積，從而降低接觸電阻。 根據本發明，記憶胞元可以實現爲包含儲存電容 存取電晶體的DRAM記憶就。更具體地，儲存電容^可 以是置於襯底表面上的溝槽電容器或層疊電容界。合 由於在此情況下能夠非常容易地限定^ 體與相應齡餘H的接輸，縣發㈣於包含層叠^ 8 1291700 容器的記憶胞元非常有利。 儘管如此，本發明同樣能夠應用於本技術領域熟知的 其中儲存元件以不同方式實現的不同類型的記憶胞元，例 如MRAM ( “磁性隨機存取記憶體，，）、FeRAM ( “鐵電 隨機存取記憶體，，）、PCRAM( “相變隨機存取記憶體，，。 根據本發明的一個優選實施方案，有源區線與位線之 間的角度爲10-60。若有源區線不被實現爲直線，則在連 接有源區線的起點和終點的直線和位元線之間測量此角 度。10-25。的角度是特別優選的。 根據本發明的另一優選實施方案，一個位線接觸與一 個有源區線的二個相鄰電晶體相關。在此情況下，能夠以 非常密集的方式實現記憶胞元陣列。在此情況下，特別優 選的是有源區線與位線之間的角度合計爲約18。，確切地 說是 18.43°。 根據本發明的另一優選實施方案，字線的部分用作隔 離栅線’用來將相鄰的電晶體彼此隔離。確切地說，特別 W的疋每字咖作這觀_線，使得成對的相 鄰記憶胞元彼此隔離。 借助於將適當的電壓施加到隔離柵線，防止了電流产 過位於隔離柵線下方的有源區線。結果，與隔離桃線相^ 的€憶胞元彼此電隔離。 右成對的記憶胞元彼此隔離，則特別優選的是屬於— 對記憶航的二個記憶胞元共用—個公共的位線接觸。、 根據本發明’還提供了一種記憶胞元陣列，此記憶胞
Cs Ϊ291700 兀陣列包含記憶胞元，所述記憶胞元中的每一個包含儲存 70件和存取電晶體，此記憶胞元陣列還包含：沿第一方向 行進的位線，這些位元線形成爲直線位元線；半導體襯底； 形成在所述半導體襯底中的連續的有源區線和隔離溝槽， 這些隔離溝槽與有麵線相鄰並絲將相鄰的有源區^彼 此電隔離；存取電晶體，至少部分地形成在有馳線中並經 =位線接觸將相應的儲存元件電耦合到相應的位線，通過
_ 字線定址這些電晶體；位線接觸形成在通常由位線與相應 有源區線的交叉限定的區域内，其中，每—個均與一個有 源區線連接的相鄰的位線接觸連接到相鄰的位線。 >因此，本發明提供了一種記憶胞元，其中，位元線形 成f直線。此外’形成連續的有源區、線，以便與多個位線 相父’在位線與相財源區線的交叉點處形成位線接觸。 根據本發明，與-個有源區線__鄰陳線接觸連接 到相鄰的位線。換言之，若與第—有源區線相關的第一位 線接觸連接到第-位線，則第—有源區線的第二位線接觸 連接到第二位線’第-有源區線的第三位線接觸連接到第 三位線，等等。 線，其中 本發明的記憶胞元陣列還優選包含多個字 通過這些字線定址電晶體。 根據本發明的—個優選實施方案，有源區線與位線之 間的角度爲1請。若麵區料被實現爲直線，則在連 接有源區線的起點和終點的直線和位元線之間測量此角 度。10-25的角度是特別優選的。 •1291700 根據本發明的另一優選實施方案，一個位線接觸與一 個有源區線的二個相鄰電晶體相關 。在此情況下，能夠以 非常禮集的方式實現記憶胞元陣列。在此情況下，特別優 遥的是有源區線與位線之間的角度爲約18。，確切地說是 18.43° 〇 【實施方式】 第1圖示出了本發明記憶胞元陣列的第一實施方案。 在第1圖中’沿水平方向形成多個位線8，而多個字線2 /口優通垂直於第_方向的第二方向排列。此外，連續的有 源區線4分別相對於位線和字線以傾斜的角度設置。如第 1圖所示，位線8以及字線2實現爲直線。 通常’借助于在諸如矽襯底的半導體襯底中形成填充 有隔離材料的隔離溝槽5，來限定有源區線 。因此，有源 區線4彼此分隔開且電隔離。在有源區線 4與位線8的交 叉處形成位線接觸41。而且，在既不被位線8也不被字線 3覆蓋的有源區線的部分處，形成節點接觸似。此節點接 觸在存取電晶體與相應儲存電容器之間提供了電接觸。通 常，儲存電容H軸麵示半導馳底的頂部上。 如第1圖所示，隔離柵線3置於成對的相鄰字線2之， 間在/σ I-Ι的剖面中，字線2和隔離栅線3置於有源區 線4上。電晶體形成在有源區線4中，其中，電晶體包含 第源/漏區、第二源/漏區、以及連接第一和第二源/漏區 的溝道弟與弟一源/漏區之間的溝道的電導率由字線2 .1291700 和隔離拇線3_來控制。柄地說’向隔離罐3施加適當 的電壓，使隔離栅線下方沒有電流流動。因此，用隔離桃 線達到了相鄰記憶胞元對之間的電隔離。第一和第二漏區 分別佈置在位線接觸41和節點接觸42下方。 士第1圖所不，字線2、隔離栅線3、以及位元線8 以規則的方式佈置，以形成網格。
在第1圖所示的佈置中，二個相鄰的電晶體共用一個 公共的位線接觸4卜這將在後面加以轉。 早個記憶胞元的尺寸通常用其最小特徵尺寸⑻描 述。通常，試圖料電線條實現成寬麟於最小特徵尺寸 =此的距離等於最小特徵尺寸。因此，導電線條之間的 隔離間距和導電線條寬紅和對應於記Μ件特徵尺寸的 2倍。目前，特徵尺寸約爲職m，希望減小此特徵尺寸。 更具體地，將來的記憶縣可具有5Qnm及町的特徵尺 s弟1 _記憶胞元陣列中，每解元沿字線方向 =疋2F’而沿位線方向的寬度是SF。這就 XF)的單元尺寸。 如攸第1圖可見，由於二個節點接觸42之後有-:線接觸41 ’且—個有源區線4的二個相鄰位線接觸分 :個不同的位線8，故相鄰位線接觸的水平距離優選 ’而相鄰位線接觸的垂直距離優選爲2F。結果，由; 3等於arctan(1/3)，故特別優選的是位線$與有源【 線4之間的角度約爲18。，鋒切地說是18 43。。
12 1291700 由於有源區被形成爲直線，故第1圖的記憶胞元器件 能夠非常容易地實現。由於僅僅需要使用具有條形圖形的 掩模，因而其能夠以簡單的方式通過光刻限定。更具體地 說，在此情況下，掩模具有線條和間距的圖形。此外，由 於位線接觸41形成在有源區線與位線之間傾斜的交又 處，故能夠增大接觸面積，從而降低接觸電阻。 第2圖示出了本發明記憶胞元陣列的第二實施方案。
第2圖中的字線2、隔離柵線3、以及位線8的佈置與第i 圖中的相同。此外，隔離栅線3的功能與第i κ巾的相同。 因此二其描述從略。如從第2圖可見，連續的有源區線不 形成爲直線而是軸騎線。紐而言，財彼此平行地 形成的每個連義㈣崎包含水平部分以及傾斜部分。 =-驗進，㈣崎也可贿僅包含例如彳目對於位線 8 /、有一個不同角度的傾斜部分。 七、 μ......—调祁·伹凡線8之間部分内的 麵區線部分水平排列，而位元線8所跨越的有源 ^以傾斜方式與位元線相交。根據—種修正，位於相純 2間的空間⑽有源區線部分，相對於位元線可以科 乂。的角度’而位線所跨越的有源區線部分，可二 位元線8具有較大的角度。 十於 在第2圖的記憶胞元陣列中 與位線的交叉處的⑽接__^^成在有源區線 觸電阻。此外，節點接觸42置;=更=門從:降低接 使得能约容易地實現與電晶體的第二勒間内’ 13 !2917〇〇 如攸第2圖可見，如在第丨圖情況那樣，記憶胞元 尺寸爲6F2。 憶胞i3第艮據例如從美國專利No.6545904所知的記 憶胞元陣列的第1圖中ΠΙ·ΠΙ點之間的第1圖記 丄的4面圖，示出了本發明的一個實施方案。 和62二之體襯底1中，形成了第一和第二存取電晶體61 漏區5°2^麵電晶體61包含第—源/漏區51和第二源/ 式 和第二源/漏區實現爲η型摻雜部分。溝道 ^底成在第—與第二源/漏區51與52之間的Ρ摻雜 柵介質21與溝^隔離。 u通過 的高示’、字線可以由多晶石夕層22、諸如金屬層 離材料心 '、収隔離層24組成。字線2通過由隔 ::衣成的隔層411與相鄰的位線接觸 52與儲存電容哭t :接觸42，以便實現第二源/漏區 線接觸4^ 出）_存電極之間的電接觸。位 反钱觸41與二個相鄰的電 J似地包含第一和第二源/漏區 線接觸;以及用來ζ連接;體：::上的存取電晶體的位 示出）的儲存電極的節點接觸42U與儲存電容器（未 第二存取電晶體61與62^==栅線3置於第一與 柵線3，以便防止電流在第^胃㈣壓施加到隔離 /原/屬區52與52,之間_。 14 1291700 ，離柵線雜包含多晶对ι高轉料A以及隔離 曰24。隔離栅線3通過栅電介f 31與襯底隔離。 借助於將適當的電壓施加到柵電極2，定址或激勵存 取電晶體6丨< 62’使得電流在第—與第二源 52之間流動。儲存在與節點接觸42電連接的儲存電容器 (未示出）中的電荷從而能夠被讀出’並經: 被傳輪到⑽。
參 第4圖示出了本發明的另一實施方案，其中，以 的方式實現了單個記憶胞元。第4 _左側示出了第^圖
中W之_剖面’而第4 ®的右侧示出了第1圖中M =間的剖面。如第4圖所示，字線2和隔離柵線3分別被 貫現爲埋置的字線和埋置的隔離栅線。換言之，字線2的 頂部表面和隔離柵線3的頂部表驗置在半導體概^的表 面下方。 ^ 在弟4圖中，第一存取電晶體 部分的第-源/漏區5i和第二源/漏區52。溝道 區形成t第—與第二源/漏區51與52之間的p型襯i部= 内’且借助於將適當的電壓施加到字線2 壤刀 導電性。字線2包含栅電介質21，用來將字線^、、蕃、、的 隔離’還包含諸如金屬層的高電導率層23 ’緣、風道53 於南電導率層23上，以便將字線與第—和第:24置 和52電隔離。存取電晶體62包含第—―原/漏區51 和52’以及第-與第二源/漏區之間的p摻雜^^漏區5i 溝道53。溝道53 ㈣構造完 分中的 、弟—存取電晶體
Ck' 15 1291700 的字線相同的字線2控制。 由於字線2形成爲埋置的 “ir形，從而增大了溝道長度。靖道％形成爲 隔離柵線3置於第二源/漏區％ 通常向隔離_3施加輕的電隔離。 以相似於第3圖的方式，節點接觸 ^錢爲層疊電容器，此層疊電容器包含連 =:翻_ 一儲存電極631、第二儲存= 广㈣/與弟一儲存電極631與632之間並將該二儲 存電極彼此電隔離的電容器電介質633。 始姑Γ個存取電晶體61和62具有共_位線接觸41。位 =接觸41可以由摻雜的多晶石夕或其他導電材料形成。沿傾 斜於圖面的方向延伸的位線8設置在位線接觸上。位線8 1以由任意導電材料製成。具體而言，位線8可以由與通 常使用的柵疊層相似或相同的疊層製成。例如，包括位線 接觸41的位線8可以由包含多晶♦層、高電導率層、以及 隔離層的叠層組成，從而以相似於第3圖所示字線2的方 式，成。在此情況下，特別優選的是，形成在記憶體件週 邊。卩分中的電晶體的柵電極由與形成在記憶胞元陣列中的
16 1291700 包括位7G線接觸的位線相同的疊層製成。 第4圖的右侧部分示出了第】_ 元陣列的剖面。如從第4圖 之間的纪憶皰 ,, 口『見’有源區線4由填*古战 ϊ W離材料的二麵鄰的隔離溝槽確 】線和相鄰隔離溝槽5上形成包含柵介質21、高電 23、以及絕緣層24的字線。在絕繼上形成位^ 在第4圖的左側上，在叫
(以晴）44，以便將相鄰 _ 離四槽 各在㈣，Μ 對 ^彼此電隔離。 二！"Λ 定址時’作爲魏儲存在儲存電 Μ 63中的電荷經由節點接觸42被讀出，並跨越^ 晶體6i從第二源/漏區52傳輸到第—源/漏區51 = 位線接觸41傳輸到位線8。 、、、二田 如結合P圖的第3圖和4的左侧所指出的那樣 線2、隔離栅線3、以及位線8沿相對於圖面傾斜的方向 伸。 如對本技觸域熟練人_而易見的那樣，样明的 記憶胞元_能_麟翔的記憶胞元的多種不同的實 現0 第5圖是簡化的示意圖，描述了根據本發明的成對纪 憶胞元陣列60和60’。這轉列實現爲開放式位線構造， 每-個均採用由-個電晶體61和_個電容器63形成的纪 憶胞元6。 記憶體陣列6〇和6〇’每-個輕合到相應的位線8、8, 的組以及相應的字線2 .和、2,的組。每組存儲陣列6〇和 (S) 17 1291700 6〇中的二組位線8和8，，被耦合到讀出放大器7。讀出放 大為7包含週邊電路，亦即用來支援存儲陣列6〇和6〇，且 通苇形成在記憶體陣列6〇和6〇，週邊外面的電路。 在刼作中，例如借助於啟動一個字線2，來選擇一個 圯fe胞το 6。此字線2耦合到相應電晶體61的相應柵電 極。位線8經由位線接觸41耦合到這些電晶體61之一的 第一，/漏區。電晶體61於是導通，將儲存在電容器63中 的電荷耦合到相關的位線8。然後，讀出放大器7讀出從 |電容器63 _合到位線8的電荷。讀出放大器7在沒有電壓 此加到相應的字線8的情況下，將此信號與諸如參考電荷 Q r e f或借助於讀出相應的位線8，而得到的參考信號之類的 >考、號進行比較，將得到的信號放大並將放大的信號鎖 存，#的咖。這使儲存在電容ϋ 63巾的電荷所代表的資 料能夠在存儲陣列60和60,外部存取，還使電容器63能 夠將代表來自記憶胞元6的資料的電荷儲存㈣記憶胞元 _ ^中。如對本技術領域熟練人員顯而易見的那樣，也能夠 採用通常所知的諸如垂直扭曲的位元線陣赌才冓之類的可 選陣列結構。 '
Cs 18 1291700 【圖式簡單說明】 參照附圖從具體說明本發明優選實施方案的下列詳 細描述，本發明的特點和優點將變得更爲明顯，其中，在 所有附圖中，用相同的附圖標記來表示相似的元件，其中： 第1圖示出了本發明的第一優選實施方案； 第2圖示出了本發明的第二優選實施方案； 第3圖示出了根據單個記憶胞元的第一優選實現方法 的記憶胞元陣列的剖面； 第4圖示出了根據單個記憶胞元的第二優選實現方法 的記憶胞元陣列的剖面；而 第5圖示出了表示本發明記憶胞元陣列的示意電路。
(s) 19 1291700 【主要元件符號說明】 1 半導體襯底 21 柵電介質 23 高電導率層 3 隔離柵線 4 有源區線 411 隔層 43 多晶矽 5 隔離溝槽 52，52’第二源/漏區 60,60’記憶胞元陣列 62 第二存取電晶體 631 第一電容器電極 633 電容器電介質 8，8, 位線 2，2， 字線 22 多晶矽 24 絕緣層 31 柵電介質 41 位線接觸 42 節點接觸 44 隔離凹槽 51 弟一源/漏區 6 記憶胞元 61 第一存取電晶體 63 儲存電容器 632 第二電容器電極 7 讀出放大器 ⑧ 20

Claims (1)

1291700
及 、申請專利範圍： 1 · 種5己憶胞元陣列，包含· 存凡件和存取電晶體； 二方向行進的字線；以 &己fe胞元，每記憶胞元包含儲 沿第一方向行進的位線； 沿基本上垂直於第一方向的第 +導體誠，職在所述轉體襯底巾的 區，隔離溝槽，隔離溝槽與有源區線相鄰，且隔::: =鄰的有源區線彼此電隔離，存取 :: 有源區線中，並經由位線接觸將相應的儲 電1 馬合到相應的位線，通過字線定址所述電晶體； 其中’位線接觸形成在通常由位線與相應有源 交叉所限定的區域内；且 广中母均連接到有源區線的相鄰位線接觸與相鄰 的位線連接。 、 2·根據申請專利範圍第丨項所述的記憶胞元陣列， 馨其中，有源區線形成爲直線。 3·根據申請專利範圍第丨項所述的記憶胞元陣列， 其中，每儲存元件都包含儲存電容器。 4·根據申請專利範圍第3項所述的記憶胞元陣列， 其中’儲存電容器是層疊電容器。 5·根據申請專利範圍第丨項所述的記憶胞元陣列， 其中，有源區線與位線之間的角度約爲10。-60。。 6,根據申請專利範圍第$項所述的記憶胞元陣列， 1291700 其中’有源區線與位線之間的角度約爲1〇。-25。。 ’根據申凊專利範圍第6項所述的記憶胞元陣列， 其中’有源區線與位線之間的角度約爲18M9。。 &根據申請專利範圍第1項所述的記憶胞元陣列， 〃中 位線接觸與形成在一有源區線中的二相鄰的雷曰 體相關聯。
9·板據申請專利範圍第1項所述的記憶胞元陣列， 退包含用來將相鄰電晶體彼此隔離的隔離栅線，這些隔離 栅線平行於字線佈置。 W·根據申請專利範圍第9項所述的記憶胞元陣列， 其中，二字線之後是一隔離柵線，且一隔離栅線之後二 字線。 11· 一種記憶胞元陣列，包含： 記憶胞元，每記憶胞元包含儲存元件和存取電晶體·， 沿第一方向行進的位線，所述位線形成爲直的位線· 以及 v 半導體襯底，形成在該半導體襯底中的連續的有源區 線和隔離溝槽，這些隔離溝槽與有源區線相鄰，並且這歧 隔離溝槽用來將相鄰的有源區線彼此電隔離，存取電晶體 至少部分地形成在有源區線中並經由位線接觸將相應的儲 存元件電I馬合到相應的位線，通過字線定址這些存取電晶 體； ~ 日日 其中，位線接觸形成在通常由位線與相應有源區線的 交又所限定的區域内；且 1291700 相鄰的、:線::均與有源區線連接的相鄰的位線接觸，與 線，通過二料躲的多字 =根據申請專利範圍第13 其中，儲存電容器是層疊電容器。的4胞4 15.根據申請專利範圍第 其中，有源區線I位線之門的备译一迷己憶胞元陣 16·㈣由^ 間的角度舄約10。1。 其中，乂有區月利辄圍第15項所述的記憶胞元陣 、 〜區線與位線之間的角度爲約1()。_25。。 复中根^3利範圍第16項所述的記憶胞元陣 二根*^利範圍第11項所述的記憶胞元陣 電晶體1^馳嫩，崎的二相鄰的 列，：包圍第12項所述的記憶胞元陣 隔離柵線平行於字:=晶體彼此隔離的隔離柵線，這些 列，Γ中根據::專利範圍第19項所她 是二料。一子線之後是一隔離栅線，且一隔離柵線之後 列 列 列 列 列 列
23 1291700 21.根據申請專利範圍第11項所述的記憶胞元陣 列，其中，有源區線形成爲直線。
TW094140852A 2004-12-07 2005-11-21 Memory cell array TWI291700B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/004,881 US7139184B2 (en) 2004-12-07 2004-12-07 Memory cell array

Publications (2)

Publication Number Publication Date
TW200625331A TW200625331A (en) 2006-07-16
TWI291700B true TWI291700B (en) 2007-12-21

Family

ID=36441896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094140852A TWI291700B (en) 2004-12-07 2005-11-21 Memory cell array

Country Status (5)

Country Link
US (3) US7139184B2 (zh)
KR (1) KR100793932B1 (zh)
CN (1) CN100407410C (zh)
DE (1) DE102005056427A1 (zh)
TW (1) TWI291700B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US7476920B2 (en) * 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
US7593256B2 (en) * 2006-03-28 2009-09-22 Contour Semiconductor, Inc. Memory array with readout isolation
US7956387B2 (en) * 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7612406B2 (en) * 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
KR100763336B1 (ko) * 2006-09-27 2007-10-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법
US20080111174A1 (en) * 2006-11-14 2008-05-15 Qimonda Ag Memory device and a method of manufacturing the same
US7605037B2 (en) * 2007-02-09 2009-10-20 Qimonda Ag Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device
US7817454B2 (en) * 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
US7642572B2 (en) * 2007-04-13 2010-01-05 Qimonda Ag Integrated circuit having a memory cell array and method of forming an integrated circuit
US20080258206A1 (en) * 2007-04-17 2008-10-23 Qimonda Ag Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same
KR101353343B1 (ko) * 2007-09-18 2014-01-17 삼성전자주식회사 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
US7813157B2 (en) 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
KR20090090597A (ko) * 2008-02-21 2009-08-26 삼성전자주식회사 강유전체 메모리 소자 및 그 제조 방법
US20090321805A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Insulator material over buried conductive line
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8294188B2 (en) * 2008-10-16 2012-10-23 Qimonda Ag 4 F2 memory cell array
KR101487966B1 (ko) * 2008-11-25 2015-02-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR101625924B1 (ko) * 2010-07-05 2016-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US8519462B2 (en) * 2011-06-27 2013-08-27 Intel Corporation 6F2 DRAM cell
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
KR101887144B1 (ko) * 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR101325188B1 (ko) * 2012-04-09 2013-11-20 이화여자대학교 산학협력단 자기 저항 메모리
JP2014225566A (ja) * 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN104637945B (zh) * 2013-11-08 2018-08-03 苏州东微半导体有限公司 半浮栅存储器及其制造方法和半浮栅存储器阵列
CN107785370A (zh) * 2016-08-30 2018-03-09 联华电子股份有限公司 高密度半导体结构
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
CN107093604A (zh) * 2017-04-27 2017-08-25 睿力集成电路有限公司 动态随机存取存储器及其制造方法
KR102358481B1 (ko) 2017-06-08 2022-02-04 삼성전자주식회사 반도체 소자 및 그의 제조 방법
WO2019005135A1 (en) * 2017-06-30 2019-01-03 Intel Corporation USE OF TRENCH CONTACT IN DEADLY MEMORY PROGRAMMING
CN107240586B (zh) * 2017-07-26 2018-03-06 睿力集成电路有限公司 存储器及其形成方法、半导体器件
CN109427787A (zh) * 2017-08-30 2019-03-05 联华电子股份有限公司 半导体存储装置
CN107611133B (zh) * 2017-10-16 2018-08-14 睿力集成电路有限公司 存储器及其形成方法、半导体器件
CN109698193B (zh) * 2017-10-24 2024-02-09 长鑫存储技术有限公司 一种半导体存储器的阵列结构
CN107634057B (zh) 2017-10-30 2018-10-16 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法
CN109979939B (zh) * 2017-12-27 2021-09-28 长鑫存储技术有限公司 半导体存储器件结构及其制作方法
CN113451269B (zh) * 2020-03-25 2022-07-22 长鑫存储技术有限公司 字线结构和半导体存储器
CN114388503A (zh) * 2020-10-16 2022-04-22 长鑫存储技术有限公司 半导体器件及其制造方法
CN114639772A (zh) 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003402B1 (ko) 1992-09-08 1995-04-12 삼성전자 주식회사 폴디드 비트라인 방식의 디램쎌 어레이
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US6348208B1 (en) * 1995-01-13 2002-02-19 Somerset Pharmaceuticals, Inc. Methods and pharmaceutical compositions employing desmethylselegiline
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US6035355A (en) 1998-04-27 2000-03-07 International Business Machines Corporation PCI system and adapter requirements following reset
DE19843979C1 (de) 1998-09-24 2000-03-02 Siemens Ag Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
DE19928781C1 (de) 1999-06-23 2000-07-06 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
JP2002151665A (ja) * 2000-11-14 2002-05-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6545904B2 (en) * 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
JP2003092364A (ja) 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
US6590817B2 (en) 2001-07-23 2003-07-08 Micron Technology, Inc. 6F2 DRAM array with apparatus for stress testing an isolation gate and method
KR100891249B1 (ko) * 2002-05-31 2009-04-01 주식회사 하이닉스반도체 6ｆ2 ｄｒａｍ 셀을 구비한 반도체 메모리 소자
US6834019B2 (en) * 2002-08-29 2004-12-21 Micron Technology, Inc. Isolation device over field in a memory device
US6894915B2 (en) * 2002-11-15 2005-05-17 Micron Technology, Inc. Method to prevent bit line capacitive coupling
JP2004193483A (ja) 2002-12-13 2004-07-08 Renesas Technology Corp 半導体記憶装置
JP2004213722A (ja) * 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路装置
JP2004281736A (ja) 2003-03-17 2004-10-07 Nec Electronics Corp 半導体記憶装置
KR100555564B1 (ko) * 2004-03-31 2006-03-03 삼성전자주식회사 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법
KR100800137B1 (ko) * 2004-11-26 2008-02-01 주식회사 하이닉스반도체 메모리 소자

Also Published As

Publication number Publication date
KR20060063747A (ko) 2006-06-12
US20080089114A1 (en) 2008-04-17
DE102005056427A1 (de) 2006-06-08
US7301799B2 (en) 2007-11-27
US7471547B2 (en) 2008-12-30
CN100407410C (zh) 2008-07-30
US7139184B2 (en) 2006-11-21
KR100793932B1 (ko) 2008-01-16
CN1815718A (zh) 2006-08-09
US20060120129A1 (en) 2006-06-08
US20070155077A1 (en) 2007-07-05
TW200625331A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
TWI291700B (en) Memory cell array
US5220530A (en) Semiconductor memory element and method of fabricating the same
TWI829544B (zh) 半導體記憶裝置
US8202737B2 (en) Magnetic memory device and method for manufacturing the same
US5032882A (en) Semiconductor device having trench type structure
CN101208795B (zh) 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法
TWI222643B (en) Semiconductor memory device
CN101383349B (zh) 静态随机存取存储单元
JP2508288B2 (ja) 半導体記憶装置
JP2002208682A (ja) 磁気半導体記憶装置及びその製造方法
US20140027916A1 (en) Semiconductor device having vertical channel
KR20040037544A (ko) 오프 세트 트랜지스터를 갖는 반도체 기억소자 및 그제조방법
JP2940169B2 (ja) 半導体メモリ装置
CN1828900B (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
JPH1079478A (ja) ダイナミックｒａｍ装置及びその製造方法
JP3854749B2 (ja) Ｓｒａｍ用のスタティックセル
KR19990006543A (ko) Dram-셀 장치 및 그 제조 방법
US6911687B1 (en) Buried bit line-field isolation defined active semiconductor areas
KR100260560B1 (ko) 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법
JP3247573B2 (ja) ダイナミック型半導体記憶装置
TW504835B (en) Semiconductor memory device
US7193260B2 (en) Ferroelectric memory device
US4115871A (en) MOS random memory array
JP2001053245A (ja) 不揮発性強誘電体メモリ・デバイス及びその製造方法
JP2000058674A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees