TWI288433B - Laminated layer structure and method for forming the same - Google Patents

Laminated layer structure and method for forming the same Download PDF

Info

Publication number
TWI288433B
TWI288433B TW095103961A TW95103961A TWI288433B TW I288433 B TWI288433 B TW I288433B TW 095103961 A TW095103961 A TW 095103961A TW 95103961 A TW95103961 A TW 95103961A TW I288433 B TWI288433 B TW I288433B
Authority
TW
Taiwan
Prior art keywords
composition
layer
layers
parameter
parameters
Prior art date
Application number
TW095103961A
Other languages
English (en)
Other versions
TW200634911A (en
Inventor
Christophe Figuet
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200634911A publication Critical patent/TW200634911A/zh
Application granted granted Critical
Publication of TWI288433B publication Critical patent/TWI288433B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0004—Personal or domestic articles
    • F21V33/0012—Furniture
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/64—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction using wavelength conversion means distinct or spaced from the light-generating element, e.g. a remote phosphor layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/04—Arrangement of electric circuit elements in or on lighting devices the elements being switches
    • F21V23/0442—Arrangement of electric circuit elements in or on lighting devices the elements being switches activated by means of a sensor, e.g. motion or photodetectors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V3/00—Globes; Bowls; Cover glasses
    • F21V3/04—Globes; Bowls; Cover glasses characterised by materials, surface treatments or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Description

1288433 九、發明說明： 發明所屬之技術領域 本發明係有關於一種積層構造，其包含基材及多層材 料的堆疊體，該等層中包含至少兩種化合物入及B，其中 化合物A具有足以令化合物A在該基材上均相或異相磊晶 生長的結晶性構造，而且其中該堆疊體至少有一部分層具 有梯度組成八,#……，而x為具有介於ο。。的範圍之組 鲁成參數且該組成參數（1_\)隨著該對應層的厚度而逐漸地 增加，特別是以線性的方式。本發明亦係有關於形成此積 層構造的方法。 先前技術 此等積層構造由美國專利案號6,525,338可得知，其 中該積層構造係作為獲得應變矽基材的起始材料。應變石夕 基材可用於高速微電子裝置。該應變矽技術具有化合物内 φ 的原子傾向與另一個原子排成一線的優點。在基材表面上 沈積矽，該基材的原子比矽的原子間隔得更遠。為了適應 該基材的構造，該矽層中的原子將隨著底下的原子拉伸而 排成一直線，藉以使該矽產生應變。在該應變矽層中，該 等電子的阻抗較小，導致在利用應變矽基材製造之微電子 晶片中的速度提高。 習知應變矽係藉著在具有較大晶格常數的8。〇©1^層 上磊晶生長矽（Si)而達到，由於不同層中的晶格參數不同， 將造成結晶缺陷產生，類似位錯及高表面粗糙度’而限制 5 1288433 該應變矽層的結晶品質。這些缺陷限制該等應變矽基材的 可利用性。為了克服此問題，美國專利案號6,525,338提出 在起始石夕基材上提供石夕鍺緩衝層，其中該緩衝層由多個包 含矽鍺梯度組成的積層建構而成，其中該鍺組成由基底材 料的組成逐漸地提高，並且在該梯度組成層表面上提供矽 鍺固定組成層，其中該鍺組成比例等於該梯度組成層上表 面的錯組成比例。藉由提供交錯層，達到具有降到1 6埃 φ RMS的表面粗糙度及3·5 X 1〇5/平方公分的位錯密度之改良 性應變矽層。 然而’隨著微電子產業對於改良性半導體基材漸增的 需求，根據美國專利案號6,525,338所達成之應變矽基材的 品質改良並不夠。因此本發明的目的在於進一步改良此等 積層構造以進一步降低表面粗糖度及位錯密度。 發明内容 # 本目的利用如申請專利範圍第1項之積層構造及如申 請專利範圍第1 6項之形成積層構造的方法達成。 在材料Ajh的磊晶生長期間基本上有兩種現象會發 生’換句話說應力的產生，只要該層較薄且其晶格參數進 行變形以匹配底下層的晶袼參數，以及在層的厚度變得比 特定的最小厚度更大的情況下之缺陷的產生，像是位錯。 在該基材，其通常為結晶性材料，上磊晶生長第一層的期 間將發生相同的效應。在利用梯度組成生長二元材料的層 之情況下’其中有一個成分的百分比提高而另一個成分的 1288433 百分比降低，該層内部的應力由於制約的位錯產生速率而 降低’然而，在該梯度末端的層顯示仍有應力，但沒有位 錯。 發明者發現若回步到該組成，藉此在具有梯度組成的 層與繼起層之間的界面處，降低該材料中的化合物B含 量’將驚人地降低該具有梯度組成的層的末端層之應力的 負面效應。事實上，組成的改變令該繼起層的結晶性構造 φ 在改良的條件下重新改組，換句話說沒有新增的應力，因 而沒有更多的位錯產生。此效應可由整個堆疊體看到，而 且與時下的積層構造技藝製得的積層構造相比，最後將導 致具有降低位錯密度及改良表面粗糙度之積層構造。 該堆疊體可視需要包含多個層以達到包含該至少兩種 化合物ΑΧΒ 1βχ的材料當中有所欲的化合物b比例。 在本文中術語後續的表示該繼起層比梯度組成的先前 層離該基材更遠，而且術語化合物並不限於單一種化學成 _ 分，而是可為多種成分的組合。 較佳地，在該堆疊體中具有梯度組成的層可與紕成參 數（l-xc)為定數之固定組成的層交替地設置。在此例中固定 組成的層因此具有比先前梯度組成的層末端之化合物B比 例更低之材料中的化合物B比例。固定組成的層得益於事 貫上其結晶性構造可在改良的條件下重新改組，使得仍然 存在的位錯可再結合並消除而無額外的應力產生。藉此可 達到又更進一步改良的積層構造。 根據一有利的具體例，在具有固定組成之堆疊體中的 1288433 層與具有梯度組成的繼起層之間的界面處的組成參數（l_xe) 基本上可與具有梯度組成的層之組成參數（l-xg)相同。藉此 在材料AXB1 ·χ中的化合物B比例可在該堆疊體中迅速地提 高直到該堆疊體末端達到所欲的水準為止，而在組成未回 步的那些界面處必須保持南的結晶品質。因此可使達到所 欲化合物B比例之層數保持在低的狀態下，以保持低的製 造成本。
有利地’在具有梯度組成之堆疊體中的層與繼起層之 間的界面處的組成參數可符合0.001 S(1_Xs)g〇 07的 關係’特別是0.0055(1-xg)-(l-Xs)s〇 〇5。對於此組成回步 (step back)，獲得可令該梯度層中的殘餘應力基本上可忽略 之繼起層的組成水準。若組成的變化小於此偉，有些殘餘 應力可能持續存在該繼起層中導致對於其結晶品質的負面 衝擊，然而在此例中選擇比上述範圍更大的組成回步，要 達具有所欲組成的最終層將要花費更長的時間，導致更厚 的積層構造及/或更昂貴的製造。 根據一較佳的具體例，設在該基材上的第一層可為 應組成參數（1-Xe)介於約0·01至〇〇9之具有固定组成 層’特別是介於0.05至〇.〇6,或在第一層與該基材之界 處的對應組成參數（1-Xg)介於約gq1至請之具有梯度 成的層，特別是介於0.05至〇.〇6。相較於該基材，在此 成範圍中的晶格參數變化係小的，因此對於該第一層的 =品質之衝擊仍係 '小的’而且其對於該堆疊體最終層的 影響係低的或甚至沒㈣響。此㈣堆#體中層的; 8 1288433 目可保持低到如同可刪除由χ=1 (1_χ = 〇)開始之具有梯度組 成的第一層。 有利地在繼起層的組成參數小於先前層的組成參數之 各個界面處，該等對應組成參數的差異（1-Xg)_(1-Xs)基本上 為定值。只要該組成參數的回步足以持續該堆疊體的生 長，使得後繼層的重新改組達成而不會產生新的應力即 可，較佳可隨著固定的回步生長該構造，因為這樣可促成 鲁該生長程序參數的控制。 根據一較佳的具體例，該組成參數的差異 自該基材開始，可從該繼起層的組成參數小於先前層的組 成參數之界面到該繼起層的組成參數小於先前層的組成參 數之繼起界面逐漸提高。有一個變化例中該組成參數的差 異（l-xg)-(l-Xs)可從一界面到下一個界面逐漸降低。該組成 參數的回步之量級變化在下列情況下可能係有利的，由於 材料的特性，使得未觀察到有應力之具有梯度組成的層中 »之組成量隨著該材料本身的組成之函數而變化。藉此該積 層構造可藉由調適該回步量級而進一步最適化。 根據一較佳的具體例，化合物A可為矽及鍺其中之 一，而且化合物B為石夕及鍺其中的另一者及/或該基材可為 、或鍺土材其中之-。這些材料對於例舉的積層構造特別 感到興趣，不僅因為它們經常用於電子業進而易於取得， 而且因為這些具有小於或等於15埃RMS的表面粗槪度及 小於^等於1〇5/平方公分，特別是小於1〇4/平方公分或甚 至10/平方公分’的位錯密度之材料積層構造可被達成， :1288433 同時該位錯堆積密度可維持在小於或等於20/公分的水準 下。藉由可達成最終層的結晶品質顯然比先前技藝的結晶 品質更佳的積層構造。 根據一較佳的具體例，該堆疊體上設有額外層，特別 疋應變石夕層。尤其是與上述例舉的材料結合，相較於時下 技藝中製得的結晶品質相比，應變矽層可達到改良的結晶 品質。 # 有利地該堆疊體的最終層為具有20.2的對應組成參數 (丨-心），特別是具有>〇·4的（i-xj，之固定組成的層。因為 利用根據本發明的積層構造可維持於小的位錯密度及表面 粗糙度，如以上定的量，所以變得可提供最終層具有高比 例的化合物B之積層構造，而且該積層構造符合低位錯密 度及低表面粗糙度的要求。 有利地該堆疊體的最終層可為具有介於約5〇奈米至5 微米之間，特別是具有介於約〇·9微米至5微米之間，的 鲁厚度之固定組成的層。此最後層扮演鬆弛層的角色，而且 由於底下層的改良性質，有關應力及位錯方面，使得最後 層可生長的較厚，同時使所欲的晶格參數維持固定，所以 該最後層可作為供後繼應變矽沈積用的基材。 根據一較佳的具體例，該材料可包含第三種化合物cy 而產生y為具有介於MyU的範圍之第二個組成參數之化 合物AxCyB^m，其中該堆疊體至少有一部分層具有梯度 組成AxgCygBo-xg-yw，而該組成參數（l-Xg-yg)隨著該對應層 的厚度而逐漸地增加且該組成參數yg逐漸地降低，特別是 ：1288433 以線性的方式，而且其中在具有梯度組成之堆疊體中的層 與該堆#體中的繼起層之間的界面處，該繼起層之組成參 數G-Xs-ys)小於具有梯度組成的層之組成參數（1_XgU，而 且該繼起層之組成參數^大於具有梯度組成的層之組成參 數yg。在此類材料中化合物B及C的組成都可變化。這樣 具有可進一步微調晶格參數的改變量以降低應力及位錯密 度的優點。該回步可藉由降低（1_x_y)及/或降低y而達成。 # 較佳地化合物c可為碳。特別是結合矽及鍺時可自矽 基材開始形成高品質的矽鍺化合物。該分級層的目的在於 逐漸地提高該晶格參數。在含有三種化合物的材料中，這 可藉由提高鍺比例及/或降低碳比例而達成。接著可藉由降 低該界面處的鍺比例及/或增加碳比例而達成回步的目的。 本發明亦係有關於積體電路，其包含上述的積層構 把。特別疋在結合在該積層構造上面的應變矽時，可使用 根據杨明的積層構造以高生i量製造高速的積體電路。 • 本發明的目的亦可利用執行如申請專利範圍第1 6項 的積層構造之方法而達成。 改變在具有梯度組成的層與繼起層之間的界面處之組 成7該遽起層生長的期間該繼起層的結晶性構造在改良 的條件下重新改組，換句話說具有較小的應力及位錯。此 效應可透過整個堆疊體看到，而且與時下的積層構造技藝 製得的積層構造相比，最後將導致具有降低位錯密度及改 良表面粗縫度之積層構造。 較佳地，在步驟C)中的繼起層可利用固定組成（1_Xc) .1288433 生長。在生長的期間該結晶性構造可在改良的條件下重新 改組，使得仍然存在的位錯可再結合並消除而無額外的應 力產生。 有利地，在具有固定組成之堆疊體中的層與具有梯度 組成的繼起層之間的界面處，可生長該等層使得該組成參 數（l-xe)基本上與具有梯度組成的層之組成參數（i_Xg)相 同。藉此在材料AxBNx中的化合物b比例可在該堆疊體中 _ 迅速地提高直到該堆疊體末端達到所欲的水準為止。結果 使達到所欲化合物B比例之層數保持在低的狀態下，以保 持低的製造成本。 根據一較佳的具體例，在該具有梯度組成的層與該繼 起層之間的界面處，可生長該具有梯度組成的層與該繼起 層使得組成參數符合O.OOiyi-XghG-XshOO?的關係，特 別是0.005S(l-xg)-(i-Xs)<〇.05。在此範圍内使得該等層生長 的期間可達到應力及位錯密度降低的有利效應，而同時該 • 化合物B比例的增量仍然大到能獲得令人滿意的製造量。 較佳地，在步驟b)之前，可生長固定組成的第一層而 給予介於約0.01至0·09之對應組成參數（1_心），特別是介 於0.05至0.06。為了實現較低化合物β比例的層，可能必 須由組成參數X=1開始生長梯度組成的層，在生長該層 時，必須精確地控制化合物Β的量。然而，在生長此等層 時’由於難以控制非常小量的材料組成百分比，所以在該 第一層中可能發生較大的變化。至於該第一層，小階段的 濃度不會影響該堆疊體的最終層品質，所以可選擇該堆疊 12 1288433 體的第一層作為固定組成的層。 根據一變化例，可生長設在該基材（3)上之具有梯度組 成的第一層而給予介於約0·01至〇·〇9之第一層與該基材（3) 之界面處的組成參數U_xg)，特別是介於〇·〇5至0.06。至 於該第一層，小階段的濃度不會影響該堆疊體的最終層品 質，所以該堆疊體的第一層，在該第一層為具有梯度組成 的層之情況下，不需要由界面處的組成參數（1-χ) = 〇開始。 • 藉此可更加迅速地達成該堆疊體的最終層。 有利地可提供具有梯度組成的層及繼起層使得在繼起 層的組成參數小於先前層的組成參數之各個界面處，該組 成參數的差異（i-xgHi-Xs)為定值。保持該組成參數的回步 以促促成該等生長參數的控制。 根據一變化例，可在該等繼起層中提供具有梯度組成 的層使得該組成參數的差異（丨_Xg)-(丨_Xs)自該基材開始，從 該繼起層的組成參數小於先前層的組成參數之界面到該繼 籲起層的組成參數小於先前層的組成參數之繼起界面逐漸提 高或降低。根據化合物八及B的特性，表面粗糙度及位錯 密度可依據各界面調適該回步而進一步最適化。 根據較佳的具體例，該等層可利用沈積方法生長， 特別是化學氣相沈積法（CVD)，而且其中在具有梯度組成的 層與繼起層之間的界面處，該組成參數（ι_χ)的降低係藉著 僅改變其中之—生長參數而達成，特収沈積該化合物A 及B所用的前驅氣體其中之一的流速。藉著僅改變一個生 長參數T依簡單且可再現的方式達成所欲的組成參數曲 13 1288433 線0 根據一變化例，在步驟b)中"δΓ 4 S β D)甲可生長包含三種化合物
Ax、Cy及B(1_x.y)的材料層而給予梯度組成AxgCygB(m)， 使得該組成參數（i-xg-yg)隨著該層的厚度而逐漸地增加且 該組成參數yg逐漸地降低，特別是以線性的方式，在步驟 c)中，可在具有梯度組成、/^3(^_的層上生長化合物 AxsCysBo-xs-州之繼起層，並且選擇在具有梯度組成的層與 φ繼起層之間的界面處之生長參數使得該繼起層之組成參數 (l-xs-ys)小於具有梯度組成的層之組成參數（1-Xg_yg)，而且 該繼起層之組成參數ys大於具有梯度組成的層之組成參數 yg。使用第三種化合物可進一步微調晶格參數的改變量， 導致降低的應力及位錯密度。 實施方式 第1圖舉例說明根據本發明的積層構造i之第一個具 Φ 體例。積層體1包含基材3及多個層的堆疊體5。此外， 在該堆疊體5上面磊晶地生長額外層7，特別是應變石夕層。 進一步地可在該堆疊體5與該額外層7之間提供緩衝層。 基材3為典型的半導體晶圓，像是舉例來說具有預定 結晶性構造的矽或鍺晶圓。 該多個層構成的堆疊體5包含材料AXB(1_X)的層。特別 疋’化合物A為發或鍺，而且化合物b為梦及錄之另一者。 X及（1-x)為組成參數，該等組成參數分別地說明材料 AxB(Nx；)中化合物a及化合物b的比例。 1288433 選擇該基材材料使得化合物A的磊晶生長可在該基材 3上進行。較佳地化合物a及該基材3具有相同的晶格參 數而能進行均相磊晶生長。選擇該第二種化合物B使得該 材料AXB(1_X)相對於基材a具有稍微不同的晶格參數，其中 該差異隨著該材料AXB(1-X)中的化合物B之增量而增加。 以下本發明將使用矽充當基材材料及SixGeix充當堆 疊體材料舉例說明，而形成二元材料。然而，要注意其他 φ 的材料組合，像是使用鍺充當起始基材，也都落在本發明 的範疇内。 第1圖舉例說明的積層構造1左侧顯示以該組成參數 (1-x)當作多個層的堆疊體5之厚度的函數之變化。 該堆疊體5的第一層5a具有梯度組成。也就是說，該 組成參數1-χ隨著該第一層5a的厚度逐漸地增加。在此具 體例中該增量係線性的。該組成參數（1_Xg)由數值〇開始， 藉此該基材3與該第一層5a之間的界面處具有相同的組成
SilGe。’進而相同的晶格參數並且在接到繼起層讣的界面 處達到預定的值。 一 丨通考具整個厚度具有固 定組成，而且該對應組成參數（1_Xe)比朝向下方具有梯度组 成的第-層5a之界面處的k成參數（^)更小。該堆疊二、”5 中的繼起第三層5e再度為具有梯度組成的層，其中在朝向 該第二層5b的界面處兩個層5,及5。的組成參數。： (l-xc)相同。接著該第四層5d再度為蛊層 ' ”層5b问等之固定組 成的層，具有較大的化合物B比例，作 仁再度地在朝向該第 15 :1288433 二層的界面處之組成參數（l_Xe)比在此界面處的第三層5c 之組成參數（1 -xg)更小。然後再重複該交替層構造，在此具 體例中總共四次。然而，雙層的數目，由梯度組成的層及 固定組成的層構成，並不限於該數目字4，而是也可在i 至10的範圍内，特別是3或4。 由第1圖可見到，該組成參數（1-Xe)由一個固定組成的 層到下一個固定組成的層逐漸增加。根據一變化例，該最 • 後層5h的平坦區域為5。/。、10%、15%及20%，所以在此實 施例中該層5h中的二元材料組成等於Si〇 8Ge〇2。當然由一 平坦區域到下一個平坦區域的增量不一定必須是規則的， 而且（1-χ)=0·2的值也僅對應於該二元材料最終組成之一可 能性。事實上可達到〇·4〇%或又更高的鍺組成。 該堆疊體5的層具有介於約20微米至1微米的厚度， 特別是介於約50奈米至約500奈米。該堆疊體的最後層 5h甚至可具有至多5微米的厚度以扮演該應變矽層7的缓 籲衝層之角色。不一定各個層都具有相同的厚度。對於具有 梯度組成的層5a、5c、5e、5g甲之組成參數斜率同樣有效。 在此第一個具體例中具有梯度組成的各個層5a、5c、5e、 5g之斜率為定數，但是各個層的斜率也可不同。此外，該 增量也可為任何其他的形態，像是例如拋物線形。對線性 梯度而言該組·成參數（1_x)的斜率較佳地將為小於 0.25Ge%/微米。 ' 回步在具有梯度組成的層5a、5c、5e、5g與具有固定 組成的繼起層5b、5d、5f、511之間的界面處之組成中扮演 16 :1288433 重要的角色。與未提供回步的堆叠體作比較，由於這些回 步的存在而可降低在該堆查體5中的層之位錯密度及2面 粗糙度’特別是在該堆疊體5中的最後層5h。 實際上，當該磊晶層的厚度小之時，相對於下方的基 材具有不合宜的結晶性構造之層的磊晶生長導致該磊晶層 内部有應力產生。事實上，該沈積層的結晶性構造使其晶 格參數順應下方基材的結晶性構造。一旦該層的厚度變得 春比臨界厚度更大，該沈積層的晶格參數將漸進地返回到其 本身的晶格參數。此現象伴隨該沈積層中的位錯之產生及 應力之鬆弛。由於該等位錯的存在，結晶品質受限，此外， 表面粗糖度受到負面的影響。 若嘗試降低該位錯密度以及表面粗糙度，先決條件為 該基材上具有梯度組成的層可使該位錯密度保持的較低， 然而，在具有梯度組成的層之最終層中存有殘餘應力。因 此咸提議更改具有梯度的層及具有固定組成的層，其中具 _ 有固定組成的層之組成對應於一個具有梯度層的界面。這 樣的安排有助於降低負面的影響，然而，殘餘一定量的應 力使得位錯降低及表面粗糙度仍然不敷使用。 本發明的發明者證實位錯密度及表面粗糙度可藉著在 組成中提供回步而進一步予以改良，其中固定組成的層將 具有一組成，其對應於可見到梯度組成的層中無應力或降 低的應力量之組成。因此組成的回步令該層的結晶性構造 可重新改組而不會產生新的位錯，而且同時該新的遙晶層 係鬆弛的。 17 1288433 組成的回步已經達到有.關位錯密度及表面粗糙度的最 佳結果，該等回步屬於〇 〇〇1y 〇7的等級， 特別是〇.005S(l-Xg)-(1_Xs¥〇_05，其中（1-χ§)為具有梯度組 成的層之界面處的組成參數，而（1-Xc)為固定組成的層之界 面處的組成。藉此可生長這些具有降低應力量的回步層。 根據變化例，在該層與具有梯度組成的層5a、5c、5e、 5g及具有固定組成的繼起層5b、5d、5f、5h之各個界面的 φ 組成回步可為定值，可自該基材3開始由一界面增加到下 一個界面’或自該基材3開始由一界面降到下一個界面。 利用根據第一個具體例的積層構造1，可達到小於丨〇5/ 平方公分的位錯密度及小於20/公分的位錯堆積密度，同時 在該堆疊體5的最後層5h表面上之表面粗糙度比15埃 RMS更好。 該積層構造1可依下列方式製造： 第一個步驟在清洗過之後，舉例來說利用HF以移除 鲁基材3表面上的固有氧化物，提供矽晶圓當作基材3。接 著藉由沈積方法，特別是化學氣相沈積法（CVD)，磊晶地生 長該堆疊體5的層5a、…、5h。也可使用其他磊晶生長方 法’像是電漿強化CVD (PECVD)、分子束磊晶（MBE)或物 理氣相沈積（PVD)技術。將矽基材3置於CVD裝置的反應 室内，其中可在95(TC與1150°C之間的溫度下進行使用H2 移除氧化物的另一個步驟，或者當該晶圓已經事先在約8〇〇 °C至l〇〇(Tc的溫度下藉HF清洗過之後。 然後將該反應室的溫度調整到沈積溫度，該沈積溫度 1288433 取决於為沈積而選用的前驅物氣體。對於發鍺膜而言，適 合的前驅物氣體為SiH4、DCS或TCS及GeH4、GeH3Ch GeH2Cl2或CeCl4，連同充當載體氣體的h2。 藉著開始將該前驅物氣體導入該反應室内而引發該堆 且體5的層之生長。在預定的氫通篁下該前驅物氣體中碎 相對於鍺的比例將決定所沈積的sixGei_x層之組成。同時 該二元材料的組成亦為壓力的函數，該壓力通常介於2〇托 φ 耳（2·66千帕）至約大氣壓力之間，而且溫度，其通常介於 5〇〇(：至1100°(：。為了獲得層5&、5(：、56及5§的梯度組成， 持續地改變該前驅物氣體的通量，導致沈積層的組成之連 續改質。最終該組成也會受到改變溫度所影響。生長的期 間攜納基材3的收納盒較佳地在1〇〇〇轉/分以下的速度下 旋轉。 為了獲得具有固定組成的層5b、5d、5f及5h，固定 該反應室内的生長參數，並且藉由適當地選擇沈積時間周 • 期而達到所欲的沈積層厚度。為了取得在具有梯度組成的 層5a、5c、5e、5g與具有固定組成的繼起層5b、5d、5f、 5h之間的界面處組成回步，改變其中之一生長參數，較佳 地其中之一前驅物氣體的通量，在本具體例中為鍺前驅物 氣體的通量。 等具有固定組成的層5b、5d、5f生長之後，依前述之 相同方式生長具有梯度組成的繼起層5c、5e、5g，其中選 擇該等生長參數使得起始的組成對應於具有固定組成的層 5b、5d、5f之組成。 1288433 配合回步重複進行具有梯度組成的5a、5c、5e、5g及 具有固定組成的層5b、5d、5f及5h之交替沈積4次以達 到依SixGe^x組成之含所欲比例鍺的堆疊體5中之最後 層，使得後續沈積的額外層7，在此為應變矽層，具有所 欲的晶格參數而能產生高速電子裝置。 利用上述方法，已經達成堆疊體的最終層中含2〇%錯 比例之SixGe^-y積層構造’該積層構造具有小於丨5埃 _ 的表面粗糙度、小於20/公分的位錯堆積密度及小於1〇4/ 平方公分的位錯密度。 不用二元材料也可建構包括含三種不同成分的材料之 層的堆疊體，像是舉例來說SixGe+x^C y。在此具體例中 可藉由降低碳的比例及/或藉由增加鍺的量而達到該生長 的晶格參數。接著可藉由增加碳的量及/或藉由降低鍺的比 例而達到在具有梯度組成的層與具有固定組成的層之間的 界面處之組成回步。關於此具體例，已經見到類似於該二 • 元材料堆疊體SiGe的表面粗糙度值、堆積密度值及位錯穷 度。 山 第2圖展示根據本發明的積層構造9之第二個具體 例相對於根據第1圖舉例說明的第一個具體例之積層構 ^唯一的差異為該堆疊體11比具體例1的堆疊體5少一 個層。在該第一個及第二個具體例之間的同等層，特別是 基材及額外層，共用相同的性質及特徵。在此省略它們的 說月，但參照第1圖的說明而併入此。有關製造根據第二 個具體例的積層構造9之方法也同樣有效。 20 ,1288433 在第二個具體例中，在該基材3上的堆疊體u之第一 層11a並不像第一個具體例中為具有梯度組成的層，而是 具有固定組成的層。這係有利的，因為實際上由該矽基材 3上的第一層Ua中之極低百分比的鍺開始並不容易實 見因為以極小的質量流操作時鍺的前驅物氣體之質流控 制難以實現。結果，若該第一層具有梯度組成，與鍺百分 比高的情況下相t匕，該二元材料的組成中的冑入錯誤按百 •分比計較高。然而，已經觀察到若該堆疊體的第一層11a 為固定組成的層’特別是具有介於約1至9%的組成參數 (1_5〇之SixGei.xc層，特別是介於約5至6%，就可達到位 錯及表面粗糙度方面的品質夠好的層，或者甚至比在具有 大錯誤的梯度組成層冑況下更好，使得最後達到同等的應 變石夕層7 ’或者甚至比與第—具體例作比較者更好。此外， 由於事實上該堆疊體U中的層之量比起第一個具體例降低 了’同時該最後層Uh及511分別地獲得相同的鍺比例，所 •以製造此等積層構造的生產量比在第二個具體例的情況下 更高。因此可製造更便宜的積層構造9。 第3圖展示根據本發明的積層構造13之第三個具體 例。相對於根據第i圖舉例說明的第一個具體例之積層構 造！的差異為該堆昼體15具有第一層…，該第一層W 與該基材3的界面處之梯度組成參數〇_Xg)非為〇,特別是 "於約1至9%的（1-Xg)，特別是介於約5至因此就像 在第二個具體例中，可利用較少的沈積層達到最終的組 成，導致較高的製造量。事實上，比起第一個具體例，最 21 1288433 。然而，在該第
樣有效。 終所欲的組成僅利用三個梯度層就能達成 一個及第二個具體例之間的同等芦， 圖式簡單說明 本發明的有利具體例將參照下列圖形說明於後： 第1圖舉例說明根據本發明的積層構造之第一個具體 例，以及以化合物B比例為整個層的堆疊體之厚度的函數 之依數性，以及 第2圖舉例說明根據本發明的積層構造之第二個具體 例，其中該堆疊體的第一層具有固定組成，以及 鲁第3圖舉例說明根據本發明的積層構造之第三個具體 例，其中該第一層具有梯度組成。 主要元件之符號說明 1··積層構造；3··基材；5a、5c、5e、5g、11a、11c、lie、 llg、15a、15c、15e·.具有梯度組成的層；5b、5d、5f、5h、 lib、lid、Ilf、15b、15d、15 f··具有固定組成的繼起層； 5、11、15··堆疊體；7··額外層；9、13··積層構造 22

Claims (1)

  1. •1288433 If終3 曰修(更)正替換: (2〇〇7年3月修正) 十、申請專刹範圍·· 1· 一種積層構造，其包含： -一基材（3)，以及 ν —多層（5a、…、5h)材料的堆疊體，該堆疊體（5)包 含至少兩種化合物A及B，被設在該基材（3)上， 其中化合物A具有足以令化合物A在該基材（3)上均相_ 或異相蠢晶生長的晶格參數，而且
    其中該堆疊體至少有一部分層（5a、5c、5e、5g)具有梯度 組成AxgB + xw ’而χ為具有介於ouu的範圍之組成參 數，而該組成參數（1-Xg)隨著該對應層的厚度而逐漸地增 加’特別是以線性的方式， 其特徵為 在具有梯度組成之堆叠體（5)中的層（5a、5c、5e、5g)與 该堆璧體（5)中的繼起層⑼、5d、5f、5h)之間的界面處
    該繼起層^^、叫之組成參數⑴^小於具有梯 度組成的層（5a、5c、5e、5g)U^M(1_Xg)。 2·如申請專利範圍帛1項之積層構造，其中在該堆疊體(5 I:有梯度組成的層（5a、5e、5e、5g)與具有固定組成d-x 的層（5b、5d、5f、5h)交替。 3·如申請專利範圍第 国弟2項之積層構造，其中在具有固定细 成之堆受體（5)中的 ^ 的層 5f、5h)與具有梯度組居 的、％ 起層（5a、5c、％ e 、5g)之間的界面處，該組成參數（l-xc 基本上與組成參數（i-Xg)相同。 4·如申請專利範圍 至3項中任一項之積層構造，其今 23 1288433 (2007年3月修正) 在具有梯度組成之堆疊體（5)中的層（5a、5c、5e、5g)與 繼起層（5b、5d、5f、5h)之間的界面處的組成參數符合 °-〇〇i<(i-xg)-(i.xs)<〇07 的關係，特別是 0.005^(1.xg).(!.Xs)<0 05 〇 5.如申請專利範圍第丨至3項中任一項之積層構造，其中 在該堆疊體（11)中設在該基材（3)上的第一層（Ua)為對應 組成參數（l-xe)介於約〇·〇1至〇〇9之具有固定組成的 層，特別是介於0·05至0.06 ,或在第一層與該基材（3) 之界面處的對應組成參數（1_Xg)介於約〇〇1至〇〇9之具 有梯度組成的層，特別是介於0.05至〇.〇6。 6·如申請專利範圍第！至3項中任一項之積層構造，其中 在繼起層（5b、5d、5f、5h)的組成參數小於先前層（5&、 5c、5e、5g)的組成參數之各個界面處，該等對應組成參 數的差異（l_Xg)_(1_Xs)基本上為定值。 7·如申睛專利範圍帛丨或3項之積層構造，其中該等對應 組成參數的差異（1-Xg)_(1-Xs)自該基材（3)開始，從該繼起 層（5b、5d、5f)的組成參數小於先前層（5a、兄、&)的組 成參數之界面到該繼起層（5d、5f、5h)的組成參數小於先 月(j層（5c、5e、5g)的組成參數之繼起界面逐漸提高。 L如申請專利範圍帛1或3項之積層構造，其中該等對應 組成芩數的差異（l-Xg)_(1_Xs)自該基材開始，從該繼起層 (5b、5d、5f)的組成參數小於先前層❽、化、的組成 參數之界面到該繼起層（5d、5f、5h)的組成參數小於先前 層（5c、5e、5g)的組成參數之繼起界面逐漸降低。 24 1288433 (2007年3月修正) 9·如申請專利範圍第！ i 3項中任一項之積層構造，其中 化合物A為矽及鍺其中之一，而且化合物B為矽及鍺其 中的另一者及/或該基材（3)為矽或鍺基材其中之一。 1〇.如_利範圍第…項中任一項之積層構造，其中 該堆疊體（5)上設有額外層（7)，特別是應變矽層。 11.如申明專利範圍第i至3項中任一項之積層構造，其中 該堆疊體（5)的最終層（5h)為具有>〇2的對應組成參數 (e)特別疋具有>〇·4的組成參數（1_χ。），之固定組成 的層0 12.如申請專利範圍第4 3項中任一項之積層構造，其中 該堆疊體（5)的最終層（5h)為具有介於約5〇奈米至$微米 之間’特別是具有介於約〇·9微米至5微米之間，的厚 度之固定組成的層。
    1 3·如申睛專利範圍第1纟3項中任-項之積層構造，其中 該材料包含第三種化合物Cy而產生y為具有介於〇冰】 的範圍之第二個組成參數之化合物AxCyB^w)， ^中該堆疊體至少有-部分層（5a、5e、5e、5g)M_ 、、、成AxgCygBu-xg-yW’而該組成參數（LXfh)隨著該對應 層的厚度而逐漸地增加且該組成參數^逐漸地降低，特 別是以線性的方式，而且 其中在具有梯度組成之堆疊體（5)中的層（5a、5c、5e、5g) ”該堆豐體（5)中的繼起層（5b、5d、5f、5h)之間的界面 處’該繼起層（5b、5d、5f、5h)之組成參數（i_n)小於 具有梯度組成的層（5a、5c、5e、5g)之組成參數（l， 25 1288433 (2007年3月修正) 而且該繼起層（5b、5d、5f、5h)之組成參數^大於具有 梯度組成的層（5a、5c、5e、5g)之組成參數yg。 !4·如申請專利範圍第13項之積層構造，其中化合物c為 石炭。 15_—種積體電路，其包含如申請專利範圍第1至3項中任 項之積層構造（1、9)。 1 6 · —種形成積層構造之方法’其包含下列步驟： H a)提供基材（3)， b)生長包含具有梯度組成AxgB^xw之至少兩種化合物 Ax及B(1_x)的材料層（5a、5c、5e、5g)，使得該組成參數 U-Xg)隨著該層（5a、5c、5e、5g)的厚度而逐漸地增加， 特別是以線性的方式， Ο重複進行步驟…及c)預定的次數以建立該材料 ΑχΒ(ι-χ)的層之堆疊體（5)， 其中化合物Α具有足以令化合物Α在該基材（3)上均相_ • 或異相磊晶生長的晶格參數，而且 其中X為具有介於的範圍之組成參數， 其特徵為 選擇在具有梯度組成的層（5a、5c、5e、5g)與繼起層（5b、 5d、5f、5h)之間的界面處之生長參數使得該繼起層（5b、 5d、5f、5h)之組成參數（1_^)小於具有梯度組成的層、 5 c、5e、5g)之組成參數（1-Xg)。 l7·如申叫專利範圍第16項之方法，其中該繼起層（5b、5d、 5f、5h)係供予固定組成（1_心）。 26 1288433 (2007年3月修正) 18·如申請專利範圍第17項之方法，其中在具有固定組成 之堆疊體中的層（5b、5d、5f、5h)與具有梯度組成的繼起 層（5c、5e、5g)之間的界面處，提供該等層使得該層（5b、 5d、5f、5h)的組成參數（1_Xe)基本上與具有梯度組成的層 (5c、5e、5g)組成參數（1_Xg)相同。 19·如申請專利範圍第16至18項中任一項之方法，其中在 具有梯度組成的層（5 a、5c、5e、5 g)與該繼起層（5b、5d、 φ 5f、5h)之間的界面處，生長具有梯度組成的層（5a、5c、 5e、5g)與該繼起層（5b、5d、5f、5h)使得該等組成參數 符合O.OOlS(l_Xg)_(1_Xs)S〇 〇7的關係，特別是 0-005幺(l_xg)-(i_Xs)復〇5。 2〇·如申請專利範圍第16至18項中任一項之方法，其中在 步驟b)之前，生長固定組成的第一層（Ua)而給予介於約 〇_〇1至0.09之對應組成參數（1_Xe)，特別是介於〇 至 0.06。 0 21.如申請專利範圍第16至18項中任一項之方法，其中生 長設在該基材（3)上之固定組成的第一層而給予介於約 0.01至0.09之第-層與該基材（3)的界面處之組成參數 (1·χ§) ’特別是介於〇 〇5至〇 〇6。 22.如申請專利範圍第16至18項中任一項之方法，其中提 供該等梯度組成的層（5a、5c、5e、5g)及繼起層⑼、、 5卜5h)使得在該繼起層（5b、5d、5f、5h)的組成參數小 於先前層（5a、5c、5e、5g)的組成參數之各個界面處，該 等對應組成參數的差異（1-XgHl_Xs)基本上為定值。/ 27 •1288433 (2007年3月修正) 23·如申請專利範圍第16至18項中任一項之方法，其中提 供該等梯度組成的層（5a、5c、5e、5g)及繼起層（5b、以、 5f、5h)使得該等對應組成參數的差異（1_χ士（ι_χ〇自該基 材（3)開始，從該繼起層（5b、5d、5f)的組成參數小於先 丽層（5a、5c、5e)的組成參數之界面到該繼起層（5(1、5f、 的組成參數小於先前層（5c、5e、5g)的組成參數之繼 起界面逐漸提高。 鲁 24·如申請專利範圍第16至18項中任一項之方法，其中提 供該等梯度組成的層（5a、5c、5e、5g)及繼起層（5b、5d、 5f、5h)使得該等對應組成參數的差異（丨_χ士（丨_χ〇自該基 材開始，從該繼起層（5b、5d、5f)的組成參數小於先前層 (5a、5c、5e)的組成參數之界面到該繼起層（5(1、5f、5h) 的組成參數小於先前層（5C、5e、5g)的組成參數之繼起界 面逐漸降低。 25.如申請專利範圍第16至18項中任一項之方法，其中該 鲁等層（5a、···、5h)係利用沈積方法生長，特別是化學氣相 沈積法（CVD)，而且其中在具有梯度組成的層（5a、5c、 5e、5g)與繼起層（5b、5d、5f、5h)之間的界面處，該組 成參數（l-x)的降低係藉著僅改變其中之一生長參數而達 成’特別是沈積該化合物A及B所用的前驅氣體其中之 一的流速。 26·如申睛專利範圍第16至1 8項中任一項之方法，其中在 步驟b)中生長包含三種化合物Αχ、q及的计料層 (5a、5c、5e、5g)而給予梯度組成，使得 28 •1288433 (2〇〇7年3月修正) 該組成參數（Ι-Xg-yg)隨著該層（5a、5c、5e、5g)的厚度而 逐漸地增加且該組成參數yg逐漸地降低，特別是以線性 的方式，其中在步驟c)中，在具有梯度組成AxgCygB(lxg⑻ 的層上生長化合物AxsCysB(i_xs_ys)之繼起層（5b、5d、5f、 與繼 / ，丨叫w、王我I聚便得
    )，而且其中選擇在具有梯度組成的層（5a、5c、k、 起層（Sb、5d、5f、叫之間的界面處之生長參數使得 S < u . ^ i ^ =起層（5b、5d、5f、5h)之組成參數（1_xs-ys)小於具有 且：=:層(5a、5c、5e、5g)之組成參數(〜…而 度組成_(5a 5 5f、5h)之組成參數h大於具有梯 M、5c、5e、5g)之組成參數 29
TW095103961A 2005-03-21 2006-02-06 Laminated layer structure and method for forming the same TWI288433B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05290622A EP1705697A1 (en) 2005-03-21 2005-03-21 Composition graded layer structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW200634911A TW200634911A (en) 2006-10-01
TWI288433B true TWI288433B (en) 2007-10-11

Family

ID=36710458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095103961A TWI288433B (en) 2005-03-21 2006-02-06 Laminated layer structure and method for forming the same

Country Status (7)

Country Link
US (1) US7387953B2 (zh)
EP (1) EP1705697A1 (zh)
JP (1) JP2006319310A (zh)
KR (1) KR100788422B1 (zh)
CN (1) CN1838429A (zh)
SG (1) SG126076A1 (zh)
TW (1) TWI288433B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
FR2995447B1 (fr) * 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
KR20170066914A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 반도체 장치 제조 방법
WO2022036591A1 (zh) * 2020-08-19 2022-02-24 西门子股份公司 增材制造中的打印工艺制定方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
GB0212616D0 (en) * 2002-05-31 2002-07-10 Univ Warwick Formation of lattice-tuning semiconductor substrates
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7129488B2 (en) * 2003-12-23 2006-10-31 Sharp Laboratories Of America, Inc. Surface-normal optical path structure for infrared photodetection

Also Published As

Publication number Publication date
KR100788422B1 (ko) 2007-12-24
EP1705697A1 (en) 2006-09-27
KR20060101799A (ko) 2006-09-26
JP2006319310A (ja) 2006-11-24
US20060211230A1 (en) 2006-09-21
TW200634911A (en) 2006-10-01
CN1838429A (zh) 2006-09-27
US7387953B2 (en) 2008-06-17
SG126076A1 (en) 2006-10-30

Similar Documents

Publication Publication Date Title
TWI288433B (en) Laminated layer structure and method for forming the same
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
TWI343650B (en) Semiconductor heterostructure and method for forming a semiconductor heterostructure
CN100585801C (zh) 半导体异质结构的制造方法
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
WO2011142470A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2006524439A (ja) 高機能粒子構造を有する多結晶膜の堆積方法
KR100611108B1 (ko) 박막 형성 방법
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
CN1822386A (zh) 具有硅－锗层的半导体晶片及其制备方法
Leite et al. Alloying mechanisms for epitaxial nanocrystals
JP2006135329A (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体およびその製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2021178768A (ja) Ｉｉｉ−ｖ族化合物結晶用ベース基板及びその製造方法
Maillard-Schaller et al. Role of the substrate strain in the sheet resistance stability of NiSi deposited on Si (100)
JP4894780B2 (ja) 半導体基板の製造方法
JP2020196948A (ja) 堆積方法
JP2005236265A (ja) 粗面度が小さい半導体合金、およびその製造方法
Marinova et al. Defects in (111) 3C‐SiC layers grown at different temperatures by VLS and CVD on 6H‐SiC substrates
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
CN114373672A (zh) 一种外延结构、制作方法及半导体器件