CN1822386A - 具有硅－锗层的半导体晶片及其制备方法 - Google Patents
具有硅－锗层的半导体晶片及其制备方法 Download PDFInfo
- Publication number
- CN1822386A CN1822386A CNA200610051360XA CN200610051360A CN1822386A CN 1822386 A CN1822386 A CN 1822386A CN A200610051360X A CNA200610051360X A CN A200610051360XA CN 200610051360 A CN200610051360 A CN 200610051360A CN 1822386 A CN1822386 A CN 1822386A
- Authority
- CN
- China
- Prior art keywords
- germanium
- layer
- silicon
- semiconductor wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 85
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title abstract description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 64
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000000203 mixture Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 58
- 238000000151 deposition Methods 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000446313 Lamella Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
- B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
- B60Q1/26—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic
- B60Q1/34—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating change of drive direction
- B60Q1/38—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating change of drive direction using immovably-mounted light sources, e.g. fixed flashing lamps
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
- B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
- B60Q1/26—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic
- B60Q1/32—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating vehicle sides, e.g. clearance lights
- B60Q1/323—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating vehicle sides, e.g. clearance lights on or for doors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2200/00—Type of vehicle
- B60Y2200/10—Road Vehicles
- B60Y2200/11—Passenger cars; Automobiles
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明涉及一种半导体晶片，其包括单晶硅层和与该单晶硅层相邻的厚度为d且组成为Si1－xGex的渐变硅－锗层，其中x代表锗的比例，x满足0＜x≤1，此处x的取值随着与所述单晶硅层间距离a的增加而增大，其中在所述渐变硅－锗层表面处的锗的比例x(d)与在所述单晶硅层与所述渐变硅－锗层之间间距的中央处的锗的比例x(d/2)的关系是：x(d/2)＞0.5·x(d)。本发明还涉及对所述半导体晶片的进一步处理，其中将所述半导体晶片的层转移至基底晶片，以及由此制得的半导体晶片。
Description
技术领域
本发明涉及半导体晶片，该半导体晶片包括单晶硅层和与其邻近的硅-锗层，在所述硅-锗层中锗的比例沿朝向表面的方向增大。本发明还涉及制造所述半导体晶片的方法。本发明还涉及对所述半导体晶片的进一步处理，其中将所述半导体晶片的层转移至基底晶片，以及由此制得的半导体晶片。
背景技术
在制造松弛硅-锗层的已知方法中，首先通过沉积含锗量逐步增加的硅-锗层(以下称为“渐变硅-锗层”(graded silicon-germanium))来实现硅和硅-锗间的晶格匹配。现有技术中所述的锗浓度的变化曲线为“线性”或“阶梯式”。采用此种方式并具有固定比例的锗的硅-锗层用于降低硅-锗层上的机械应力。可以任选借助随后和/或中间抛光步骤来降低此方法造成的表面粗糙度。
根据现有技术，例如US 6593625或US 6107653，上述渐变中间层中锗的比例的变化曲线是“线性”或“阶梯式”的。所述渐变硅-锗层的表面位错密度为106至107/平方厘米。如果将应变硅层沉积在所述硅-锗层上，则其具有类似的位错密度。如果将硅-锗层或应变硅层转移至基底晶片以制造SGOI(绝缘体上的硅-锗)基底或sSOI(绝缘体上的应变硅)基底时，则所述转移层的位错密度也在上述范围内。所述位错密度太高，其对所述基底上所制造的电子元件的电子特性有不利影响。即使在对渐变硅-锗层进行平坦化处理后，例如借助US6107663中所述的化学/机械抛光(CMP)法，所述硅-锗层较上区域中的位错密度仍在105/平方厘米的范围内。
发明内容
本发明的目的是降低渐变硅-锗层的位错密度。
本发明目的可一种半导体晶片来实现，所述半导体晶片包括单晶硅层和与该单晶硅层相邻的厚度为d且组成为Si1-xGex的渐变硅-锗层，其中x代表锗的比例，x满足0＜x≤1，此处x的取值随着与所述单晶硅层间距离a的增加而增大，其中在所述渐变硅-锗层表面处的锗的比例x(d)与在所述单晶硅层与所述渐变硅-锗层之间间距的中央处的锗的比例x(d/2)的关系是：x(d/2)＞0.5·x(d)。
根据本发明，锗的比例x随着与所述单晶硅层间距离a的增加而升高，其变化曲线既不是线性的也不是恒定的阶梯式(也即在恒定的层厚度后具有突然的相同的浓度变化，如在US 6107653中所公开)，而是具有递减的变化梯度。该方法优选由在单晶硅层表面上沉积纯硅开始。所述硅层可以是在合适基底材料上的薄层，或优选是单晶硅晶片。根据本发明，在开始沉积渐变硅-锗层时，锗比例的增加相对迅速，而随着锗含量的增加，也即随着与单晶硅层间距离的增加或沉积接近结束，增加梯度降低。此种情况由关系式x(d/2)＞0.5·(d)表示。因为初始时锗比例的增加比较快，在渐变硅-锗层厚度的一半处，锗的比例已经高于线性梯度中锗的比例，因为锗的比例最初上升得比较陡，而随后的变化曲线则较平坦。优选本发明中锗的比例的变化曲线与线性梯度的差异程度可满足下列不等式：x(d/2)＞0.6·x(d)。
首先由此制得比传统线性渐变还高的应力和位错密度，即渐变硅-锗层的最低层，而在随后的变化曲线中所述高的应力和位错密度又在组成变化相对较小的层中被降下来。随后的平坦梯度在接近表面处仅增加少量的位错，最后导致位错密度大幅降低。在随后的加工和应用中，由于层结构能够影响由错位引起的应力，以使浓度梯度与力学负载相匹配，从而不仅在总体上将位错的产生降至最少，而且所述位错仅局限在不产生负面效应或产生极少的负面效应的区域中。在相同的渐变硅-锗层总厚度下，与现有技术相比，本发明的表面位错密度较低，也即硅-锗层表面的品质得到改善。另一方面，对于实现预定的位错密度，与现有技术相比，渐变硅-锗层的总厚度可得到降低，所以使得制备方法更经济。
渐变硅-锗层的总厚度优选为0.5至10微米，尤其优选为1至5微米。
根据本发明，在所述渐变硅-锗层还可以沉积一层硅-锗层，该硅-锗层具有恒定的锗比例，并被认为不是所述渐变硅-锗层的组成部分。所以，本发明的渐变硅-锗层除了在每一种情况下满足关系式x(d/2)＜x(d)外，还优选满足x(d/2)＜0.9·x(d)，尤其优选满足x(d/2)＜0.85·x(d)。
因此，总体上尤其优选关系式0.9·x(d)＞x(d/2)＞0.5·x(d)，而特别优选关系式0.85·x(d)＞x(d/2)＞0.6·x(d)。
根据本发明，在所沉积渐变硅-锗层表面的位错密度达到低于1×104/平方厘米。使用本发明的方法，位错密度可降至100/平方厘米，甚至10/平方厘米。
根据本发明，可通过一种制造半导体晶片的方法来达到上述目的，其中以外延沉积的方式将组成为Si1-xGex的硅-锗沉积在具有单晶硅层的半导体晶片上，其中x代表锗的比例，x满足0＜x≤1，此处随着沉积层厚度的增加，x的取值增大，其中随着沉积层厚度的增加，x的增加量减缓。
沉积渐变硅-锗层的方法为现有技术所已知。举例而言，如US6107653所述，在满足随着沉积硅-锗层厚度的增加，锗的比例x的增加减缓的条件下，实施渐变硅-锗层的沉积。
附图说明
图1至4显示在所述渐变中间层中的不同的浓度变化曲线。在每种情况下，图示锗的比例x随自单晶硅层的距离a而变化。
图1显示本发明的变化曲线的一个实例，其中随着与单晶硅层的距离a的增加，锗的比例x具有递减的梯度，该变化曲线可借助连续微分的函数来表示。
图2显示本发明的变化曲线的一个实例，其中随着与单晶硅层的距离a的增加，锗的比例x具有递减的梯度，该变化曲线可借助不能连续微分的阶梯函数来表示，其中各层具有固定的厚度，而且阶梯的高度由一层至下一层而递减。
图3显示本发明的变化曲线的一个实例，其中随着浓度的升高，锗比例x的连续变化并具有递减的梯度，其中浓度升高的变化曲线被两个具有较低锗浓度的薄层1中断。
图4显示与图2类似的阶梯式变化曲线，其中添加的缓冲层2集成在渐变硅-锗层内。
具体实施方式
下面结合优选实施方式并参考附图，对本发明进行详细描述。
可用各种方法达到本发明的浓度变化曲线。图示浓度变化曲线的函数可呈现连续微分的形式(图1和图3)。这意谓着在锗浓度连续变化的情况下进行沉积。另一方面，本发明的浓度变化曲线也可由不能连续微分的函数来表示(也即阶梯函数)(图2和图4)。采用此种类型的层结构时，可以通过增加各层的厚度而保持各层的锗浓度恒定变化(未示出)或者通过使各层具有固定厚度而让锗浓度递减变化，来实现锗浓度的递减梯度(图2和图4)。也可结合上述两种方式。
在本发明另一个优选实施方式中，本发明组成中的非线性变化与中间层相结合，所述中间层中锗浓度以与整体浓度变化曲线相反的方式，在一个或多个薄层中局部改变。图3显示了一个实例，其中在两个薄层1中锗比例x以局部受限的方式降低至相当低的值。由此导致的应力消除一方面容许将已经发生的位错再耗散掉，而另一方面也防止了位错延伸至下一层。然而，也可将锗比例x以局部受限的方式升至相当高的值，由此产生局部最高值。
在本发明另一实施方式中，如图4所示，在渐变硅-锗层内集成有一个或多个具有不同组成的缓冲层2，优选所述缓冲层具有很多缺陷，并打断锗浓度变化曲线。这些缓冲层也可因晶格错位而耗散应力，并防止位错延伸。举例而言，这些层可由Si1-x-yGexCy组成(其中0＜x＜1.0＜y＜1且x+y＜1)。
在本发明另一优选实施方式中，在根据本发明的渐变层上再沉积具有固定锗比例的硅-锗层，其中随着自单晶硅层(a＝o)的距离a升至预定限制值(到达渐变硅-锗层表面(a＝d))时，锗比例x也升至预定限制值，该覆盖层中的锗含量优选相当于所述渐变层最上面部分的锗含量。所述覆盖层也可由纯锗组成，也即x＝1。根据本发明，所述覆盖层表面同样具有低于1×104/平方厘米的位错密度。优选使用这样的半导体晶片作为施主晶片来制造SGOI晶片。可以根据需要将上述实施方式与各种渐变中间层的实施方式(可连续微分的浓度变化曲线或阶梯函数，使用或不用含有不同锗浓度的层或具有不同组成的缓冲层)相结合。
本发明的一个实施方式提供将应变硅层沉积在所述硅-锗层上。该应变硅层的厚度优选为3至20纳米。该应变硅层可沉积在本发明的任一个硅-锗层上。在此情况下，所述渐变硅-锗层的确切特性和存在具有固定组成的硅-锗层的可能性并不重要。准备沉积应变硅层的硅-锗层表面优选是松弛的，且优选其中0.1＜x＜0.9的组成，而尤其优选其中0.1＜x＜0.5的组成。
在层的转移过程中，本发明的所有半导体晶片还可用作施主晶片。为此目的，将所述半导体晶片以已知方式连接到基底晶片的处理表面上，并将待转移层提供到所述处理表面上，随后降低施主晶片的厚度，以使得只有所述转移层留在基底晶片内。将半导体薄层转移至基底晶片的方法，举例而言，如EP533551A1、WO98/52216A1或WO03/003430A2中所述的那些。举例而言，可使用电绝缘晶片(例如由石英、玻璃或蓝宝石组成)作为基底晶片，或在连接前在施主晶片的表面和/或基底晶片的表面上提供绝缘层(例如氧化物层)。优选使用硅晶片(尤其是单晶硅晶片)作为基底晶片，其表面在氧化后形成二氧化硅电绝缘层。制造此种绝缘层和连接晶片的方法为本领域熟练人员所已知。使用本发明的施主晶片导致的转移层中的位错密度低于现有技术中形成的位错密度。
在将硅-锗层转移至基底晶片时，将本发明的半导体晶片用作施主晶片，其表面的锗比例x满足0＜x≤1。在用于上述应用时，优选使用还具有其中锗比例固定的硅-锗层(覆盖层)的本发明半导体晶片。所述锗比例优选介于0.1＜x＜0.9，尤其优选介于0.1＜x＜0.5。如果，具体而言，用于制造SGOI(绝缘层上的硅-锗)晶片，则使用电绝缘层作为基底晶片，或者在连接前在施主晶片表面和/或基底晶片表面提供绝缘层(例如氧化物层)。转移后，所述硅-锗层具有低于1×104/平方厘米的位错密度。
如果要将锗层转移至基底晶片，使用根据本发明的基底晶片作为施主晶片，该施主晶片表面具有纯锗层，也即锗比例x＝1。尤其是在制造GOI(绝缘层上锗)晶片时，则使用电绝缘层作为基底晶片，或者在连接前在施主晶片表面和/或基底晶片表面提供绝缘层(例如氧化物层)。转移后，所述锗层具有低于5×105/平方厘米的位错密度。
如果要将应变硅层转移至基底晶片时，使用根据本发明的半导体晶片用作施主晶片，在其表面上提供有沉积在硅-锗层上的应变硅层。所述硅-锗层的锗比例x满足0＜x＜1。沉积所述应变硅层的硅-锗层表面优选是松弛的，且优选其组成满足0.1＜x＜0.9，尤其优选其组成满足0.1＜x＜0.5。尤其是在制造sSOI(绝缘层上应变硅)晶片时，则使用电绝缘层作为基底晶片，或者在连接前在施主晶片表面和/或基底晶片表面提供绝缘层(例如氧化物层)。转移后，所述应变硅层具有低于1×104/平方厘米的位错密度。
实施例
将经清洁的单晶<100>取向的硅晶片放入具有减压能力的CVD反应器中。在1.3×10-5帕斯卡的压力和1050℃的温度下，用氢气冲洗以移除留在硅晶片表面上残留的氧和残留的碳。首先，在900℃的温度和530帕斯卡的压力下，通过外延沉积使用二氯硅烷(SiH2Cl2)沉积50纳米厚的单晶硅层。使用氢气作为载气。此后立即开始外延沉积来沉积渐变层。为此，在加工室(process chamber)内另外通入四氢化锗(GeH4)。在沉积渐变层之初，所述四氢化锗流较强(流量梯度每30秒钟增加8sccm)，并随着加工的持续而变弱(沉积结束时流量梯度每30秒钟增加1sccm)变得较弱。每一种情况下，所述二氯硅烷流减少相同的量。在1.5微米(d/2)的层厚度内锗比例为20％。沉积结束时，沉积层中的锗比例为30％。所述硅-锗层的总厚度d为3微米。所述层表面的位错密度为9×103/平方厘米。
Claims (22)
1、一种半导体晶片，其包括单晶硅层和与该单晶硅层相邻的厚度为d且组成为Si1-xGex的渐变硅-锗层，其中x代表锗的比例，x满足0＜x≤1，此处x的取值随着与所述单晶硅层间距离a的增加而增大，其中在所述渐变硅-锗层表面处的锗的比例x(d)与在所述单晶硅层和所述渐变硅-锗层表面之间间距的中央处的锗的比例x(d/2)的关系是x(d/2)＞0.5·x(d)。
2、权利要求1的半导体晶片，其中所述关系是x(d/2)＞0.6·x(d)。
3、权利要求1或2的半导体晶片，其中同时还满足关系x(d/2)＜0.9·x(d)。
4、权利要求3的半导体晶片，其中同时还满足关系x(d/2)＜0.85·x(d)。
5、权利要求1至4中任一所述的半导体晶片，其中所述半导体晶片具有与所述渐变硅-锗层相邻但其中锗的比例恒定不变的另外的硅-锗层。
6、权利要求1至5中任一所述的半导体晶片，其中所述渐变硅-锗层内锗的比例x以距所述单晶硅层的距离a的函数的形式而增大，所述函数可连续微分。
7、权利要求1至5中任一所述的半导体晶片，其中所述渐变硅-锗层内锗的比例x以距所述单晶硅层的距离a的阶梯函数的形式而增大。
8、权利要求1至7中任一所述的半导体晶片，其中所述渐变硅-锗层内锗的比例x以距所述单晶硅层的距离a的单调上升函数的形式而增大。
9、权利要求1至7中任一所述的半导体晶片，其中就与所述单晶硅层的距离而言，所述渐变硅-锗层具有至少一个距离区间，其中随着与所述单晶硅层的距离的增加，x从初始值降低至局部最小值，并再度升至所述初始值；或者具有这样一个距离区间，其中随着与所述单晶硅层的距离的增加，x从初始值升至局部最大值，并再度下降至所述初始值。
10、权利要求1至8中任一所述的半导体晶片，其中在所述渐变硅-锗层中集成有至少一个具有不同组成的缓冲层。
11、权利要求10的半导体晶片，其中所述具有不同组成的缓冲层含有碳以及硅和锗。
12、权利要求1至11中任一所述的半导体晶片，其中所述渐变硅-锗层的表面或所述锗的比例恒定不变的硅-锗层的表面所具有的位错密度低于1×104/平方厘米。
13、权利要求1至12中任一所述的半导体晶片，其中在所述渐变硅-锗层的表面处或所述锗的比例恒定不变的硅-锗层的表面处，锗的比例x的值满足0.1≤x≤0.9。
14、权利要求13的半导体晶片，其包括一个应变硅层，该应变硅层与所述渐变硅-锗层相邻或与所述锗的比例恒定不变的硅-锗层相邻。
15、权利要求1至12中任一所述的半导体晶片，其中在所述渐变硅-锗层的表面处或在所述锗的比例恒定不变的硅-锗层的表面处，锗的比例的值x＝1。
16、一种制造权利要求1至15中任一所述的半导体晶片的方法，其中以外延沉积的方式将组成为Si1-xGex的硅-锗沉积在具有单晶硅层的半导体晶片上，其中x代表锗的比例，x满足0＜x≤1，此处随着沉积层厚度的增加，x的取值增大，其中随着沉积层厚度的增加，x的增加减缓。
17、一种半导体晶片，其包括基底晶片和与该基底晶片相连的组成为Si1-xGex的松弛硅-锗层，其中x代表锗的比例，x满足0＜x≤1，其中所述硅-锗层表面的位错密度低于1×104/平方厘米。
18、一种制造权利要求17所述半导体晶片的方法，其中使用权利要求12所述的半导体晶片作为施主晶片，将该晶片与基底晶片相连，并随后降低所述施主晶片的厚度以将所述单晶硅层完全移除，并将与所述单晶硅层相邻的由硅-锗组成的层部分移除。
19、一种半导体晶片，其包括基底晶片和与所述基底晶片相连的应变硅层，其中所述应变硅层表面的位错密度低于1×104/平方厘米。
20、一种制造权利要求19所述的半导体晶片的方法，其中使用权利要求14所述的半导体晶片作为施主晶片，该晶片与基底晶片相连，并随后降低所述施主晶片的厚度，以将所述单晶硅层和所述硅-锗层完全移除。
21、一种半导体晶片，其包括基底晶片和与所述基底晶片相连的锗层，其中所述锗层表面的位错密度低于5×105/平方厘米。
22、一种制造权利要求21所述的半导体晶片的方法，其中使用权利要求15所述的半导体晶片作为施主晶片，该晶片与基底晶片相连，并随后降低所述施主晶片的厚度，以将所述单晶硅层和与所述单晶硅层相邻的由硅-锗组成的层完全移除，从而在所述基底晶片上仅留下由锗组成的层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005000826A DE102005000826A1 (de) | 2005-01-05 | 2005-01-05 | Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung |
| DE102005000826.7 | 2005-01-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1822386A true CN1822386A (zh) | 2006-08-23 |
Family
ID=35809783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200610051360XA Pending CN1822386A (zh) | 2005-01-05 | 2006-01-05 | 具有硅－锗层的半导体晶片及其制备方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060145188A1 (zh) |
| EP (1) | EP1681711A1 (zh) |
| JP (1) | JP2006191112A (zh) |
| KR (1) | KR100742680B1 (zh) |
| CN (1) | CN1822386A (zh) |
| DE (1) | DE102005000826A1 (zh) |
| TW (1) | TW200629378A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7785995B2 (en) | 2006-05-09 | 2010-08-31 | Asm America, Inc. | Semiconductor buffer structures |
| US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
| KR102109062B1 (ko) * | 2013-06-05 | 2020-05-11 | 엘지이노텍 주식회사 | 반도체 기판, 발광 소자 및 전자 소자 |
| US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
| KR102259328B1 (ko) | 2014-10-10 | 2021-06-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102257423B1 (ko) * | 2015-01-23 | 2021-05-31 | 삼성전자주식회사 | 반도체 기판 및 이를 포함하는 반도체 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091767A (en) * | 1991-03-18 | 1992-02-25 | At&T Bell Laboratories | Article comprising a lattice-mismatched semiconductor heterostructure |
| CA2062134C (en) * | 1991-05-31 | 1997-03-25 | Ibm | Heteroepitaxial layers with low defect density and arbitrary network parameter |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| CA2290104A1 (en) | 1997-05-12 | 1998-11-19 | Silicon Genesis Corporation | A controlled cleavage process |
| KR100400808B1 (ko) * | 1997-06-24 | 2003-10-08 | 매사츄세츠 인스티튜트 오브 테크놀러지 | 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어 |
| EP1214735A1 (en) * | 1999-09-20 | 2002-06-19 | Amberwave Systems Corporation | Method of producing relaxed silicon germanium layers |
| JP4207548B2 (ja) * | 2002-11-28 | 2009-01-14 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ |
| US6770134B2 (en) * | 2001-05-24 | 2004-08-03 | Applied Materials, Inc. | Method for fabricating waveguides |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| DE10131249A1 (de) | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
| JP4039013B2 (ja) * | 2001-07-06 | 2008-01-30 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| EP2267762A3 (en) * | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| JP4306266B2 (ja) * | 2003-02-04 | 2009-07-29 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| KR100679737B1 (ko) * | 2003-05-19 | 2007-02-07 | 도시바세라믹스가부시키가이샤 | 왜곡층을 가지는 실리콘기판의 제조방법 |
| JP2005244187A (ja) * | 2004-01-30 | 2005-09-08 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
-
2005
- 2005-01-05 DE DE102005000826A patent/DE102005000826A1/de not_active Ceased
- 2005-12-22 EP EP05028214A patent/EP1681711A1/de not_active Withdrawn
- 2005-12-30 TW TW094147658A patent/TW200629378A/zh unknown
-
2006
- 2006-01-03 US US11/324,874 patent/US20060145188A1/en not_active Abandoned
- 2006-01-04 JP JP2006000089A patent/JP2006191112A/ja not_active Withdrawn
- 2006-01-05 KR KR1020060001199A patent/KR100742680B1/ko not_active IP Right Cessation
- 2006-01-05 CN CNA200610051360XA patent/CN1822386A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
| CN102383192B (zh) * | 2011-07-29 | 2014-06-18 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1681711A1 (de) | 2006-07-19 |
| DE102005000826A1 (de) | 2006-07-20 |
| JP2006191112A (ja) | 2006-07-20 |
| KR20060080555A (ko) | 2006-07-10 |
| KR100742680B1 (ko) | 2007-07-25 |
| US20060145188A1 (en) | 2006-07-06 |
| TW200629378A (en) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1822386A (zh) | 具有硅－锗层的半导体晶片及其制备方法 | |
| TWI781132B (zh) | 用於功率裝置之氮化鎵磊晶結構 | |
| JP4987792B2 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法 | |
| JP5922219B2 (ja) | 単結晶スズ含有半導体材料を成長させる方法 | |
| CN102714162B (zh) | 第iii族氮化物外延层压基板 | |
| JP4907256B2 (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
| CN100585801C (zh) | 半导体异质结构的制造方法 | |
| CN102420278B (zh) | 半导体器件及其制造方法 | |
| KR100925310B1 (ko) | 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법 | |
| EP1933384B1 (en) | Semiconductor heterostructure | |
| WO2011142470A1 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
| US9105471B2 (en) | Rare earth oxy-nitride buffered III-N on silicon | |
| US20110212600A1 (en) | Method for forming channel layer with high ge content on substrate | |
| TWI521733B (zh) | 用以產生含鎵三族氮化物半導體之方法 | |
| US7550848B2 (en) | Semiconductor constructions comprising particle-containing materials | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| KR100788422B1 (ko) | 적층 구조 및 그 제조 방법 | |
| JP2006080278A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| CN100580893C (zh) | 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法 | |
| JP2002299267A (ja) | 半導体基板の製造方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| KR102314020B1 (ko) | 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 | |
| EP3844819B1 (en) | Method for making superlattice structures with reduced defect densities | |
| US20070072399A1 (en) | Semiconductor Devices Having Epitaxial Layers with Suppressed Lateral Growth and Related Methods of Manufacturing Such Devices | |
| US20050132952A1 (en) | Semiconductor alloy with low surface roughness, and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |