KR100788422B1 - 적층 구조 및 그 제조 방법 - Google Patents

적층 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100788422B1
KR100788422B1 KR1020060025360A KR20060025360A KR100788422B1 KR 100788422 B1 KR100788422 B1 KR 100788422B1 KR 1020060025360 A KR1020060025360 A KR 1020060025360A KR 20060025360 A KR20060025360 A KR 20060025360A KR 100788422 B1 KR100788422 B1 KR 100788422B1
Authority
KR
South Korea
Prior art keywords
layer
composition
parameter
stack
composition parameter
Prior art date
Application number
KR1020060025360A
Other languages
English (en)
Other versions
KR20060101799A (ko
Inventor
크리스토프 피규에
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Publication of KR20060101799A publication Critical patent/KR20060101799A/ko
Application granted granted Critical
Publication of KR100788422B1 publication Critical patent/KR100788422B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0004—Personal or domestic articles
    • F21V33/0012—Furniture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/64—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction using wavelength conversion means distinct or spaced from the light-generating element, e.g. a remote phosphor layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/04—Arrangement of electric circuit elements in or on lighting devices the elements being switches
    • F21V23/0442—Arrangement of electric circuit elements in or on lighting devices the elements being switches activated by means of a sensor, e.g. motion or photodetectors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V3/00—Globes; Bowls; Cover glasses
    • F21V3/04—Globes; Bowls; Cover glasses characterised by materials, surface treatments or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Abstract

본 발명은 기판 및 적어도 2 이상의 성분 A 및 B를 포함하는 재료의 복수의 층으로 이루어진 스택을 포함하는 적층 구조에 관한 것이다. 적층 구조는 성분 A가 기판 상에서 성분 A의 동형 또는 이형 에피택셜 성장을 가능하기에 충분한 결정 구조를 가지며, 스택의 층들 중 적어도 일부는 x가 0 ≤ x ≤ 1의 범위를 가지며, 조성 파라미터(1-xg)가 해당 층의 두께에 걸쳐 점차적으로, 특히 선형적으로 증가하는 경사변화 조성 AxgB(1- xg )를 가진다. 표면 거칠기 및 디스로케이션 밀도와 관련된 적층 구조의 품질을 개선하기 위하여, 스택의 경사변화 조성을 갖는 층과 스택의 후속층 사이의 계면에서 조성 파라미터는 경사변화 조성을 갖는 층의 조성 파라미터(1-Xg)보다 더 작도록 선택된다. 또한, 본 발명은 이러한 적층 구조를 제조하는 방법에 관한 것이다.
에피택셜(epitaxial), 실리콘-저머늄(SixGe1-x), 고속전자 소자

Description

적층 구조 및 그 제조 방법{Laminated layer structure and method for forming the same}
도 1은 본 발명의 제1 실시예에 따른 전체 스택의 두께 함수인 성분 B 비율의 종속성을 갖는 적층 구조를 나타내는 도면이다.
도 2는 본 발명의 제2 실시예에 따른 스택의 제1 층이 일정한 조성을 갖는 적층 구조를 나타내는 도면이다.
도 3은 본 발명의 제3 실시예에 따른 제1 층이 경사변화 조성을 갖는 적층 구조를 나타내는 도면이다.
본 발명은 기판 및 층들 내에 적어도 2 이상의 성분 A 및 B 를 포함하는 재료로 이루어진 복수의 층의 스택에 관한 것으로서, 성분 A는 상기 기판 상에서 성분 A의 동형(homo)- 또는 이형(hetero)-에피택셜 성장을 가능하도록 충분한 격자 상수를 가지며, 상기 스택의 층들의 적어도 일부는 X가 0 ≤ x ≤ 1의 범위를 갖는 조성 파라미터이고, 상기 조성 파라미터(1-Xg)가 상기 해당 층의 두께에 걸쳐 점차 적으로, 특히 선형적으로 증가하는 경사변화 조성(grading composition) AxgB(1- xg )을 갖는다. 또한, 본 발명은 이와 같은 적층 구조를 제조하는 방법에 관한 것이다.
이와 같은 적층 구조는 미국 특허 제6,525,338호에 개시되어 있으며, 그것은 스트레인드 실리콘 기판(strained silicon substrate)을 제조하기 위한 출발 재료로서 사용된다. 스트레인드 기판은 고속 마이크로 전자 소자에서 사용되고 있다. 스트레인드 실리콘 기술은 성분들(조성물, compound) 내의 원자가 서로에 대하여 정렬하는 경향을 이용한다. 실리콘은 기판의 상부 상에 증착되고, 실리콘 원자들은 실리콘 결정의 원자들에 비하여 더 멀리 이격된다. 기판의 구조에 적합하도록 실리콘 층의 원자들은 하부의 원자들과 줄을 맞추어 연장됨으로써 실리콘을 변형시킨다. 상기 스트레인드 실리콘층에서, 전자들은 더 작은 저항을 겪게 되어, 상기 스트레인드 실리콘 기판으로 제조된 마이크로 칩에서 속도가 증가하게 된다.
일반적으로, 스트레인드 실리콘은, 실리콘 기판 상에서 에피택셜 증착된 더 큰 결정 상수를 갖는 SixGe1 -x 층 상에, 실리콘(Si)을 에피택셜 성장시킴으로써 얻어진다. 다른 층들에서 결정 상수의 차이 때문에, 디스로케이션(dislocation) 및 높은 표면 거칠기와 같은 결정 결함이 생성되고, 그에 따라 상기 스트레인드 실리콘층의 결정 품질은 제한된다. 이들 결함은 상기 스트레인드 실리콘 기판의 응용을 제한한다. 이 문제를 극복하기 위하여, 미국특허 제6,525,338호는 초기 실리콘 기판 상에 실리콘 저머늄 버퍼층을 제공할 것을 제안한다. 상기 실리콘 저머늄 버퍼층은, 기저 재료(base material)의 조성으로부터 저머늄의 조성이 점차적으로 증가 하는 실리콘 저머늄의 경사변화 조성을 갖는 교번하는 층; 및 상기 경사변화 조성층의 상부 상에 제공되며, 저머늄의 조성비가 상기 경사변화 조성 층의 상부 표면의 조성비와 동일한 실리콘 저머늄의 일정 조성 층을 포함하는 복수의 적층된 층들로 제조된다. 상기 교번하는 층을 제공함으로써, 표면 거칠기가 16 Å RMS로 감소되고 3.5 × 105 cm-2의 디스로케이션 밀도를 갖는 개선된 스트레인드 실리콘 층이 얻어진다.
그러나, 마이크로 전자 산업을 위한 개선된 반도체 기판의 증가하는 수요에 대응하는 미국특허 제6,525,338호에 따른 스트레인드 실리콘 기판의 달성된 품질 개선은 충분하지 않다.
따라서, 본 발명의 목적은 상기 표면 거칠기와 디스로케이션 밀도를 더 감소시킬 수 있도록 적층 구조를 더욱 개선하는 것이다.
이 목적은 청구항 1항에 따른 적층된 층 구조 및 청구항 16항에 따른 적층된 층 구조를 형성하는 방법에 의해 달성된다.
재료 AxB1 - x 의 에피택셜 성장 동안 반드시 2 가지 현상, 즉 응력의 생성과 결함의 생성이 발생한다. 층이 상대적으로 얇고 그 격자 상수가 하부층의 격자 상수와 매칭되기 위하여 변형을 겪는 한 응력이 생성되고, 층의 두께가 어떤 최소 두께보다 더 큰 경우에는 디스로케이션과 같은 결함이 생성된다. 일반적으로, 결정 질 재료인 기판 상에서, 제1 층의 에피택셜 성장 동안 동일한 효과가 발생한다. 2 성분 재료로 이루어진 층이 일 성분의 백분율이 증가하는 반면 다른 성분의 백분율은 감소하는 변화하는 조성비를 갖도록 성장되는 경우에, 상기 층 내의 응력은 제어된 디스로케이션 생성률에 따라 감소되지만, 상기 변화하는 조성 단부의 층은 여전히 응력을 나타내지만 디스로케이션은 존재하지 않는다.
본 발명자는 경사변화 조성을 갖는 층과 후속층(subsequent layer) 사이의 계면에서 조성비가 후퇴(step back)하여 재료 내의 성분 B의 함량이 감소되면, 경사변화 조성을 갖는 층의 단부 층에 응력의 부정적 효과는 놀라울 정도로 감소되는 것을 확인하였다. 실제로, 조성의 변화는 후속층의 결정질 구조가 개선된 조건, 즉, 인가된 응력이 없고 그에 따라 더 이상의 디스로케이션이 생성되지 않는 조건 하에서 후속층의 결정 구조가 재구성되도록 한다. 이 효과는 전체 스택에서 관측될 수 있으며, 최종적으로 현재 기술 수준의 적층된 층 구조에 의해서 얻어지는 것과 비교하여 감소된 디스로케이션 밀도와 개선된 표면 거칠기를 갖는 적층 구조를 얻을 수 있도록 한다.
상기 스택은 적어도 2 성분 AxB1 -x을 포함하는 재료에서 성분 B의 소정 비율을 얻기 위하여 필요한 만큼 많은 층을 포함한다.
본 명세서에서 "후속(subsequent)"이란 용어는 후속층이 경사변화 조성을 갖는 이전층보다 기판으로부터 더 멀리 이격된 것을 의미하며, "성분(compound)"이라는 용어는 하나의 단일 화학 원소에 한정되지 않고 복수의 성분으로 이루어진 조합 일 수 있다.
바람직하게는, 스택에서 경사변화 조성을 갖는 층은 조성 파라미터 (1-xc)가 일정한 일정 조성을 갖는 층과 함께 교번하여 배열될 수 있다. 이 경우, 일정 조성을 갖는 층은 그에 따라, 재료 내에 경사변화 조성을 갖는 이전층의 단부의 것보다 더 작은 성분 B의 성분비를 갖는다. 일정 조성을 갖는 층은, 여전히 존재하는 디스로케이션이 재결합하고 추가적인 응력의 생성 없이 배출될 수 있도록 향상된 조건 하에서 그 결정 구조가 재조직 되기 때문에, 바람직하다. 그 결과, 더욱 개선된 적층 구조를 얻을 수 있다.
바람직한 실시예에 따르면, 스택의 일정 조성을 갖는 층과 경사변화 조성을 갖는 후속층 사이의 계면에서 조성 파라미터 (1-xc)는 실질적으로 경사변화 조성을 갖는 층의 조성 파라미터 (1-xg)와 동일할 수 있다. 그 결과, 결정의 품질을 높게 유지하기 위하여, 이들 계면에서 조성의 후퇴가 전혀 필요하지 않기 때문에 재료 AxB1 -x 내의 성분 B의 비율은, 스택 내에서 스택의 단부의 소정 수준까지 빠르게 증가될 수 있다. 그 결과, 성분 B의 소정 비율을 얻기 위하여 층의 개수는 작게 유지될 수 있으며, 제조 단가를 감소시킬 수 있다.
바람직하게는, 조성 파라미터는, 스택의 경사변화 조성을 갖는 층과 후속층 사이의 계면에서 0.001 ≤ (1-xg) - (1-xs) ≤ 0.07, 특히, 0.005 ≤ (1-xg) - (1-xs) ≤ 0.05 의 관계를 충족시킬 수 있다. 이와 같은 조성의 후퇴 때문에, 경사변 화 층에서 잔류 응력을 거의 무시할 수 있을 정도의 후속층 조성 수준이 얻어진다. 조성의 변화가 이 값보다 더 작다면, 일부 잔류 응력은 후속층에서 지속되어, 결정 품질에 부정적인 영향을 초래할 수 있다. 반면에, 상기한 범위보다 더 큰 조성의 후퇴가 선택되는 경우에는, 소정 조성을 갖는 최종층을 얻는 것은 더 오래 걸리게 되어 더 두꺼운 적층 구조 및/또는 제조시 상당한 비용을 초래할 것이다.
바람직한 실시예에 따르면, 상기 기판 상에 제공된 제1 층은 해당 조성 파라미터 (1-xc)가 약 0.01 내지 0.09 의 범위, 특히 0.05 내지 0.06 의 범위인 일정한 조성을 갖는 층 또는 기판과의 계면에서 해당 조성 파라미터 (1-xg)가 약 0.01 내지 0.09 의 범위, 특히 0.05 내지 0.06 의 범위인 경사변화 조성을 갖는 층일 수 있다. 이 조성 범위에서는, 기판과 비교하여 격자 상수의 변화가 작으므로, 상기 제1 층의 결정 품질에 대한 영향은 매우 작고, 스택의 최종층의 품질에 대한 영양도 작거나 거의 존재하지 않는다. 또한, x = 1 (1-x = 0) 에서 시작하는 경사변화 조성을 갖는 제1 층을 생략할 수 있기 때문에, 스택에서 층의 수를 작게 유지할 수 있다.
바람직하게는, 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 작은 각 계면에서, 해당 조성 파라미터의 차이 (1-xg) - (1-xs)는 거의 일정할 수 있다. 조성 파라미터의 후퇴가 새로운 응력을 생성하지 않고서도 다음층의 재조직을 수행할 수 있도록, 스택의 성장을 지속시키기에 충분한 이상, 성장 프로세스 파라미터의 제어를 용이하게 하기 때문에 일정 후퇴(constant step back)를 갖는 구조를 성 장시키는 것은 바람직하다.
바람직한 실시예에 따르면, 조성 파라미터의 차이 (1-xg) - (1-xs)는, 기판에서 시작하여, 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 일 계면으로부터 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 후속 계면까지 증가될 수 있다. 변형 실시예로서, 조성 파라미터의 차이 (1-xg) - (1-xs)는 일 계면에서 다음 계면까지 감소될 수 있다. 재료 특성에 기인하여 응력이 전혀 관측되지 않는 경사변화 조성을 갖는 층의 조성 수준이 재료 자체의 조성 함수에 따라 변화될 수 있는 경우에는, 조성 파라미터의 후퇴의 크기 변화는 바람직할 수 있다. 따라서, 후퇴 크기를 조절함으로써 적층 구조를 더욱 최적화할 수 있다.
바람직한 실시예에 따르면, 성분 A는 실리콘 및 저머늄 중 하나일 수 있으며, 성분 B는 실리콘 및 저머늄 중 다른 하나이며/하나이거나 기판은 실리콘 또는 저머늄 기판 중 하나일 수 있다. 특히, 이들 재료는 전자 산업에서 일반적으로 사용되고 용이하게 입수할 수 있을 뿐만 아니라, 이들 재료로 디스로케이션 축적 밀도를 20 cm-1 이하의 수준으로 유지하면서도 동시에 15 Å RMS 이하의 표면 거칠기와 105 cm-2 특히 104 또는 심지어 103 cm-2 이하의 디스로케이션 밀도를 갖는 적층 구조를 얻을 수 있기 때문에, 언급된 적층 구조를 위하여 주목된다. 따라서, 최종층의 결정 품질이 종래의 결정 품질보다 상당히 우수한 적층 구조를 얻을 수 있다.
바람직한 실시예에 따르면, 추가층, 특히 스트레인드 실리콘 층은 상기 스택 상에 제공된다. 특히, 상술한 재료와 결합하여, 현재 기술 수준에서 얻어지는 것과 비교하여 개선된 결정 품질을 갖는 스트레인드 실리콘 층을 얻을 수 있다.
바람직하게는, 스택의 최종층은 해당 조성 파라미터가 (1-xc) ≥ 0.2, 특히 (1-xc) ≥ 0.4 인 일정 조성을 갖는 층이다. 상기 정량화된 바와 같이, 본 발명의 따른 적층 구조에 의하여 디스로케이션 밀도와 표면 거칠기는 작게 유지될 수 있기 때문에, 최종층이 고비율의 성분 B를 갖지만 낮은 디스로케이션 밀도와 낮은 표면 거칠기 요구를 여전히 충족시키는 적층 구조를 제공하는 것이 가능해진다.
바람직하게는, 스택의 최종층은 약 50 nm 내지 5 ㎛의 범위, 특히 0.9 ㎛ 내지 5 ㎛ 범위의 두께를 갖는 일정 조성의 층일 수 있다. 이 마지막 층은 완화층(relaxation layer)의 역할을 하고, 응력 및 디스로케이션에 관한 하지층들의 개선된 특성 때문에, 소정의 결정 격자를 일정하게 유지하면서도 스트레인드 실리콘의 후속 증착을 위한 기판으로서 기능할 수 있도록 최종층은 상대적으로 두껍게 성장될 수 있다.
바람직한 실시예에 따르면, 재료는 성분 AxCyB(1-x-y)를 생성하기 위하여 제3 성분 Cy를 포함할 수 있으며, y는 0 ≤ y ≤ 1의 범위를 갖는 제2 조성 파라미터이다. 스택의 층들중 적어도 일부는, 해당 층의 두께에 따라 조성 파라미터 (1-xg-yg)가 점차적으로, 특히 선형적으로 증가하고, 조성 파라미터 yg 가 점차적으로, 특 히 감소하는 경사변화 조성 AxgCygB(1- xg - yg )을 가지며; 스택의 경사변화 조성을 갖는 층과 스택의 후속층 사이의 계면에서, 후속층의 조성 파라미터 (1-xs-ys)는 경사변화 조성을 갖는 층의 조성 파라미터(1-xg-yg) 보다 더 작고, 후속층의 조성 파라미터 ys 는 경사변화 조성을 갖는 층의 조성 파라미터 yg 보다 더 크다. 이러한 종류의 재료에서, 성분 B 및 C의 조성은 모두 변할 수 있다. 이것은 격자 상수의 변화가 응력 및 디스로케이션 밀도를 감소시키기 위하여 더욱 정밀하게 조절될 수 있도록 하는 이점을 갖는다. 후퇴는 (1-x-y)를 감소시키고/감소시키거나 y를 증가시킴으로써 얻어질 수 있다.
바람직하게는, 성분 C는 탄소일 수 있다. 특히, Si과 Ge이 결합하여, Si 기판으로부터 시작되는 고품질의 SiGe 화합물이 형성될 수 있다. 격자 상수를 점차적으로 증가시키는 것이 단계적 층(graded layer)의 목적이다. 3 성분을 갖는 재료에서, 이것은 Ge 비율을 증가시키고/증가시키거나 탄소 비율을 감소시킴으로써 얻어질 수 있다. 이후, 후퇴는 Ge 비율을 감소시키고/감소시키거나 탄소 비율을 증가시킴으로써 얻어질 수 있다.
또한, 본 발명은 상기한 바와 같은 적층 구조를 포함하는 집적 회로와 관련된다. 특히, 본 발명에 따른 적층 구조를 사용하여 적층 구조의 상부 상에 스트레인드 실리콘을 결합하여, 고속의 집적 회로를 고생산성으로 제조할 수 있다.
또한, 본 발명의 목적은 청구항 제16 항에 따른 적층 구조를 제조하는 방법에 의하여 달성된다.
경사변화 조성의 층과 후속층 사이의 계면에서 조성의 변화는 상기 후속층의 결정질 구조가 그 성장 동안 개선된 조건 즉, 더 작은 응력과 디스로케이션 하에서 재조직되는 것을 가능하게 한다. 그 효과는 전체 스택에 대하여 관측될 수 있으며, 최종적으로 적층 구조에 대한 현재 기술 수준에서 얻어지는 것과 비교하여 감소된 디스로케이션 밀도와 개선된 표면 거칠기를 갖는 적층 구조를 얻을 수 있다.
바람직하게는, 단계(c)에서 후속층은 일정 조성 (1-xc)을 갖도록 성장될 수 있다. 성장 동안 여전히 존재하는 디스로케이션이 재결합되고 추가적인 응력의 생성 없이 추출되도록 개선된 조건 하에서, 결정 구조는 재조직될 수 있다.
바람직하게는, 일정 조성을 갖는 스택의 층과 경사변화 조성을 갖는 후속층 사이의 계면에서, 층들의 조성 파라미터 (1-xc)는 경사변화 조성을 갖는 층의 조성 파라미터 (1-xg)와 실질적으로 동일할 수 있다. 그에 따라, 스택 내에서, 재료 AxB1 -x의 성분 B의 비율은 스택의 단부에서 소정 수준까지 신속하게 증가할 수 있다. 결과적으로, 소정 비율의 성분 B를 얻기 위한 층의 개수는 낮게 유지될 수 있으며, 그에 따라 제조 비용을 감소시킬 수 있다.
바람직한 실시예에 따르면, 경사변화 조성을 갖는 층과 후속층 사이의 계면에서, 경사변화 조성을 갖는 층과 후속층은 조성 파라미터가 관계 0.001 ≤ (1-xg) - (1-xs) ≤ 0.07 특히, 0.005 ≤ (1-xg) - (1-xs) ≤ 0.05 를 만족하도록 성장될 수 있다. 이 범위에서, 층의 성장 동안 응력 및 디스로케이션 밀도에 관한 바람직 한 효과가 얻어지며, 동시에 성분 B 비율의 증가는 충분한 제조 생산량을 얻기에 충분할 정도로 매우 크다.
바람직하게는, 단계(b) 이전에, 해당 조성 파라미터 (1-xc)가 약 0.03 내지 0.09의 범위, 특히 0.05 내지 0.06의 범위로 일정 조성의 제1 층이 성장될 수 있다. 조성 파라미터 x = 1 로 시작하는 경사변화 조성의 층을 성장시키기 위하여 필요할 수 있는 성분 B의 더 작은 비율을 갖는 층을 구현하기 위하여, 층을 성장시킬 때 성분 B의 양을 정확하게 제어하는 것이 필요하다. 그러나, 이러한 층을 성장시킬 때, 매우 작은 재료 조성 백분율을 제어하는 것은 곤란하므로, 제1 층에서 비교적 큰 편차가 발생할 수 있다. 제1 층에 있어서 농도의 작은 단차는 스택의 최종 층의 품질에 영향을 주지 않기 때문에, 스택의 제1 층은 일정 조성을 갖는 층이 되도록 선택될 수 있다.
본 발명의 변형된 실시예에 따르면, 기판(3) 상에 제공되는 경사변화 조성의 제1 층은, 기판(3)과의 계면에서 성분 파라미터 (1-xg)가 약 0.01 내지 0.09, 특히 0.05 내지 0.06의 범위가 되도록 성장될 수 있다. 제1 층에 대하여 조성의 작은 단차는 스택의 최종층의 품질에 영향을 주지 않기 때문에, 스택의 제1 층은, 경사변화 조성을 갖는 층인 경우에, 계면에서 조성 파라미터가 (1-x) = 0으로 시작할 필요는 없다. 그 결과, 스택의 최종층에서 소정 조성을 더욱 신속하게 얻을 수 있다.
바람직하게는, 경사변화 조성의 층 및 후속층은, 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 각각의 계면에 대하여 조성 파라미터의 차이 (1-xc)-(1-xs)가 일정하도록, 제공될 수 있다. 조성의 후퇴를 일정하게 유지하는 것은 성장 파라미터를 제어하는 것을 용이하게 한다.
변형된 실시예에 따르면, 후속층에서 경사변화 조성의 층은, 기판에서 시작하여 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 하나의 계면으로부터 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 후속 계면까지 조성 파라미터의 차이 (1-xg)-(1-xs)가 증가하거나 또는 감소하도록, 제공된다. 성분 A 및 B의 재료 특성에 따라 각 계면에 따라 후퇴를 조절함으로써, 표면 거칠기 및 디스로케이션 밀도 특성을 더욱 최적화할 수 있다.
바람직한 실시예에 따르면, 층들은 증착 방법, 특히 화학 기상 증착법(CVD)으로 성장될 수 있으며, 경사변화 조성을 갖는 층과 후속층 사이의 계면에서, 단지 성장 파라미터, 특히 성분 A와 B를 증착하기 위하여 사용되는 전구체 가스들 중 하나의 유량을 변화시킴으로써, 조성 파라미터(1-x)의 감소가 달성될 수 있다. 단지 하나의 성장 파라미터를 바꿈으로써, 단순하고 재현성 있는 방법으로 조성 파라미터에서 소정 프로파일을 얻을 수 있다.
변형된 실시예에서, 단계 (b)에서 3 개의 성분 Ax, Cy 및 B(1-x-y)를 포함하는 재료의 층은, 층의 두께에 걸쳐, 조성 파라미터 (1-xg-yg)가 점차적으로, 특히 선형적으로 증가하고, 조성 파라미터 yg가 점차적으로, 특히 선형적으로 감소되도록, 경 사변화 조성 AxCygB(1- xg - yg )을 갖도록 성장한다. 단계(c)에서, 성분 AxsCysB(1- xs -ys)의 후속층은 경사변화 조성 AxCygB(1- xg - yg )을 갖는 층 상에 성장될 수 있으며; 성장 파라미터는, 경사변화 조성을 갖는 층과 후속층 사이의 계면에서, 후속층의 조성 파라미터(1-xs-ys)가 경사변화 조성을 갖는 층의 조성 파라미터(1-xg-yg)보다 더 작고, 후속층의 조성 파라미터 ys가 경사변화 조성을 갖는 층의 조성 파라미터 yg보다 더 크도록, 선택될 수 있다. 제3 성분을 사용하여, 더 감소된 응력과 디스로케이션 밀도를 얻을 수 있도록 격자 상수의 변화를 더 정밀하게 조절할 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상술한다.
도 1은 본 발명에 따른 적층 구조(1)의 제1 실시예를 도시한다. 적층 구조(1)은 기판(3) 및 복수의 층으로 이루어진 스택(5)을 포함한다. 또한, 추가층(7), 특히 스트레인드 실리콘 층은 스택(5)의 상부 상에 에피택셜 성장된다. 스택(5)과 추가층(7) 사이에는 버퍼층이 더 제공될 수 있다.
기판(3)은, 예를 들면 소정의 결정 구조를 갖는 실리콘 또는 저머늄 웨이퍼와 같은 일반적인 반도체 웨이퍼이다.
복수의 층으로 이루어진 스택(5)은 재료 AxB(1-x)의 층을 포함한다. 특히, 성분 A는 실리콘 또는 저머늄 중 어느 하나이고, 성분 B는 실리콘 및 저머늄 중 다른 하나이다. x 및 (1-x)는 재료 AxB(1-x)에서 각각 성분 A 및 성분 B의 비율을 기술하는 조성 파라미터이다.
기판의 재료는, 기판(3) 상에서 성분 A의 에피택셜 성장이 가능하도록 선택된다. 바람직하게는, 성분 A 및 기판(3)은 동형-에피택셜 성장이 가능하도록 동일한 격자 상수를 갖는다. 제2 성분 B는, 재료 AxB(1-x)가 기판 A에 대하여 약간 다른 격자 상수를 갖도록 선택되며, 차이는 재료 AxB(1-x)에서 성분 B의 증가량에 따라 증가한다.
이하, 본 발명은 기판 재료로서 실리콘과 스택 재료로서 SixGe1 -x를 이용하여, 2 성분 재료를 형성하는 것을 도시한다. 그러나, 출발 기판으로서 저머늄을 사용하는 것과 같이 다른 재료의 조합도 본 발명에 해당함은 자명하다.
도 1에 도시된 적층 구조(1)의 좌측 상에는, 복수의 층으로 이루어진 스택(5)의 두께에 관한 함수로서 조성 파라미터 (1-x)의 변화를 도시하였다.
스택(5)의 제1 층(5a)은 경사변화 조성을 갖는다. 즉, 조성 파라미터 (1-x)는 제1 층(5a)의 두께에 대하여 점차적으로 증가한다. 본 실시예에서, 그 증가는 선형적이다. 조성 파라미터 (1-xg)는 0 값에서 시작하여, 기판(3)과 제1 층(5a) 사이의 계면에서 Si1Ge0 와 동일한 조성, 그에 따른 동일한 격자 상수를 갖게 되어, 후속층(5b)과의 계면에서 소정의 값에 도달한다.
스택(5)의 후속 제2 층(5b)은 그 전체 두께에 걸쳐 일정 조성을 가지며, 해당 조성 파라미터(1-xc)는 경사변화 조성을 갖는 하지의 제1 층(5a)측 계면에서의 조성 파라미터(1-xg)보다 작다. 다시, 스택(5)의 후속 제3 층(5c)은 경사변화 조성 을 갖는 층이며, 제2 층(5b)측 계면에서 양 층(5b 및 5c)의 조성 파라미터 (1-xg) 및 (1-xc)는 동일하다. 계속하여, 제4 층(5d)은 다시 층(5b)에 비하여 더 큰 비율의 성분 B를 갖는 일정 조성의 층이고, 다시 제3 층 측의 계면에서 조성 파라미터(1-xc)는 이 계면의 제3 층(5c)의 조성 파라미터(1-xg)보다 더 작다. 계속하여, 본 실시예에서는 교번하는 층 구조가 총 4회 반복된다. 그러나, 경사변화 조성의 층과 일정 조성의 층으로 구성된 이중층(bi-layer)의 수는 4 개에 한정되지 않으며, 1 내지 10 의 범위, 특히 3 또는 4 일 수 있다.
도 1에 나타낸 바와 같이, 조성 파라미터(1-xc)는 일정 조성의 일 층으로부터 다음 층까지 증가한다. 변형된 실시예에 따르면, 플래토(plateaus)는 최종층(5h)에 대하여 5 %, 10 %, 15 % 및 20 %에 존재하여, 이 실시예의 층(5h)에서 2 성분 재료의 조성은 Si0 .8Ge0 .2과 동일하다. 물론, 하나의 플래토로부터 다음 플래토까지의 증가는 반드시 규칙적일 필요는 없으며, (1-x) = 0.2의 값도 단지 2 성분 재료의 최종 조성에 대한 하나의 가능성에 해당한다. 실제로, 0.40 % 또는 그 이상의 저머늄 조성이 얻어질 수 있다.
스택(5)의 층은 약 20 nm 내지 1 ㎛ 범위, 특히 약 50 nm 내지 약 500 nm 범위의 두께를 갖는다. 또한, 스택(5h)의 최종층은 스트레인드 실리콘 층(7)을 위한 버퍼층으로서 기능하기 위하여 5 ㎛의 두께를 가질 수 있다. 각 층이 동일한 두께를 가질 필요는 없다. 이것은, 경사변화 조성을 갖는 층들(5a, 5c, 5e, 5g)의 조 성 파라미터의 기울기에 대하여도 동일하다. 본 제1 실시예에서, 기울기는 층들(5a, 5c, 5e, 5g)의 각 경사변화 조성에 대하여 일정하지만, 각 층에 대하여 다를 수도 있다. 또한, 그 증가는 다른 형태, 예를 들면 포물선 형태를 가질 수도 있다. 바람직하게는, 선형 경사변화에 대하여 조성 파라미터(1-x)의 기울기는 약 0.25 %/㎛ 보다 작을 수 있다.
경사변화 조성의 층(5a, 5c, 5e, 5g)과 일정 조성의 후속층(5b, 5d, 5f, 5h) 사이의 계면에서 조성의 후퇴는 중요한 역할을 한다. 이들 후퇴의 존재로 인하여, 스택(5) 내 층들, 특히 스택(5) 내 최종층(5h)의 디스로케이션 밀도 및 표면 거칠기는 후퇴가 제공되지 않은 스택에 비하여 감소될 수 있다.
실제로, 하지 기판에 대하여 결정 구조의 불일치를 갖는 층의 에피택셜 성장은 에피택셜 층의 두께가 작을 때 에피택셜 층의 내부에 응력의 생성을 초래한다. 실제로, 증착된 층의 결정 구조는 하지의 기판의 격자 상수에 적합하도록 자신의 결정 격자를 변경한다. 일단 층의 두께가 임계 두께보다 더 커지면, 증착된 층의 격자 상수는 그것의 본래 격자 상수보다 작아진다. 이 현상은 증착된 층에서 디스로케이션의 생성과 응력의 완화를 수반한다. 디스로케이션의 존재로 인하여, 결정 품질은 제한되며, 표면 거칠기도 부정적으로 영향을 받게 된다.
표면 거칠기와 함께 디스로케이션 밀도를 감소시키려면, 기판 상에 경사변화 조성을 갖는 층을 제공함으로써 디스로케이션 밀도를 상대적으로 낮게 유지할 수 있지만, 경사변화 조성을 갖는 층의 최종층에는 잔류 응력이 존재한다. 그러므로, 경사변화 조성을 갖는 층과 일정 조성을 갖는 층을 교번시키는 것이 제안되었으며, 여기서 일정 조성을 갖는 층의 조성은 경사변화 층과의 계면의 조성에 대응한다. 이 배치는 부정적 효과를 감소시킬 수는 있지만, 일정한 양의 응력이 잔존하게 되어 디스로케이션의 감소 및 표면 거칠기가 여전히 충분하지 않게 된다.
본 발명의 발명자는, 조성의 후퇴를 제공함으로써 디스로케이션 밀도와 표면 거칠기가 더욱 개선될 수 있음을 확인하였으며, 이 경우, 일정 조성의 층은 경사변화 조성의 층에서 어떠한 응력도 관찰되지 않거나 감소된 응력 수준만이 관측될 수 있는 조성에 해당하는 조성을 가진다. 그 결과, 조성의 후퇴는 새로운 디스로케이션을 생성하지 않고서 층의 결정 구조를 재조직시킬 수 있으며, 동시에 새로운 에피택셜 층을 완화시킨다.
디스로케이션 밀도 및 표면 거칠기에 관한 최적 결과는, 0.001 ≤ (1-xg) - (1-xs) ≤ 0.07, 특히, 0.005 ≤ (1-xg) - (1-xs) ≤ 0.05 정도인 조성의 후퇴에서 얻어지며, 여기서 (1-xg)는 경사변화 조성을 갖는 층의 계면에서의 조성 파라미터이고, (1-xc)는 일정 조성의 층의 계면에서의 조성이다. 그 결과, 이들 후퇴의 경우 감소된 응력 수준을 갖는 층들이 성장될 수 있다.
본 발명의 변형 실시예에 따르면, 경사변화 조성을 갖는 층(5a, 5c, 5e, 5g) 및 일정 조성의 후속층(5b, 5d, 5f, 5h)의 각 계면에서의 조성의 후퇴는 일정할 수 있으며, 기판(3)으로부터 시작하여 일 계면에서 다음 계면까지 증가하거나, 기판(3)으로부터 시작하여 일 계면에서 다음 계면까지 감소될 수도 있다.
제1 실시예에 따른 적층 구조(1)에서는, 105 cm-2 보다 작은 디스로케이션 밀도와 20 cm-1보다 작은 디스로케이션 축적 밀도가 얻어질 수 있으며, 동시에 표면 거칠기는 스택(5)의 최종층(5h)의 표면 상에서 15 Å RMS 보다 우수하다.
적층 구조(1)은 하기 방법에 의하여 제조될 수 있다.
제1 단계에서, 그 표면 상의 자연 산화막을 제거하기 위하여, 예를 들면 HF로 세정한 후에 기판(3)으로서 실리콘 웨이퍼가 제공된다. 이후에, 스택(5)의 층들(5a,..., 5h)이 증착법 특히 화학기상증착법(CVD)에 의하여 에피택셜 성장된다. 또한, 플라즈마 강화 CVD(PECVD), 분자 빔 에피택시(MBE) 또는 물리기상 증착(PVD) 기술과 같은 다른 에피택셜 성장법이 사용될 수 있다. 실리콘 기판(3)은 CVD 장비의 반응 챔버에 도입되어, H2를 이용하여 950 ℃ 와 1150 ℃ 사이의 온도에서 산화물을 제거하는 다른 단계가 수행되거나, 웨이퍼가 약 800 ℃ 내지 1000 ℃의 온도하에서 HF에 의해 이미 세정될 수도 있다.
이후, 반응 챔버의 온도는 증착을 위하여 선택된 전구체 가스에 의존하는 증착 온도에 적합하도록 조절된다. 실리콘 저머늄막을 위하여 적합한 전구체 가스는 SiH4, DCS 또는 TCS 및 GeH4, GeH3Cl, GeH2Cl2, GeHCl3 또는 CeCl4이며, 운반 가스로서 H2와 함께 사용된다.
반응 챔버로 전구체 가스의 인입이 시작되면, 스택(5)층의 성장이 시작된다. 소정의 수소 유량에서 전구체 가스의 저머늄에 대한 실리콘의 비는 증착된 SixGe1- x 층의 조성을 결정한다. 동시에, 2 성분 재료의 조성도 압력의 함수이며, 압력은 통상적으로 20 Torr(2.66 kPa) 내지 대기압 사이이며, 온도는 일반적으로 500 ℃ 내지 1100 ℃ 범위 내이다. 층(5a, 5c, 5e 및 5g)의 경사변화 조성을 얻기 위해서는, 전구체 가스의 유량은 지속적으로 변경되며, 그 결과 증착된 조성의 지속적인 변화가 이루어진다. 마지막으로, 조성은 또한 온도를 변화시킴으로써 영향을 받을 수 있다. 바람직하게는, 성장 동안 기판을 수용하는 서셉터(susceptor)를 1000 tr/min보다 낮은 속도로 회전시킨다.
일정 조성의 층(5b, 5d, 5f 및 5h)을 얻기 위하여, 반응 챔버의 성장 파라미터는 고정되고, 증착된 층의 소정 두께는 그에 따른 증착 시간을 선택함으로써 얻어진다. 경사변화 조성의 층(5a, 5c, 5e, 5g)와 일정 조성의 후속층(5b, 5d, 5f, 5h) 사이의 계면에서 조성을 후퇴시키기 위하여, 성장 파라미터의 하나, 바람직하게는 전구체 가스들 중 하나의 유량, 본 실시예에서는, 저머늄 전구체 가스의 유량을 변화시킨다.
일정 조성의 층(5b, 5d, 5f)이 성장된 후에, 경사변화 조성의 후속층(5c, 5e, 5g)은 상술한 바와 동일한 방법으로 성장되며, 성장 파라미터는 시작 조성이 일정 조성의 층(5b, 5d, 5f)의 조성에 해당하도록 선택된다.
경사변화 조성의 층(5a, 5c, 5e, 5g) 및 후퇴를 갖는 일정 조성의 층(5b, 5d, 5f 및 5h)을 교번하여 증착하는 것은 4회 반복되어, 본 명세서에서 스트레인드 실리콘 층인 후속 증착된 추가층(7)이 고속 전자소자의 제조가 가능한 소정의 격자 상수를 갖도록, 스택(5h) 내에 SixGe1 -x 조성에서 소정 비율의 저머늄을 갖는 최종층을 얻는다.
상술한 공정에 의하여, 15 Å RMS 보다 작은 표면 거칠기, 20 cm-1 보다 작은 축적 밀도 및 104 cm-2보다 작은 디스로케이션 밀도를 갖는 스택의 최종층 내에 20 %의 저머늄 비율을 갖는 SixGe1 -x 적층 구조가 얻어진다.
또한, 2 성분 재료 대신에, 예를 들어 SixGe(1-x-y)Cy와 같은 3 개의 다른 원소를 포함하는 재료를 갖는 층으로 스택을 형성하는 것이 가능하다. 이 실시예에서, 성장 격자 상수는 탄소의 비율을 감소시키고/감소시키거나 Ge의 양을 증가시킴으로써 얻어질 수 있다. 이후, 경사변화 조성의 층과 일정 조성의 층 사이의 계면에서, 조성의 후퇴는 탄소의 양을 증가시키고/증가시키거나 Ge의 비율을 감소시킴으로써 얻어질 수 있다. 이 실시예에서, 2 성분 재료 스택 (SiGe)과 유사한 표면 거칠기 값, 축적 밀도 값 및 디스로케이션 밀도가 관측된다.
도 2는 본 발명에 따른 적층 구조(9)의 제2 실시예를 도시한다. 도 1에 도시된 제1 실시예에 따른 적층 구조와 유일한 차이는 스택(11)이 제1 실시예의 스택(5)보다 하나 작은 층을 갖는다는 것이다. 제1과 제2 실시예 사이의 대응되는 층은 동일한 특성 및 특징을 공유한다. 본 명세서에 이에 대한 설명은 생략하지만, 도 1의 상세한 설명을 참조하여 본 명세서에 포함된다. 또한, 제2 실시예에 따라 적층 구조(9)를 제조하는 방법에 대해서도 동일하다.
제2 실시예에서, 기판(3)상의 스택(11)의 제1 층(11a)은 제1 실시예와 같이 경사변화 조성의 층이 아닌, 일정 조성의 층이다. 저머늄용 전구체 가스의 유량 제어는 매우 작은 유량으로 조절되는 경우 구현되기 어렵기 때문에, 실리콘 기판(3) 상의 제1 층(11a)을 매우 낮은 백분율의 저머늄으로 시작하는 것은 실현되기에 용이하지 않으므로, 제2 실시예는 바람직하다. 그 결과, 제1 층이 경사변화 조성을 가진다면, 2 성분 재료의 조성에 도입된 오차는 저머늄의 백분율이 높은 층과 비교시 상대적으로 백분율상 높다. 그러나, 스택의 제1 층(11a)이 일정 조성의 층, 특히 조성 파라미터 (1-xc)가 약 1-9 % 범위, 특히 약 5-6 % 범위인 SixGe1 - xc 층이면, 디스로케이션 및 표면 거칠기에 관한 품질이 충분히 양호하거나, 큰 오차를 갖는 경사변화 조성 층의 경우보다 더 우수한 층을 얻을 수 있다. 그 결과, 단부에서 제1 실시예와 비교하여 동등하거나 더 우수한 스트레인드 실리콘층(7)이 얻어진다. 또한, 제2 실시예의 경우에, 스택(11) 내 층들의 양이 제1 실시예에 비하여 감소되면서도, 동시에 각각의 최종층(11g 및 5h)에서 동일한 저머늄 비가 얻어지는 사실 때문에, 이러한 적층 구조에서 제조 수율은 더 높다. 그 결과, 적층 구조(9)가 더 값싸게 제조될 수 있다.
도 3은 본 발명에 따른 적층 구조(13)의 제3 실시예를 도시한다. 도 1에 도시된 제1 실시예에 따른 적층 구조와의 차이는, 스택(15)이 기판(3)과의 계면에서 경사변화 조성 파라미터(1-xg)를 갖는 제1 층(15a)을 가지는 것이다. 상기 경사변화 조성 파라미터(1-xg)는 0 이 아니고, 약 1-9 %의 범위, 특히 약 5-6 %의 범위이 다. 그에 따라, 제2 실시예에서와 유사하게, 덜 증착된 층으로 최종 조성을 얻을 수 있어, 제조시 고수율을 얻을 수 있다. 실제로, 제1 실시예와 비교시, 3 개의 경사변화 조성의 층만으로 최종적인 소정의 조성이 얻어진다. 그러나, 제1과 제2 실시예 사이에서 대응되는 층, 특히 기판 및 추가층은 제1 실시예와 유사한 동일한 특성과 특징을 공유한다. 제3 실시예의 다른 층의 특징 및 특성에 대한 설명은, 제1 실시예와 동등하며, 도 1의 설명을 참조하여 본 명세서에 포함되었기 때문에, 본 명세서에서 그 설명은 생략한다. 또한, 제3 실시예를 따른 적층 구조(13)를 제조하는 방법에 대하여도 동일하다.
본 발명자는 경사변화 조성을 갖는 층과 후속층(subsequent layer) 사이의 계면에서 조성비가 후퇴하여 재료 내의 성분 B의 함량이 감소되면, 경사변화 조성을 갖는 층의 단부층의 응력의 부정적 효과는 놀라울 정도로 감소되는 것을 확인하였다. 실제로, 조성의 변화는 후속층의 결정질 구조가 개선된 조건, 즉, 인가된 응력이 없고 그에 따라 더 이상의 디스로케이션이 생성되지 않는 조건 하에서 재구성되도록 한다. 이 효과는 전체 스택에서 관측될 수 있으며, 최종적으로 현재 기술 수준의 적층된 층 구조에 의해서 얻어지는 것과 비교하여 감소된 디스로케이션 밀도와 개선된 표면 거칠기를 갖는 적층 구조를 얻을 수 있도록 한다.
또한, 본 발명은 상기한 바와 같은 적층 구조를 포함하는 집적 회로와 관련된다. 특히, 본 발명에 따른 적층 구조를 사용하여 적층 구조의 상부 상에 스트레인드 실리콘을 결합하여, 고속의 집적 회로가 고생산성으로 제조될 수 있다.
또한, 본 발명의 목적은 청구항 제16항에 따른 적층 구조를 제조하는 방법에 의하여 달성된다.
경사변화 조성의 층과 후속층 사이의 계면에서 조성의 변화는 상기 후속층의 결정질 구조가 그 성장 동안 개선된 조건 즉, 더 작은 응력과 디스로케이션 하에서 재조직되는 것을 가능하게 한다. 그 효과는 전체 스택에 대하여 관측될 수 있으며, 최종적으로 적층 구조에 대한 현재 기술 수준에서 얻어지는 것과 비교하여 감소된 디스로케이션 밀도와 개선된 표면 거칠기를 갖는 적층 구조를 얻을 수 있다.

Claims (36)

  1. 기판; 및
    상기 기판 상에 제공되고, 적어도 2 이상의 성분 A 및 B를 포함하는 복수의 층으로 이루어진 스택을 포함하며,
    상기 성분 A는 상기 기판 상에서 성분 A의 동형 또는 이형 에피택셜 성장을 가능하도록 충분한 격자 상수를 가지며,
    상기 스택의 층들 중 적어도 일부가, x가 0≤x≤1의 범위를 가지며, 조성 파라미터(1-xg)가 상기 해당 층의 두께에 걸쳐 점차적으로 또는 선형적으로 증가하는 경사변화 조성 AxgB(1-xg)을 가지는 적층 구조에 있어서,
    상기 스택의 경사변화 조성을 갖는 층과 상기 스택의 후속층 사이의 계면에서, 상기 후속층의 조성 파라미터(1-xs)는 상기 경사변화 조성을 갖는 층의 조성 파라미터(1-xg)보다 더 작은 것을 특징으로 하는 적층 구조.
  2. 제1 항에 있어서,
    상기 스택에서, 상기 경사변화 조성을 갖는 층들은 일정 조성(1-xc)을 갖는 층들과 교번하는 것을 특징으로 하는 적층 구조.
  3. 제2 항에 있어서,
    상기 스택에서 상기 일정 조성을 갖는 층과 상기 경사변화 조성을 갖는 후속층 사이의 계면에서, 상기 조성 파라미터(1-xc)는 상기 조성 파라미터(1-xg)와 동일한 것을 특징으로 하는 적층 구조.
  4. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 경사변화 조성을 갖는 층과 상기 후속층 사이의 계면에서, 상기 조성 파라미터는 0.001 ≤ (1-xg) - (1-xs) ≤ 0.07 의 관계를 만족하는 것을 특징으로 하는 적층 구조.
  5. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택에서, 상기 기판 상에 제공된 제1 층은, 해당 조성 파라미터(1-xc)가 0.01 내지 0.09의 범위 내인 일정 조성을 갖는 층; 또는 상기 기판과의 계면에서 해당 조성 파라미터(1-xg)가 0.01 내지 0.09의 범위 내인 경사변화 조성을 갖는 층인 것을 특징으로 하는 적층 구조.
  6. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 각각의 계면에서, 해당 조성 파라미터의 차이(1-xg) - (1-xs)는 일정한 것을 특징으로 하는 적층 구조.
  7. 제1항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 조성 파라미터의 차이(1-xg) - (1-xs)는, 상기 기판에서 시작하여, 상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 일 계면으로부터 상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 후속 계면까지 증가하는 것을 특징으로 하는 적층 구조.
  8. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 조성 파라미터의 차이(1-xg) - (1-xs)는, 상기 기판에서 시작하여, 상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 일 계면으로부터 상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 후속 계면까지 감소하는 것을 특징으로 하는 적층 구조.
  9. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 성분 A는 실리콘 및 저머늄 중 하나이고, 상기 성분 B는 실리콘 및 저머늄 중 다른 하나이며/또는, 상기 기판은 실리콘 또는 저머늄 기판 중의 하나인 것을 특징으로 하는 적층 구조.
  10. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택 상에, 추가층이 제공되는 것을 특징으로 하는 적층 구조.
  11. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 최종층은 해당 조성 파라미터(1-xc) ≥ 0.2 인 일정한 조성의 층인 것을 특징으로 하는 적층 구조.
  12. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 최종층은 50 nm 내지 5 ㎛의 범위의 두께를 갖는 일정 조성의 층인 것을 특징으로 하는 적층 구조.
  13. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    재료는, 성분 AxCyB(1-x-y)를 생성하기 위하여, 제3 성분 Cy를 포함할 수 있으며, y는 0 ≤ y ≤ 1의 범위를 갖는 제2 조성 파라미터이며,
    상기 스택의 층들 중 적어도 일부는 해당 층의 두께에 걸쳐서, 조성 파라미터 (1-xg-yg)가 점차적으로 또는 선형적으로 증가하고, 조성 파라미터 yg 가 점차적으로 또는 선형적으로 감소하는 경사변화 조성 AxgCygB(1-xg-yg)을 가지며,
    상기 스택의 경사변화 조성을 갖는 층과 상기 스택의 후속층 사이의 계면에서, 상기 후속층의 조성 파라미터 (1-xs-ys)는 상기 경사변화 조성을 갖는 층의 조성 파라미터(1-xg-yg)보다 더 작고, 상기 후속층의 조성 파라미터 ys는 상기 경사변화 조성을 갖는 층의 조성 파라미터 yg보다 더 큰 것을 특징으로 하는 적층 구조.
  14. 제13 항에 있어서,
    상기 성분 C는 탄소인 것을 특징으로 하는 적층 구조.
  15. 제1 항 내지 제3 항 중 어느 하나의 항에 기재된 적층 구조를 포함하는 집적 회로.
  16. a) 기판을 제공하는 단계;
    b) 경사변화 조성 AxgB(1-xg)을 갖는 적어도 2 이상의 성분 Ax 및 B(1-x)를 포함하며, 층의 두께에 걸쳐 조성 파라미터(1-xg)가 점차적으로 또는 선형적으로 증가하는 재료로 이루어진 상기 층을 성장시키는 단계;
    c) 경사변화 조성AxgB(1-xg)을 갖는 재료 AxB(1-x)의 층 상에, 재료 AxsB(1-xs)의 후속층을 성장시키는 단계; 및
    d) 재료 AxB(1-x)의 층으로 이루어진 스택을 제조하기 위하여, 상기 단계 b) 및 c)를 복수회 반복하는 단계를 포함하며,
    상기 성분 A는 상기 기판 상에서 성분 A의 동형 또는 이형 에피택셜 성장을 가능하도록 충분한 격자 상수를 가지며, x는 0 ≤ x ≤ 1의 범위를 갖는 조성 파라미터인 적층 구조의 제조 방법에 있어서,
    상기 경사변화 조성을 갖는 층과 상기 후속층 사이의 계면에서, 성장 파라미터는 상기 후속층의 조성 파라미터(1-xs)가 상기 경사변화 조성을 갖는 층의 조성 파라미터(1-xg)보다 더 작도록 선택되는 것을 특징으로 하는 적층 구조의 제조 방법.
  17. 제16 항에 있어서,
    상기 제공된 후속층은 일정 조성(1-xc)을 갖는 것을 특징으로 하는 적층 구조의 제조 방법.
  18. 제17 항에 있어서,
    상기 스택의 일정 조성을 갖는 층과 상기 경사변화 조성을 갖는 후속층 사이의 계면에서, 상기 일정 조성을 갖는 층의 조성 파라미터(1-xc)가 상기 경사변화 조성을 갖는 층의 조성 파라미터 (1-xg)와 동일하도록, 상기 층들이 제공되는 것을 특징으로 하는 적층 구조의 제조 방법.
  19. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 경사변화 조성을 갖는 층과 상기 후속층 사이의 계면에서, 상기 조성 파라미터가 0.001 ≤ (1-xg) - (1-xs) ≤ 0.07의 관계를 만족하도록, 상기 경사변화 조성을 갖는 층과 상기 후속층이 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  20. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 단계 b) 이전에, 일정 조성의 제1 층은 해당 조성 파라미터(1-xc)가 0.01 내지 0.09의 범위를 갖도록 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  21. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 기판 상에 제공된 경사변화 조성의 제1 층은, 상기 기판과의 계면에서 조성 파라미터(1-xg)가 0.01 내지 0.09의 범위를 갖도록 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  22. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 경사변화 조성의 층 및 상기 후속층은, 상기 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 각 계면에서 조성 파라미터의 차이(1-xg) - (1-xs)가 일정하도록, 제공되는 것을 특징으로 하는 적층 구조의 제조 방법.
  23. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 경사변화 조성의 층 및 상기 해당 후속층은, 상기 기판에서 시작하여, 후속층의 조성 파라미터가 이전층의 조성 파라미터보다 더 작은 일 계면으로부터 상기 후속층의 조성 파라미터가 상기 이전층의 조성 파라미터보다 더 작은 후속 계면까지 조성 파라미터의 차이(1-xg) - (1-xs)가 증가하도록, 제공되는 것을 특징으로 하는 적층 구조의 제조 방법.
  24. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 경사변화 조성의 층들 및 상기 해당 후속층은 상기 기판에서 시작하여, 상기 후속층의 조성 파라미터가 상기 이전층의 조성 파라미터보다 더 작은 일 계면으로부터 상기 후속층의 조성 파라미터가 상기 이전층의 조성 파라미터보다 더 작은 후속 계면까지 조성 파라미터의 차이(1-xg) - (1-xs)가 감소하도록, 제공되는 것을 특징으로 하는 적층 구조의 제조 방법.
  25. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 층들은 증착법으로 성장되며,
    상기 경사변화 조성을 갖는 층과 상기 후속층의 계면에서, 조성 파라미터(1-x)의 감소는 성장 파라미터들 중 하나를 변경함으로써 달성되는 것을 특징으로 하는 적층 구조의 제조 방법.
  26. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 단계(b)에서, 경사변화 조성 AxCygB(1-xg-yg)를 갖는 3 성분 Ax, Cy 및 B(1-x-y)를 포함하는 재료로 이루어진 층은 층의 두께에 걸쳐, 조성 파라미터(1-xg-yg)가 점차적으로 또는 선형적으로 증가하고, 조성 파라미터(yg)가 점차적으로 또는 선형적으로 감소하며,
    상기 단계(c)에서, 조성 AxsCysB(1-xs-ys)의 후속층은 경사변화 조성 AxCygB(1-xg-yg)을 갖는 층 상에 성장되며,
    경사변화 조성을 갖는 층과 후속층 사이의 계면에서, 성장 파라미터는, 상기 후속층의 조성 파라미터(1-xs-ys)가 상기 경사변화 조성을 갖는 층의 조성 파라미터(1-xg-yg)보다 더 작고, 상기 후속층의 조성 파라미터(ys)가 상기 경사변화 조성을 갖는 층의 조성 파라미터(yg)보다 더 크도록, 선택되는 것을 특징으로 하는 적층 구조의 제조 방법.
  27. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 경사변화 조성을 갖는 층과 상기 후속층 사이의 계면에서, 상기 조성 파라미터는 0.005 ≤ (1-xg) - (1-xs) ≤ 0.05 의 관계를 만족하는 것을 특징으로 하는 적층 구조.
  28. 제1항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택에서, 상기 기판 상에 제공된 제1 층은, 해당 조성 파라미터(1-xc)가 0.05 내지 0.06의 범위 내인 일정 조성을 갖는 층; 또는 상기 기판과의 계면에서 해당 조성 파라미터(1-xg)가 0.05 내지 0.06의 범위 내인 경사변화 조성을 갖는 층인 것을 특징으로 하는 적층 구조.
  29. 제10 항에 있어서,
    상기 추가층은 스트레인드 실리콘층인 것을 특징으로 하는 적층 구조.
  30. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 최종층은 해당 조성 파라미터(1-xc) ≥ 0.4 인 일정한 조성의 층인 것을 특징으로 하는 적층 구조.
  31. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 스택의 최종층은 0.9 ㎛ 내지 5 ㎛ 범위의 두께를 갖는 일정 조성의 층인 것을 특징으로 하는 적층 구조.
  32. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 경사변화 조성을 갖는 층과 상기 후속층 사이의 계면에서, 상기 조성 파라미터가 0.005 ≤ (1-xg) - (1-xs) ≤ 0.05의 관계를 만족하도록, 상기 경사변화 조성을 갖는 층과 상기 후속층이 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  33. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 단계 b) 이전에, 일정 조성의 제1 층은 해당 조성 파라미터(1-xc)가 0.05 내지 0.06의 범위를 갖도록 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  34. 제16 항 내지 제18 항 중 어느 하나의 항에 있어서,
    상기 기판 상에 제공된 경사변화 조성의 제1 층은, 상기 기판과의 계면에서 조성 파라미터(1-xg)가 0.05 내지 0.06의 범위를 갖도록 성장되는 것을 특징으로 하는 적층 구조의 제조 방법.
  35. 제25 항에 있어서,
    상기 성장 파라미터들은 성분 A 및 B를 증착하기 위하여 사용되는 전구체 가스 중 하나의 유량인 것을 특징으로 하는 적층 구조의 제조 방법.
  36. 제25 항에 있어서,
    상기 증착법은 화학 기상 증착법(CVD)인 것을 특징으로 하는 적층 구조의 제조 방법.
KR1020060025360A 2005-03-21 2006-03-20 적층 구조 및 그 제조 방법 KR100788422B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05290622A EP1705697A1 (en) 2005-03-21 2005-03-21 Composition graded layer structure and method for forming the same
EP05290622.9 2005-03-21

Publications (2)

Publication Number Publication Date
KR20060101799A KR20060101799A (ko) 2006-09-26
KR100788422B1 true KR100788422B1 (ko) 2007-12-24

Family

ID=36710458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025360A KR100788422B1 (ko) 2005-03-21 2006-03-20 적층 구조 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7387953B2 (ko)
EP (1) EP1705697A1 (ko)
JP (1) JP2006319310A (ko)
KR (1) KR100788422B1 (ko)
CN (1) CN1838429A (ko)
SG (1) SG126076A1 (ko)
TW (1) TWI288433B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
FR2995447B1 (fr) * 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
KR20170066914A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 반도체 장치 제조 방법
WO2022036591A1 (zh) * 2020-08-19 2022-02-24 西门子股份公司 增材制造中的打印工艺制定方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374893B1 (ko) 1992-04-08 2003-05-09

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
GB0212616D0 (en) * 2002-05-31 2002-07-10 Univ Warwick Formation of lattice-tuning semiconductor substrates
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7129488B2 (en) * 2003-12-23 2006-10-31 Sharp Laboratories Of America, Inc. Surface-normal optical path structure for infrared photodetection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374893B1 (ko) 1992-04-08 2003-05-09

Also Published As

Publication number Publication date
EP1705697A1 (en) 2006-09-27
KR20060101799A (ko) 2006-09-26
TWI288433B (en) 2007-10-11
JP2006319310A (ja) 2006-11-24
US20060211230A1 (en) 2006-09-21
TW200634911A (en) 2006-10-01
CN1838429A (zh) 2006-09-27
US7387953B2 (en) 2008-06-17
SG126076A1 (en) 2006-10-30

Similar Documents

Publication Publication Date Title
KR100788422B1 (ko) 적층 구조 및 그 제조 방법
JP4907256B2 (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
CN101207016B (zh) 半导体异质结构
KR100671279B1 (ko) 변형 실리콘 웨이퍼 및 그 제조방법
JP5576114B2 (ja) 半導体バッファ構造
KR100934037B1 (ko) 반도체 헤테로구조물 제조방법
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
TWI398909B (zh) 具有異質磊晶層（ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｌａｙｅｒ）之半導體晶圓及製造該晶圓之方法
US20060145186A1 (en) Buffer structure for modifying a silicon substrate
KR100611108B1 (ko) 박막 형성 방법
WO2013047361A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
KR20060080555A (ko) 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법
JP2006279025A (ja) 非極性ａ面窒化ガリウム単結晶の製造方法
JP5353800B2 (ja) 炭化珪素エピタキシャル膜の製造方法
US6995078B2 (en) Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
WO2011090040A1 (ja) エピタキシャル結晶基板の製造方法
US20050132952A1 (en) Semiconductor alloy with low surface roughness, and method of making the same
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2004363510A (ja) 半導体基板の製造方法
JP2005244187A (ja) 歪みシリコンウエハおよびその製造方法
EP1714323B1 (en) Compound semiconductor device and method of producing the same
JP2006024728A (ja) 歪みシリコンウエハの製造方法
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee