CN114373672A - 一种外延结构、制作方法及半导体器件 - Google Patents

一种外延结构、制作方法及半导体器件 Download PDF

Info

Publication number
CN114373672A
CN114373672A CN202111530732.8A CN202111530732A CN114373672A CN 114373672 A CN114373672 A CN 114373672A CN 202111530732 A CN202111530732 A CN 202111530732A CN 114373672 A CN114373672 A CN 114373672A
Authority
CN
China
Prior art keywords
aluminum nitride
layer
nitride layer
growth
regulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111530732.8A
Other languages
English (en)
Inventor
刘波亭
林科闯
孙希国
时明明
陈利杰
刘志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202111530732.8A priority Critical patent/CN114373672A/zh
Publication of CN114373672A publication Critical patent/CN114373672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种外延结构、制作方法及半导体器件，其具异质衬底、依次形成于异质衬底上方的第一氮化铝层、由氮化铝构成且具有点缺陷的第一调控层、第二氮化铝层；首先将异质衬底置于MOCVD反应室中，生长第一氮化铝层，其次生长第一调控层，生长过程中通入微量金属有机镓源或铟源，经高温退火后，再次生长第二氮化铝层，最后生长其它功能层形成半导体器件的外延，第一氮化铝层的穿透位错延伸至第一调控层，爬升过程中吸收第一调控层中的点缺陷，改变了位错形成能，极大提升了第一调控层中位错发生弯曲闭合湮灭的几率，使第二氮化铝层的位错大幅减少，可制作出位错少、高晶体质量的外延层，降低半导体器件的制作成本，提升生产良率。

Description

一种外延结构、制作方法及半导体器件
技术领域
本发明涉及半导体领域，具体而言，涉及一种外延结构、外延结构的制作方法及其相关的半导体器件。
背景技术
氮化铝（AlN）大尺寸单晶衬底制备十分困难、就算是采用目前领域内被公认为最佳制备法的物理气相传输法（PVT）工艺，氮化铝单晶最大也只能做到6cm，全球范围内有能力生长出2英寸氮化铝单晶的企业/研发机构非常有限，所以氮化铝大尺寸单晶衬底价格昂贵。现有的衬底制备一般是在异质衬底（如：硅、蓝宝石或碳化硅衬底）上使用金属有机化合物化学气相沉淀（MOCVD）外延生长氮化铝层，作为氮化铝基板来代替氮化铝单晶衬底。
然而，在异质衬底上很难获得高质量的氮化铝外延层，主要原因有：1、氮化铝与异质衬底之间存在较大的晶格失配和热失配，外延生长会形成大量的位错；2、铝原子的粘附系数大、在衬底表面迁移速率较低，导致其横向生长速度慢，外延生长过程中基本是岛状生长很难转变为二维层状生长，生长出来的氮化铝晶体质量差且表面粗糙；3、铝源（如：三甲基铝)和氮源（如：氨气)之间存在强烈的预反应，预反应形成的颗粒会沉积在外延层表面而不能完全分解，导致外延生长过程中杂质掺入，造成不良的多晶生长，进一步恶化外延质量。
目前氮化铝外延层晶体质量提升主要是通过尽可能的提升外延生长温度或尽量避免预反应的发生来实现。但是，一方面金属有机化合物化学气相沉淀生长温度大多被限制在1200℃左右(而氮化铝外延生长的理想温度>1400℃)，很难进一步升温；另一方面温度升高的同时会加剧预反应发生，最终得到的氮化铝外延层存在大量的穿透位错，晶体质量很差。
发明内容
本发明的目的在于提供一种外延结构、外延结构的制作方法及具有此外延结构的半导体器件，属于半导体领域，此外延结构具有非氮化铝材料的异质衬底、依次形成于异质衬底上方的第一氮化铝层、由氮化铝构成且具有点缺陷的第一调控层、第二氮化铝层；此外延结构的制作方法是：首先、将异质衬底置于MOCVD反应室中，清洁衬底表面并生长第一氮化铝层；其次、生长第一调控层，生长过程中通入微量金属有机镓源或铟源，经高温退火后，再次生长第二氮化铝层；最后、生长其它功能层形成半导体器件的外延；第一氮化铝层的穿透位错延伸至第一调控层，爬升过程中吸收第一调控层中的点缺陷，改变了位错形成能，极大提升了第一调控层中位错发生弯曲闭合湮灭的几率，使穿透至第二氮化铝层的位错大幅减少，可形成大尺寸、位错少、高晶体质量的外延层，降低半导体器件的制作成本，提升生产良率。
本发明的实施例是这样实现的：
本发明实施例的一方面，提供一种外延结构，具有衬底，至少包括形成于衬底上方的第一氮化铝层、形成于第一氮化铝层上方的第一调控层、形成于第一调控层上方的第二氮化铝层，其中，衬底为非氮化铝材料（如：硅、蓝宝石或碳化硅衬底），第一调控层为具有点缺陷的氮化铝层。
可选地，第一调控层厚度为5nm-15nm。
可选地，第一调控层的点缺陷随机且大量分布。
可选地，还包括形成于第二氮化铝层上方的第二调控层、形成于第二调控层上方的第三氮化铝层。
可选地，第一调控层的点缺陷密度大于或等于第二调控层的点缺陷密度。
可选地，衬底尺寸大于或等于8cm。
本发明实施例的另一方面，提供一种外延结构的制作方法，包括以下步骤：
步骤一、将非氮化铝材料的异质衬底置于MOCVD反应室中，清洁衬底表面并生长第一氮化铝层，生长温度700℃-1200℃，生长压力30-150mbar，生长厚度10-50nm；
步骤二、在第一氮化铝层上继续生长第一调控层，生长过程中通入金属有机镓源或铟源，镓源或铟源与铝源的固相比为3%-10%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；
步骤三、对第一调控层进行高温退火，退火温度900℃-1100℃，退火时间10-20min；
步骤四、在第一调控层上继续生长第二氮化铝层，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10nm-500nm。
可选地，步骤四之后还包括以下步骤：
步骤五、在第二氮化铝层上继续生长第二调控层，生长过程中通入金属有机镓源或铟源，镓源或铟源与铝源的固相比为1%-5%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；
步骤六、对所述第二调控层进行高温退火，退火温度1100℃-1200℃，退火时间10-20min；
步骤七、在所述第二调控层上继续生长第三氮化铝层，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10-1000nm。
可选地，步骤七之后还包括以下步骤：
步骤八、在第三氮化铝层上继续生长半导体器件其它功能层，形成半导体器件的外延结构。
本发明实施例的另一方面，提供一种半导体器件，其具有上述各实施方案所提供的外延结构，该器件为III/V族化合物半导体器件，包括但不限于：HEMT、LED、HBT、SBD中的任意一种。
本发明实施例的有益效果包括：
本发明提供一种外延结构及外延结构的制作方法，首先、将异质衬底置于MOCVD反应室中，清洁衬底表面并生长第一氮化铝层，作为氮化铝外延生长的成核层；其次、在第一氮化铝层上继续生长第一调控层，生长过程中通入微量的金属有机镓源或铟源，镓源或铟源与铝源的固相比为1%-10%，由于氮化镓或氮化铟的分解温度远低于氮化铝生长温度，在低压高温生长过程中，镓原子或铟原子挥发，在第二氮化铝层中产生大量镓空位或铟空位形成点缺陷；再次、对第一调控层进行高温退火，第一氮化铝层的穿透位错延伸至第一调控层，爬升过程中吸收第一调控层中的点缺陷，改变了位错形成能，极大提升了第一调控层中位错发生弯曲闭合湮灭的几率，位错穿透至下一层的数量大大减少；然后、在第一调控层上继续生长第二氮化铝层，V族源和III族源的比例小于第一氮化铝层和第一调控层，生长速率大于第一氮化铝层和第一调控层；最后、生长其它功能层形成半导体器件的外延。本制法使用常规的MOCVD设备，在较低的温度（低于1200℃）下进行氮化铝外延生长，尽可能地减少预反应的发生，可制作位错少、高晶体质量的外延层，降低半导体器件的制作成本，提升生产良率。
较佳地，第一调控层厚度为5nm-15nm，其点缺陷随机且大量分布增大穿透位错弯曲闭合湮灭的机率，经过多次调制实验，该厚度范围即可有效地将大量第一氮化铝层穿透延伸至第一调控层的穿透位错弯曲闭合湮灭，又不会引入新的位错或缺陷。
较佳地，调制第一调控层的镓源或铟源与铝源的固相比（3%-10%）高于第二调控层（1%-5%），第一调控层有更多的镓原子或铟原子挥发，在第一氮化铝层中产生的镓空位或铟空位更多，即第一调控层形成的点缺陷密度大于第二调控层，第一调控层点缺陷可以有效湮灭第一氮化铝层的穿透位错，调控应力，第二调控层点缺席密度控制在较低数量，以降低引入新的位错或缺陷机率，避免影响整体晶体质量。
较佳地，调制中间的第一或第二氮化铝层厚度（10nm-500nm）低于最上方的第三氮化铝层厚度（10-1000nm）；调制第一氮化铝层生长温度（700℃-1200℃）低于第二或第三氮化铝层生长温度（1000℃-1200℃）；即避免初始氮化铝层产生过多的位错，又实现较低预反应发生和快速氮化铝外延生长的平衡，可在更短的时间内制作出位错少、高晶体质量的外延层。
较佳地，调制第二调控层的退火温度（1100℃-1200℃）高于第一调控层的退火温度（900℃-1100℃）；即有效消除层间应力又降低引入新位错或其它缺陷的机率。
较佳地，使用常规的MOCVD设备在异质衬底（如硅衬底，可以做成8寸、12寸或更大）上生长氮化铝外延结构，即实现大尺寸、高晶体质量的氮化铝外延层量产，又降低外延结构的制造成本，进而降低使用该外延结构的III/V族化合物半导体器件的生产成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的外延结构制作方法状态示意图之一；
图2为本发明实施例提供的外延结构制作方法状态示意图之二；
图3为本发明实施例提供的外延结构制作方法状态示意图之三；
图4为本发明实施例提供的外延结构制作方法状态示意图之四；
图5为本发明实施例提供的外延结构制作方法状态示意图之五；
图6为本发明实施例提供的外延结构制作方法状态示意图之六；
图7为本发明实施例提供的外延结构制作方法状态示意图之七。
图标：1-硅衬底；2-第一氮化铝层；3-第一调控层；4-第二氮化铝层；5-第二调控层；6-第三氮化铝层；7-功能层；8-点缺陷；9-位错。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一：如图1至4所示，
首先，将硅衬底1（也可以是蓝宝石或碳化硅等材料）置于MOCVD反应室中，在氢气（H2）氛下高温烘烤10-20min清洁衬底表面后，生长第一氮化铝层2，生长温度700℃-1200℃，生长压力30-150mbar，生长厚度10-50nm，该层作为氮化铝外延层生长成核层；
其次，在第一氮化铝层2上继续生长第一调控层3，生长过程中通入金属有机镓源或铟源，镓源或铟源与铝源的固相比为3%-10%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；由于氮化镓或氮化铟的分解温度远低于氮化铝生长温度，在低压高温生长过程中，镓原子或铟原子挥发，在第二氮化铝层4中产生大量镓空位或铟空位形成点缺陷8（点缺陷为材料微观结构，本实施例附图仅为示意）；第一调控层3厚度为5nm-15nm，其点缺陷8随机且大量分布增大穿透位错9（位错为材料微观结构，本实施例附图仅为示意）弯曲闭合湮灭的机率，经过多次调制实验，该厚度范围即可有效地将大量第一氮化铝层2穿透延伸至第一调控层3的穿透位错9弯曲闭合湮灭，又不会引入新的位错或缺陷；
再次，对第一调控层3进行高温退火，退火温度900℃-1100℃，退火时间10-20min；第一氮化铝层2的位错9延伸至第一调控层3，爬升过程中吸收第一调控层3中的点缺陷8，改变了位错9形成能，极大提升了第一调控层3中位错9发生弯曲闭合湮灭的几率，穿透位错9延伸至下一层的数量减少；
最后，在第一调控层3上继续生长第二氮化铝层4，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10nm-500nm ；V族源和III族源的比例小于第一氮化铝层2和第一调控层3，生长速率大于第一氮化铝层2和第一调控层3，快速生长氮化铝外延层。
本制法使用常规的MOCVD设备，使用硅衬底1（现有成熟工艺已可制备8寸、12寸或更大尺寸）在较低的温度（低于1200℃）下进行氮化铝外延生长，尽可能地减少预反应的发生，即实现大尺寸、高晶体质量氮化铝外延层的量产，又降低外延结构的制造成本，进而降低使用该外延结构的III/V族化合物半导体器件（比如：HEMT、LED、HBT、SBD）的生产成本。
实施例二：如图5至7所示，与实施例一相同部份不再复述，区别在于：生长第二氮化铝层4之后，继续生长第二调控层5和第三氮化铝层6，并最终形成III/V族化合物半导体器件的外延结构。
首先，在第二氮化铝层4上继续生长第二调控层5，生长过程中通入微量金属有机镓源或铟源，镓源或铟源与铝源的固相比为1%-5%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；
其次，对第二调控层5进行高温退火，退火温度1100℃-1200℃，退火时间10-20min；
再次，在第二调控层5上继续生长第三氮化铝层6，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10-1000nm。
最后，在第三氮化铝层6上继续生长半导体器件其它功能层7，形成半导体器件的外延结构。
调制第一调控层3的镓源或铟源与铝源的固相比（3%-10%）高于第二调控层5（1%-5%），第一调控层3有更多的镓原子或铟原子挥发，在第一氮化铝层2中产生的镓空位或铟空位更多，即第一调控层3点缺陷8密度大于第二调控层5点缺陷8密度，第一调控层3点缺陷8可以有效湮灭第一氮化铝层2的穿透位错9，调控应力，第二调控层5点缺席密度控制在较低水平，以降低引入新的位错或缺陷机率，避免影响整体晶体质量；调制中间的第一或第二氮化铝层4厚度（10nm-500nm）低于最上方的第三氮化铝层6厚度（10-1000nm）；调制第一氮化铝层2生长温度（700℃-1200℃）低于第二或第三氮化铝层6生长温度（1000℃-1200℃）；即避免初始氮化铝层产生过多的穿透位错，又实现较低预反应发生和快速氮化铝外延生长的平衡，可在更短的时间内制作出位错少、高晶体质量的外延层；调制第二调控层5的退火温度（1100℃-1200℃）高于第一调控层3的退火温度（900℃-1100℃）；即有效消除层间应力又降低引入新位错或其它缺陷的机率。
基于上述实施例，亦可在第一氮化铝层上生长多次调控层和氮化铝层的组合，以使穿透位错控制在器件制作的要求之内，具体生长工艺基于：后一层调控层的镓源或铟源与铝源的固相比低于或等于前一层调控层、后一层调控层的退火温度高于或等于前一层调控层、后一层氮化铝层的生长温度高于或等于前一层氮化铝层或者后一层氮化铝层的生长厚度高于或等于前一层氮化铝层等原则微调，均可实现快速生长大尺寸、高晶体质量的氮化铝外延层，在此不作复述。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种外延结构，具有衬底，其特征在于：至少包括形成于衬底上方的第一氮化铝层、形成于第一氮化铝层上方的第一调控层、形成于第一调控层上方的第二氮化铝层，其中，衬底为非氮化铝材料，第一调控层为具有点缺陷的氮化铝层。
2.如权利要求1所述的一种外延结构，其特征在于：所述第一调控层厚度为5nm-15nm。
3.如权利要求1所述的一种外延结构，其特征在于：所述第一调控层的点缺陷随机且大量分布。
4.如权利要求1所述的一种外延结构，其特征在于：还包括形成于所述第二氮化铝层上方的第二调控层、形成于第二调控层上方的第三氮化铝层。
5.如权利要求4所述的一种外延结构，其特征在于：所述第一调控层的点缺陷密度大于或等于所述第二调控层的点缺陷密度。
6.如权利要求1至5中任意一项所述的一种外延结构，其特征在于：所述衬底尺寸大于或等于8cm。
7.一种外延结构的制作方法，其特征在于，至少包括以下步骤：
步骤一、将非氮化铝材料的衬底置于MOCVD反应室中，清洁衬底表面并生长第一氮化铝层，生长温度700℃-1200℃，生长压力30-150mbar，生长厚度10-50nm；
步骤二、在第一氮化铝层上继续生长第一调控层，生长过程中通入金属有机镓源或铟源，镓源或铟源与铝源的固相比为3%-10%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；
步骤三、对第一调控层进行高温退火，退火温度900℃-1100℃，退火时间10-20min；
步骤四、在第一调控层上继续生长第二氮化铝层，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10nm-500nm。
8.如权利要求7所述一种外延结构的制作方法，其特征在于：还包括以下步骤：
步骤五、在第二氮化铝层上继续生长第二调控层，生长过程中通入金属有机镓源或铟源，镓源或铟源与铝源的固相比为1%-5%，生长温度700℃-1100℃，生长压力30-150mbar，生长厚度5nm-15nm；
步骤六、对所述第二调控层进行高温退火，退火温度1100℃-1200℃，退火时间10-20min；
步骤七、在所述第二调控层上继续生长第三氮化铝层，生长温度1000℃-1200℃，生长压力30-150mbar，生长厚度10-1000nm 。
9.如权利要求8所述一种外延结构的制作方法，其特征在于：还包括以下步骤：
步骤八、在所述第三氮化铝层上继续生长半导体器件其它功能层，形成半导体器件的外延结构。
10.一种具有如权利要求1至5、7至9中任意一项所述外延结构的半导体器件，其特征在于：所述半导体器件为HEMT、LED、HBT、SBD中的任意一种。
CN202111530732.8A 2021-12-15 2021-12-15 一种外延结构、制作方法及半导体器件 Pending CN114373672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111530732.8A CN114373672A (zh) 2021-12-15 2021-12-15 一种外延结构、制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111530732.8A CN114373672A (zh) 2021-12-15 2021-12-15 一种外延结构、制作方法及半导体器件

Publications (1)

Publication Number Publication Date
CN114373672A true CN114373672A (zh) 2022-04-19

Family

ID=81139683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111530732.8A Pending CN114373672A (zh) 2021-12-15 2021-12-15 一种外延结构、制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN114373672A (zh)

Similar Documents

Publication Publication Date Title
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
CN113235047B (zh) 一种AlN薄膜的制备方法
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
Olson et al. MOCVD growth and characterization of GaP on Si
CN104409319A (zh) 一种石墨烯基底上生长高质量GaN缓冲层的制备方法
CN110541157A (zh) 一种Si衬底上外延生长GaN薄膜的方法
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
CN100451181C (zh) 利用原位掩膜进行外延生长氮化物单晶薄膜的方法
JPH0513342A (ja) 半導体ダイヤモンド
CN116169222A (zh) 一种AlN模板及其制备方法
CN114373672A (zh) 一种外延结构、制作方法及半导体器件
CN107316800B (zh) 自支撑氮化镓层及其制备方法
US20050211988A1 (en) Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
TW201120938A (en) Method of fabricating a transferable crystalline thin film
CN101525740B (zh) 生长高质量氮化铟单晶外延膜的方法
Ren et al. Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications
CN113410352B (zh) 一种复合AlN模板及其制备方法
US8455881B2 (en) Ge quantum dots for dislocation engineering of III-N on silicon
CN109841500B (zh) 一种InGaN外延层及其制造方法
CN106384709A (zh) 一种GaN薄膜材料及其制备方法
CN113471064B (zh) 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片
US20150090180A1 (en) Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy
KR960004904B1 (ko) 다공성 실리콘기판위에 갈륨비소를 성장하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination