TWI286236B - Memory circuit, display circuit, and display device - Google Patents

Description

128623,6 ------^ 五、發明說明（1) 發明背景 本毛月大致有關顯示裝置，如液晶 :以路且更特別有關被安排儲存用：ΐΐ:5; = 、曰电路，顯示電路及顯示裝置。 °孔唬 以^ Ϊ :=中，大量像素係被以列及攔矩陣_ 之影像。該視訊係串並聯被轉換為將;輸入-框 T加至各列中之像素之資料訊號。當視ς為、比驅動電壓 欠位類比轉換器（DAC)係被用來獲得資料，、、、立型式時， 電=做電荷直到資料訊號更放電，並保持驅動 ;換為像素。該資料訊號之^轉;=著經由訊號線被 之移動影像顯示中，並非：有度均被維持於鄰接 ίΐϊ貧料訊號。因此，為了降低期間均需被轉換為 可;;:館存驅動電之頻率， 性時改變以:: 、、立元。因此，盔法k 4 傳統像素記μ體通 階度。 獲传用於顯示全彩色影像= 右像素記憶體舆下列配 付， 置產生關聯’則中間階度係可獲 第8頁 1286236

五、發明說明（2) 位(二1各Λ素配置像素記憶體以儲存兩個或更多資料 像素4 =位轉換器（ADC)及數位類比轉換器附著至 域(比2)率形成各像素具有兩個或更多子像素並改變白顯示區 (3)執行各像素之分時調變並改變白顯示期間比 合、果見小像素尺寸之配置（1 )及（2 )。有了配置（3 )， ,, π夕曰加階度之問題。例如，易發生閃蝶。為了自呈 決此，德去4 L W >1巧午 、A m體僅被配置使其可固定類比驅動電壓。 容引、系可使用電容來固定任意顏比驅動電壓。為了將此電 容上進像，’需該電路安排輸出類比驅動電壓而不消除電 Z曰“何有了液晶顯示裝置，長時間施加一電壓極性 層係會損害液晶物質品質。例如，液晶物質之電阻 駆動，二，。因此，從液晶壽命觀點來看係需要極性反向 (:二：自Γ期額外固定來自訊號線之資料職^ 連續框上之像iU(:Vdata)，並將這些電壓交替施加至 發明簡單摘要 本發明目的係提供妹 _ 、， 動電壓之記憶電政 L存貢料訊號當作正及負極類比驅 依據本發明第一觀^示電路及顯示裝置。 極被連接以輪入資，係提供一種記憶電路，包括：閘 容，其被充電至正及=諕之電晶體，及第一及第二儲存電 叹員極電源供電電壓且被連接至電晶體

第9頁 1286236 五、發明說明（3) 之源極及汲極以八 電厂堅。 刀別儲存資料訊號當作正及負極類比驅動 依據本發明第-娃日就 有液晶物質被固定於：對顯示電路，包括··具 記憶電路，其具有閘接： 元件; 及第一及第二儲在曾六朴 彻入貝科讯唬之電晶體，· 壓且被連接至電曰邮^ 被充電至正及負極電源供電電 二儲存電容固定之；U輸出電路，可將被第-及第 顯示元件。 及負極類比驅動電星交替施加.至液晶 以觀點’係提供-種顯示裝置，包括··被 掃描數個r素;沿像她 動區段，其被配置掃描：。及複數個像素驅 一掃描線被控制來捕^ ^又處附近，且其各經由 料訊號至-像*，各像；驅資：訊號並輸出該資 存電容，其被充：=::虎之電晶體；及第-及第二儲 晶體之源極及沒極以儲供電電壓且被連接至電 驅動電壓。 別儲存貝料訊號當作正及負極類比 及第顯；當電晶體之源極 電容中之雷;r在、*击 "子電各日卞，第一及第二儲存 類比驅動電】；資：：：：提供資料訊號當作正及負極 土 m虎不必被更新時’這些類比驅動

I 第10頁 128623.6 五、發明說明（4) 電壓係連續被第一及第二儲存電容固定。因此，即使資料 A號更新被中斷來降低電源散逸，中間階度亦可被獲得於 顯示裝置中。此外，當像素為液晶像素時，跨越像素之電 壓極性可藉由交替輸出被第一及第二儲存電容固定之正及 負極類比驅動電壓輕易地被反轉。於是，可避免液晶物質 之降階。^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ' 發明詳細說明 依據本發明貫施例之液晶顯示裝置將參考附圖做說明。 一第一圖顯不液晶顯示裝置i 〇 〇之電路配置，而第二圖顯 示液晶顯示裝置1 〇 〇之線路截面結構圖。 液晶顯示裝置100包括液晶顯示面板101及用於控制該液 晶顯不面板101之液晶控制器102。液晶顯示面板1〇1具有 液晶層LQ被固定於陣列基板AR及計數器基板CT間之結構。 液晶控制器102係被配置獨立於液晶顯示面板1〇1被提供 驅動電路板p 〇 B上。 拓ί Γ:基板AR包括玻璃板GL上之顯示區域Dp内被以列及襴 陣排列之複數個像素，沿像素電極PE列延伸之複數] fH2，沿像素電極”攔延伸之複數個訊號線20 ’分別被 广；ί1 捕2f 交差處附近之複數個像素驅動區 •kPX ’其各捕捉來自對應訊號線2〇之 以回應被供應自對應掃描線丨2之掃描气泸並=屮二ata 號電㈣…至對應像素電極PE，可田驅亥貧^ 線驅動器103，可驅動訊號線2〇之訊號線驅動田= 之“ 第11頁 1286236 五、發明說明（5) 電D器之基3 L包括被配置面對冑素電極p e並被設定接地 1 ί ^ Ϊ Γ f102可接收外來之數位視mViDE()及同步sync A IT上直掃描控制訊號ΚΤ，水平婦描控制訊號 mλ號p〇l及類似者。垂直掃描控制訊號^ 係被供應至％描線驅動哭〗^ q 士 滿#vTwn 一 f 平掃描控制訊號XCT係與 ° 起被供應至訊號線驅動器1 〇 4。極性栌制訊號 POL係被供應至各像素驅動區段ρχ。 M m虎 掃二；】ϊγ虽掃描訊號至各垂直掃描(框)期間中之 各掃描線12。 訊號僅於-水平線期間被供應至 各：f器1 °4係被水平掃描控制訊號XCT控制以執行 ί: :i=rDE〇輸入之串並聯轉換及數位類比 ί」姐▲知被驅動於此期間，及供應用於一列像素 之^枓讯唬V d a t a至訊號線2 0。 、 ^ 弟 圖為被顯不於第一圖之像辛題千杜 第三圖中，P P - i ㈡之像f顯不區段等效電路圖。 Z^l： ‘不由一像素電極PE，計數器電極CE及被@ &ρχ包括可儲存用於一像素（Ρ)之資料訊號當作正、倉品 ，比驅重力電壓之記憶電路。陣列基板AR上，田各 、° 括正及負搞夕楚 知4田線1 2包 子掃描線及u-及正及負極之第二 及12—，其均被平行排列且延伸於列方向。 第12頁 128623^ 五、發明說明（6) H極性控制線13，正及負極電源線14 +及14 一及接地 線t5係被平行排列且延伸於列方向。 姑t Ϊ電路包括兩正及負極電源供應，電晶體11至了9，及 一生關聯並被連接至像素電極⑽當做負載之第一及第 二子電容C1及C2。第三圖中，n ，T3，T7，T5及丁9為？一 =，電晶體，而丁2,74，16及了8為^通道電晶體。記憶電 一 3楚電晶體Τ2至了5分別被配置形成交換電路，其可將第 及14 — 一 :存電容C1及C2分別連接至正及負極電源線14 + : 以供應正及負極電源供電電壓，且接著將第一及第 ^儲存電容C1及C2分別連接至電晶體T1之源極及汲極。再 一：包弓日feT6至T9係被配置形成輸出電路，其可輸出被第 儲，電容C1固定之正極類比驅動電壓及被第二儲存電容 固疋之負極類比驅動電壓。 電阳體Τ2至Τ5之閘極係分別被連接至訊號線2〇，第一子 :十田？1 : + ’第-子掃描線11 -，第二子掃描線1 2 +，第 一子掃描線12 —。電晶體Τ2之汲極係被連接至電源線j 4 :，而電晶體Τ2之源極係被連接至第一儲存電容C1及電晶 =T4之源極。電晶體了3汲極係被連接至電源線14 —，而電 晶體Τ3源極係被連接至第二儲存電容C2及電晶體Τ5之汲 極儲存電谷及C2具有分別被連接至接地線丨5及下一列 之接f線之其接地端。電晶體^之源極及汲極分別被連接 至電曰曰體T4之汲極及電晶體了5之源極。電晶體以及口分別 被連接至第一儲存電容(^及第二儲存電容㈡。電晶體以及 T9之閘極一起被連接至極性控制線13。電晶體以之汲極及

第13頁 1286236

五、發明說明（7) 源極係分別被連接蕾 體T8之源極係康^電源線1 4 +及電晶體T8之汲極。電晶 極分別被連接至雷Ϊ f像素電極^。電晶體口之源極及汲 之源極係被遠技^二線14 ~及電晶體了9之汲極。電晶體丁9 攸連接至像素電極pE。 像素驅動區段ρ γ J品 做說明。液曰\g —，、乍配置可參考以下第四圖所示時序圖 首务於生ΐ曰曰 面板101中，正及負脈衝P1 +及P1 —係 J J ^ Α刖列水平掃描期間分別經由第一子掃描線1 1 /及 被二It加弋電晶體12及了3之閘極，使電晶體Τ2及Τ3兩者 汗。藉此’第一及第二儲存電容C1及C2分別連接至 及負極電源線14 +及14 —，結果ci及C2分別被充電至正 及負啟始電壓+ Vpi及一Vnd。 當被施加至電晶體T2及13閘極之電壓分別等於電源供電 電壓+ VDD及一VDD，其閘極對源極電壓變為〇伏特，產生 流經其汲極之飽和電流。結果，第一及第二儲存電容C1及 C2之啟始電壓+ Vpi及—乂11^分別被門檻電壓了2及73降低，

所以 + Vpi = + VDD —VTn 而一Vmi = — VDD VTp 為了 維持第一及第二儲存電容Cl及C2之啟始電壓分別為 + Vpi = +VDD且一Vmi = — VDD，需被施加至T2及T3閘極之 電壓分別不小於+ VDD + VTn及一VDD — VTp。在此，VTn為 Ν-通道電晶體之門檻電壓，而| VTp |為卜通道電晶體之 門4監電壓。N -通道電晶體例中’其猎由設定其閘極電位高 於其源極電位來打開ON。另一方面，P-通道電晶體藉由設 定其閘極電位低於其源極電位來打開0N。針對此’電晶體 T2及T3藉由設定其閘極電不小於+ + VTn及一 一

1286236 I發明說明（8) ~ ~' ---- I VJp |來打開0N。然而，因為同時電晶體之閘極電位分 別高於及低於其源極電位，所以電晶體之源極電位將分別 高於及低於其閘極電位。然而，因為源極電位不大於電源 供電電壓，此時之啟始電壓將為+ Vp i = + VDD而—h 土 = VDD ^脈衝P1 +及P1 —被重設為0伏特時，電晶體Τ2及 Tj係被關閉OFF，所以第一及第二儲存電容C1 A C 2中之電 荷不能脫離至任何地方。因此，當脈衝P 1+及p 1 一被重設 時，啟始電壓+ Vpi及一Vmi係被第一及第二儲存電容C1及 C2固定。實務上，ci及C2之啟始電壓會因電晶體^及T3及 第一及第二儲存電容及C2中之洩漏電流而逐漸改變。 接著，正及負脈衝Ρ1 +及Ρ1 —於特定列水平掃描期間分 別經由第一子掃描線1 2 +及1 2 ~被施加至電晶體Τ4及τ 5之 閘極以打開ON電晶體Τ4及Τ5。此時，資料訊號+ Vdata係 經由訊號線20同時被施加至電晶體T1之閘極。結果，第一 及第二儲存電容C1及C2係被連接至電晶體T1之源極及汲極 以供應啟始電壓+ Vp i及一Vm i。此時，正及負電壓+ γρ及 —Vm係分別被第一及第二儲存電容以及口固定。 當資料訊號電壓+Vdata被施加至源極及汲極分別被設 定為啟始電壓+ Vpi及一Vmi之電晶體T1之閘極時，源極電 位高於閘極電位有電晶體T1之門檻電壓VTp。因為汲極電 位位於源極電位相反相位，所以此時之驅動電壓為 + Vp = + Vdata + VTp 而-Vm = - Vdata - VTp + Vpi -vmi。 當脈衝P2 +及P2 —被重設為〇伏特時，電晶體T4及T5係被 關閉OFF。因此，當脈衝P2 +及P2 —被重設為〇伏特時，驅

1286236 / 五、發明說明（9) 動電壓+ Vp及一Vm係被第一及第二儲存電容[1及α固定。 同時，電晶體T1係被隔離來岔斷來自訊號線2 〇之連續資 料。 當啟始電壓小於電源供電電壓，也就是屮Vp) = + VDD 一 V Τ η而一V m i = — V D D + V T p時’驅動電壓+ v p及—v m變成 + V p = + V d a t a + V T p 而一V m = — V d a t a — V T p + V p i — V m i = 一 Vdata — VTp + VDD — VTn ~ VDD + VTp = — Vdata — VTn。 當啟始電壓等於電源供電電壓，也就是+ Vpi = + VDD而 —V m i = — V D D時，驅動電壓+ V p及一V m變成 + Vp = + Vdata + VTp 而—Vm = -Vciata —VTp + Vpi —Vmi = —Vdata —VTp + VDD — VDD = —Vdata —VTp 〇 因此’驅動電壓+ V p及一V m隨啟始電壓+ v p i及—v m i而 變化。當N-及P-通道電晶體之門檻電壓ντη及VTp彼此絕對 值相等時，沒有問題。若門檻電壓彼此不相等，則需補償 差異對策。為了將被第一及第二儲存電容C1及C2固定之驅 動電壓設定大小等於資料電壓（也就是+Vp = +vdata而一 Vra = — Vdata)，則小於+ Vdata有門檻電壓ντρ之電壓，也 就是+ Vdata — VTp，僅被施加至電晶體Τ1之閘極。當Ν-通 道電晶體被當作電晶體Τ1時，施加負資料電壓—vdata至 其閘極將產生P-通道電晶體被使用時之相同效應。 被第一及第二儲存電容C1及C2固定之驅動電壓+ vp及一 Vm分別被施加至電晶體T6及T7之閘極，接著在不被損毁下 被轉換或被讀取至電晶體T8之源極及電晶體T9之汲極。各 電晶體T6及T7係被當作具有1電壓增益之放大器。源極電

第16頁 128623^ 五、發明說明（10) 位遵循具有其間常數差異之閘極電位。 如上述，當+ Vpi = + VDD而一 Vmi = — VDD時，被第一及 第二儲存電容C1及C2固定之驅動電壓變成 + Vp = + Vdata + VTp 而一Vm = — Vdata — VTp。因為這些驅 + Vdata +VTp —VTn 而一Vm = —Vdata —VTp +VTp = a。因此’设a十N -及P -通道電晶體使V τ η = V T p可產 =+Vdata而一Vra=—Vdata。也就是，絕對值等於 號電壓之正及負驅動電壓可被獲得。 ’正及負脈衝P 3 +及P 3 —以各框中一脈衝經由極性 1 3被父替施加至電晶體τ 8及T 9之閘極。當正脈衝p 3 加至電晶體T8及T9之閘極時，電晶體78被打開〇1^， 體T9被關閉OFF。藉此，第一儲存電容π及電晶體 路係被連接至像素電極PE，所以被第一儲存電容ci 正驅動電壓=Vp係可經由電晶體T6被讀取至像素電 另方面，§負脈衝Ρ 3 —被施加至電晶體τ 8及τ g之 ’電晶體T8被關閉qFF，而電晶㈣被打聊 二儲存電容C2及電晶體T7之電路係被連接至像素9 Τ以被第二儲存電容C2固定之負驅動電壓—Vm俜 ，體而讀取至像素電獅。因此，正及負驅U Vm被乂替施加至像素電極PE當作其極性於各框 =壓，以達成像素娜及計數器電極； 述’當N-及P-通道雷日 、电日日脰被叹叶使其門檻電壓彼此 動電壓被各電晶體Τ6及Τ7之Π檻電壓VTn及¥1?降落，所以 + Vp = -Vda t 生+Vp 資料訊 接著 控制線 +被施 而電晶 T6之電 固定之 極PE 〇 閘極時 此，第 極PE， 經由電 壓+ V p 被反向 之反向 如上

第17頁 128623幻. 五'發明說明（11) ，對值相卜就是VTn=VTP時，絕對值等於資料訊號電 =之正及負驅動電壓，也就是+Vp = +Vdata而-Vm = — V d a t a可被獲得。 第五圖為顯示第三圖之像素驅動區段PX第一修改等效電 路圖。相时考符號係被附著至類似第I圖所示者之部 件，而多餘解釋係因簡化起見而被刪除。當n—及卜通道電 晶體之門檻電壓VTn及VTp彼此相異時，.通道電晶體n〇 及Τ1 2之^電路及Ρ—通迢電晶體τ丨i之電路係額外被連接至第 五圖所示之電路配置以獲得門檻電壓彼此相等時之相同效 應。電晶體T1 0之源極係被連接至電晶體T4之汲極，而電 晶體Τ10之閘極及汲極係被連接至電晶體Τ2之汲極。電晶 體Τ12之源極係被連接至電晶體Τ7之汲極，而電晶體Τ12之 閘極及汲極係被連接至電晶體了9之汲極。電晶體τη之源 極係被連接至電晶體T6之源極，而電晶體T1 i之閘極及汲 極係被連接至電晶體T8之源極。 也就疋6兒，超過電源供電電壓有門捏電壓或更多之電壓 係被施加至電晶體T2及T3之閘極以打開on或關閉〇FF被第 一及第二儲存電容C1及C2固定之啟始電壓為+ Vpi = + VDd 而—Vmi = — VDD狀態中之電晶體T4及T5，N-通道電晶體 τ 1 〇連續階段之電位係藉由門檻電壓VTn增加，使儲存電容 C1及C2得以固定驅重力電壓+ vp = + vdata+VTp+VTn而〜 Vm = -Vdata -VTp -VTn 〇 接者’ N -及P -通道電晶體τ 6及T 7連續階段之驅動電壓 + Vp及一 Vm係分別被門檻電壓VTn及VTp降落，產生

1286236,/ 五、發明說明（12) + Vp = + Vdata + VTp 而一 Vm = — Vdata — VTn 。 接著，Ν-及Ρ-通道電晶體ΤΙ 1及Τ12連續階段之驅動電壓 + Vp及一Vm係分別被門檻電壓ντη及VTp降落，產生 + Vp = + Vdata而一 Vm = — Vdata。因此，絕對值等於資料 電壓之正及負驅動電壓可被獲得。 液晶顯示面板1 〇 1需大量延伸於水平掃描方向之接線， 其包括第一子掃描線11 +及丨丨—，第二子掃描線12 +及12 一，極性控制線13，電源線14 +及14 —及接地線15。當很 難提供這些接線時，線數將藉由以下修改來降低： 第二修改·· 第六圖顯示第三圖所示之像素顯示區段第二修改。相同 參考符號係被附著至類似第三圖所示者之部件，而多餘解 釋係因簡化起見而被刪除。脈衝ρ 2 +及ρ 2 一可於脈衝ρ 1 + 及一被施加至接線以掃描下一列相同時點被施加至接線 來掃描特定列。因此，如第六圖所示，用於下一列之第一 子掃描線11 +及1 1 —係被用來替代被連接至電晶τ 問極之第二子掃描線12 +及12 -，所以第二子掃描線12 + 及1 2 ~可被刪除。 第三修改： 第七圖顯不第三圖所示之像素顯示區段第三修改。相同 釋皮附著至類似第三圖所示者之部件，而多餘解 ^間化起見而被刪&。用於上一列之第—子掃描線。 1 —係保持不用直到用於像素之下一資料訊號抵達為 止。因此，如第七圖戶…用於上一列之第—子掃描2 1286236,. ---—---- 五、發明說明（13) +及11 -係被用來替代可將第一及第— 地之接地㈣，所以接地線15可被冊^儲存電容及C2接 第四修改： 第八圖顯不第三圖所示之像素顯示 參考符號係被附著至類似第三圖所 “文：相同 釋係因簡化起見而被刪除。如第八所之终，而多餘解 其係結合可將正脈衝p +反轉為負脈衝p —之 =，電路及，位電路而成。因此，脈衝整二 yu -係被用來替代被連接至電晶體Τ3閑極之子 ”卜，所以第一子掃描線u—可被刪除。 驅動電壓波形係可獲得自模擬第三圖所示 电-置之電路杈擬器。如第九圖所示，即使於ν一及卜 迢電晶體之門檻電壓VTn及VTp彼此相異，也就是ντη = 1 · 0 V且V Τ ρ — - 2 · 〇 V之例中，正及負驅動電壓 + Vp = +Vdata且一 Vm = — Vdata之絕對值等於被供應至電 晶體T1閘極之貧料訊號電壓，係被交替輸出於連續框上 (也就是正驅動電壓+Vp被輸出於奇數框而負驅動電壓一 V m被輸出於偶數框）。 附加，點及修改對熟練技術人士將無困難。因此，本發 明較廣觀點係不受限於在此顯示及說明之特定細節及代表 性實施=。於是，只要不背離附帶申請專利範圍及其同^ 者所界定之一般發明性概念之精神及範疇，均可做各種修 改。 夕

MK i 第20頁 1286236 ^ / 圖式簡單說明 第1圖為依據本發明實施例之液晶顯示裝置線路配置圖； 第2圖為被顯示於第1圖之線路截面結構圖； 第3圖為被顯示於第1圖之像素顯示區段等效電路圖； 第4圖為解釋被顯示於第3圖之像素驅動區段線路操作之時 序圖； . 第5圖為顯示電壓降電晶體被添加之第3圖之像素顯示區段 第一修改圖； 第6圖為顯示第二子掃描線被刪除之第3圖之像素顯示區段 第二修改圖；

第7圖為顯示接地線被刪除之第3圖之像素顯示區段第三修 改圖； 第8圖為顯示負極第一子掃描線被刪除之第3圖之像素顯示 區段第四修改圖； 第9圖為顯示獲得自模擬第3圖所示電路配置之電路模擬器 之驅動電壓波形圖； 元件符號說明： 11第一掃描線 1 4正及負極電源線 1 0 0液晶顯示裝置 102液晶控制器 1 0 4訊號線驅動器 C1第一儲存電容 P1+、P卜正及負脈衝 1 2掃描線 1 3極性控制線

1 5接地線 2 0訊號線 1 0 1液晶顯不面板 1 0 3掃描線驅動器 T1〜T9電晶體 C2第二儲存電容

第21頁

Claims (1)

1. 1286236 > / 六、申請專利範圍 動電壓。 6. 依據申請專利範圍第5項之該記憶電路，其中該輸出電 路係包括第六及第七電晶體，其閘極分別被連接至該第一 及第二儲存電容，第八電晶體，其一端經由該第六電晶體 被連接至該正極電源線而另一端被連接至第一負載，及第 九電晶體，其一端經由該第七電晶體被連接至該負極電源 線而另一端被連接至第二負載，且該第八及第九電晶體之 傳導係被控制。 7. 依據申請專利範圍第6項之該記憶電路，其中該第一， 第三，第五，第七及第九電晶體係為P-通道電晶體，而該 第二，第四，第六及第八電晶體為N-通道電晶體。 8. 依據申請專利範圍第7項之該記憶電路，其中該P-通道 及N-通道電晶體之門檻電壓之絕對值彼此相異，該交換電 路進一步包括第十電晶體，其被連接於該第一儲存電容及 該第四電晶體之間，該輸出電路包括第Η--電晶體，其被 連接於該第六及第八電晶體之間，及第十二電晶體，其被 連接於該第七及第九電晶體之間，該第十，十一，十二電 晶體係為Ν-通道，Ρ-通道，及Ν-通道電晶體，當作可補償 門檻電壓差異以提供正及負極驅動電壓絕對值相等之電壓 降元件。 9. 依據申請專利範圍第6項之該記憶電路，其中該第一及 第二負載係以具有液晶物質被固定於一對電極間之結構之 共有液晶顯示元件所形成。 1 0. —種顯示電路，包含：

   第23頁 1286236 、、申請^— ~一 ^—一 構；夜晶顯示元件，具有液晶物質被固定於一對電極 及$，電路，具有閘極被連接以輪入資料訊號之電 壓，及第二儲存電容，其被充電至正及負極電源 訊號i分別被連接至該電晶體之源極及没極以儲存 二，作正及負極類比驅動電壓；以及 輸屮* 之謗正電路，其可交替施加被該第一及第二儲存電 H 及負極類比驅動電壓至該液晶顯示元件。 電路據申請專利範圍第1 0項之該記憶電路，其中i 間之結 晶體， 供電電 該資料 容固定 贫記憶

   1286236

   第25頁 1286236 申請專利範圍 四及第五電晶體 •依據申請專利範圍第16項之該顯示裝置，复 子 18 負 該 19 電 20 電 第 連 電 而 m 21 一-¾ 而 22 道 電 ，之第二子掃描線係對下—列像素之該正及、遠正及 知描線為共有。 負極之第一 •依峯申請專利範圍第16項之該顯示裝置，复& 二^第一子掃描線係被連接當作用於下一列兮傻^正及 ，路之該第一及第二儲存電容之接地乂4像素之各 據申請專利範圍第13項之該顯示裝置，其 係包括脈衝整形電路，其可反轉被施加至哼。/ 乂換 J體”…之閑極脈衝並供應該被反轉二:。 及弟二電晶體閘極之其他之一。 ^ ^ •依據申請專利範圍第i 5項之該顯示裝置，其 係包括第六及第七電晶體，其閘極被連接、至μ雨 存電容，第八電晶體，其一端經由該第六=體： 至忒正極電源線而另一端被連接至第一 晶體，甘 , 月戰，及弟九 另一迪ΐ 一私經由該第七電晶體被連接至該負極電源線 之傳i連接至第二負載’而該第八電晶體及第九電晶 傅導係被控制。 據申請專利範圍第2 〇項之該顯示裝置，其中該第 > Ϊ〜，第五，第七及第九電晶體係為P-通道電晶體， 7二’第四，第六及第八電晶體為N-通道電I:耻 及^據申請專利範圍第21項之該顯示裝置，其中該卜通 路it j道電晶體之門檻電壓之絕對值彼此相異，該交換 步包括第十電晶體，其被連接於該第一儲存電容

   1286236 . / 六、申請專利範圍 及該第四電晶體之間，該輸出電路包括第十一電晶體，其 被連接於該第六及第八電晶體之間，及第十二電晶體，其 > 被連接於該第七及第九電晶體之間，該第十，十一，十二 電晶體係為N -通道，P -通道，及N-通道電晶體，當作可補 ^ 償門檻電壓差異以提供正及負極驅動電壓絕對值相等之電 壓降元件。 2 3.依據申請專利範圍弟2 0項之該顯示裝置，其中各該像 素係具有液晶物質被固定於一對電極間之結構，該第一及 第二負載係以共有之一該像素形成。

   第27頁