CN1316627C - 存储电路、显示电路，以及显示装置 - Google Patents

存储电路、显示电路，以及显示装置 Download PDF

Info

Publication number
CN1316627C
CN1316627C CNB031585086A CN03158508A CN1316627C CN 1316627 C CN1316627 C CN 1316627C CN B031585086 A CNB031585086 A CN B031585086A CN 03158508 A CN03158508 A CN 03158508A CN 1316627 C CN1316627 C CN 1316627C
Authority
CN
China
Prior art keywords
transistor
voltage
circuit
positive
storage capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031585086A
Other languages
English (en)
Other versions
CN1490877A (zh
Inventor
松村正清
是成贵弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1490877A publication Critical patent/CN1490877A/zh
Application granted granted Critical
Publication of CN1316627C publication Critical patent/CN1316627C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种液晶显示器包括在多行和多列的一矩阵中排列的象素(P)、沿象素(P)的行延伸的扫描线(11+、11-、12+、12-)、沿象素(P)的列延伸的信号线(20)，以及象素驱动部分(PX)，该象素驱动部分位于扫描线(11+、11-、12+、12-)和信号线(20)交叉处附近，且每一象素驱动部分通过一扫描线(11+、11-、12+、12-)被控制以捕获一信号线(20)上的数据信号并向一象素(P)输出该数据信号。具体的，每一象素驱动部分(PX)包括一存储电路，该存储电路具有一栅极连接至所述信号线(20)的晶体管(T1)，以及第一和第二存储电容(C1、C2)，第一和第二存储电容分别被充电至正电源电压和负电源电压，并分别连接至所述晶体管(T1)的源极和漏极，以将所述数据信号分别存储为正极性和负极性的模拟驱动电压。

Description

存储电路、显示电路，以及显示装置
技术领域
本发明一般涉及一种显示装置，例如液晶显示装置或EL(电致发光)显示装置，更具体地，本发明涉及例如用于存储象素数据信号的存储电路、显示电路、和显示装置。
背景技术
在液晶显示装置中，大量的象素被排列在多行和多列的矩阵中，以便显示与从外部信号源(例如个人计算机)输入的视频信号的一帧相对应的一幅图像。视频信号被串并行地转换成数据信号，数据信号作为模拟驱动电压被施加至每一行中的象素上。当视频信号为数字形式时，使用一数模转换器(DAC)来获得数据信号。这些数据信号通过信号线被施加于每一行中的象素。每一象素的电容被数据信号的模拟驱动电压充电或放电，并在数据信号被更新前将驱动电压保持为电荷。
数据信号通常在每一帧周期被更新，然后通过信号线被传送至象素。数据信号如此频繁的传送使保持较低的功率耗散变得很难。并非所有的数据信号在每个帧周期都需要被传送至象素，比如在静态图像显示中，或者甚至在相邻帧之间所有象素的亮度被保持的动态画面显示的情况下。因此，为了降低传送数据信号的频度，提出了一种技术，其中为象素增加了象素存储器(pixel memory)，用于在较长时间周期内存储驱动电压，这样可以只在出现改变亮度的需要或者出现反转驱动电压极性而不改变亮度的需要时才更新数据信号。然而，传统的象素存储器通常为一个比特。这样，就不能获得中间灰度来显示全色图像。
如果象素存储器与下列配置联系在一起，则可以获得上述中间灰度：
(1)配置每一象素的象素存储器，以存储两个或更多比特的数据，并为象素存储器附加一模数转换器(ADC)及一DAC。
(2)形成每一象素，使其具有两个或更多子象素(subpixel)，并改变白显示区域的比例。
(3)在每一象素上执行时分调制，并改变白显示周期的速度(rate)。
在较小的象素尺寸内实现配置(1)和(2)比较困难。对于配置(3)，在增加灰度方面可能面临很多问题。比如说，容易发生闪变(flicker)。为了解决这些问题，可将象素存储器简单地配置为可保持模拟驱动电压。
通常，通过使用电容保持任意的模拟驱动电压是可能的。在将该电容引入象素的过程中，需要这样一个电路配置，其输出一模拟驱动电压而并不消去电容中的电荷。对于液晶显示装置，长时间周期内向液晶层施加一个极性的电压可能导致液晶材料品质劣化。例如，液晶材料的电阻率可能下降。因此，从液晶的使用寿命角度来看，需要极性反转的驱动。因而，额外保持一与来自信号线的数据信号的电压(+Vdata)极性相反的电压(-Vdata)，并在连续的帧上向象素电极交替施加这样的电压是比较理想的。
发明内容
本发明的目的是提供一种存储电路、显示电路和显示装置，其可以将数据信号存储为正极性和负极性的模拟驱动电压。
根据本发明的第一方面，提供了一种存储电路，包括：一晶体管，其栅极被连接以输入数据信号；以及第一和第二存储电容，分别被充电至正电源电压和负电源电压，并分别连接至该晶体管的源极和漏极，以将数据信号存储为正极性和负极性的模拟驱动电压。
根据本发明的第二方面，提供了一种显示电路，包括：一液晶显示单元，具有液晶材料保持在一对电极之间的结构；一存储电路，具有一晶体管，其栅极被连接以输入数据信号，以及第一和第二存储电容，分别被充电至正电源电压和负电源电压，并分别连接至该晶体管的源极和漏极，以将数据信号存储为正极性和负极性的模拟驱动电压；以及一输出电路，向液晶显示单元交替施加第一和第二存储电容保持的正极性和负极性的模拟驱动电压。
根据本发明的第三方面，提供了一种显示装置，包括：多个象素，排列在多行和多列的矩阵中；沿象素行延伸的多条扫描线；沿象素列延伸的多条信号线；以及多个象素驱动部分，其位于扫描线和信号线的交叉处附近，且每一象素驱动部分通过一条扫描线控制以捕获一条信号线上的数据信号并将该数据信号输出至一个象素，每个象素驱动部分包括一存储电路，该存储电路具有一晶体管，其栅极被连接至该一条信号线，以及第一和第二存储电容，分别被充电至正电源电压和负电源电压，并分别连接至该晶体管的源极和漏极，以将数据信号存储为正极性和负极性的模拟驱动电压；
通过上述存储电路、显示电路，以及显示装置，当晶体管的源极和漏极连接至第一和第二存储电容时，第一和第二存储电容中的电荷被重新分布，以提供数据信号作为正极性和负极性的模拟驱动电压。第一及第二存储电容连续不断地保持这些模拟驱动电压，同时数据信号不需要被更新。这样，即使暂停数据信号的更新以减少功率耗散时，也可在显示中获得中间层次(gradation)。另外，当所述象素为液晶象素时，跨越该象素的电压的极性可通过交替输出由第一和第二存储电容保持的正极性和负极性模拟驱动电压很容易地转换。相应地，可以防止液晶材料的劣化。
附图说明
并入本说明书并构成本说明书一部分的这些附图，描绘了本发明的实施例，并与前文中的概述和下文中的实施例详细说明一起，用于解释本发明的原理。
图1是显示根据本发明的一个实施例的液晶显示装置的示意性电路配置的图；
图2是显示图1中所示的液晶显示装置的示意剖视结构的图；
图3是显示图1中所示的象素显示部分的等效电路的图；
图4是用于解释图3中所示的象素驱动部分操作的时序图；
图5是显示图3的象素驱动部分的第一变型的图，其中加入了压降晶体管；
图6是显示图3的象素驱动部分的第二变型的图，其中取消了第二子扫描线；
图7是显示图3的象素驱动部分的第三变型的图，其中取消了地线；
图8是显示图3的象素驱动部分的第四变型的图，其中取消了负极性的第一子扫描线；
图9是显示从一电路模拟器获得的驱动电压波形的图，其中该电路模拟器模拟图3中所示的电路配置；
具体实施方式
现在参照附图说明根据本发明实施例的液晶显示装置。
图1显示了液晶显示装置100的示意性电路配置，而图2显示了该液晶显示装置100的示意性的剖视结构。
液晶显示装置100包括液晶显示面板101和用于控制液晶显示面板101的液晶控制器102。在液晶显示面板101的结构中，液晶层LQ被保持在阵列衬底AR和副(counter)衬底CT之间。液晶控制器102位于独立于液晶显示面板101的驱动电路板PCB上。
阵列衬底AR包括排列在玻璃板GL上的显示区域DP内的多行和多列矩阵中的多个象素电极PE，沿象素电极PE的行延伸的多条扫描线12、沿象素电极PE的列延伸的多条信号线20、分别位于扫描线12和信号线20的交叉处附近的多个象素驱动部分PX，且每个象素驱动部分PX可响应于来自相应扫描线12的扫描信号，捕获来自相应信号线20的数据信号的电压Vdata，并将该数据信号电压Vdata输出至一相应的象素电极PE，一用于驱动扫描线12的扫描线驱动器103，以及一用于驱动信号线20的信号线驱动器104。
副衬底CT包括一单独的副电极CE，其位于上述象素电极PE的对面并被设置为地电势GND，以及未示出的滤色器，和其它部件。
液晶控制器102从外部接收数字视频信号VIDEO和同步信号，以生成垂直扫描控制信号YCT、水平扫描控制信号XCT、极性控制信号POL等。垂直扫描控制信号YCT被提供给扫描线驱动器103。水平扫描控制信号XCT连同视频信号VIDEO一起被提供给信号线驱动器104。极性控制信号POL被提供给每一象素驱动部分PX。
扫描线驱动器103通过垂直扫描控制信号YCT被控制，在例如每一垂直扫描(帧)周期内顺序地向扫描线12提供正极性和负极性的扫描信号。这些正极性和负极性的扫描信号只在一个水平线周期(1H)期间被提供给每一扫描线12。
信号线驱动器14通过水平扫描控制信号XCT被控制，对在每一水平扫描周期(在该周期内一条扫描线被驱动)内输入的视频信号VIDEO执行串—并行转换及数模转换，并向信号线20提供用于一行内的象素的数据信号Vdata。
图3显示了图1中所示的每一象素驱动部分PX的等效电路。在图3中，P代表由一个象素电极PE、副电极CE，及保持在电极PE和CE之间的液晶层LQ中的液晶材料形成的象素。每个象素驱动部分PX包括一存储电路，用于将一个象素(P)的数据信号存储为正极性和负极性的模拟驱动电压。在阵列衬底AR上，每一扫描线12包括正极性和负极性的第一子扫描线11+及11-，以及正极性和负极性的第二子扫描线12+和12-，它们并行排列并在行的方向上延伸。另外，极性控制线13、正极性和负极性的电源线14+和14-，以及地线15并行排列并沿行的方向延伸。
存储电路包括两个正极性和负极性的电源、晶体管T1至T9，以及第一和第二存储电容C1及C2彼此关联，并被连接至充当负载的象素电极PE。在图3中，T1、T3、T5、T7和T9为P沟道晶体管，而T2、T4、T6和T8为N沟道晶体管。在该存储电路中，晶体管T2至T5用于形成一切换电路，其将第一和第二存储电容C1和C2分别连接至正极性和负极性的电源线14+和14-，以提供正极性和负极性的电源电压，并且随后将第一和第二存储电容C1和C2分别连接至晶体管T1的源极和漏极。此外，晶体管T6至T9用于形成一输出电路，输出由第一存储电容C1保持的正极性的模拟驱动电压和由第二存储电容C2保持的负极性的模拟驱动电压。
晶体管T1至T5的栅极分别连接至信号线20、第一子扫描线11+、第一子扫描线11-、第二子扫描线12+、第二子扫描线12-。晶体管T2的源极连接至电源线14+，晶体管T2的漏极连接至第一存储电容C1和晶体管T4的源极。晶体管T3的漏极连接至电源线14-，晶体管T3的源极连接至存储电容C2和晶体管T5的漏极。存储电容C1和C2的接地端分别连接至地线15和下一行中的地线。晶体管T1的源极和漏极分别连接至晶体管T4的漏极和晶体管T5的源极。晶体管T6和T7的栅极分别连接至第一存储电容C1和第二存储电容C2。晶体管T8和T9的栅极一起连接至极性控制线13。晶体管T6的源极和漏极分别连接至电源线14+和晶体管T8的源极。晶体管T8的漏极连接至象素电极PE。晶体管T7的源极和漏极分别连接至电源线14-和晶体管T9的漏极。晶体管T9的源极连接至象素电极PE。
下面将参照图4中所示的时序图说明上述结构的象素驱动部分PX的操作。在显示面板101中，在前一行的水平扫描周期期间，正脉冲和负脉冲P1+和P1-先分别通过第一子扫描线11+和11-被施加至晶体管T2和T3的栅极，使得晶体管T2和T3均接通。借此，第一和第二存储电容C1和C2被分别连接至电源线14+和14-，结果是C1和C2分别被充电至正的和负的初始电压+Vpi和-Vmi。
当被施加至晶体管T2和T3的电压分别与电源电压+VDD和-VDD一致时，它们的栅极-源极电压变为0V，导致饱和电流在它们的漏极流动。其结果是，第一和第二存储电容C1和C2的初始电压+Vpi和-Vmi分别减小T2和T3的阈值电压，因此+Vpi＝+VDD-VTn以及-Vmi＝-VDD+VTp。为了分别保持存储电容C1和C2的初始电压+Vpi＝+VDD以及-Vmi＝-VDD，施加至T2和T3栅极的电压需分别不小于+VDD+VTn以及-VDD-VTp。这里，VTn为N沟道晶体管的阈值电压而VTp为P沟道晶体管的阈值电压。在N沟道晶体管的情况下，通过设定其栅电势高于其源电势而将该晶体管接通。另一方面，P沟道晶体管则在设定其栅电势低于其源电势时被接通。因为这个原因，晶体管T2和T3可通过分别设定其栅电压不小于+VDD+VTn及-VDD-VTp而接通。但是，由于此时两个晶体管的栅电势分别高于和低于其源电势，因此两个晶体管的源电势将分别变为高于和低于其栅电势。然而，由于栅电势将不会超过电源电压，所以此时初始电压将为+Vpi＝+VDD以及-Vmi＝-VDD。当脉冲P1+和P1-被复位为0伏时，晶体管T2和T3被断开，这样第一和第二存储电容C1和C2中的电荷不能逸出。因此，第一和第二存储电容C1和C2保持脉冲P1+和P1-被复位时刻的初始电压+Vpi和-Vmi。在实际情况中，C1和C2的初始电压将因为晶体管T2和T3以及第一和第二存储电容C1和C2中的漏泄电流而逐渐变化。
接着，在一指定行的水平扫描周期期间，正脉冲P2+和负脉冲P2-分别通过第二子扫描线12+和12-被施加至晶体管T4和T5的栅极，以接通晶体管T4和T5。这时，数据信号电压+Vdata被同时通过信号线20施加至晶体管T1的栅极。结果，第一和第二存储电容C1和C2被连接至晶体管T1的源极和漏极，以提供初始电压+Vpi和-Vmi。此时，第一和第二存储电容C1和C2分别保持正电压+Vp和负电压-Vm。
当数据信号电压+Vdata被施加于晶体管T1的栅极(T1的源极和漏极分别被设定为初始电压+Vpi和-Vmi)时，源电势变得比栅电势高VTp，VTp为晶体管T1的阈值电压。由于漏电势在相位上与源电势相反，因此此时的驱动电压变为+Vp＝+Vdata+VTp和-Vm＝-Vdata-VTp+Vpi-Vmi。当脉冲P2+和P2-被复位为0伏时，晶体管T4和T5被断开。这样，第一和第二存储电容C1和C2保持脉冲P2+和P2-被复位时刻的驱动电压+Vp和-Vm。同时，晶体管T1被隔离出来，以中断自信号线20的随后的数据进入。
当初始电压低于电源电压，即，+Vpi＝+VDD-VTn和-Vmi＝-VDD+VTp时，驱动电压+Vp和-Vm变为+Vp＝+Vdata+VTp以及-Vm＝-Vdata-VTp+Vpi-Vmi＝-Vdata-VTp+VDD-VTn-VDD+VTp＝-Vdata-VTn。
当初始电压等于电源电压，即，+Vpi＝+VDD和-Vmi＝-VDD时，驱动电压+Vp和-Vm变为+Vp＝+Vdata+VTp以及-Vm＝-Vdata-VTp+Vpi-Vmi＝-Vdata-VTp+VDD-VDD＝-Vdata-VTp。
因此，驱动电压+Vp和-Vm随初始电压+Vpi和-Vmi而变化。当N沟道和P沟道晶体管的阈值电压VTn和VTp彼此绝对值相等时，将不会出现问题。如果这两个阈值电压彼此不同，则需要补偿该差异的相应对策。为了使第一和第二存储电容C1和C2保持的驱动电压与数据电压大小相等(即，+Vp＝+Vdata且-Vm＝-Vdata)，简单地将一比+Vdata小VTp(阈值电压)的电压，即，+Vdata-VTp施加至晶体管T1的栅极。当使用N沟道晶体管作为晶体管T1时，向其栅极施加负数据电压-Vdata将产生与使用P沟道晶体管时相同的效果。
第一和第二存储电容C1和C2保持的驱动电压+Vp和-Vm被分别施加于晶体管T6和T7的栅极，然后被无损地传送至或读出至晶体管T8的源极和晶体管T9的漏极。晶体管T6和T7可各自充当一电压增益为1的放大器。源电势随栅电势变化而变化，保持它们之间一固定的差值。
如上所述，当+Vpi＝+VDD以及-Vmi＝-VDD时，第一和第二存储电容C1和C2保持的驱动电压+Vp和-Vm变为+Vp＝+Vdata+VTp和-Vm＝-Vdata-VTp。这些驱动电压分别降低VTn和VTp，即晶体管T6和T7各自的阈值电压，使得+Vp＝+Vdata+VTp-VTn以及-Vm＝-Vdata-VTp+VTp＝-Vdata。因此，设计N沟道和P沟道晶体管，使VTn＝VTp，将得到+Vp＝+Vdata以及-Vm＝-Vdata的结果。也就是说，获得了与数据信号绝对值相等的正驱动电压和负驱动电压。
然后，将正脉冲P3+和负脉冲P3-通过极性控制线13交替施加于晶体管T8和T9的栅极，每一帧内一个脉冲。当正脉冲P3+被施加于晶体管T8和T9的栅极时，晶体管T8接通，同时晶体管T9被断开。借此，第一存储电容C1和晶体管T6的电路被连接至象素电极PE，使得由第一存储电容C1保持的正的驱动电压+Vp通过晶体管T6被读出至象素电极PE之上。另一方面，当负脉冲P3-被施加于晶体管T8和T9的栅极时，晶体管T8被断开，同时晶体管T9接通。借此，第二存储电容C2和晶体管T7的电路被连接至象素电极PE，使得由第二存储电容C2保持的负的驱动电压通过晶体管T7被读出至象素电极PE之上。这样，正驱动电压+Vp和负驱动电压-Vm交替施加于象素电极PE，如同其极性在每一帧反转的电压，实现了象素电极PE和副电极CE之间电压的反转驱动。
如上所述，当设计N沟道和P沟道晶体管，使它们的阈值电压彼此相等，即VTn＝VTp时，可获得与数据信号电压绝对值相等的正驱动电压和负驱动电压，即，+Vp＝+Vdata以及-Vm＝-Vdata。
图5显示了图3中所示的象素驱动部分PX的第一个变型的等效电路。与图3中相似的部件使用相同的参考标记，并为简单起见略去多余的解释。当N沟道和P沟道晶体管的阈值电压VTn和VTp彼此不同时，如图5所示，N沟道晶体管T10和T12的电路及P沟道晶体管T11的电路被附加地连接至图3所示配置的电路，以便获得与阈值电压彼此相等时相同的效果。晶体管T10的源极连接至晶体管T4的漏极，晶体管T10的栅极和漏极连接至晶体管T2的漏极。晶体管T12的源极连接至晶体管T7的漏极，且晶体管T12的栅极和漏极连接至晶体管T9的漏极。晶体管T11的源极连接至晶体管T6的源极，而晶体管T11的栅极和漏极连接至晶体管T8的源极。
也就是说，在初始电压+Vpi＝+VDD以及-Vmi＝-VDD被第一和第二存储电容C1和C2保持的状态下，将比电源电压高过阈值电压或更多的电压施加至晶体管T2和T3的栅极以接通和断开晶体管T4和T5，在N沟道晶体管T10的随后阶段该电势增加了阈值电压VTn，使得存储电容C1和C2保持驱动电压+Vp＝+Vdata+VTp+VTn以及-Vm＝-Vdata-VTp-VTn。
接下来，在N沟道和P沟道晶体管T6和T7的随后阶段的驱动电压+Vp和-Vm分别下降阈值电压VTn和VTp，结果是+Vp＝+Vdata+VTp以及-Vm＝-Vdata-VTn。
然后，在N沟道和P沟道晶体管T11和T12的随后阶段的驱动电压+Vp和-Vm分别下降阈值电压VTn和VTp，结果是+Vp＝+Vdata以及-Vm＝-Vdata。这样，可获得与数据电压绝对值相等的正驱动电压和负驱动电压。
显示面板101需要大量沿水平扫描方向延伸的连线，其中包括第一子扫描线11+和11-、第二子扫描线12+和12-、极性控制线13、电源线14+和14-，以及地线15。当提供这些连线比较困难时，可通过下列变型减少连线的数量：
第二变型
图6显示了图3中所示的象素驱动部分的第二个变型。与图3中相似的部件使用相同的参考标记，并为简单起见略去多余的解释。脉冲P2+和P2-可以被施加至多条线用于在一时序扫描一指定行，其中该时序与施加至这些线的脉冲P1+和P1-用于扫描下一行的时序相同。因此，如图6所示，用于下一行的第一子扫描线11+和11-取代了连接至晶体管T4和T5的第二子扫描线12+和12-，因此可以取消该第二子扫描线12+和12-。
第三变型
图7显示了图3中所示的象素驱动部分的第三个变型。与图3中相似的部件使用相同的参考标记，并为简单起见略去多余的解释。在下一个象素的数据信号到达之前，用于前一行的第一子扫描线11+和11-保持不用。因此，如图7所示，用于前一行的第一子扫描线11+和11-替代了将第一和第二存储电容C1和C2接地的地线15，所以该地线15可以被取消。
第四变型
图8显示了图3中所示的象素驱动部分的第四个变型。与图3中相似的部件使用相同的参考标记，并为简单起见略去多余的解释。如图8所示，提供了一脉冲整形电路30，该脉冲整形电路30由将正脉冲P1+反转为负脉冲P1-的反转电路和一箝位电路组合而成。因此，脉冲整形电路30的输出线11’-取代了连接至晶体管T3的栅极的第一子扫描线11-，使得该第一子扫描线11-可以被取消。
从模拟图3电路配置的一电路模拟器可以获得如图9中所示的驱动电压波形。如图9中所示，即使在N沟道和P沟道晶体管的阈值电压VTn和VTp彼此不同，即VTn＝1.0 V和VTp＝-2.0V的情况下，正驱动电压和负驱动电压仍为+Vp＝+Vdata和-Vm＝-Vdata，与提供给晶体管T1的栅极的数据信号电压+Vdata绝对值相等，并在连续的帧上交替地输出(也就是说，在奇数帧输出正驱动电压+Vp而在偶数帧输出负驱动电压-Vm)。
其它优势和变型对于本领域的技术人员来说将是显而易见的。因此，本发明在其更宽的范畴内并不局限于这里描述和显示的具体细节及代表性的实施例。相应地，在不背离如权利要求所限定的本发明总体概念的精神或者范围的情况下可以做出各种变型。

Claims (21)

1.一种存储电路，其特征在于该存储电路包括：
一晶体管(T1)，其栅极被连接以输入一数据信号；
第一和第二存储电容(C1、C2)，分别被充电至正电源电压和负电源电压，并分别连接至所述晶体管(T1)的源极和漏极，以将所述数据信号分别存储为正极性和负极性的模拟驱动电压；以及
输出电路(T6-T9、T11、T12)，该输出电路交替输出由所述第一和第二存储电容(C1、C2)保持的正极性和负极性的模拟驱动电压。
2.根据权利要求1的存储电路，其特征在于进一步包括一切换电路(T2-T5、T10、30)，该切换电路先将所述第一和第二存储电容(C1、C2)分别连接至提供正电源电压和负电源电压的正极性和负极性电源线(14+、14-)，然后将所述第一和第二存储电容(C1、C2)分别连接至所述晶体管(T1)的源极和漏极。
3.根据权利要求1的存储电路，其特征在于所述晶体管(T1)为P沟道晶体管和N沟道晶体管之一。
4.根据权利要求2的存储电路，其特征在于所述切换电路(T2-T5、T10、30)包括连接在所述正极性电源线(14+)和所述第一存储电容(C1)之间的第二晶体管(T2)、连接在所述负极性电源线(14-)和所述第二存储电容(C2)之间的第三晶体管(T3)、连接在所述第一晶体管(T1)的源极和所述第一存储电容(C1)之间的第四晶体管(T4)、连接在所述第一晶体管(T1)的漏极和所述第二存储电容(C2)之间的第五晶体管(T5)，所述第二和第三晶体管(T2、T3)被控制以临时接通用于设定所述第一和第二存储电容(C1、C2)分别为正电源电压和负电源电压，且所述第四和第五晶体管(T4、T5)被控制以临时接通，代替所述第二和第三晶体管(T2、T3)，用于使所述第一和第二存储电容(C1、C2)分别将数据信号存储为正极性和负极性的模拟驱动电压。
5.根据权利要求4的存储电路，其特征在于所述输出电路(T6-T9、T11、T12)包括栅极分别连接至所述第一和第二存储电容(C1、C2)的第六和第七晶体管(T6、T7)、一端通过所述第六晶体管(T6)连接至所述正极性电源线(14+)而另一端连接至第一负载的第八晶体管(T8)，以及一端通过所述第七晶体管(T7)连接至所述负极性电源线(14-)而另一端连接至第二负载的第九晶体管(T9)，并且所述第八和第九晶体管(T8、T9)的传导性被控制。
6.根据权利要求5的存储电路，其特征在于所述第一、第三、第五、第七和第九晶体管(T1、T3、T5、T7、T9)为P沟道晶体管，而所述第二、第四、第六和第八晶体管(T2、T4、T6、T8)为N沟道晶体管。
7.根据权利要求6的存储电路，其特征在于所述P沟道晶体管和N沟道晶体管的阈值电压的绝对值彼此不同，所述切换电路(T2-T5、T10、30)进一步包括连接在所述第一存储电容(C1)和所述第四晶体管(T4)之间的第十晶体管(T10)，所述输出电路(T6-T9、T11、T12)包括连接在所述第六和第八晶体管(T6、T8)之间的第十一晶体管(T11)以及连接在所述第七和第九晶体管(T7、T9)之间的第十二晶体管(T12)，所述第十、第十一、第十二晶体管(T10、T11、T12)分别为N沟道、P沟道和N沟道晶体管，用作压降元件，来补偿阈值电压的差异以提供绝对值相等的正极性和负极性驱动电压。
8.根据权利要求5的存储电路，其特征在于所述第一和第二负载由普通液晶显示单元(P)形成，该普通液晶显示单元具有液晶材料保持在一对电极(PE、CE)之间的结构。
9.一种显示电路，该显示电路包括：
一液晶显示单元(P)，其具有液晶材料保持在一对电极(PE、CE)之间的结构；
一存储电路(T1-T5、C1、C2、T10、30)，其具有一栅极被连接以输入一数据信号的晶体管(T1)，以及第一和第二存储电容(C1、C2)，该第一和第二存储电容(C1、C2)分别被充电至正电源电压和负电源电压，并分别连接至所述晶体管(T1)的源极和漏极，以将所述数据信号分别存储为正极性和负极性的模拟驱动电压；以及
一输出电路(T6-T9、T11、T12)，将由所述第一和第二存储电容(C1、C2)保持的正极性和负极性模拟驱动电压交替施加至所述液晶显示单元(P)。
10.根据权利要求9的显示电路，其特征在于所述存储电路(T1-T5、C1、C2、T10、30)包括一切换电路(T2-T5、T10、30)，该切换电路先将所述第一和第二存储电容(C1、C2)分别连接至提供正电源电压和负电源电压的正极性和负极性电源线(14+、14-)，然后将所述第一和第二存储电容(C1、C2)分别连接至所述晶体管(T1)的源极和漏极。
11.一种显示装置，其特征在于该显示装置包括：
在一多行和多列的矩阵中排列的多个象素(PX)；
沿所述象素(PX)的行延伸的多条扫描线(12)；
沿所述象素(P)的列延伸的多条信号线(20)；
多个象素驱动部分(PX)，其位于所述扫描线和信号线(12、20)交叉处附近，且每一象素驱动部分通过一扫描线(12)被控制以捕获一信号线(20)上的数据信号并向一象素(PX)输出该数据信号，每一象素驱动部分(PX)包括一存储电路(T1-T12、C1、C2、30)，该存储电路具有一栅极连接至一信号线(20)的晶体管(T1)；第一和第二存储电容(C1、C2)，该第一和第二存储电容分别被充电至正电源电压和负电源电压，并分别连接至所述晶体管(T1)的源极和漏极，以将所述数据信号分别存储为正极性和负极性的模拟驱动电压；以及输出电路(T6-T9、T11、T12)，该输出电路交替输出由所述第一和第二存储电容(C1、C2)保持的正极性和负极性模拟驱动电压。
12.根据权利要求11的显示装置，其特征在于所述存储电路包括一切换电路(T2-T5、T10、30)，该切换电路先将所述第一和第二存储电容(C1、C2)分别连接至提供正电源电压和负电源电压的正极性和负极性电源线(14+、14-)，然后将所述第一和第二存储电容(C1、C2)分别连接至所述晶体管(T1)的源极和漏极。
13.根据权利要求12的显示装置，其特征在于所述切换电路(T2-T5、T10、30)包括连接在所述正极性电源线(14+)和所述第一存储电容(C1)之间的第二晶体管(T2)、连接在所述负极性电源线(14-)和所述第二存储电容(C2)之间的第三晶体管(T3)、连接在所述第一晶体管(T1)的源极和所述第一存储电容(C1)之间的第四晶体管(T4)、连接在所述第一晶体管(T1)的漏极和所述第二存储电容(C2)之间的第五晶体管(T5)，所述第二和第三晶体管(T2、T3)被控制以临时接通用于设定所述第一和第二存储电容(C1、C2)分别为正电源电压和负电源电压，且所述第四和第五晶体管(T4、T5)被控制以临时接通，代替所述第二和第三晶体管(T2、T3)，用于使所述第一和第二存储电容(C1、C2)分别将数据信号存储为正极性和负极性的模拟驱动电压。
14.根据权利要求13的显示装置，其特征在于每一所述扫描线(12)包括正极性和负极性的第一子扫描线(11+、11-)，第一子扫描线(11+、11-)在一个水平扫描周期中提供正脉冲和负脉冲作为扫描信号来接通所述第二和第三晶体管(T2、T3)，还包括正极性和负极性的第二子扫描线(12+、12-)，第二子扫描线(12+、12-)在所述水平扫描周期的下一个水平扫描周期中提供正脉冲和负脉冲作为扫描信号来接通所述第四和第五晶体管(T4、T5)。
15.根据权利要求14的显示装置，其特征在于所述正极性和负极性的第二子扫描线(12+、12-)被用于下一行中象素(PX)的所述正极性和负极性的第一子扫描线(11+、11-)所共用。
16.根据权利要求14的显示装置，其特征在于所述正极性和负极性的第一子扫描线(11+、11-)作为地线连接至用于下一行中象素(PX)的每一存储电路(T1-T12、C1、C2、30)的所述第一和第二存储电容(C1、C2)。
17.根据权利要求12的显示装置，其特征在于所述切换电路(T2-T5、T10、30)包括一脉冲整形电路(30)，该脉冲整形电路将施加至所述第二和第三晶体管(T2、T3)的栅极之一的栅极脉冲反转，并将该反转的栅极脉冲提供给所述第二和第三晶体管(T2、T3)的栅极中的另外一个。
18.根据权利要求13的显示装置，其特征在于所述输出电路(T6-T9、T11、T12)包括栅极连接至所述第一和第二存储电容(C1、C2)的第六和第七晶体管(T6、T7)、一端通过所述第六晶体管(T6)连接至所述正极性电源线(14+)而另一端连接至第一负载的第八晶体管(T8)，以及一端通过所述第七晶体管(T7)连接至所述负极性电源线(14-)而另一端连接至第二负载的第九晶体管(T9)，并且所述第八和第九晶体管(T8、T9)的传导性被控制。
19.根据权利要求18的显示装置，其特征在于所述第一、第三、第五、第七和第九晶体管(T1、T3、T5、T7、T9)为P沟道晶体管，而所述第二、第四、第六和第八晶体管(T2、T4、T6、T8)为N沟道晶体管。
20.根据权利要求19的显示装置，其特征在于所述P沟道晶体管和N沟道晶体管的阈值电压的绝对值彼此不同，所述切换电路(T2-T5、T10、30)进一步包括连接在所述第一存储电容(C1)和所述第四晶体管(T4)之间的第十晶体管(T10)，所述输出电路(T6-T9、T11、T12)包括连接在所述第六和第八晶体管(T6、T8)之间的第十一晶体管(T11)以及连接在所述第七和第九晶体管(T7、T9)之间的第十二晶体管(T12)，所述第十、第十一、第十二晶体管(T10、T11、T12)为N沟道、P沟道和N沟道晶体管，用作压降元件，来补偿阈值电压的差异以提供绝对值相等的正极性和负极性驱动电压。
21.根据权利要求18的显示装置，其特征在于每一所述象素(PX)具有液晶材料被保持在一对电极(PE、CE)之间的结构，且所述第一和第二负载由所述象素(PX)中普通的一个形成。
CNB031585086A 2002-09-17 2003-09-17 存储电路、显示电路，以及显示装置 Expired - Fee Related CN1316627C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP270665/2002 2002-09-17
JP2002270665 2002-09-17

Publications (2)

Publication Number Publication Date
CN1490877A CN1490877A (zh) 2004-04-21
CN1316627C true CN1316627C (zh) 2007-05-16

Family

ID=32063488

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031585086A Expired - Fee Related CN1316627C (zh) 2002-09-17 2003-09-17 存储电路、显示电路，以及显示装置

Country Status (4)

Country Link
US (1) US7173593B2 (zh)
KR (1) KR20040025599A (zh)
CN (1) CN1316627C (zh)
TW (1) TWI286236B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105654892A (zh) * 2016-04-13 2016-06-08 京东方科技集团股份有限公司 像素结构及其驱动方法、显示面板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2861205B1 (fr) * 2003-10-17 2006-01-27 Atmel Grenoble Sa Micro-ecran de visualisation a cristaux liquides
KR101056373B1 (ko) * 2004-09-07 2011-08-11 삼성전자주식회사 액정 표시 장치의 아날로그 구동 전압 및 공통 전극 전압발생 장치 및 액정 표시 장치의 아날로그 구동 전압 및공통 전극 전압 제어 방법
JP5121118B2 (ja) * 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
KR101173974B1 (ko) * 2005-04-18 2012-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 상기 반도체 장치를 가진 표시 장치 및 전자 기기
TWI421852B (zh) * 2011-06-13 2014-01-01 Univ Nat Chiao Tung 類比型畫素儲存電路
JP5035888B2 (ja) * 2007-05-07 2012-09-26 株式会社ジャパンディスプレイセントラル 液晶表示装置及び液晶表示装置の駆動方法
WO2008149828A1 (en) * 2007-06-05 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Organometallic complex, and light-emitting materia light-emitting element, light-emitting device and electronic device
CN101911166B (zh) 2008-01-15 2013-08-21 株式会社半导体能源研究所 发光器件
JP2010107732A (ja) * 2008-10-30 2010-05-13 Toshiba Mobile Display Co Ltd 液晶表示装置
TWI416487B (zh) * 2009-08-06 2013-11-21 Innolux Corp 畫素單元、彩色序列液晶顯示器與畫素驅動暨顯示方法
BR112012005091A2 (pt) * 2009-09-07 2016-05-03 Sharp Kk circuito de pixel e dispositivo de exibição
TWI406120B (zh) * 2010-04-20 2013-08-21 Novatek Microelectronics Corp 展頻電路
US8564519B2 (en) * 2011-08-10 2013-10-22 Chimei Innolux Corporation Operating method and display panel using the same
TWI475550B (zh) * 2013-02-01 2015-03-01 Chunghwa Picture Tubes Ltd 產生削角訊號的掃描電路、液晶面板及產生削角訊號的方法
US11615757B2 (en) 2018-05-15 2023-03-28 Sony Corporation Liquid crystal display device and electronic apparatus for preventing liquid crystal drive voltage from lowering

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210121A (ja) * 1991-10-04 1993-08-20 Toshiba Corp 液晶表示装置
JP2001350451A (ja) * 2000-06-06 2001-12-21 Seiko Epson Corp 液晶装置、その駆動装置及びその駆動方法、並びに電子機器
CN1360297A (zh) * 2000-12-22 2002-07-24 精工爱普生株式会社 液晶显示装置、驱动电路、驱动方法及电子设备
US6437775B1 (en) * 1998-09-21 2002-08-20 Kabushiki Kaisha Toshiba Flat display unit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029940B2 (ja) 1993-02-09 2000-04-10 シャープ株式会社 表示装置の階調電圧発生装置及び信号線駆動回路
EP0842507B1 (en) 1995-07-28 1999-03-17 1294339 Ontario, Inc. Integrated analog source driver for active matrix liquid crystal display
US6072454A (en) * 1996-03-01 2000-06-06 Kabushiki Kaisha Toshiba Liquid crystal display device
JP3483759B2 (ja) * 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置
US6249269B1 (en) * 1998-04-30 2001-06-19 Agilent Technologies, Inc. Analog pixel drive circuit for an electro-optical material-based display device
JP2000293144A (ja) 1999-04-12 2000-10-20 Hitachi Ltd メモリ内蔵液晶駆動回路および液晶表示装置
JP4831889B2 (ja) * 2000-06-22 2011-12-07 株式会社半導体エネルギー研究所 表示装置
JP3705086B2 (ja) 2000-07-03 2005-10-12 株式会社日立製作所 液晶表示装置
JP3883817B2 (ja) * 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
JP2002366117A (ja) 2001-06-07 2002-12-20 Mitsubishi Electric Corp 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP2002366116A (ja) 2001-06-07 2002-12-20 Mitsubishi Electric Corp 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
EP1424674B1 (en) * 2001-09-07 2017-08-02 Joled Inc. El display panel, its driving method, and el display apparatus
KR100714513B1 (ko) * 2001-09-07 2007-05-07 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동 회로
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210121A (ja) * 1991-10-04 1993-08-20 Toshiba Corp 液晶表示装置
US6437775B1 (en) * 1998-09-21 2002-08-20 Kabushiki Kaisha Toshiba Flat display unit
JP2001350451A (ja) * 2000-06-06 2001-12-21 Seiko Epson Corp 液晶装置、その駆動装置及びその駆動方法、並びに電子機器
CN1360297A (zh) * 2000-12-22 2002-07-24 精工爱普生株式会社 液晶显示装置、驱动电路、驱动方法及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105654892A (zh) * 2016-04-13 2016-06-08 京东方科技集团股份有限公司 像素结构及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN1490877A (zh) 2004-04-21
TW200405084A (en) 2004-04-01
TWI286236B (en) 2007-09-01
KR20040025599A (ko) 2004-03-24
US20040070560A1 (en) 2004-04-15
US7173593B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
CN100511381C (zh) 显示驱动设备和驱动控制方法
CN1316627C (zh) 存储电路、显示电路，以及显示装置
CN100452132C (zh) 显示驱动装置及具备该显示驱动装置的显示装置
US6756953B1 (en) Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
CN100412932C (zh) 电光学装置及电子机器
US7148870B2 (en) Flat-panel display device
KR101681245B1 (ko) 픽셀 회로 및 디스플레이 디바이스
US20020158993A1 (en) Liquid crystal display
JP2004118181A (ja) 駆動回路及び表示装置及び情報表示装置
KR20130100682A (ko) 액정 표시 장치, 액정 표시 장치의 구동 방법 및 전자 기기
KR101022566B1 (ko) 액정 표시 장치
CN101154367A (zh) 显示驱动装置和具有该显示驱动装置的显示装置
CN102576512B (zh) 显示装置及其控制方法
CN206293145U (zh) 源极驱动器
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
CN104024928A (zh) 液晶显示装置
CN101231404A (zh) 液晶显示器件及驱动液晶显示器件的方法
CN102549646A (zh) 显示装置及其驱动方法
CN102959609A (zh) 显示装置及其制造方法
US20120050245A1 (en) Charge sharing system and method of lcos display
CN101663704B (zh) 显示装置及其驱动方法
CN105206224B (zh) 一种具有反馈通道的显示系统
CN109801585B (zh) 显示面板驱动电路及驱动方法、显示面板
CN109196576B (zh) 视频信号线驱动电路、具备其的显示装置、其的驱动方法
EP1611564B1 (en) Active matrix displays and contrast control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20110917