JP2002366116A

JP2002366116A - 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器

Info

Publication number: JP2002366116A
Application number: JP2001172214A
Authority: JP
Inventors: Hiroyuki Murai; 博之村井; Hidetada Tokioka; 秀忠時岡; Yoichi Hida; 洋一飛田; Masashi Agari; 将史上里
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-06-07
Filing date: 2001-06-07
Publication date: 2002-12-20

Abstract

(57)【要約】【課題】高速画像表示および低消費電力駆動を両立可
能な液晶表示装置を提供する。【解決手段】液晶駆動回路３０は、デジタル走査線５
の活性化に応答してデータ線１１からデジタル信号をデ
ータ保持ノードＮｍに取込むためのｎ型ＴＦＴ３１と、
リセット線７の活性化に応答して、第１の駆動電位供給
線８と画素電極Ｎｐｘとを接続するｎ型ＴＦＴ３６と、
第２の駆動電位供給線１０と画素電極Ｎｐｘとの間に直
列に接続されるｎ型ＴＦＴ３３および３４とを含む。ｎ
型ＴＦＴ３３は、セット線６の活性化に応答してオンす
る。ｎ型ＴＦＴ３４は、データ保持ノードＮｍの電位に
応じてオンまたはオフする。液晶駆動回路３０は、さら
に、アナログ走査線１１の活性化に応答してデータ線１
１からアナログ信号を画素電極Ｎｐｘに書込むためのｎ
型ＴＦＴ３７を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高速画像表示と
低消費電力駆動とを両立する液晶表示装置ならびにそれ
を備える携帯電話機および携帯情報端末機器に関する。

【０００２】

【従来の技術】パーソナルコンピュータ、テレビジョン
受像機、携帯電話機および携帯情報端末機器などのディ
スプレイパネルとして、液晶表示装置が用いられるよう
になってきている。液晶表示装置は、従来のディスプレ
イ装置と比較して、低消費電力化や小型軽量化の面でメ
リットが大きい。

【０００３】図１２は、従来の液晶表示装置１０００の
全体構成を説明する概略ブロック図である。

【０００４】図１２を参照して、従来の液晶表示装置１
０００は、行列状に配置された複数の画素１００１を有
する液晶表示部１００２を備える。カラー液晶表示装置
においては、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３原
色のそれぞれを表示するためのＲ画素、Ｇ画素およびＢ
画素から１つの表示単位が構成される。したがって、液
晶表示部１００２全体で見れば、複数の表示単位が行列
状に配置されていることになる。

【０００５】液晶表示装置１０００は、さらに、行ドラ
イバ回路１００３を備える。行ドライバ回路１００３
は、液晶表示部１００２において、１つの画素行（ライ
ン）を選択するための回路であり、シフトレジスタ回路
１００４およびバッファ回路１００５を含む。

【０００６】液晶表示装置１０００は、さらに、列ドラ
イバ回路１００６を備える。列ドライバ回路１００６
は、シフトレジスタ回路１００７と、バッファ回路１０
０８と、スイッチ１００９とを有する。列ドライバ回路
１００６は、液晶表示部の１つの列に画像を表示するた
めの信号を供給する。

【０００７】液晶表示部１００２において、画素の各ラ
インごとに走査線１０１０が配置され、画素の各列ごと
にデータ線１０１１が配置される。さらに、共通電位Ｖ
ｃｏｍを供給するための共通電位供給線１０１２が、た
とえば画素の各ラインごとに配置される。

【０００８】液晶表示部１００２における表示画素を示
すための画像データ信号は、画像信号線１０１３によっ
て伝達される。

【０００９】図１３は、各画素１００１の構成を説明す
る回路図である。図１３を参照して、各画素に対応し
て、ＴＦＴ（Thin Film Transistor）１１０１と、液晶
表示素子１１０２と、コンデンサ１１０３とが配置され
る。

【００１０】ＴＦＴ１１０１は、走査線１０１０と結合
されるゲートを有し、データ線１０１１と液晶表示素子
１１０２との間に電気的に結合される。液晶表示素子１
１０２は、ＴＦＴ１１０１と結合される画素電極と、対
向電極電位ＶＬＣＣＯＭが印加される対向電極とを有し
ている。コンデンサ１１０３は、画素電極と共通電位供
給線１０１２との間に接続される。

【００１１】再び図１２を参照して、行ドライバ回路１
００３は、所定の垂直走査周期に基づいて、走査線１０
１０を１本ずつ順に活性化することによって、ライン走
査を実行する。

【００１２】列ドライバ回路１００６は、スイッチ１０
０９のオン・オフを制御することにより、画像信号線１
０１３に伝達される画素データ信号を、水平走査の対象
となる画素列に対応するデータ線１０１１に供給する。

【００１３】いわゆる点順次駆動の場合には、垂直走査
の対象となる１つのラインに属する各画素は、列ドライ
バ回路１００６によって順次選択されて、データ線１０
１１を介して順次画像データ信号の供給を受ける。

【００１４】垂直走査の対象となったラインにおいて
は、対応する走査線１０１０がＨレベルに活性化される
ことによって、ＴＦＴ１１０１がオンする。これによ
り、列ドライバ回路１００６によってデータ線１０１１
に供給された画像データ信号は、液晶表示素子１１０２
の画素電極に書込まれる。

【００１５】液晶表示素子１１０２においては、画素電
極と対向電極との間の電位差に応じて液晶の配向性が変
化することにより、液晶表示素子の輝度（反射率）が変
化する。したがって、画像データ信号に応じた輝度（反
射率）を液晶表示素子１１０２に表示することができ
る。

【００１６】１つのラインに属するすべての画素に対し
て水平走査が行なわれた後に、行ドライバ回路１００３
によって、これまで選択されていた走査線はＬレベルに
非活性化されて、次の走査線が活性化される。これに応
じて、ＴＦＴ１１０１はオフされるが、ＴＦＴ１１０１
のオフ期間においても、コンデンサ１１０３が画素電極
の電位を保持する。

【００１７】同様の水平走査が、次のラインに対しても
順次実行され、すべてのラインが走査（これを１フレー
ムとも称する）された後に、再び先頭の走査線が活性化
される。このように、すべての画素に対して、１フレー
ムごとに画素データ信号を液晶表示素子の画素電極に書
込むことによって、画像表示が実行される。

【００１８】また、画像データ信号を、最大輝度および
最小輝度にそれぞれ対応する電位の中間電位を含むアナ
ログ信号で構成することによって、各画素における階調
表示を行なうことができる。

【００１９】

【発明が解決しようとする課題】液晶表示装置は以上の
ように構成されるので、１つの液晶表示素子、すなわち
画素に画像データ信号が書込まれ、再び書込が実施され
るまでの間、すなわち１フレーム周期において、液晶表
示素子およびコンデンサの静電容量によって、画素電極
の電位を維持する必要がある。しかしながら、液晶表示
素子の両極板間に存在する有限の抵抗率や、ＴＦＴのリ
ーク等によって画素電極の電位が低下して、表示輝度の
変動によってフリッカが視認される等の表示品位の低下
が生じてしまう。

【００２０】図１４は、画素電極の電位変動による表示
品位の低下を説明するための概念図である。

【００２１】図１４（ａ）には、通常の６０Ｈｚのフレ
ーム周波数で、液晶表示素子に同一輝度を表示する場合
における液晶表示素子の反射率の推移を示している。

【００２２】各液晶表示装置は、フレーム周期である１
／６０秒に１度、同一電位の書込動作が実行されるた
め、画素電極電位の低下も僅かなものである。したがっ
て、各画素の反射率（輝度）は大きく変化せず、フリッ
カやコントラスト低下といった表示品位の低下は見られ
ない。

【００２３】ところで、液晶表示装置の消費電力は、フ
レーム周波数×垂直走査線（図２１における走査線１０
１０）数の周波数で動作する行ドライバ回路１００３、
およびフレーム周波数×垂直走査線数×水平走査線（図
１２におけるデータ線１０１１）数の周波数で動作する
列ドライバ回路１００６において、高速で動作するシフ
トレジスタ回路１００４，１００７の電力が大部分を占
める。したがって、液晶表示装置の低消費電力化を図る
には、動作周波数の低減、あるいは行ドライバ回路およ
び列ドライバ回路の間欠的な動作を実行させることが有
効である。

【００２４】図１４（ｂ）には、消費電力を低減するた
めに、行ドライバ回路および列ドライバ回路の動作周波
数を低下させて液晶表示素子に同一輝度を表示する場合
における液晶表示素子の反射率の推移を示している。

【００２５】図１４（ｂ）を参照して、フレーム周期が
長くなると、各画素において液晶表示素子に対する書込
動作の実行間隔が長くなり、その間に画素電極で生じる
電位低下は大きくなってしまう。

【００２６】したがって、画素電極の電位が大きく変化
するために、各画素における反射率（輝度）が大きく変
化して、フリッカとして観測される。また、フレーム期
間における平均電位も低下するために、十分なコントラ
ストが得られないなど、表示品位が低下するという問題
点が生じてしまう。

【００２７】また、近年では、携帯電話機や携帯情報端
末機器に代表される携帯機器に液晶表示装置が搭載され
るケースが多くなっている。これらの携帯機器において
は、待機画面等において連続的に同一内容の文字や静止
画を表示するだけでなく、高速でその表示内容が変更さ
れる動画等の高速画像表示に対応することも要求されて
きている。一方で、これらの携帯機器は、バッテリー駆
動されるため低消費電力駆動が特に強く要求される。こ
のような背景から、低消費電力化のニーズを満足した上
で、動画等の高速画像表示にも対応可能な液晶表示装置
が必要とされている。

【００２８】この発明は、このような問題点を解決する
ためになされたものであって、この発明の目的は、表示
画像の種類に応じて、低消費電力駆動と動画等の高速画
像表示との両方に対応可能な液晶表示装置ならびに、そ
れを備える携帯電話機および携帯情報端末機器を提供す
ることである。

【００２９】

【課題を解決するための手段】請求項１記載の液晶表示
装置は、マトリクス状に配置される複数の画素を有する
液晶表示部を備え、複数の画素の各々は、画素電極と対
向電極との間の電位差に応じて光学応答を示す液晶表示
素子を有し、最大輝度および最小輝度の一方に相当する
第１の液晶駆動電位を伝達するための第１の駆動電位供
給線と、最大輝度および最小輝度の他方に相当する第２
の液晶駆動電位を伝達するための第２の駆動電位供給線
と、複数の画素の列にそれぞれ対応して設けられ、各々
が画像データ信号を伝達するための複数のデータ線と、
複数の画素の行にそれぞれ対応して設けられ、画像デー
タ信号がデジタル信号である場合に順に活性化される、
複数の第１の走査線、複数の第１の制御線および複数の
第２の制御線と、複数の画素の行にそれぞれ対応して設
けられ、画像データ信号がアナログ信号である場合に順
に活性化される複数の第２の走査線と、複数の画素にそ
れぞれ対応して設けられ、各々が画像データ信号に応じ
て、対応する画素電極を駆動するための複数の液晶駆動
回路とをさらに備える。各液晶駆動回路は、第１の走査
線の活性化に応答して、対応するデータ線とデータ保持
ノードとの間を電気的に結合するためのメモリスイッチ
と、データ保持ノードの電位を保持するためのメモリ部
と、対応する第１の電位供給線と対応する画素電極との
間に電気的に結合され、対応する第１の制御線の活性化
に応答してオンする第１の駆動スイッチと、対応する第
２の電位供給線と対応する画素電極との間に電気的に結
合され、対応する第２の制御線の活性化に応答してオン
する第２の駆動スイッチと、第１および第２の電位供給
線の一方と画素電極との間に、第１および第２の駆動ス
イッチの一方と直列に接続され、データ保持ノードの電
位に応じてオン・オフする第３の駆動スイッチと、対応
する第２の走査線の活性化に応答して、対応するデータ
線とデータ保持ノードとの間を電気的に結合するための
アナログ駆動スイッチとを含む。

【００３０】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置であって、複数のデータ線に対して
デジタル信号を画像データ信号として供給するための第
１の水平走査回路と、複数のデータ線に対してアナログ
信号を画像データ信号として供給するための第２の水平
走査回路と、アナログ信号の供給時において、第１の水
平走査回路と複数のデータ線との間を電気的に切離すた
めの第１のスイッチ回路と、デジタル信号の供給時にお
いて、第２の水平走査回路と複数のデータ線との間を電
気的に切離すための第２のスイッチ回路とをさらに備え
る。

【００３１】請求項３記載の液晶表示装置は、請求項１
記載の液晶表示装置であって、画像書込時において、第
１および第２の駆動スイッチの一方は、第１および第２
の駆動スイッチの他方が所定期間オンした後にオンする
ように、第１および第２の制御線の活性化期間は設定さ
れる。

【００３２】請求項４記載の液晶表示装置は、請求項１
記載の液晶表示装置であって、第１の液晶駆動電位は、
第１の電位と第２の電位とを周期的に繰り返し、第１お
よび第２の電位の切換周期は、１行あたりの水平走査周
期に相当する。

【００３３】請求項５記載の液晶表示装置は、請求項１
記載の液晶表示装置であって、第１の液晶駆動電位は、
第１の電位と第２の電位とを周期的に繰り返し、第１の
電位供給線は、第１および第２の電位を互いに相補に供
給するための、複数の第１および第２の駆動電位補助供
給線を含む。複数の第１および第２の駆動電位補助供給
線は、奇数行および偶数行にそれぞれ対応して配置さ
れ、第１および第２の電位の切換周期は、表示フレーム
周期に相当する。

【００３４】請求項６記載の液晶表示装置は、請求項１
記載の液晶表示装置であって、画素は、並列に配置され
るＬ個（Ｌ：２以上の整数）の副画素に分割される。画
素電極は、副画素に対応して、最大輝度の表示時におけ
るそれぞれの表示輝度が、２ ⁰：・・・：２^(L-1)となるよ
うに分割される。行の各々において、第１の走査線は、
副画素にそれぞれ対応してＬ本ずつ設けられるととも
に、第１および第２の制御線と第２の走査線とは、副画
素に共通して設けられ、各画素において、液晶駆動回路
は、副画素の各々ごとに独立に設けられる。

【００３５】請求項７記載の液晶表示装置は、請求項６
記載の液晶表示装置であって、行の各々に対応して設け
られる、補助走査線をさらに備える。各液晶駆動回路
は、対応するデータ線とデータ保持ノードとの間に、メ
モリスイッチと直列に接続され、対応する補助走査線の
活性化に応答してオンする第１のリーク防止スイッチを
さらに含む。

【００３６】請求項８記載の液晶表示装置は、請求項７
記載の液晶表示装置であって、補助走査線の活性化期間
は、ｎ個の副画素に対応するｎ本の第１の走査線の活性
化期間の全てを含むように設定される。

【００３７】請求項９記載の液晶表示装置は、請求項６
記載の液晶表示装置であって、行の各々において、ｎ本
の複数の第１の走査線のうちの少なくとも２つは同時に
活性化される。各液晶駆動回路は、対応するデータ線と
データ保持ノードとの間に、メモリスイッチと直列に接
続され、対応する第１の走査線と同時に活性化される、
同一の行に対応する他の第１の走査線の活性化に応答し
てオンする第２のリーク防止スイッチをさらに含む。

【００３８】請求項１０記載の液晶表示装置は、請求項
９記載の液晶表示装置であって、第１および第２の制御
線は、他の行に対応するＬ本の第１の走査線のうちの、
活性化期間が重なり合わない２本の走査線によってそれ
ぞれ構成される。

【００３９】請求項１１記載の液晶表示装置は、請求項
９または１０記載の液晶表示装置であって、第２のリー
ク防止トランジスタおよびメモリスイッチは、複数個ず
つ設けられる。

【００４０】請求項１２記載の液晶表示装置は、請求項
１、６および１１のいずれか１項に記載の液晶表示装置
であって、第１および第２の駆動スイッチは、複数個ず
つ配置される。

【００４１】請求項１３記載の携帯電話機は、画面表示
機能を備える携帯電話機であって、画面表示を実行する
ための液晶表示装置を備える。液晶表示装置は、マトリ
クス状に配置される複数の画素を有する液晶表示部を含
む。複数の画素の各々は、画素電極と対向電極との間の
電位差に応じて光学応答を示す液晶表示素子を有する。
液晶表示装置は、最大輝度および最小輝度の一方に相当
する、第１の電位と第２の電位とを周期的に繰り返す第
１の液晶駆動電位を伝達するための第１の駆動電位供給
線と、最大輝度および最小輝度の他方に相当する第２の
液晶駆動電位を伝達するための第２の駆動電位供給線
と、複数の画素の列にそれぞれ対応して設けられ、各々
が画像データ信号を伝達するための複数のデータ線と、
複数の画素の行にそれぞれ対応して設けられ、画像デー
タ信号がデジタルデータである場合に順に活性化され
る、複数の第１の走査線、複数の第１の制御線および複
数の第２の制御線と、複数の画素の行にそれぞれ対応し
て設けられ、画像データ信号がアナログデータである場
合に順に活性化される複数の第２の走査線と、複数の画
素にそれぞれ対応して設けられ、各々が画像データ信号
に応じて、対応する画素電極を駆動するための複数の液
晶駆動回路とをさらに含む。各液晶駆動回路は、対応す
る第１の走査線の活性化に応答して、対応するデータ線
とデータ保持ノードとの間を電気的に結合するためのメ
モリスイッチと、データ保持ノードの電位を保持するた
めのメモリ部と、対応する第１の電位供給線と対応する
画素電極との間に電気的に結合され、対応する第１の制
御線の活性化に応答してオンする第１の駆動スイッチ
と、対応する第２の電位供給線と対応する画素電極との
間に電気的に結合され、対応する第２の制御線の活性化
に応答してオンする第２の駆動スイッチと、第１および
第２の電位供給線の一方と画素電極との間に、第１およ
び第２の駆動スイッチの一方と直列に接続され、データ
保持ノードの電位に応じてオン・オフする第３の駆動ス
イッチと、対応する第２の走査線の活性化に応答して、
対応するデータ線とデータ保持ノードとの間を電気的に
結合するためのアナログ駆動スイッチとを有する。

【００４２】請求項１４記載の携帯情報端末機器は、画
面表示機能を備える携帯情報端末であって、画面表示を
実行するための液晶表示装置を備える。液晶表示装置
は、マトリクス状に配置される複数の画素を有する液晶
表示部を含む。複数の画素の各々は、画素電極と対向電
極との間の電位差に応じて光学応答を示す液晶表示素子
を有する。液晶表示装置は、最大輝度および最小輝度の
一方に相当する、第１の電位と第２の電位とを周期的に
繰り返す第１の液晶駆動電位を伝達するための第１の駆
動電位供給線と、最大輝度および最小輝度の他方に相当
する第２の液晶駆動電位を伝達するための第２の駆動電
位供給線と、複数の画素の列にそれぞれ対応して設けら
れ、各々が画像データ信号を伝達するための複数のデー
タ線と、複数の画素の行にそれぞれ対応して設けられ、
画像データ信号がデジタルデータである場合に順に活性
化される、複数の第１の走査線、複数の第１の制御線お
よび複数の第２の制御線と、複数の画素の行にそれぞれ
対応して設けられ、画像データ信号がアナログデータで
ある場合に順に活性化される複数の第２の走査線と、複
数の画素にそれぞれ対応して設けられ、各々が画像デー
タ信号に応じて、対応する画素電極を駆動するための複
数の液晶駆動回路とをさらに含む。各液晶駆動回路は、
対応する第１の走査線の活性化に応答して、対応するデ
ータ線とデータ保持ノードとの間を電気的に結合するた
めのメモリスイッチと、データ保持ノードの電位を保持
するためのメモリ部と、対応する第１の電位供給線と対
応する画素電極との間に電気的に結合され、対応する第
１の制御線の活性化に応答してオンする第１の駆動スイ
ッチと、対応する第２の電位供給線と対応する画素電極
との間に電気的に結合され、対応する第２の制御線の活
性化に応答してオンする第２の駆動スイッチと、第１お
よび第２の電位供給線の一方と画素電極との間に、第１
および第２の駆動スイッチの一方と直列に接続され、デ
ータ保持ノードの電位に応じてオン・オフする第３の駆
動スイッチと、対応する第２の走査線の活性化に応答し
て、対応するデータ線とデータ保持ノードとの間を電気
的に結合するためのアナログ駆動スイッチとを有する。

【００４３】

【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して詳細に説明する。なお、以下の説明
において、同一または相当部分については同一の参照符
号を付すものとする。

【００４４】［実施の形態１］図１は、本発明の実施の
形態１に従う液晶表示装置１の全体構成を示す概略ブロ
ック図である。

【００４５】図１を参照して、実施の形態１に従う液晶
表示装置１は、液晶表示部２を備える。液晶表示部２に
は、行列状に配置された複数の画素３が配置される。

【００４６】詳細は後程説明するが、実施の形態１に従
う液晶表示装置１は、デジタル信号に基づいて画像表示
を実行するデジタル動作モードと、アナログ信号に基づ
いて画像表示を実行するアナログ動作モードとを有す
る。

【００４７】画素の行（以下、「ライン」とも称する）
の各々に対応して、第１の走査線（以下、「デジタル走
査線」とも称する）５、第１の制御線（以下、「セット
線」とも称する）６、第２の制御線（以下、「リセット
線」とも称する）７、第１の液晶駆動電位ＶＲＥＦを伝
達する駆動電位供給線８ｏ，８ｅ、共通電位ＶＣＯＭ１
を伝達する共通電位供給線９、第２の液晶駆動電位ＶＣ
ＯＭ２を伝達する駆動電位供給線１０および第２の走査
線（以下、「アナログ走査線」とも称する）１１が配置
される。また、画素の列の各々に対応して、データ線１
２が配置される。

【００４８】デジタル走査線５、セット線６およびリセ
ット線７は、デジタル動作モードにおいて、対応するラ
インが垂直走査対象に選択された場合に、所定のタイミ
ングでＨレベルに活性化される、アドレス信号ＡＤＤ、
セット信号ＳＴおよびリセット信号ＲＳＴをそれぞれ伝
達する。

【００４９】一方、アナログ走査線１１は、デジタル動
作モードにおいて、対応するラインが垂直走査対象に選
択された場合に、所定のタイミングでＨレベルに活性化
される、アドレス信号ＡＧを伝達する。

【００５０】第１の液晶駆動電位ＶＲＥＦおよび第２の
液晶駆動電位ＶＣＯＭ２は、デジタル動作モードにおけ
る画像表示に用いられる。デジタル動作モードにおいて
は、各画素は、第１の液晶駆動電位ＶＲＥＦもしくは第
２の液晶駆動電位ＶＣＯＭ２を書込まれて、最大輝度も
しくは最小輝度の一方ずつを表示する。

【００５１】これに対して、アナログ動作モードにおい
ては、データ線１２を介して書込まれたアナログ電位に
応じて、最大輝度、最小輝度、およびこれらの中間輝度
を含む階調表示を実行する。

【００５２】第１の液晶駆動電位ＶＲＥＦは、一定周期
ごとに＋Ｖｌｃもしくは−Ｖｌｃに設定される。＋Ｖｌ
ｃおよび−Ｖｌｃは、対向電極電位ＶＬＣＣＯＭに対し
てそれぞれ異なる極性を有する。この結果、第１の液晶
駆動電位ＶＲＥＦの極性は一定周期ごとに反転されて、
液晶表示素子における焼き付きの発生が抑制される。

【００５３】なお、図１に示されるように、第１の液晶
駆動電位ＶＲＥＦ、共通電位ＶＣＯＭ１および第２の液
晶駆動電位ＶＣＯＭ２を、第１の駆動電位供給線８、共
通電位供給線９および第２の駆動電位供給線１０のそれ
ぞれの両端側から供給する構成とすることにより、同一
の電位供給線上における電位変動を抑制することができ
る。

【００５４】液晶表示装置１は、垂直走査回路１５ｏお
よび１５ｅと、デジタル水平走査回路２０と、スイッチ
部２２と、アナログ水平走査回路２５と、スイッチ部２
７とをさらに備える。

【００５５】垂直走査回路１５ｏおよび１５ｅは、同期
信号の供給を受けて動作する。デジタル水平走査回路２
０は、同期信号およびデジタル画像信号の供給を受けて
動作する。アナログ水平走査回路２５は、同期信号およ
びアナログ画像信号の供給を受けて動作する。なお、同
期信号は、それぞれの画像信号の水平および垂直同期タ
イミングを示す水平同期信号および垂直同期信号、なら
びに画素信号の有効期間を表わす画素信号イネーブル信
号等を総称的に示している。

【００５６】垂直走査回路１５ｏは、デジタル動作モー
ドにおいて、垂直同期周期に基づいて、奇数ラインに対
応する、デジタル走査線５、セット線６およびリセット
線７の各々を順に活性化する。また、アナログ動作モー
ドにおいては、垂直走査回路１５ｏは、垂直同期周期に
基づいて、奇数ラインに対応するアナログ走査線１１の
各々を順に活性化する。

【００５７】同様に、垂直走査回路１５ｅは、デジタル
動作モードにおいて、垂直同期周期に基づいて、偶数ラ
インに対応する、デジタル走査線５、セット線６および
リセット線７の各々を順に活性化する。また、アナログ
動作モードにおいては、垂直走査回路１５ｅは、垂直同
期周期に基づいて、偶数ラインに対応するアナログ走査
線１１の各々を順に活性化する。

【００５８】具体的には、垂直走査回路１５ｏおよび１
５ｅは、各デジタル走査線５、各セット線６、各リセッ
ト線７および各アナログ走査線１１によってそれぞれ伝
達される、アドレス信号ＡＤＤ、セット信号ＳＴ、リセ
ット信号ＲＳＴおよびアドレス信号ＡＧの活性化期間を
制御する。

【００５９】奇数ラインに対応する垂直走査回路１５ｏ
および偶数ラインに対応する垂直走査回路１５ｅを、液
晶表示部２を挟んで対向する領域に分割配置することに
よって、液晶表示部２における画素の列方向におけるピ
ッチ制約を緩和して、高精細表示化を図ることができ
る。

【００６０】デジタル水平走査回路２０は、デジタル動
作モードにおいて、供給されたデジタル画像信号を処理
して、所定タイミングにおける画像データ信号ＤＡＴに
展開する。スイッチ部２２は、デジタル水平走査回路２
０とデータ線１２との間にそれぞれ配置される複数のス
イッチユニットによって構成される。

【００６１】デジタル水平走査回路２０は、デジタル動
作モードにおいて、水平走査周期に基づいて複数のスイ
ッチユニットをオンして、デジタル信号で構成される画
像データ信号ＤＡＴをデータ線１２に供給する。

【００６２】いわゆる点順次駆動の場合には、デジタル
水平走査回路２０は、スイッチ部２２を構成する複数の
スイッチユニットを順にオンする。この結果、垂直走査
の対象となる１つのラインに属する各画素は、対応する
スイッチユニットの選択的なオンによって順次水平走査
の対象となり、画像データ信号（デジタル）の供給を受
ける。あるいは、ライン毎一括駆動する構成とすること
も可能であり、この場合には、データ線１２の各々を用
いて、走査されたラインに属する各画素に対して画像デ
ータ信号（デジタル）が並列に供給される。

【００６３】一方、アナログ動作モードにおいて、スイ
ッチ部２２は、データ線１２の各々とデジタル水平走査
回路２０とを切離す。具体的には、スイッチ部２２を構
成する複数のスイッチユニットの各々は、デジタル水平
走査回路２０によってオフされる。

【００６４】アナログ水平走査回路２５は、アナログ動
作モードにおいて、供給されたアナログ画像信号を処理
して、所定タイミングにおける画像データ信号ＤＡＴに
展開する。スイッチ部２７は、アナログ水平走査回路２
５とデータ線１２との間にそれぞれ配置される複数のス
イッチユニットによって構成される。

【００６５】アナログ水平走査回路２５は、アナログ動
作モードにおいて、水平走査周期に基づいて複数のスイ
ッチユニットをオンして、アナログ電位を有する画像デ
ータ信号ＤＡＴをデータ線１２に供給する。

【００６６】アナログ水平走査回路２５についても、ス
イッチ部２７を構成する複数のスイッチユニットを、デ
ジタル水平走査回路２０と同様に制御することによっ
て、点順次駆動およびライン毎駆動の両方に対応して、
画像データ信号（アナログ）を供給することができる。

【００６７】一方、デジタル動作モードにおいて、スイ
ッチ部２７は、データ線１２の各々とアナログ水平走査
回路２５とを切離す。具体的には、スイッチ部２７を構
成する複数のスイッチユニットの各々は、アナログ水平
走査回路２５によってオフされる。

【００６８】このように、データ線１２に伝達される画
像データ信号ＤＡＴは、デジタル動作モードではデジタ
ル信号であり、アナログ動作モードではアナログ信号で
ある。

【００６９】図２は、図１に示される各画素の構成を示
す回路図である。図２を参照して、画素３は、液晶表示
素子ＰＸと、液晶駆動回路３０とを含む。液晶表示素子
ＰＸは、画素電極Ｎｐｘと対向電極Ｎｃｍとを有する。
液晶表示素子ＰＸには、メモリセルを有しないたとえば
ＴＮ（Twisted Nematic）液晶を用いる。

【００７０】液晶表示素子ＰＸは、画素電極Ｎｐｘの電
位である画素電極電位Ｖｐｘと対向電極Ｎｃｍに印加さ
れる対向電極電位ＶＬＣＣＯＭとの電位差に相当する液
晶印加電位に応じた光学応答を示す。したがって、液晶
表示素子ＰＸが反射型の場合には、当該液晶印加電位に
応じて反射率（輝度）が変化する。また、液晶表示素子
ＰＸが透過型の場合には、液晶印加電位に応じて透過率
（輝度）が変化する。

【００７１】［デジタル動作モードにおける画像表示］
まず、デジタル動作モードで画像表示を実行する部分の
構成および動作について説明する。

【００７２】液晶駆動回路３０は、データ線１２および
データ保持ノードＮｍの間に電気的に結合されるｎ型Ｔ
ＦＴ３１と、第２の駆動電位供給線１０およびデータ保
持ノードＮｍの間に接続されるコンデンサ３２とを有す
る。ｎ型ＴＦＴ３１のゲートはデジタル走査線５と結合
される。

【００７３】デジタル走査線５が走査の対象となってＨ
レベル電位に活性化されると、ｎ型ＴＦＴ３１はオンす
る。反対に、対応するデジタル走査線５は、走査の対象
でない場合にはＬレベル電位に非活性化されるので、ｎ
型ＴＦＴ３１はオフする。したがって、ｎ型ＴＦＴ３１
は、デジタル走査線５の活性化に応答してオンするスイ
ッチ素子として動作する。

【００７４】液晶駆動回路３０は、第２の駆動電位供給
線１０と画素電極Ｎｐｘとの間に直列に結合されるｎ型
ＴＦＴ３３および３４と、画素電極Ｎｐｘおよび共通電
位供給線９との間に接続されるコンデンサ３５と、第１
の駆動電位供給線８および画素電極電位の間に電気的に
結合されるｎ型ＴＦＴ３６とをさらに含む。

【００７５】ｎ型ＴＦＴ３３は、セット線６と結合され
たゲートを有し、セット線６の活性化に応答してオンす
るスイッチ素子として動作する。ｎ型ＴＦＴ３４は、デ
ータ保持ノードＮｍと結合されたゲートを有し、データ
保持ノードＮｍの電位に応じてオン・オフするスイッチ
素子として動作する。ｎ型ＴＦＴ３６は、リセット線７
と結合されたゲートを有し、リセット線７の活性化に応
答してオンするスイッチ素子として動作する。

【００７６】デジタル走査線５の活性化（Ｈレベル）期
間中、すなわち対応するラインが走査対象となっている
場合においては、デジタル水平走査回路２０によってデ
ータ線１２に供給された画像データ信号ＤＡＴは、ｎ型
ＴＦＴ３１のオンによって、データ保持ノードＮｍに伝
達される。いわゆる点順次駆動の場合には、１つのライ
ンにおける全部の画素を走査した後に、垂直走査回路１
５ｏ，１５ｅによって、デジタル走査線５の電位がＬレ
ベルに設定されるため、これに対応してｎ型ＴＦＴ３１
はオフ状態になると、コンデンサ３２によってデータ保
持ノードＮｍの電位が保持される。

【００７７】この結果、ｎ型ＴＦＴ３１およびコンデン
サ３２は、デジタル動作モード時において、データ線１
２によって供給される画像データ信号ＤＡＴ（デジタ
ル）のレベルを保持する一種のＤＲＡＭ（Dynamic Rand
om Access Memory）として動作する。

【００７８】リセット線７を活性化することによって、
画素電極Ｎｐｘは第１の駆動電位供給線８と結合され
て、画素電極電位Ｖｐｘは第１の液晶駆動電位ＶＲＥＦ
にリセットされる。

【００７９】さらに、リセット線７を非活性化した後
に、セット線６を活性化した場合には、データ保持ノー
ドＮｍに保持される電位に応じてｎ型ＴＦＴ３４がオン
するときには、画素電極Ｎｐｘは第２の駆動電位供給線
１０と結合されて、画素電極電位Ｖｐｘは、第２の液晶
駆動電位ＶＣＯＭ２に設定される。一方、データ保持ノ
ードＮｍに保持される電位に応じてｎ型ＴＦＴ３４がオ
フするときには、画素電極Ｎｐｘは第２の駆動電位供給
線１０と結合されないので、画素電極電位Ｖｐｘは、リ
セット時の第１の液晶駆動電位ＶＲＥＦを維持する。

【００８０】ここで、消費電力の低減を図るために、垂
直走査回路１５ｏ，１５ｅおよびデジタル水平走査回路
２０の動作周波数を低下させ、データ保持ノードＮｍに
対する書込間隔を長くした場合には、データ保持ノード
Ｎｍの電位は、ｎ型ＴＦＴ３１のリーク等によって低下
する。

【００８１】しかし、データ保持ノードＮｍの電位は、
ｎ型ＴＦＴ３４のオン・オフを制御するための電位であ
るので、データ保持ノードＮｍの電位がこれらのＴＦＴ
のしきい値電位を超えて変化しない限り、ｎ型ＴＦＴ３
１の状態は維持される。したがって、セット線６および
リセット線７を定期的に活性化すれば、データ保持ノー
ドＮｍの電位、すなわちデータ線１２によって一旦伝達
された画像データ信号ＤＡＴのレベルに応じて、第１の
液晶駆動電位ＶＲＥＦもしくは第２の液晶駆動電位ＶＣ
ＯＭ２を画素電極Ｎｐｘに印加して書込むことができ
る。

【００８２】本実施の形態においては、液晶表示素子Ｐ
Ｘは、ノーマリ・ホワイト・モードの液晶表示を実行す
るものとする。また、表示コントラストが大きくなるよ
うに、画素電極Ｎｐｘに第１の液晶駆動電位ＶＲＥＦが
印加されたとき（以下、「非点灯状態」とも称する）に
概ね最小輝度Ｌｍｉｎを表示し、画素電極Ｎｐｘに第２
の液晶駆動電位ＶＣＯＭ２が印加されたとき（以下、
「点灯状態」とも称する）に概ね最大輝度Ｌｍａｘが得
られるように各電位を設定するものとする。

【００８３】このような構成とすることにより、デジタ
ル動作モードにおいて、液晶表示素子ＰＸに液晶電極電
位を印加する、すなわち液晶電極電位の書込動作を実行
する場合において、各画面の表示フレームを２つのサブ
モードから構成することができる。

【００８４】第１のサブモードは、デジタル走査線５の
活性化に応答して、データ線１２に供給された画像デー
タ信号ＤＡＴの取込みを伴う書込動作を行なって、液晶
表示素子ＰＸの表示状態を更新するサブモード（以降、
「リフレッシュ・サブモード」とも称する）である。

【００８５】第２のサブモードは、デジタル走査線５の
活性化を伴わず、セット線６およびリセット線７の活性
化に応答して、データ保持ノードＮｍに保持された画像
データ信号ＤＡＴ基づいた再書込動作を行なって、リフ
レッシュ・サブモードで指定された液晶表示素子ＰＸの
表示状態を更新することなく保持するサブモード（以
降、「ホールド・サブモード」とも称する）である。

【００８６】図３は、デジタル動作モードにおける表示
フレーム期間の構成を示す概念図である。

【００８７】図３を参照して、液晶表示装置１における
１つの表示フレームは、入力画像信号に応じて液晶表示
部２の表示をリフレッシュ（更新）するためのリフレッ
シュ・サブフレームと、液晶表示部２の表示をホールド
（保持）するためのホールド・サブフレームとから構成
される。

【００８８】リフレッシュ・サブフレームにおいては、
各液晶駆動回路３０が上述のリフレッシュ・サブモード
で動作し、またホールドサブフレームにおいては、上述
のホールド・サブモードで動作する。

【００８９】すなわち、リフレッシュ・サブモードにお
いては、垂直走査回路１５ｏ，１５ｅによって、デジタ
ル走査線５、セット線６およびリセット線７が走査され
るとともに、デジタル水平走査回路２０によって、デー
タ線１２へ画像データ信号ＤＡＴ（デジタル）が伝達さ
れる。

【００９０】一方、ホールド・サブモードにおいては、
垂直走査回路１５ｏ，１５ｅによって、セット線６およ
びリセット線７を周期的に活性化することによって、デ
ータ保持ノードＮｍに保持された画像データ信号ＤＡＴ
（デジタル）に応じて、画素電極電位の再書込を実行す
ることができる。この結果、デジタル水平走査回路２０
におけるデータ線１２に画像データ信号を供給する動作
を停止させることができる。したがって、デジタル水平
走査回路２０をリフレッシュ・サブフレームのみ動作す
るような間欠駆動を行って、ホールド・サブフレームに
おいては、デジタル水平走査回路２０の動的（交流的）
に電力を消費する部分の動作を停止させることができ
る。

【００９１】すなわち、１つの表示フレームを、Ｎ個
（Ｎ：自然数）のサブフレームから構成する場合におい
て、水平走査回路の消費電力Ｗａｒは、下式で示され
る。

【００９２】Ｗａｒ＝（１／Ｎ）×Ｗｒ＋（（Ｎ−１）／Ｎ）×Ｗｈここで、Ｗｒは、リフレッシュ・サブフレーム期間にお
ける平均消費電力、すなわち動的（交流的）消費電力と
静的（直流的）消費電力の和の平均を示し、Ｗｈは、ホ
ールド・サブフレームにおける平均消費電力、すなわち
静的消費電力の平均値を示すものとする。

【００９３】デジタル水平走査回路２０をＣＭＯＳ回路
で構成すれば、静的消費電力は極めて小さくすることが
できるので、Ｗａｒ≒（１／Ｎ）×Ｗｒとなる。すなわ
ち、間欠駆動を行なわない従来の液晶表示装置に比べ
て、デジタル水平走査回路２０の消費電力を、ほぼ１／
Ｎに低減することができる。

【００９４】デジタル水平走査回路２０の駆動周波数
は、垂直走査回路１５ｏ，１５ｅの駆動周波数に比べる
とはるかに高く、たとえば液晶表示部の水平画素数を１
００程度としても、前者が後者の約１００倍に達する。
このため、デジタル水平走査回路２０の消費電力も、垂
直走査回路１５ｏ，１５ｅに比べてはるかに高くなる。

【００９５】したがって、液晶表示装置１のように、デ
ジタル水平走査回路２０を間欠駆動してその消費電力を
低減することは、液晶表示装置全体の低消費電力化に大
きな効果をもたらす。なお、実施の形態１においては、
各表示フレームを１つのリフレッシュ・サブフレームと
３つのホールド・サブフレームから構成して、合計４個
（Ｎ＝４）のサブフレームから構成するようにしたが、
１つの表示フレームに含まれるホールド・サブフレーム
の個数は、各液晶駆動回路３０において、データ保持ノ
ードＮｍに保持する電位が、ｎ型ＴＦＴ３４のしきい値
電位を超えないように維持可能な範囲で任意に設定する
ことが可能である。

【００９６】図４は、リフレッシュ・サブモード時での
実施の形態１に従う画素電極電位の書込動作を示すタイ
ミングチャートである。図４においては、第２ｎ（２
ｎ：偶数）ライン・第ｍ列（ｍ：自然数）の画素（以
下、画素３ａと称する）、および第（２ｎ−１）ライン
・第ｍ列の画素（以下、画素３ｂと称する）に対する書
込動作が示される。

【００９７】図４を参照して、期間Ｔ０、Ｔ１およびＴ
２において、第（２ｎ−１）、２ｎおよび（２ｎ＋１）
ラインのそれぞれが垂直走査対象に選択される。

【００９８】期間Ｔ０においては、画素３ｂにおける画
像データ信号の取込動作が実行される。期間Ｔ１におい
ては、画素３ｂにおける画素電極電位の書込動作およ
び、画素３ａにおける画像データ信号ＤＡＴ（ｍ）の取
込動作が実行される。期間Ｔ２においては、画素３ｂに
おける画素電極電位の書込動作が実行される。このよう
に、各ラインに対する画素電極電位の書込動作は、次の
ラインに対する画像データ信号（デジタル）の取込動作
と並列に実行される。

【００９９】第１の液晶駆動電位ＶＲＥＦは、期間Ｔ０
〜Ｔ２の各々において極性が反転し、＋Ｖｌｃもしくは
−Ｖｌｃに設定される。＋Ｖｌｃおよび−Ｖｌｃは、対
向電極電位ＶＬＣＣＯＭに対してそれぞれ異なる極性を
有する。この結果、第１の液晶駆動電位ＶＲＥＦの極性
は一定周期ごとに反転されて、液晶表示素子における焼
き付きの発生が抑制される。＋Ｖｌｃおよび−Ｖｌｃの
平均値、すなわち第１の液晶駆動電位ＶＲＥＦの振幅の
中間値は電位０で示される。

【０１００】同一フレーム内において、各表示ラインご
とに第１の液晶駆動電位ＶＲＥＦの極性を反転する。た
とえば、図３に示されるように、連続するラインにそれ
ぞれ属する画素３ｂおよび３ａに対する書込がそれぞれ
実行される期間Ｔ０およびＴ１において、第１の液晶駆
動電位ＶＲＥＦは、それぞれ−Ｖｌｃおよび＋Ｖｌｃに
設定されており、その極性は反転されている。

【０１０１】この結果、ラインごとに画素電極電位の極
性を分散することができるので、表示輝度のリップル、
すなわちフリッカが低減される。

【０１０２】さらに、各ラインの極性を表示フレームご
とに反転することによって、表示フレームの各々におい
て、ラインごとに画素電極電位の極性を分散することが
できる。この結果、表示フレームの切替わりに起因する
表示輝度のリップル、すなわちフリッカがさらに低減さ
れる。

【０１０３】期間Ｔ０において、第（２ｎ−１）ライン
に対応するデジタル走査線５によって伝達されるアドレ
ス信号ＡＤＤ（２ｎ−１）の活性化に応答して、画素３
ｂのｎ型ＴＦＴ３１がオンする。これにより、Ｈレベル
の画像データ信号ＤＡＴ（ｍ）が画素３ｂに取込まれ、
画素３ｂのデータ保持ノードＮｍ（２ｎ−１）の電位が
ＬレベルからＨレベルに変化する。

【０１０４】期間Ｔ１においては、第２ｎラインに対応
するデジタル走査線５によって伝達されるアドレス信号
ＡＤＤ（２ｎ）の活性化に応答して、画素３ａのｎ型Ｔ
ＦＴ３１がオンする。これにより、Ｌレベルの画像デー
タ信号ＤＡＴ（ｍ）が画素３ａに取込まれ、画素３ａの
データ保持ノードＮｍ（２ｎ）の電位がＨレベルからＬ
レベルに変化する。

【０１０５】画素３ａにおける画像データ信号の取込動
作と並列に、画素３ｂにおいて、期間Ｔ０で取込まれた
デジタルの画像データ信号に基づく画素電極電位の書込
動作が実行される。

【０１０６】まず、画素３ｂに対応するリセット信号Ｒ
ＳＴ（２ｎ−１）が所定期間活性化されて、画素３ｂの
画素電極Ｎｐｘは第１の駆動電位供給線８と結合され
る。これに応じて、画素電極電位Ｖｐｘ（２ｎ−１）
は、第１の液晶駆動電位ＶＲＥＦで駆動されて、−Ｖｌ
ｃに向かって変化する。すなわち、画素３ｂは、リセッ
ト信号ＲＳＴ（２ｎ−１）の活性化に応答して、データ
保持ノードＮｍに保持されるデータレベルにかかわら
ず、一旦非点灯状態に設定される。

【０１０７】対応するリセット信号ＲＳＴ（２ｎ−１）
がＨレベルからＬレベルへ変化するタイミングにおい
て、リセット線７と画素電極Ｎｐｘとの間の容量結合等
の影響によって生じるフィードスルーと呼ばれる電位変
動によって、画素電極電位Ｖｐｘ（２ｎ−１）は、Ｖｆ
−に変化する。

【０１０８】一方、第１の液晶駆動電位の極性が逆であ
る場合には、画素電極電位Ｖｐｘ（２ｎ−１）は、図中
に点線で示されるように逆の極性で変化し、フィードス
ルーの影響後には、Ｖｆ＋に達する。

【０１０９】対応するリセット信号ＲＳＴ（２ｎ−１）
が非活性された後に、セット信号ＳＴ（２ｎ−１）が活
性化される。画素３ｂにおいては、データ保持ノードＮ
ｍ（２ｎ−１）にＨレベルが保持されているので、セッ
ト信号ＳＴ（２ｎ−１）の活性化に応答して、画素３ｂ
の画素電極Ｎｐｘは第２の駆動電位供給線１０と結合さ
れる。これに応じて、画素電極電位Ｖｐｘ（２ｎ−１）
は、第２の液晶駆動電位ＶＣＯＭ２によって駆動され
る。これにより、画素３ｂは、点灯状態に設定されて、
最大輝度を表示する。

【０１１０】さらに、セット信号ＳＴ（２ｎ−１）がＨ
レベルからＬレベルへ変化するタイミングにおいて、セ
ット線６と画素電極Ｎｐｘとの間の容量結合等の影響に
よって生じるフィードスルーによって、画素電極電位Ｖ
ｐｘ（２ｎ−１）は、第２の液晶駆動電位ＶＣＯＭ２か
らＶｆ０に変化する。

【０１１１】期間Ｔ２においては、まず、画素３ａに対
応するリセット信号ＲＳＴ（２ｎ）が所定期間活性化さ
れて、画素３ａは、期間Ｔ１における画素３ｂと同様
に、、データ保持ノードＮｍに保持されるデータレベル
にかかわらず、一旦非点灯状態に設定される。この結
果、フィードスルーの影響を受けた後、画素電極電位Ｖ
ｐｘ（２ｎ−１）は、Ｖｆ＋に達する。

【０１１２】一方、第１の液晶駆動電位の極性が逆であ
る場合には、画素電極電位Ｖｐｘ（２ｎ−１）は、図中
に点線で示されるように逆の極性で変化し、フィードス
ルーの影響後には、Ｖｆ−に達する。

【０１１３】リセット信号ＲＳＴ（２ｎ）が非活性され
た後に、セット信号ＳＴ（２ｎ）が活性化される。画素
３ａにおいては、データ保持ノードＮｍ（２ｎ）にＬレ
ベルが保持されているので、セット信号ＳＴ（２ｎ）が
活性化されても、画素３ｂの画素電極Ｎｐｘは第２の駆
動電位供給線１０と結合されない。したがって、画素電
極電位Ｖｐｘ（２ｎ−１）は、セット信号ＳＴ（２ｎ）
の活性化および非活性化に伴うフィードスルーの影響を
受けた後に、リセット信号ＲＳＴ（２ｎ）の活性化に伴
う第１の液晶駆動電位ＶＲＥＦの駆動後における電位Ｖ
ｆ＋に復帰する。これにより、画素３ａは、非点灯状態
に設定されて最小輝度を表示する。

【０１１４】図示しないが、次のラインである第（２ｎ
＋１）ラインにおける画像データ信号の取込動作が、期
間Ｔ２において並列に実行される。

【０１１５】なお、対向電極電位ＶＬＣＣＯＭを、第１
の液晶駆動電位ＶＲＥＦの駆動後における画素電極電位
Ｖｆ＋およびＶｆ−の平均値に、すなわち下記（１）式
に従って設定する。

【０１１６】ＶＬＣＣＯＭ＝｛（Ｖｆ−）＋（Ｖｆ＋）｝／２ …（１）また、第２の液晶駆動電位ＶＣＯＭ２は、フィードスル
ー等による電位変動を考慮して、図４に示されるＶｆ０
が対向電極電位ＶＬＣＣＯＭと等しくなるように、第１
の液晶駆動電位の振幅の中心値（図４における電位０）
および対向電極電位ＶＬＣＣＯＭとは異なるレベルに設
定される。

【０１１７】これにより、非点灯状態においては、第１
の液晶駆動電位ＶＲＥＦの極性にかかわらず、画素電極
Ｎｐｘと対向電極Ｎｃｍとの間の電位差を一定にするこ
とができ、点灯状態においては、画素電極Ｎｐｘと対向
電極Ｎｃｍとの間の電位差を０にすることができる。こ
の結果、点灯時および非点灯時のいずれにおいても、液
晶表示素子に焼付きを発生させることなく、フリッカ等
の発生を防止して高い表示品位を維持することができ
る。

【０１１８】図５は、ホールド・サブモード時での実施
の形態１に従う画素電極電位の書込動作を示すタイミン
グチャートである。

【０１１９】図５を参照して、期間Ｔ４においては、画
素３ｂにおいて、データ保持ノードＮｍ（２ｎ−１）の
電位に応じた画素電極電位の再書込動作が実行される。
期間Ｔ５においては、画素３ａにおいて、データ保持ノ
ードＮｍ（２ｎ）の電位に応じた画素電極電位の再書込
動作が実行される。

【０１２０】すでに説明したように、ホールド・サブモ
ード時には、デジタル走査線５は非活性状態に維持され
て、画像データ信号ＤＡＴの供給は実行されない。した
がって、データ線１２の電位は、たとえばＬレベルに固
定される。

【０１２１】期間Ｔ３においては、セット線６およびリ
セット線７はいずれも非活性化（Ｌレベル）されてお
り、画素３ａおよび３ｂにおいて、画素電極電位は維持
される。

【０１２２】期間Ｔ４においては、まず、画素３ｂに対
応するリセット信号ＲＳＴ（２ｎ−１）が所定期間活性
化されて、画素３ｂは、期間Ｔ１における画素３ｂと同
様に、データ保持ノードＮｍに保持されるデータレベル
にかかわらず、一旦非点灯状態に設定される。この結
果、画素電極電位Ｖｐｘ（２ｎ−１）は、−Ｖｌｃに設
定された第１の液晶駆動電位ＶＲＥＦによって駆動さ
れ、フィードスルーの影響を受けた後Ｖｆ−に達する。

【０１２３】リセット信号ＲＳＴ（２ｎ−１）が非活性
された後に、セット信号ＳＴ（２ｎ−１）が活性化され
る。画素３ｂにおいては、データ保持ノードＮｍ（２ｎ
−１）にＨレベルが保持されているので、セット信号Ｓ
Ｔ（２ｎ−１）の活性化に応答して、画素３ｂの画素電
極Ｎｐｘ（２ｎ−１）は、第２の液晶駆動電位ＶＣＯＭ
２に駆動される。これにより、画素３ｂは、点灯状態に
再度設定されて、最大輝度の表示を保持する。

【０１２４】期間Ｔ５においては、まず、画素３ａに対
応するリセット信号ＲＳＴ（２ｎ）が所定期間活性化さ
れて、画素３ａは、データ保持ノードＮｍに保持される
データレベルにかかわらず、画素電極Ｎｐｘ（２ｎ）が
第１の液晶駆動電位ＶＲＥＦに駆動されて、一旦非点灯
状態に設定される。その後、リセット信号ＲＳＴ（２
ｎ）の非活性化に伴うフィードスルーによって、画素電
極電位Ｖｐｘ（２ｎ）は、Ｖｆ＋に達する。

【０１２５】リセット信号ＲＳＴ（２ｎ）が非活性され
た後に、セット信号ＳＴ（２ｎ）が活性化される。画素
３ａにおいては、データ保持ノードＮｍ（２ｎ）にＬレ
ベルが保持されているので、セット信号ＳＴ（２ｎ）が
活性化されても、画素３ｂの画素電極Ｎｐｘは第２の駆
動電位供給線１０と結合されない。したがって、画素電
極電位Ｖｐｘ（２ｎ）には、第１の液晶駆動電位ＶＲＥ
Ｆへの駆動後の電位（Ｖｆ＋）が維持される。これによ
り、画素３ａは、非点灯状態に再設定されて、最小輝度
の表示を保持する。

【０１２６】このような構成とすることにより、ホール
ド・サブフレームにおいて画像データ信号の供給動作を
停止した上で、各サブフレームにおいて、点灯状態およ
び非点灯状態に設定される画素のそれぞれについて、第
１の液晶駆動電位ＶＲＥＦおよび第２の液晶駆動電位Ｖ
ＣＯＭ２によって画素電極電位を駆動することができ
る。

【０１２７】この結果、デジタル動作モードにおいて、
同一画像を長期間表示する場合にも、画素電極電位の変
動に起因する焼付きの発生やコントラストの低下を防止
して、表示品位を損なうことなく低消費電力化を図るこ
とができる。したがって、デジタル動作モードを用いる
ことによって、待機画面等において、静止画や文字情報
等を低消費電力かつ高品位で表示できる。

【０１２８】なお、図２においては、データ保持ノード
Ｎｍの電位に応じてオン・オフするｎ型ＴＦＴ３４を、
第２の駆動電位供給線１０と画素電極Ｎｐｘとの間にｎ
型ＴＦＴ３３と直列に接続する構成を例示したが、ｎ型
ＴＦＴ３４は、第１の駆動電位供給線８と画素電極Ｎｐ
ｘとの間にｎ型ＴＦＴ３６と直列に接続することもでき
る。この場合には、ｎ型ＴＦＴ３３および３６のオン順
序を入換えるために、ｎ型ＴＦＴ３６のゲートをセット
線６と結合し、ｎ型ＴＦＴ３３のゲートをリセット線７
と結合する必要がある。

【０１２９】［アナログ動作モードにおける画像表示］
次に、アナログ動作モードで画像表示を実行する部分の
構成および動作について説明する。

【０１３０】再び図２を参照して、液晶駆動回路３０
は、データ線１２および画素電極Ｎｐｘの間に電気的に
結合されるｎ型ＴＦＴ３７をさらに有する。ｎ型ＴＦＴ
３７のゲートはアナログ走査線１１と結合される。

【０１３１】アナログ走査線１１が走査の対象となって
Ｈレベル電位に活性化されると、ｎ型ＴＦＴ３７はオン
する。すなわち、ｎ型ＴＦＴ３７は、アナログ走査線１
１の活性化に応答してオンするスイッチ素子として動作
する。

【０１３２】アナログ動作モードにおいては、データ線
１２によって伝達される画像データ信号ＤＡＴは、階調
表示に対応したアナログ信号であるので、ｎ型ＴＦＴ３
７のオンによって、データ線１２と画素電極Ｎｐｘとを
電気的に結合することによって、画素電極Ｎｐｘに画像
データ信号ＤＡＴ（アナログ）を直接書込むことができ
る。

【０１３３】図６は、アナログ動作モードでの画素電極
電位の書込動作を示すタイミングチャートである。

【０１３４】図６を参照して、期間Ｔ６、Ｔ７およびＴ
８において、第（２ｎ−１）、２ｎおよび（２ｎ＋１）
ラインのそれぞれが垂直走査対象に選択される。

【０１３５】アナログ動作モードにおいては、各ライン
に対応する、アドレス信号ＡＤＤ、セット信号ＳＴおよ
びリセット信号ＲＳＴの各々は、非活性状態に維持され
る。したがって、デジタル走査線５、セット線６および
リセット線７は、Ｌレベルに設定される。

【０１３６】期間Ｔ６においては、画素３ｂにおける画
素電極電位の書込動作が実行され、期間Ｔ７において
は、画素３ａにおける画素電極電位の書込動作が実行さ
れる。

【０１３７】期間Ｔ６において、第（２ｎ−１）ライン
に対応するアナログ走査線１１によって伝達されるアド
レス信号ＡＧ（２ｎ−１）の活性化に応答して、画素３
ｂのｎ型ＴＦＴ３７がオンする。これにより、アナログ
電位を有する画像データ信号ＤＡＴ（ｍ）が画素電極Ｎ
ｐｘに書込まれる。

【０１３８】さらに、アドレス信号ＡＧ（２ｎ−１）が
ＨレベルからＬレベルへ変化するタイミングにおいて、
アナログ走査線１１と画素電極Ｎｐｘとの間の容量結合
等の影響によって生じるフィードスルーによって、画素
電極電位Ｖｐｘ（２ｎ−１）は、Ｖｆａに変化する。

【０１３９】期間Ｔ７においては、第２ｎラインに対応
するアナログ走査線１１によって伝達されるアドレス信
号ＡＧ（２ｎ）の活性化に応答して、画素３ａのｎ型Ｔ
ＦＴ３７がオンする。これにより、アナログ電位を有す
る画像データ信号ＤＡＴ（ｍ）が画素電極Ｎｐｘに書込
まれる。

【０１４０】さらに、アドレス信号ＡＧ（２ｎ）がＨレ
ベルからＬレベルへ変化するタイミングにおいて、アナ
ログ走査線１１と画素電極Ｎｐｘとの間の容量結合等の
影響によって生じるフィードスルーによって、画素電極
電位Ｖｐｘ（２ｎ）は、Ｖｆｂに変化する。

【０１４１】その他の各ラインも順次垂直走査対象、す
なわち画素電極電位の書込動作の対象となって、各画素
に対して、画像データ信号ＤＡＴが有するアナログ電位
が書込まれる。

【０１４２】したがって、アナログ動作モードにおいて
は、各画素において、中間輝度を含む階調表示を実行す
るとともに、画素電極電位を所定の垂直走査周期で書換
えて、表示内容を逐次更新することができる。この結
果、アナログ動作モードにおいては、階調表示に対応し
た高速画像表示を実行することができる。したがって、
アナログ動作モードを用いることによって、通常動作画
面等において、動画像等を高品位で表示できる。

【０１４３】また、アナログ動作モードで階調表示を行
なう場合には、データ線１２の電位は、デジタル動作モ
ードにおける画像データ信号のＨレベルおよびＬレベル
の中間電位に設定されるが、スイッチ部２２によって、
各データ線１２とデジタル水平走査回路２０とを切り離
しているので、当該ＨレベルもしくはＬレベルと、当該
中間電位との間に、データ線１２を介して流れる無用の
リーク電流を抑制できるので、低消費電力化を図ること
ができる。

【０１４４】なお、図４に示されるように、アナログ動
作モードにおいては、第１の液晶駆動電位ＶＲＥＦは書
込動作に用いられないので、その生成を停止して消費電
力の削減を図ることも可能である。

【０１４５】このように、実施の形態１に従う液晶表示
装置１は、静止画像等を低消費電力で表示できるデジタ
ル動作モードと、動画像等を高速表示できるアナログ動
作モードとの両方に従って、画像表示を実行できる。し
たがって、液晶表示装置１においては、デジタル動作モ
ードおよびアナログ動作モードを、表示画像の種類に応
じて適切に設定することによって、低消費電力駆動と動
画等の高速画像表示との両方に対応することができる。

【０１４６】［実施の形態２］実施の形態２において
は、デジタル動作モードにおいても階調表示が可能な構
成について説明する。

【０１４７】図７は、実施の形態２に従う各画素の構成
を示す回路図である。図７を参照して、画素３は４個の
副画素４ａ〜４ｄに分割される。液晶表示素子ＰＸは、
副画素４ａ〜４ｄにそれぞれ対応して、副液晶表示素子
ＳＰＸａ〜ＳＰＸｄに分割される。副液晶表示素子ＳＰ
Ｘａ〜ＳＰＸｄは、副画素電極Ｎｐｘａ〜Ｎｐｘｄをそ
れぞれ有する。副液晶表示素子ＳＰＸａ〜ＳＰＸｄ各々
の対向電極には、共通電極電位ＶＬＣＣＯＭが印加され
る。

【０１４８】副液晶表示素子ＳＰＸａ〜ＳＰＸｄは、最
大輝度表示時における表示輝度の比が、下式（２）とな
るように分割される。

【０１４９】ＳＰＸａ：ＳＰＸｂ：ＳＰＸｃ：ＳＰＸｄ＝２⁰：２¹：２²：２³ …（２）副画素４ａ〜４ｄにおける点灯状態／非点灯状態をデジ
タル的に設定することによって、画素３の表示輝度を、
４ビットデータに基づいた２⁴＝１６段階に設定して、
階調表示を実行できる。

【０１５０】なお、各画素における副画素の分割数を４
個としたのは例示にすぎず、分割数は、任意のＬ個
（Ｌ：２以上の整数）とすることができる。この場合に
は、最大輝度表示時における副画素４ａ〜４ｄの表示輝
度の比が、２⁰：…：２^(L-1)となるように液晶表示素子
を分割することによって、Ｌビットデータに基づいた２
^L段階の階調表示を実行できる。

【０１５１】各ラインにおいて、デジタル走査線５は、
副画素４ａ〜４ｄにそれぞれ対応する独立のデジタル走
査線５ａ〜５ｄに分割される。デジタル走査線５ａ〜５
ｄは、各ラインの走査期間において、副画素４ａ〜４ｄ
が選択される期間にそれぞれ活性化（Ｈレベル）される
アドレス信号ＡＤＤａ〜ＡＤＤｄをそれぞれ伝達する。

【０１５２】一方、セット線６、リセット線７、第１の
駆動電位供給線８、共通電位供給線９、第２の駆動電位
供給線１０およびアナログ走査線１１は、副画素４ａ〜
４ｄに共通に、各ラインごとに設けられる。

【０１５３】さらに、各ラインごとに、副画素４ａ〜４
ｄに共通してデジタル走査線５ｚが設けられる。

【０１５４】なお、実施の形態２に従う構成において
は、デジタル動作モードで用いられる第１の液晶駆動電
位ＶＲＥＦは、１ラインごとに互いに位相が反転するよ
うに供給される。以下においては、奇数ラインに供給さ
れる第１の液晶駆動電位をＶＲＥＦｏで示し、偶数ライ
ンに供給される第１の液晶駆動電位をＶＲＥＦｅで示
す。第１の液晶駆動電位ＶＲＥＦｏおよびＶＲＥＦｅ
は、互いに位相が１８０度ずれており、表示フレーム単
位でその極性は反転される。第１の液晶駆動電位ＶＲＥ
ＦｏおよびＶＲＥＦｅをそれぞれ伝達するための第１の
駆動電位供給線８ｏおよび８ｅは独立に配置される。

【０１５５】図７に示される画素は偶数ラインに属して
おり、第１の駆動電位供給線８ｅによって、第１の液晶
駆動電位ＶＲＥＦｅが供給されるものとする。これに対
して、奇数ラインに属する画素においては、第１の駆動
電位供給線８ｅに代えて第１の駆動電位供給線８ｏが設
けられる。

【０１５６】このように、１ラインごとに極性が互いに
異なる第１の液晶駆動電位ＶＲＥＦｏ，ＶＲＥｆｅを供
給する構成とすることによって、第１の液晶駆動電位の
周波数を表示フレーム周期相当の低周波数としても、実
施の形態１において水平走査周期に相当する周波数で第
１の液晶駆動電位ＶＲＥＦを生成した場合と同様の表示
品位を得ることができる。この結果、第１の液晶駆動電
位の生成に要する消費電力を低減できる。

【０１５７】副液晶表示素子ＳＰＸａ〜ＳＰＸｄにそれ
ぞれ対応して、液晶駆動回路４０ａ〜４０ｄがそれぞれ
配置される。液晶駆動回路４０ａ〜４０ｄの各々の構成
は同様であるので、液晶駆動回路４０ａの構成について
代表的に説明する。

【０１５８】液晶駆動回路４０ａは、図２に示した液晶
駆動回路３０と同様に、ｎ型ＴＦＴ３１，３３，３４，
３６と、コンデンサ３２，３５とを有する。液晶駆動回
路４０ａは、さらに、副画素電極Ｎｐｘａからのリーク
電流を抑制するためのｎ型ＴＦＴ４１，４２と、データ
保持ノードＮｍａからのリーク電流を抑制するためのｎ
型ＴＦＴ４３，４４，４５，４６とを有する。

【０１５９】ｎ型ＴＦＴ４１は、第２の駆動電位供給線
１０と副画素電極Ｎｐｘａとの間にｎ型ＴＦＴ３３と直
列に結合されて、ｎ型ＴＦＴ３３と同様に、セット線６
の活性化に応答してオンするスイッチ素子として動作す
る。ｎ型ＴＦＴ４２は、第１の駆動電位供給線８ｅおよ
び画素電極電位の間にｎ型ＴＦＴ３６と直列に結合され
て、ｎ型ＴＦＴ３６と同様に、リセット線７の活性化に
応答してオンするスイッチ素子として動作する。

【０１６０】ｎ型ＴＦＴ４３は、データ保持ノードＮｍ
ａとデータ線１２との間にｎ型ＴＦＴ４３と直列に結合
されて、デジタル走査線５ｚの活性化に応答してオンす
るスイッチ素子として動作する。

【０１６１】ｎ型ＴＦＴ４４，４５，４６は、データ線
１２とデータ保持ノードＮｍａとの間に、ｎ型ＴＦＴ３
１および４３と直列に接続される。ｎ型ＴＦＴ４４は、
ｎ型ＴＦＴ３１と同様に、副画素４ａに対応するデジタ
ル走査線５ａの活性化に応答してオンするスイッチ素子
として動作する。

【０１６２】ｎ型ＴＦＴ４５および４６は、他の副画素
４ｂ〜４ｃに対応するデジタル走査線５ｂ〜５ｃのうち
のデジタル走査線５ａと重なり合う活性化期間を有する
１本の活性化に応答してオンするスイッチ素子として動
作する。

【０１６３】後の説明で明らかになるように、アドレス
信号ＡＤＤａ（２ｎ）とＡＤＤｂ（２ｎ）との活性化期
間は重なり合うので、ｎ型ＴＦＴ６２および６３は、デ
ジタル走査線５ｂの活性化に応答してオンするスイッチ
素子として動作する。

【０１６４】同一の走査線に対応する、ｎ型ＴＦＴ３１
および６１と、ｎ型ＴＦＴ６２および６３とのそれぞれ
は、往復電流パスを形成するように並列に配置される。
これにより、これらのｎ型ＴＦＴを効率的に配置でき
る。

【０１６５】次に、実施の形態２に従うデジタル動作モ
ードにおける画素電極電位の書込動作について説明す
る。

【０１６６】図８は、リフレッシュ・サブモード時での
実施の形態２に従う画素電極電位の書込動作を示すタイ
ミングチャートである。

【０１６７】図８を参照して、第２ｎライン・第ｍ列に
位置する画素が垂直走査対象となる期間Ｔ１において、
副画素４ａ〜４ｄにおける画像データ信号（デジタル）
の取込動作が実行される。

【０１６８】デジタル表示モードにおいて、第１の液晶
駆動電位ＶＲＥＦｏおよびＶＲＥＦｅは、期間Ｔ０〜Ｔ
２において、−Ｖｌｃおよび＋Ｖｌｃにそれぞれ維持さ
れる。次の表示フレーム期間において、第１の液晶駆動
電位ＶＲＥＦｏおよびＶＲＥＦｅは、＋Ｖｌｃおよび−
Ｖｌｃにそれぞれ維持される。

【０１６９】第２ｎラインに対応するアドレス信号ＡＤ
Ｄａ（２ｎ）〜ＡＤＤｄ（２ｎ）は、同時に２つずつが
順に活性化されるように、その信号レベルが設定され
る。

【０１７０】図８に示される例においては、第２ｎライ
ンが垂直走査対象に選択される期間Ｔ１において、ま
ず、アドレス信号ＡＤＤａ（２ｎ）およびＡＤＤｂ（２
ｎ）が同時に活性化される。その後、アドレス信号ＡＤ
Ｄｂ（２ｎ）およびＡＤＤｃ（２ｎ）が同時に活性化さ
れた後に、ＡＤＤｃ（２ｎ）およびＡＤＤｄ（２ｎ）が
同時に活性化され、最後にＡＤＤｄ（２ｎ）およびＡＤ
Ｄａ（２ｎ）が同時に活性化される。

【０１７１】これにより、アドレス信号ＡＤＤｂ（２
ｎ）およびＡＤＤｄ（２ｎ）は、期間Ｔ１内において、
活性化期間が重なり合うことなく順に活性化される。し
たがって、アドレス信号ＡＤＤｂ（２ｎ）およびＡＤＤ
ｄ（２ｎ）は、期間Ｔ１において第２ｎラインに対する
画像データ信号の書込と並列に実行される、第（２ｎ−
１）ラインに対する画素電極電位の書込動作において、
リセット信号ＲＳＴ（２ｎ−１）およびセット信号ＳＴ
（２ｎ−１）としてもそれぞれ共用することができる。

【０１７２】したがって、セット線６およびリセット線
７が各ラインごとに配置される専用の信号線ではなく、
他のラインに対応する走査線によって共用される構成と
することにより、各ラインごとに配置される信号線の本
数を２本ずつ削減することができる。この結果、垂直走
査回路１５ｏ，１５ｅの構成をコンパクト化するととも
に、画素配置における列方向のレイアウト制約を緩和し
て、画素を高集積配置することができる。

【０１７３】デジタル走査線５ｚによって伝達されるア
ドレス信号ＡＤＤｚ（ｎ）は、第２ｎラインが垂直走査
対象となる期間Ｔ１において、順に活性化されるアドレ
ス信号ＡＤＤａ（２ｎ）〜ＡＤＤｄ（２ｎ）のそれぞれ
の活性化期間を全て含むように活性化される。

【０１７４】期間Ｔ１において、アドレス信号ＡＤＤａ
（２ｎ）〜ＡＤＤｄ（２ｎ）をそれぞれ伝達するデジタ
ル走査線５ａ〜５ｄは、一定期間ずつ順に活性化され
る。データ線１２は、アドレス信号ＡＤＤａ（２ｎ）〜
ＡＤＤｄ（２ｎ）の活性化期間と同期しするように、副
画素４ａ〜４ｄに書込まれる画像データ信号ＤＡＴ
（ｍ）を伝達する。

【０１７５】データ線１２とデータ保持ノードＮｍａ
（２ｎ）〜Ｎｍｄ（２ｎ）との間に接続される複数のｎ
型ＴＦＴが全てオンするタイミングにおいて、図４の場
合と同様に、副画素４ａ〜４ｄに対するデジタルの画像
データ信号ＤＡＴ（ｍ）の書込が実行される。

【０１７６】図８においては、副画素４ａ〜４ｄに対し
て、“１”“０”“１”および“０”の画像データ信号
ＤＡＴ（ｍ）が書込まれる場合が例示される。すなわ
ち、デジタル走査線５ａ〜５ｄの活性化にそれぞれ応答
して、データ保持ノードＮｍａ（２ｎ）〜Ｎｍｄ（２
ｎ）は、Ｈレベル、Ｌレベル、ＨレベルおよびＬレベル
にそれぞれ設定される。

【０１７７】図４と同様に、第（２ｎ＋１）ラインが垂
直走査対象となる期間Ｔ２において、第２ｎラインに属
する画素において、画素電極電位の書込動作が実行され
る。

【０１７８】リセット線７およびセット線６にそれぞれ
相当する、他のラインに対応するデジタル走査線によっ
て、リセット信号ＲＳＴ（２ｎ）およびセット信号ＳＴ
（２ｎ）に相当する信号が所定期間ずつ順に活性化され
る。

【０１７９】副画素電極Ｎｐｘａ〜Ｎｐｘｄは、リセッ
ト信号ＲＳＴ（２ｎ）に相当するアドレス信号ＡＤＤｂ
（２ｎ＋１）の活性化に応答して、第１の液晶駆動電位
ＶＲＥＦｅと結合される。これに応じて、副画素電極電
位Ｖｐｘａ〜Ｖｐｘｄは、電位＋Ｖｌｃに向かって変化
する。

【０１８０】一旦、第１の液晶駆動電位ＶＲＥＦｅへの
書込が行なわれた後に、セット信号ＳＴ（２ｎ）に相当
するアドレス信号ＡＤＤｄ（２ｎ＋１）の活性化に応答
して、副画素電極Ｎｐｘａ〜Ｎｐｘｄは、データ保持ノ
ードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）の電位に応じて、
第１の液晶駆動電位ＶＲＥＦｅもしくは第２の液晶駆動
電位ＶＣＯＭ２の供給を受ける。

【０１８１】この結果、期間Ｔ２における副画素電極電
位の書込動作の終了時において、副画素電極Ｎｐｘａ〜
Ｎｐｘｄは、電位Ｖｆ０、Ｖｆ＋、Ｖｆ０およびＶｆ＋
に設定される。

【０１８２】図９は、ホールド・サブモード時での実施
の形態２に従う画素電極電位の書込動作を示すタイミン
グチャートである。

【０１８３】図９を参照して、ホールド・モードにおい
ては、デジタル走査線５ｚは、デジタル走査線５ａ〜５
ｄと同様に非活性状態に維持される。この結果、データ
保持ノードＮｍａ（２ｎ）〜Ｎｍｄ（２ｎ）の各々とデ
ータ線１２との間には、オフされた複数のｎ型ＴＦＴが
直列に結合される。

【０１８４】第２ｎラインに属する画素が再書込動作の
対象となる期間Ｔ５における、副画素電極Ｎｐｘａ〜Ｎ
ｐｘｄに対する再書込動作は、他のラインに対応するデ
ジタル走査線によって伝達される、リセット信号ＲＳＴ
（２ｎ）に相当するアドレス信号ＡＤＤｂ（２ｎ＋１）
の活性化に応答して、副画素電極Ｎｐｘａ〜Ｎｐｘｄ
は、第１の液晶駆動電位ＶＲＥＦｅと一旦結合される。
さらに、セット信号ＳＴ（２ｎ）に相当するアドレス信
号ＡＤＤｄ（２ｎ＋１）の活性化に応答して、副画素電
極Ｎｐｘａ〜Ｎｐｘｄは、データ保持ノードＮｍａ（２
ｎ）〜Ｎｍｄ（２ｎ）の電位に応じて、第１の液晶駆動
電位ＶＲＥＦｅもしくは第２の液晶駆動電位ＶＣＯＭ２
の供給を受ける。

【０１８５】この結果、期間Ｔ５における副画素電極電
位の再書込動作の終了時において、副画素電極Ｎｐｘａ
〜Ｎｐｘｄは、リフレッシュ・モード時の期間Ｔ２終了
後と同様の電位Ｖｆ０、Ｖｆ＋、Ｖｆ０およびＶｆ＋に
再設定される。

【０１８６】このような構成とすることにより、デジタ
ル動作モードにおいて、実施の形態１と同様の低消費電
力の書込動作によって各画素で階調表示を実行すること
ができる。

【０１８７】さらに、液晶駆動回路４０ａ〜４０ｄの各
々において、副画素電極Ｎｐｘａ〜Ｎｐｘｄからのリー
ク電流抑制のためのｎ型ＴＦＴ４１，４２を設けている
ので、書込動作後および再書込動作後における副画素電
極電位の変動を抑制して、各画素における表示輝度の変
動を防止して、表示品位の向上を図ることができる。

【０１８８】また、液晶駆動回路４０ａ〜４０ｄの各々
において、データ保持ノードＮｍａ〜Ｎｍｄからのリー
ク電流抑制のためのｎ型ＴＦＴ４３，４４，４５，４６
を設けているので、デジタル動作モードにおいて、図３
に示した表示フレーム期間を長くして画像データ信号
（デジタル）の書込周期を拡大することによって、さら
なる低消費電力化を図ることができる。

【０１８９】再び図７を参照して、液晶駆動回路４０ａ
〜４０ｄにおいて、ｎ型ＴＦＴ３７は、ノードＮｓと副
画素電極Ｎｐｘａ〜Ｎｐｘｄの各々との間に接続され
る。さらに、副画素４ａ〜４ｄに共通に、リーク抑制の
ためのｎ型ＴＦＴ４７および４８が、データ線１２とノ
ードＮｓとの間に直列に接続される。

【０１９０】アナログ動作モードにおいては、アナログ
走査線１１の活性化に応答して、液晶駆動回路４０ａ〜
４０ｄの各々においてｎ型ＴＦＴ３７がオンするととも
に、リーク抑制のためのｎ型ＴＦＴ４７および４８がオ
ンする。この結果、副画素４ａ〜４ｄに対して並列に、
アナログ電位を有する画素データ信号ＤＡＴが書込まれ
る。

【０１９１】すなわち、アナログ動作モードにおいて
は、副画素４ａ〜４ｄの各々において、同一の中間輝度
を表示することによって、階調表示が実行される。ま
た、アナログ走査線１１の非活性化期間においては、デ
ータ線１２と副画素電極Ｎｐｘａ〜Ｎｐｘｄの各々との
間に、複数のオフされたｎ型ＴＦＴが接続されるので、
各画素における表示輝度の変動を防止して、表示品位の
向上を図ることができる。

【０１９２】このような構成とすることにより、実施の
形態１に従う書込動作に加えて、デジタル動作モードに
おいても、各画素で階調表示を実行できる。また、各副
画素において、副画素電極およびデータ保持ノードから
のリーク電流を抑制するために、オフされたｎ型ＴＦＴ
が複数個ずつ配置されているので、表示品位をさらに向
上することができる。

【０１９３】［実施の形態３］以上述べたように、実施
の形態１および２に従う液晶表示装置は、低消費電力駆
動を前提として、高速画像表示にも対応することができ
る。したがって、このような液晶表示装置は、携帯電話
機や携帯情報端末機器等のバッテリ駆動機器に適してい
る。

【０１９４】図１０は、本発明の実施の形態３に従う携
帯電話機１００の構成を示す概念図である。

【０１９５】図１０を参照して、携帯電話機１００は、
実施の形態１および２のいずれかに従う液晶表示装置１
の液晶表示部２を表示パネルとして備える。液晶表示装
置１の構成の詳細については既に説明したとおりである
ので繰返さない。この結果、携帯電話機に要求される高
品位表示化および低消費電力化にマッチした構成とする
ことができる。

【０１９６】図１１は、本発明の実施の形態３に従う携
帯情報端末機器１１０の構成を示す概念図である。

【０１９７】図１１を参照して、携帯情報端末機器１１
０は、実施の形態１および２のいずれかにに従う液晶表
示装置１の液晶表示部２を表示パネルとして備える。こ
れにより、携帯情報端末機器１１０は、携帯電話機１０
０と同様に、高品位表示化および低消費電力化を図るこ
とが可能となる。

【０１９８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０１９９】

【発明の効果】請求項１および３に記載の液晶表示装置
は、画像データ信号がデジタル信号である場合には、各
画素において、表示品位を損なうことなく同一画像の表
示を低消費電力で保持できる。また、画像データ信号が
アナログ信号である場合には、各画素において、階調表
示に対応した高速画像表示を実行することができる。し
たがって、表示画像の種類に応じて画像データ信号をア
ナログもしくはデジタル信号とすることによって、低消
費電力駆動と動画等の高速画像表示との両方に対応する
ことができる。

【０２００】請求項２記載の液晶表示装置は、デジタル
信号およびアナログ信号をそれぞれ供給する水平走査回
路と各データ線との間を切離すことができる。したがっ
て、請求項１が奏する効果に加えて、データ線に生じる
リーク電流を抑制して、さらなる低消費電力化を図るこ
とができる。

【０２０１】請求項４記載の液晶表示装置は、請求項１
記載の液晶表示装置が奏する効果に加えて、焼付きを防
止した上でラインごとに画素電極電位の極性を分散する
ことができるので、表示輝度のリップル、すなわちフリ
ッカが低減される。

【０２０２】請求項５記載の液晶表示装置は、請求項１
記載の液晶表示装置が奏する効果に加えて、第１の液晶
駆動電位の電位切換周波数を表示フレーム周期相当の低
周波数としても、焼付きを防止した上でラインごとに画
素電極電位の極性を分散できる。したがって、第１の液
晶駆動電位の生成に要する消費電力を低減した上で、表
示輝度のリップル、すなわちフリッカを抑制することが
できる。

【０２０３】請求項６記載の液晶表示装置は、請求項１
記載の液晶表示装置が奏する効果に加えて、画像データ
信号がＬビットのデジタル信号である場合にも、各画素
において階調表示を実行できる。

【０２０４】請求項７、８、９および１１記載の液晶表
示装置は、データ保持ノードからのリーク電流を抑制す
ることができる。この結果、請求項６記載の液晶表示装
置が奏する効果に加えて、画像データ信号がデジタル信
号である場合に、画像データ信号の書込周期を拡大する
ことによって、さらなる低消費電力化を図ることができ
る。

【０２０５】請求項１０記載の液晶表示装置は、請求項
９記載の液晶表示装置が奏する効果に加えて、各ライン
ごとに配置される信号線の本数を削減することができ
る。この結果、画素配置におけるレイアウト制約を緩和
して、画素を高集積配置することができる。

【０２０６】請求項１２記載の液晶表示装置は、画素電
極からのリーク電流を抑制することができる。この結
果、請求項１、６または１１記載の液晶表示装置が奏す
る効果に加えて、表示輝度の変動を防止して高品位表示
化を図ることができる。

【０２０７】請求項１３記載の携帯電話機は、画像デー
タ信号がデジタル信号である場合には、液晶表示部の各
画素において、表示品位を損なうことなく同一画像の表
示を低消費電力で保持できる。また、画像データ信号が
アナログ信号である場合には、液晶表示部の各画素にお
いて、階調表示に対応した高速画像表示を実行すること
ができる。したがって、表示画像の種類に応じて画像デ
ータ信号をアナログもしくはデジタル信号とすることに
よって、低消費電力駆動と動画等の高速画像表示との両
方に対応した画面表示を実行できる。

【０２０８】請求項１４記載の携帯情報端末機器は、画
像データ信号がデジタル信号である場合には、液晶表示
部の各画素において、表示品位を損なうことなく同一画
像の表示を低消費電力で保持できる。また、画像データ
信号がアナログ信号である場合には、液晶表示部の各画
素において、階調表示に対応した高速画像表示を実行す
ることができる。したがって、表示画像の種類に応じて
画像データ信号をアナログもしくはデジタル信号とする
ことによって、低消費電力駆動と動画等の高速画像表示
との両方に対応した画面表示を実行できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に従う液晶表示装置１
の全体構成を示す概略ブロック図である。

【図２】図１に示される各画素の構成を示す回路図で
ある。

【図３】デジタル動作モードにおける表示フレーム期
間の構成を示す概念図である。

【図４】リフレッシュ・サブモード時での実施の形態
１に従う画素電極電位の書込動作を示すタイミングチャ
ートである。

【図５】ホールド・サブモード時での実施の形態１に
従う画素電極電位の書込動作を示すタイミングチャート
である。

【図６】アナログ動作モードでの画素電極電位の書込
動作を示すタイミングチャートである。

【図７】実施の形態２に従う各画素の構成を示す回路
図である。

【図８】リフレッシュ・サブモード時での実施の形態
２に従う画素電極電位の書込動作を示すタイミングチャ
ートである。

【図９】ホールド・サブモード時での実施の形態２に
従う画素電極電位の書込動作を示すタイミングチャート
である。

【図１０】本発明の実施の形態３に従う携帯電話機の
構成を示す概念図である。

【図１１】本発明の実施の形態３に従う携帯情報端末
機器の構成を示す概念図である。

【図１２】従来の液晶表示装置の全体構成を説明する
概略ブロック図である。

【図１３】図１２に示される各画素の構成を説明する
回路図である。

【図１４】画素電極の電位変動による表示品位の低下
を説明するための概念図である。

【符号の説明】

２液晶表示部、３，３ａ，３ｂ画素、４ａ〜４ｄ
副画素、５，５ａ〜５ｄ，５ｚデジタル走査線、６
セット線、７リセット線、８，８ｏ，８ｅ第１の駆動
電位供給線、９共通電位供給線、１０第２の駆動電
位供給線、１１アナログ走査線、１２データ線、１
５ｏ，１５ｅ垂直走査回路、２０デジタル水平走査回
路、２２，２７スイッチ部、２５アナログ水平走査
回路、３０，３０ａ，３０ｂ，４０ａ〜４０ｄ，５０ａ
〜５０ｄ，６０ａ〜６０ｄ液晶駆動回路、３１，３３，
３４，３６，４１，４２，４３，４４，４５，４６，４
７，４８ｎ型ＴＦＴ、３２，３５コンデンサ、１０
０携帯電話機、１１０携帯情報端末機器、ＡＤＤａ
〜ＡＤＤｄ，ＡＤＤｚアドレス信号、ＤＡＴ画像デ
ータ信号、Ｎｃｍ対向電極、Ｎｍ，Ｎｍａ〜Ｎｍｄ
データ保持ノード、Ｎｐｘ画素電極、Ｎｐｘａ〜Ｎｐ
ｘｄ副画素電極、ＰＸ，ＰＸａ，ＰＸｂ液晶表示素
子、ＲＳＴリセット信号、ＳＴセット信号、ＶＣＯ
Ｍ２第２の液晶駆動電位、ＶＬＣＣＯＭ対向電極電
位、ＶＲＥＦ，ＶＲＥＦｏ，ＶＲＥＦｅ第１の液晶駆
動電位。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/30 ３３８Ｇ０９Ｆ 9/30 ３３８５Ｋ０６７ 9/35 9/35 Ｇ０９Ｇ 3/20 ６１１Ｇ０９Ｇ 3/20 ６１１Ａ６２１６２１Ｋ６２１Ｍ６２４６２４Ｂ６４１６４１Ｅ６８０６８０Ｓ６８０ＴＨ０４Ｑ 7/38 Ｈ０４Ｂ 7/26 １０９Ｔ (72)発明者飛田洋一東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者上里将史東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 2H088 EA22 2H093 NA33 NC03 NC16 NC28 ND32 ND35 ND36 ND39 5C006 AA14 AC21 BB16 BC06 FA04 FA47 5C080 AA10 BB05 DD08 DD26 EE19 EE29 FF11 JJ02 JJ03 JJ04 KK07 KK47 5C094 AA13 AA22 BA03 BA43 CA19 EA04 EA07 5K067 AA43 BB04 BB41 FF23 KK00 KK15

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置される複数の画素を
有する液晶表示部を備え、前記複数の画素の各々は、画素電極と対向電極との間の
電位差に応じて光学応答を示す液晶表示素子を有し、前記最大輝度および最小輝度の一方に相当する第１の液
晶駆動電位を伝達するための第１の駆動電位供給線と、前記最大輝度および最小輝度の他方に相当する第２の液
晶駆動電位を伝達するための第２の駆動電位供給線と、前記複数の画素の列にそれぞれ対応して設けられ、各々
が画像データ信号を伝達するための複数のデータ線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がデジタル信号である場合に順に活性化
される、複数の第１の走査線、複数の第１の制御線およ
び複数の第２の制御線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がアナログ信号である場合に順に活性化
される複数の第２の走査線と、前記複数の画素にそれぞれ対応して設けられ、各々が前
記画像データ信号に応じて、対応する前記画素電極を駆
動するための複数の液晶駆動回路とをさらに備え、各前記液晶駆動回路は、前記第１の走査線の活性化に応
答して、対応する前記データ線とデータ保持ノードとの
間を電気的に結合するためのメモリスイッチと、前記データ保持ノードの電位を保持するためのメモリ部
と、対応する前記第１の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第１の制御線
の活性化に応答してオンする第１の駆動スイッチと、対応する前記第２の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第２の制御線
の活性化に応答してオンする第２の駆動スイッチと、前記第１および第２の電位供給線の一方と前記画素電極
との間に、前記第１および第２の駆動スイッチの一方と
直列に接続され、前記データ保持ノードの電位に応じて
オン・オフする第３の駆動スイッチと、対応する前記第２の走査線の活性化に応答して、対応す
る前記データ線とデータ保持ノードとの間を電気的に結
合するためのアナログ駆動スイッチとを含む、液晶表示
装置。
【請求項２】前記複数のデータ線に対して前記デジタ
ル信号を前記画像データ信号として供給するための第１
の水平走査回路と、前記複数のデータ線に対して前記アナログ信号を前記画
像データ信号として供給するための第２の水平走査回路
と、前記アナログ信号の供給時において、前記第１の水平走
査回路と前記複数のデータ線との間を電気的に切離すた
めの第１のスイッチ回路と、前記デジタル信号の供給時において、前記第２の水平走
査回路と前記複数のデータ線との間を電気的に切離すた
めの第２のスイッチ回路とをさらに備える、請求項１記
載の液晶表示装置。
【請求項３】画像書込時において、前記第１および第
２の駆動スイッチの前記一方は、前記第１および第２の
駆動スイッチの他方が所定期間オンした後にオンするよ
うに、前記第１および第２の制御線の活性化期間は設定
される、請求項１記載の液晶表示装置。
【請求項４】前記第１の液晶駆動電位は、第１の電位
と第２の電位とを周期的に繰り返し、前記第１および前記第２の電位の切換周期は、１行あた
りの水平走査周期に相当する、請求項１記載の液晶表示
装置。
【請求項５】第１の液晶駆動電位は、第１の電位と第
２の電位とを周期的に繰り返し、前記第１の電位供給線は、前記第１および前記第２の電位を互いに相補に供給する
ための、複数の第１および第２の駆動電位補助供給線を
含み、前記複数の第１および第２の駆動電位補助供給線は、奇
数行および偶数行にそれぞれ対応して配置され、前記第１および前記第２の電位の切換周期は、表示フレ
ーム周期に相当する、請求項１記載の液晶表示装置。
【請求項６】前記画素は、並列に配置されるＬ個
（Ｌ：２以上の整数）の副画素に分割され、前記画素電極は、前記副画素に対応して、前記最大輝度
の表示時におけるそれぞれの表示輝度が、２⁰：・・・：２
^(L-1)となるように分割され、前記行の各々において、前記第１の走査線は、前記副画
素にそれぞれ対応してＬ本ずつ設けられるとともに、前
記第１および第２の制御線と前記第２の走査線とは、前
記副画素に共通して設けられ、各前記画素において、前記液晶駆動回路は、前記副画素
の各々ごとに独立に設けられる、請求項１記載の液晶表
示装置。
【請求項７】前記行の各々に対応して設けられる、補
助走査線をさらに備え、各前記液晶駆動回路は、対応する前記データ線と前記データ保持ノードとの間
に、前記メモリスイッチと直列に接続され、対応する前
記補助走査線の活性化に応答してオンする第１のリーク
防止スイッチをさらに含む、請求項６記載の液晶表示装
置。
【請求項８】前記補助走査線の活性化期間は、前記ｎ
個の副画素に対応するｎ本の第１の走査線の活性化期間
の全てを含むように設定される、請求項７記載の液晶表
示装置。
【請求項９】前記行の各々において、ｎ本の前記複数
の第１の走査線のうちの少なくとも２つは同時に活性化
され、各前記液晶駆動回路は、前記対応する前記データ線と前記データ保持ノードとの
間に、前記メモリスイッチと直列に接続され、対応する
前記第１の走査線と同時に活性化される、同一の前記行
に対応する他の第１の走査線の活性化に応答してオンす
る第２のリーク防止スイッチをさらに含む、請求項６記
載の液晶表示装置。
【請求項１０】前記第１および第２の制御線は、他の
前記行に対応するＬ本の第１の走査線のうちの、活性化
期間が重なり合わない２本の走査線によってそれぞれ構
成される、請求項９記載の液晶表示装置。
【請求項１１】前記第２のリーク防止トランジスタお
よび前記メモリスイッチは、複数個ずつ設けられる、請
求項９または１０記載の液晶表示装置。
【請求項１２】前記第１および第２の駆動スイッチ
は、複数個ずつ配置される、請求項１、６および１１の
いずれか１項に記載の液晶表示装置。
【請求項１３】画面表示機能を備える携帯電話機であ
って、画面表示を実行するための液晶表示装置を備え、前記液晶表示装置は、マトリクス状に配置される複数の画素を有する液晶表示
部を含み、前記複数の画素の各々は、画素電極と対向電極との間の
電位差に応じて光学応答を示す液晶表示素子を有し、前記液晶表示装置は、前記最大輝度および最小輝度の一方に相当する、第１の
電位と第２の電位とを周期的に繰り返す第１の液晶駆動
電位を伝達するための第１の駆動電位供給線と、前記最大輝度および最小輝度の他方に相当する第２の液
晶駆動電位を伝達するための第２の駆動電位供給線と、前記複数の画素の列にそれぞれ対応して設けられ、各々
が画像データ信号を伝達するための複数のデータ線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がデジタルデータである場合に順に活性
化される、複数の第１の走査線、複数の第１の制御線お
よび複数の第２の制御線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がアナログデータである場合に順に活性
化される複数の第２の走査線と、前記複数の画素にそれぞれ対応して設けられ、各々が前
記画像データ信号に応じて、対応する前記画素電極を駆
動するための複数の液晶駆動回路とをさらに含み、各前記液晶駆動回路は、対応する前記第１の走査線の活性化に応答して、対応す
る前記データ線とデータ保持ノードとの間を電気的に結
合するためのメモリスイッチと、前記データ保持ノードの電位を保持するためのメモリ部
と、対応する前記第１の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第１の制御線
の活性化に応答してオンする第１の駆動スイッチと、対応する前記第２の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第２の制御線
の活性化に応答してオンする第２の駆動スイッチと、前記第１および第２の電位供給線の一方と前記画素電極
との間に、前記第１および第２の駆動スイッチの一方と
直列に接続され、前記データ保持ノードの電位に応じて
オン・オフする第３の駆動スイッチと、対応する前記第２の走査線の活性化に応答して、対応す
る前記データ線とデータ保持ノードとの間を電気的に結
合するためのアナログ駆動スイッチとを有する、携帯電
話機。
【請求項１４】画面表示機能を備える携帯情報端末機
器であって、画面表示を実行するための液晶表示装置を備え、前記液晶表示装置は、マトリクス状に配置される複数の画素を有する液晶表示
部を含み、前記複数の画素の各々は、画素電極と対向電極との間の
電位差に応じて光学応答を示す液晶表示素子を有し、前記液晶表示装置は、前記最大輝度および最小輝度の一方に相当する、第１の
電位と第２の電位とを周期的に繰り返す第１の液晶駆動
電位を伝達するための第１の駆動電位供給線と、前記最大輝度および最小輝度の他方に相当する第２の液
晶駆動電位を伝達するための第２の駆動電位供給線と、前記複数の画素の列にそれぞれ対応して設けられ、各々
が画像データ信号を伝達するための複数のデータ線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がデジタルデータである場合に順に活性
化される、複数の第１の走査線、複数の第１の制御線お
よび複数の第２の制御線と、前記複数の画素の行にそれぞれ対応して設けられ、前記
画像データ信号がアナログデータである場合に順に活性
化される複数の第２の走査線と、前記複数の画素にそれぞれ対応して設けられ、各々が前
記画像データ信号に応じて、対応する前記画素電極を駆
動するための複数の液晶駆動回路とをさらに含み、各前記液晶駆動回路は、対応する前記第１の走査線の活性化に応答して、対応す
る前記データ線とデータ保持ノードとの間を電気的に結
合するためのメモリスイッチと、前記データ保持ノードの電位を保持するためのメモリ部
と、対応する前記第１の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第１の制御線
の活性化に応答してオンする第１の駆動スイッチと、対応する前記第２の電位供給線と対応する前記画素電極
との間に電気的に結合され、対応する前記第２の制御線
の活性化に応答してオンする第２の駆動スイッチと、前記第１および第２の電位供給線の一方と前記画素電極
との間に、前記第１および第２の駆動スイッチの一方と
直列に接続され、前記データ保持ノードの電位に応じて
オン・オフする第３の駆動スイッチと、対応する前記第２の走査線の活性化に応答して、対応す
る前記データ線とデータ保持ノードとの間を電気的に結
合するためのアナログ駆動スイッチとを有する、携帯情
報端末機器。