TWI279752B - Transistor array substrate, display panel and manufacturing method of display panel - Google Patents

Description

1279752 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種使用具備電晶體之電晶體陣列基板 及藉由電晶體陣列基板而使電流流動藉此而自發光之發光 元件的顯示面板。 【先前技術】 有機電致發光顯示面板主要可分爲被動驅動式面板及 、t主動矩陣驅動式面板，其中，主動矩陣驅動式之有機電致 φ 發光顯示面板因具有高對比、高解析而比被動驅動式的優 良。例如專利文獻1所記載之習知主動矩陣驅動式有機電 致發光顯示面板，在每一個像素設有：有機電致發光元件 (以下稱爲有機EL元件）、與圖像資料對應之電壓訊號施加 於閘極而使電流流過有機EL元件的驅動電晶體、及進行開 關動作以‘將與圖像資料對應之電壓訊號供應給該驅動電晶 體之閘極的開關用電晶體。在該有機電致發光顯示面板 中，當選擇掃描線時，開關用電晶體就ON，此時，表達亮 φ 度之位準的電壓經由訊號線施加於驅動電晶體之閘極。因 此，驅動電晶體變成〇N，與閘極電壓之位準對應的大小之 驅動電流自電源經由驅動電晶體之源極-汲極流到有機 EL元件，有機EL元件以與電流之大小對應的亮度發光。 掃描線之選擇結束後一直到下次該掃描線被選擇爲止之期 間，即便開關用電晶體變成〇FF，驅動電晶體之閘極電壓 之位準仍繼續保持，有機EL元件以對應於電壓之驅動電流 大小所產生之亮度來發光。 爲了驅動有機電致發光顯示面板，於有機電致顯示面板 1279752 之周邊設置驅動電路，對有機電致發光顯示面板所鋪設之 掃描線、訊號線、電源線等施加電壓。 又，在習知主動矩陣驅動式有機電致發光顯示面板中， 如電源線般用來使電流流過有機EL元件之配線係使用開 關用電晶體、驅動電晶體等之薄膜電晶體之材料來與薄膜 電晶體之圖案化過程同時地圖案化。亦即，在有機電致發 光顯示面板之製造上，對作爲薄膜電晶體之電極的材料之 導電性薄膜進行微影法、蝕刻法，藉此自該導電性薄膜加 φ 工形成薄膜電晶體之電極，同時也加工形成與電極連接之 配線。因此，配線從導電性薄膜形成時，配線就與薄膜電 晶體之電極之厚度相同。 專利文獻1 :日本特開平8 — 3 3 0600號公報 【發明內容】 發明所欲解決之課題 然而，薄膜電晶體之電極如其名是薄膜，以適合作爲電 晶體之功能爲前提設計的，換言之，並非以使電流流過發 φ 光元件爲前提而設計的，因此，若自配線使電流流過複數 個發光元件時，則配線之電阻將導致產生電壓降，或通過 配線之電流之流動發生延遲。爲了抑制電壓降及電流延 遲，希望將配線低電阻化，但若因此增厚作爲電晶體之源 極、汲極電極的金屬層或作爲閘極電極的金屬層，或者是 將該等金屬層圖案化成夠寬廣到使電流充分流動，而形成 低電阻配線時，則配線與其他配線或導體等在俯視爲重疊 的面積會因此而增加，並在其間產生寄生電容，成爲產生 電流之流動延遲之要因，或者是在自電晶體陣列基板側將 1279752 EL光射出亦即底部發光構造之情形下，配線會遮蔽來自EL 元件之發光，導致作爲發光面積之比率的開口率降低。又， 因低電阻化，所以，若增厚薄膜電晶體之閘極電極時，則 連用來將閘極電極之段差加以平坦化的平坦化膜（例如在 薄膜電晶體爲逆交錯構造之情況下相當於閘極絕緣膜）也 須增厚，電晶體特性可能大幅改變，又，若增厚源極、汲 極電極時’則源極、汲極電極之蝕刻精度降低，依然可能 對電晶體之特性造成不良影響。 因此，本發明之目的在於：抑制電壓降、訊號延遲，以 良好地驅動發光元件。 用以解決課穎之丰跺 爲了解決以上之課題，本發明之電晶體陣列基板係具

Atfc · 備· 基板； 複數個驅動電晶體，係以矩陣狀排列於該基板上，並於 閘極與源極一汲極之間存在閘極絕緣膜； 複數條訊號線係與該複數個驅動電晶體之閘極一起圖 案化，而在該基板上排列成在既定方向延伸； 複數條供應線，係與該複數個驅動電晶體之源極-汲極 一起圖案化，而排列成透過該閘極絕緣膜來與該複數條訊 號線交叉，並與驅動電晶體之源極及汲極中之一邊導通； 以及 複數條供電配線，分別沿著該複數條供應線層疊於該複 數條供應線。 較佳爲：上述之電晶體陣列基板更具備複數條掃描線， 1279752 與該複數個驅動電晶體之源極-汲極一起圖案化而排列成 透過該閘極絕緣膜來與該複數條供應線交叉。 較佳爲··上述之電晶體陣列基板更具備複數個開關電晶 體，以矩陣狀排列於該基板上並在閘極與源極-汲極之間 存在該閘極絕緣膜； 該複數個驅動電晶體之源極及汲極中之另一邊，與該複 數個開關電晶體之源極及汲極中之一邊分別導通； 該複數個開關電晶體之閘極透過形成於該閘極絕緣膜 • 之接觸窗來與該掃描線導通； 該複數個開關電晶體之源極及汲極中之另一邊透過形 成於該閘極絕緣膜之接觸窗來與該訊號線導通。 較佳爲：上述之電晶體陣列基板更具備複數個保持電晶 體，以矩陣狀排列於該基板上並在閘極與源極一汲極之間 存在該閘極絕緣膜； 該複數個保持電晶體之源極及汲極中之一邊，分別透過 形成於該閘極絕緣膜之接觸窗來與該複數個驅動電晶體之 Φ 閘極導通； 該複數個保持電晶體之源極及汲極中之另一邊，與該供 應線或該掃描線導通； 該複數個保持電晶體之閘極透過形成於該閘極絕緣膜 之接觸窗來與該掃描線導通。 本發明之顯示面板，係具備： 基板； 複數個驅動電晶體，以矩陣狀排列於該基板上，並在閘 極與源極-汲極之間存在閘極絕緣膜； 1279752 複數條訊號線，與該複數個驅動電晶體之閘極一起圖案 化，在該基板上排列成在既定方向延伸； 複數條供應線，與該複數個驅動電晶體之源極-汲極一 起圖案化，而排列成透過該閘極絕緣膜來與該複數條訊號 線交叉，且與驅動電晶體之源極及汲極中之一邊導通； 複數條供電配線，分別沿著該複數條供應線連接於該複 數條供應線； 複數個像素電極，分別與該複數個驅動電晶體之源極及 Φ 汲極之另一邊導通； 複數個發光層，形成於該複數個像素電極之各電極；以 及 被覆有該複數個發光層之對向電極。 較佳爲：上述之顯示面板更具備複數條掃描線，與該複 數個電晶體之源極-汲極一起圖案化而排列成透過該閘極 絕緣膜來與該複數條供應線交叉。 依據本發明，雖訊號線與驅動電晶體之閘極一起圖案 Φ 化，但供電配線層疊於供應線，故供電配線與驅動電晶體 之汲極-源極一閘極分別形成。因此，不必增加供電配線 之寬度也能增厚供電配線，而能將供電配線低電阻化。因 此，即便經由供電配線對驅動電晶體-像素電極輸出訊號 之時，也能抑制電壓降並且也能抑制訊號延遲。 又，在將供電配線以電鍍成膜之情況下，供應線變成訊 號線之上層，故在電晶體陣列基板、顯示面板之製程，在 對供應線施加電壓之狀態下浸泡於電鍍液，藉此能使層疊 於供應線之供電配線成長。 -10· 1279752 依據本發明，可以增厚供電配線，故可以將供電配線低 電阻化。能藉由供電配線之低電阻化抑制訊號延遲、電壓 降。 顯示面板之製造方法，係 在面板上將像素電極加以圖案化以形成矩陣狀排列； 在該像素電極之間形成金屬所構成之配線； 在該配線之表面被覆撥液導通層； 在該電極塗布有機化合物含有液，藉此形成有機化合物 φ 層薄膜。 增厚配線，藉此能抑制電壓降並且利用於在將有機化合 物含有液成膜時之隔牆。因此，撥液導通層呈現撥液性， 故可以將有機化合物層良好地加以圖案化。又，例如三畊 化合物般之撥液導通層以呈現撥液性之程度選擇性地包覆 金屬之表面，但不會以呈現撥液性之程度包覆絕緣物或金 屬氧化物之表面，且極薄地包覆金屬之表面，故在金屬表 面之電氣導通性不會消失。 Φ 【實施方式】 第1實施型態 以下，將使用圖式來說明實施本發明之最佳型態，但 是，以下敘述之實施型態爲了實施本發明而附有技術上較 受採用的各種限定，但發明之範圍並不限定於以下之實施 型態及圖示例。 EL顯示面板之全體構成 第1圖顯示主動矩陣驅動式EL顯示面板1之槪略圖。 如第1圖所示，EL顯示面板1具備：具有透光性之軟性片 -11- 1279752 狀或剛性板狀之絕緣基板2、互相平行地排列於絕緣基板2 上的η條（複數條）訊號線Y!〜Yn、以俯視絕緣基板2呈現 正交於訊號線Υ»〜Υ η之方式排列於絕緣基板2上的m條（複 數條）掃描線X!〜Χπ、在掃描線X^〜各自間與掃描線X, 〜Xm平行且交錯地排列於絕緣基板2上的m條（複數條）供 應線Z i〜Z m、沿著訊號線Y!〜Y n及掃描線X !〜X m形成矩 陣狀地排列於絕緣基板2上之成（mxn)群的像素電路pul〜 Pm,n、以俯視呈與供應線Z1〜Zm平行之方式而設置之複數 φ 條供電配線90,90,…、以及俯視時與訊號線Yt〜Yn平行之 方式而設置之共通配線91，91，…。 以下，將訊號線Υ!〜Υη延伸之方向稱爲垂直方向（行方 向），將掃描線X !〜Xm延伸之方向稱爲水平方向（列方向）。 又，m，n爲2以上之自然數，掃描線X之下標數字在第1 圖代表從上面開始之序列，供應線Z之下標數字在第1圖 代表從上面開始之序列，訊號線Y之下標數字在第1圖代 表從左邊開始之序列，像素電路P之下標數字之前側代表 φ 從上面開始之序列，後側代表從左邊開始之序列。亦即， 若使1〜m中之任意自然數爲i，使自1至η中之任意自然 數爲j，則掃描線Xi爲自上面算起之第i列，供應線Zi爲 自左邊算起之第i列，訊號線Y,爲自左邊算起之第」行， 像素電路Pi，.i爲自上面算起之第i列，自左邊算起之第」行， 像素電路Pu連接於掃描線Xi、供應線Zi、及訊號線Y.i。 供電配線90,90,···之總數爲m條，在各供電配線90，自 絕緣基板2之左側之端子90b及右側之端子90c之兩側施 加使後述之寫入電流流動之電壓VL及使驅動電流流動之 -12- 1279752 電壓V Η，故相較於僅自左側之端子9 0 b及右側之端子9 0 c 之任一端子施加電壓VL及電壓VH，更能減少供電配線90 之電壓降。各供電配線90,90,…以與各供應線Zm電性 連接之方式形成於各供應線Z!〜Zm之上面。 共通配線9 1，9 1，…之總數爲η + 1條，在列方向相鄰之共 通配線91，91，…也作爲將介於共通配線間之有機EL元件 (發光元件）20之有機EL層20b在成膜時做區隔的隔牆。共 通配線91，91，…在前側與拉繞配線91a連接，在後側與拉 φ 繞配線91b連接；拉繞配線91 a，91b爲與共通配線91，91，… 相同之膜厚，也作爲用來在前後方向將有機EL層20b在成 膜時做隔開之隔牆。共通配線91，91，…藉由配線端子91c 而與外部連接，且被施加共通電位V c 〇 m。 此EL顯示面板1中，掃描線X,〜Xm及訊號線γ,〜γη 所區劃出矩陣狀之每一區域構成像素，像素電路Ρ 1，1〜P m，η 在每1個區域僅設有1群。 像素電路之電路構成 φ 任何像素電路Pl，l〜Pm均爲相同構成，故就像素電路 PU〜像素電路Pm,n中任意像素電路Pid加以說明。第2圖 爲像素電路Pi,.i之等價電路圖，第3圖、第4圖爲主要顯示 像素電路Pu之電極的俯視圖。又，爲了使圖式容易看懂， 第3圖中省略像素電路之像素電極20a之圖示，第4圖 中省略像素電路Pu之下層側之電極之圖示。 像素電路Pu具備作爲像素之有機EL元件20、配置於 有機EL元件20周圍之3個N通道型非晶矽薄膜電晶體（以 下僅寫成電晶體）21，22,23、及電容器24。以下，將電晶體 -13- 1279752 2 1稱爲開關電晶體2 1，將電晶體22稱爲保持電晶體22， 將電晶體23稱爲驅動電晶體23。 如第2圖所示，像素電路Pu中之開關電晶體2 1係源極 21s與訊號線Yj導通，汲極21d與有機EL元件20之像素 電極20a、驅動電晶體23之源極23s及電容器24之上層電 極24B導通，閘極21g與保持電晶體22之閘極22g及掃描 線Xi導通。 保持電晶體22係源極22s與驅動電晶體23之閘極23 g φ 及電容器24之下層電極24A導通，汲極22d與驅動電晶體 23之汲極23d及供應線Zi導通，閘極22g與開關電晶體21 之閘極21g及掃描線Xi導通。 驅動電晶體23係源極23s與有機EL元件20之像素電 極20a、開關電晶體21之汲極21d及電容器24之電極24B 導通，汲極23d與保持電晶體22之汲極22d及供應線Zi 導通，閘極23g與保持電晶體22之源極22s及電容器24 之下層電極24A導通。 • 平面布局 如第1圖〜第4圖所示，在俯視EL顯示面板1全體之 情況下，掃描線X!〜Xm與供應線Z!〜Zm交互排列，供電配 線90,90,…分別與供應線重疊。又，訊號線Υ!〜γη 與共通配線91，91，…交互排列。 如第3圖〜第4圖所示，當著眼於像素電路Pu〜pnl,n 中任意之像素電路Pu時，俯視來看，在訊號線Y.i與共通 配線9 1之間且在掃描線Xi與供應線Zi之間形成被這些線 圍繞之矩形區域，於該矩形區域內配置有機EL元件20之 -14- 1279752 像素電極20a。因此，在俯視EL顯示面板1全體之情況Τ 複數個像素電極20a以矩陣狀排列。又，像素電極20a 置成由俯視來看呈現垂直方向上長條狀的矩形。 由俯視來看，開關電晶體21沿著訊號線L配置，該 關電晶體21與像素電極20a之緣部重疊。 又，由俯視來看，保持電晶體22沿著掃描線Xi配置 該保持電晶體22與像素電極20a之緣部重疊。 又，由俯視來看，驅動電晶體23配置成與共通配線 φ 重疊。 又，由俯視來看，電容器24沿著共通配線9 1、供應 Zi及訊號線Yj與像素電極20a之緣部重疊。 又，俯視EL顯示面板1全體，若僅著眼於像素電路] 〜Pm,n之開關電晶體2 1，則複數個開關電晶體2 1以矩陣 排列於絕緣基板2上，由俯視來看，若僅著眼於像素電 Ρυ〜Pm，n之保持電晶體22，則複數個保持電晶體22以 陣狀排列於絕緣基板2上，由俯視來看，若僅著眼於像 φ 電路PU〜Pm，n之驅動電晶體23，則複數個驅動電晶體 以矩陣狀排列於絕緣基板2上。 EL顯示面板之層構浩 就EL顯示面板1之層構造加以說明。首先，就電晶 21〜23之層構造，使用第5圖〜第8圖來說明。在此， 5圖係沿著第3圖所示之V - V線在絕緣基板2之厚度方 切斷後之剖面圖，第6圖係沿著第3圖所示之VI — VI線 絕緣基板2之厚度方向切斷後之剖面圖，第7圖係沿著 3圖所示之W — W線在絕緣基板2之厚度方向切斷後之 設 開 91 線 狀 路 矩 素 23 體 第 向 在 第 剖 -15- 1279752 面圖，第8圖係沿著第3圖所示之Μ — vm線在絕緣基板2 之厚度方向切斷後之剖面圖。又，第5圖〜第7圖中也局 部顯示像素電路Pu相鄰之像素電路Pi，^。 如第5圖所示，開關電晶體21由形成於絕緣基板2上 之閘極2 lg、形成於閘極21 g上之閘極絕緣膜3 1、隔著閘 極絕緣膜3 1與閘極2 1 g相對向之半導體膜2 1 c、形成於半 導體膜2 1 c中央部上之通道保護膜2 1 p、互相分開地形成於 半導體膜2 1 c兩端部上且與通道保護膜2 1 p局部重疊的雜 φ 質半導體膜21a,21b、形成於雜質半導體膜21a上之汲極 2 1 d、及形成於雜質半導體膜2 1 b上之源極2 1 s所構成。又， 汲極2 1 d及源極2 1 s可以爲單層構造，也可以爲雙層以上 之疊層構造。 如第8圖所示，保持電晶體22由形成於絕緣基板2上 之閘極22g、形成於閘極22g上之閘極絕緣膜31、隔著閘 極絕緣膜31與閘極22g相對向之半導體膜22c、形成於半 導體膜22c中央部上之通道保護膜22p、互相分開地形成於 φ 半導體膜22c兩端部上且與通道保護膜22p局部重疊的雜 質半導體膜22a，22b、形成於雜質半導體膜22a上之汲極 22d、及形成於雜質半導體膜22b上之源極22s所構成。又， 汲極22d及源極22s可以爲單層構造，也可以爲雙層以上 之疊層構造。 如第5圖所示，驅動電晶體23由形成於絕緣基板2上 之閘極23g、形成於閘極23g上之閘極絕緣膜31、隔著閘 極絕緣膜31與閘極23g相對向之半導體膜23c、形成於半 導體膜23c中央部上之通道保護膜23p、互相分開地形成於 -16- 1279752 半導體膜23c兩端部上且與通道保護膜23p局部重疊之雜 質半導體膜23a，23b、形成於雜質半導體膜23b上之汲極 23d、及形成於雜質半導體膜23a上之源極23s所構成。在 俯視之情況下，驅動電晶體23之源極23s設置成〕字狀， 故驅動電晶體23之通道寬度變寬。又，電晶體21〜23之 各汲極21 d〜23d及源極21s〜23s係將相同之材料層加以圖 案化而形成。 其次，就電容器24之層構造加以說明。如第5圖、第8 φ 圖所示，電容器24由形成於絕緣基板2上之下層電極24A、 形成於下層電極24A上之閘極絕緣膜3 1、及隔著閘極絕緣 膜31與上層電極24A相對向之電極24B所構成。 其次，就電晶體21〜23及電容器24之各層、與訊號線 Υι〜Yn、掃描線X!〜及供應線Z!〜Zm之關係，使用第5 圖〜第11圖來說明。第9圖〜第11圖爲電晶體21〜23等 之電極之俯視圖。 如第5圖〜第8圖、第9圖所示，像素電路Pi，ι〜Pm，n φ 之開關電晶體21之閘極21g、保持電晶體22之閘極22g、 驅動電晶體23之閘極23g及電容器24之下層電極24A以 及訊號線Υ!〜Yn係以微影法-蝕刻法將形成於絕緣基板2 上之表面全體上的相同導電性膜加以圖案化而成。以下， 將作爲開關電晶體2 1之閘極2 1 g、保持電晶體22之閘極 22g、驅動電晶體23之閘極23g及電容器24之電極24A以 及訊號線Y!〜Y。之原料的導電性膜稱爲閘極層。在此，第 9圖顯示將閘極層加以圖案化後之狀態下之俯視圖。 如第5圖〜第8圖所示，閘極絕緣膜31係像素電路ρ1(1 -17- 1279752 〜Pm之開關電晶體21、保持電晶體22驅動電晶體23及 電容器2 4全部共同的膜，係形成於面內之全面。因此，閘 極絕緣膜3 1被覆開關電晶體21之閘極21 g、保持電晶體 22之閘極22g、驅動電晶體23之閘極23g及電容器24之 電極24A以及訊號線Y!〜Yn。 如第5圖〜第8圖、第10圖所示，像素電路Pl>1〜Pnl，n 之開關電晶體21之汲極21d—源極21s、保持電晶體22之 汲極2 2 d —源極2 2 s、驅動電晶體2 3之汲極2 3 d —源極2 3 s φ 及電容器24之電極24B以及掃描線Xi〜xm及供應線Zl〜 Zm係以微影法、鈾刻法將形成於閘極絕緣膜3 1之全面上之 相同導電性膜加以圖案化而成。以下，將作爲開關電晶體 2 1之汲極2 1 d -源極2 1 s、保持電晶體2 2之汲極2 2 d —源極 2 2 s、驅動電晶體2 3之汲極 2 3 d —源極2 3 s及電容器24之 電極24B以及掃描線Χι〜Xm及供應線Zi〜Zm之原料的導電 性膜稱爲汲極層。 在此，第1 0圖顯示將汲極層加以圖案化後之狀態下之 φ 俯視圖。又，第1 1圖顯示將圖案化後之汲極層重疊在圖案 化後之閘極層後之狀態下之俯視圖。 如第3圖、第7圖、第9圖、第1〇圖所示，掃描線Xi 係經由形成於閘極絕緣膜3 1之接觸窗92來與開關電晶體 21之閘極21 g及保持電晶體22之閘極22g導通；訊號線 Yj係經由形成於閘極絕緣膜3 1之接觸窗94來與開關電晶 體21之源極21s導通；保持電晶體22之源極22s係經由形 成於閘極絕緣膜3 1之接觸窗9 3來與驅動電晶體2 3之閘極 23g導通。 -18 - 1279,752 如第5圖〜第8圖所示，開關電晶體21、保持 22及驅動電晶體23以及掃描線Xl〜Xm及供應線Zl 被全面地形成之保護絕緣膜3 2所被覆。又，保護絕： 在與供應線Z!〜Zm重疊之處分割成細長條狀，其他 後。 於保護絕緣膜3 2上層疊有平坦化膜3 3，藉由平 3 3來消除開關電晶體2 1、保持電晶體22及驅動電1 以及掃描線Xi〜Xm及供應線Zi〜Zm所造成之凹凸。 • 平坦化膜3 3之表面是平坦的。平坦化膜3 3係將樹 而成。又，平坦化膜3 3係與保護絕緣膜3 2 —起在 線Z!〜Zm重疊之處分割成矩形，其他詳述於後。 又’在使該EL顯示面板1作爲底部發光型來使 況下’亦即，在將絕緣基板2當作顯示面來使用之情 將透明材料用於閘極絕緣膜3 1、保護絕緣膜32及平 33 ° 於保護絕緣膜3 2及平坦化膜3 3，以分別與供應 0 Z m重豐之方式形成有沿著供應線Z 1〜Z m在水平方向 複數個條狀溝槽34(圖示於第8圖）；保護絕緣膜32 化膜33被在垂直方向相鄰之溝槽34,3 4分割成在水 延伸之矩形。溝槽34分別埋有供電配線90，在溝槽 供電配線90以電性連接之方式分別層疊於供應線2 供電配線90係藉由鍍層法而形成，故充分地比訊！ 〜Yn、掃描線X,〜Xm及供應線Z!〜Zm以及電晶體 之閘極電極或源極、汲極電極更厚。具體來說，供 9 0之厚度大致等於保護絕緣膜3 2及平坦化膜3 3之 電晶體 〜Zm係 彖膜32 詳述於 坦化膜 P日體23 亦即， 脂硬化 與供應 用之情 況下， 坦化膜 線Z丨〜 延伸之 及平坦 平方向 34內， :1 〜Z m。 丨虎線Y丨 21 〜23 電配線 厚度總 -19- 1279752 和。供電配線9 0係由金或鎳或這些金屬之疊層體所構成。 將自絕緣基板2到平坦化膜3 3之疊層構造稱爲電晶體 陣列基板5 0 °該笔晶體陣列基板5 〇中，由俯視來看，開關 電晶體21、保持電晶體22及驅動電晶體23係以矩陣狀排 列。 其次’就層疊於電晶體陣列基板50表面之層構造加以 說明。ΒΒ體陣列基板5 0之表面上，亦即，於平纟日化膜3 3 之表面上有複數個像素電極20以矩陣狀排列。又，於平坦 φ 化膜3 3及保護絕緣膜3 2有複數個接觸窗9 5以與像素電極 20a及電谷器24之電極24B之一部分重疊之方式形成，於 這些接觸窗9 5埋有導電性接墊。因此，像素電極2 〇 a係經 由形成於平坦化膜3 3及保護絕緣膜3 2之接觸窗9 5來與電 谷窃24之電極24B、開關電晶體21之汲極21d及驅動電晶 體2 3之源極2 3 s導通。又，接觸窗9 5內之導電性接墊係 藉由鍍層法而形成。 像素電極2 0 a係用來作爲有機E L元件2 0陽極的電極。 φ 亦即，像素電極20a之功函數較高，用來將正電洞有效率 地注入後述之有機EL層20b者爲較佳。又，像素電極20a 在底部發光構造之情況下，對可見光具有透過性。像素電 極20a例如有以摻雜錫的氧化銦（ITO)、摻雜鋅之氧化銦、 氧化銦（In2〇3)、氧化錫（Sn〇2)、氧化鋅（ZnO)或鎘—錫氧化 物（CTO)爲主成分的金屬氧化物。 又，在將該EL顯示面板1使用作爲頂部發光型之情況 下，亦即，在將絕緣基板2之相反側使用作爲顯示面之情 況下，只要於像素電極20a與平坦化膜33之間形成具導電 -20- 1279752 性且可見光反射性高的反射膜即可。 此等像素電極20a係以微影法-蝕刻法將全面地形成於 平坦化膜3 3上之導電性膜（在底部發光之情況下爲透明導 電性膜）加以圖案化而成。在垂直方向相鄰之像素電極20a 之間之供電配線90上每隔一列像素電極20a加以圖案化而 形成有沿著供電配線9 0與供電配線9 0電性連接的導電性 線5 1，導電性線5 1係將作爲像素電極20a之原料的導電性 膜加以蝕刻，藉此與像素電極20a —起圖案化而成。各導 • 電性線5 1之寬度比下方之供電配線90之寬度較大，故使 供電配線90不露出之方式分別被覆供電配線90,保護供電 配線90免於導電性線5 1之蝕刻劑之接觸。 於此等像素電極20a之間圖案化形成有氮化矽等所構成 之網狀絕緣膜5 2。具體來說，絕緣膜5 2係以覆蓋導電性線 5 1之方式在列方向延伸以免導電性線5 1露出，又，形成爲 在行方向延伸之格子狀，以作爲後述之共通配線9 1之基礎 層。於水平方向上相鄰之像素電受20a, 20a間之絕緣膜52 φ 之上沿著行方向分別層疊有共通配線9 1。 共通配線91係藉由鍍層法而形成，故充分地比訊號線 Yi〜Yn、掃描線Xi〜Xm及供應線Zm以及電晶體21〜 23之閘極電極或源極、汲極電極更厚。共通配線9 1含有 銅、鋁、金、鎳中之至少一種金屬。 於共通配線91之表面形成有具撥水性-撥油性之撥液 性導通膜55。撥液性導通膜55係下面之化學式（1)所示之 三阱三硫醇之硫氫基（- SH)之氫原子（H)還原脫離，硫原子 (S)氧化吸附於共通配線91之表面而形成。 -21- 1279752 [化1]

SH

撥液性導通膜5 5因三阱三硫醇分子極薄地形成於共通 配線91之表面，故撥液性導通膜5 5在厚度方向之電阻非 ® 常低’幾乎不具絕緣性。又，爲了使撥水性一撥油性顯著， 也可以是三阱三硫醇之1或2個硫氫基取代爲氟烷基而成 之三哄二硫醇衍生物，來代替三畊三硫醇。這樣的三哄化 合物係可以選擇性地包覆結合於共通配線9 1般之金屬。具 體來說，將6—二甲基胺基一 1，3,5 —三阱一 2,4 一二硫醇— 鈉鹽調整爲濃度}〇·、◦!/ i水溶液後，以液溫26〇c、浸漬 時間3 0分鐘之條件將共通配線9 1浸漬於該水溶液之後， 於共通配線91之表面就包覆膜厚約〇.7nm之撥液性導通膜 ^ 55(膜厚是依據橢圓偏光計之測定値）。又，將6—二-十二 烷胺基一 1，3,5 -三畊—2,4 一二硫醇一鈉鹽調整爲濃度 l(T3mol / 1水溶液後，以液溫46它、浸漬時間30分鐘之條 件將共通配線9 1浸漬於該水溶液之後，於共通配線9 1就 包覆膜厚約1.8nm之撥液性導通膜55(膜厚是依據橢圓偏光 計之測定値）。 又’不限於上述內容，也可以將下面化學式所示以純水 爲溶媒之三哄二硫醇衍生物（例如下面之化學式）之氫氧化 鈉水溶液塗布於共通配線9 1而包覆三阱二硫醇衍生物。此 -22- 1279752 水溶液係使三畊二硫醇衍生物之濃度爲2.0x1 0·3mol/ 1，使 氫氧化鈉之濃度爲2.〇xHT3mol/l。 [化2]

胃 如此’將烷基之氫之至少一部分以氟基來取代而成之氟 系三畊二硫醇化合物，比不含氟之三哄二硫醇化合物有更 強之撥液性。 於像素電極20a上形成有機EL元件20之有機EL層 2 0b。有機EL層20b爲廣義之發光層，有機EL層20b包含 有機化合物發光材料（螢光體）。有機EL層20b係自像素電 極20a依序層疊正電洞輸送層、狹義之發光層而成的雙層 構造。正電洞輸送層由導電性高分子PEDOT(聚噻吩）及摻 ® 雜劑PSS(磺酸化聚苯乙烯）所構成，狹義之發光層由聚莽系 發光材料所構成。 有機EL層20b係在撥液性導通膜55之塗層後藉由濕式 塗布法（例如噴墨法）而形成。在此情況下，於像素電極20a 塗布含有作爲有機EL層20b之有機化合物的有機化合物含 有液，其中，該有機化合物含有液之液面比絕緣膜5 2之頭 頂部更高。因爲於在水平方向相鄰之像素電極20a間設有 膜厚頭頂部比絕緣膜5 2頭頂部高許多的共通配線9 1，故可 防止塗布於像素電極20a之有機化合物含有液漏到在水平 -23- 1279752 方向相鄰之像素電極2 0 a。又，於共通配線9 1塗有撥水性 -撥油性之撥液性導通膜55，故排拒塗布於像素電極20a 之有機化合物含有液，因此，塗布於像素電極20a之有機 化合物含有液相對於像素電極20a之中央不會在絕緣線5 2 之角部附近堆積得極端厚，故能以均勻的膜厚形成有機化 合物含有液乾燥形成之有機EL層20b。 如此，於共通配線9 1，9 1間形成有機EL層20b，藉此如 第1 2圖所示構成條紋構造，該條紋構造係形成有發紅光之 φ 有機EL層20b之區域R、形成有發綠光之有機EL層20b 之區域G、形成有發藍光之有機EL層20b之區域B依此順 序排列而成；同列之複數個像素發出同色之光。 在俯視之情況下，在水平方向之左右側分別被共通配線 9 1，9 1之任一者隔開，故塗布後之有機化合物含有液在垂直 方向各行都一樣地分布，因此，排列於垂直方向之複數個 有機EL層20b均爲相同之層構造，發出同色之光。又，像 素電極20a及有機EL層20b可爲非沿著垂直方向呈帶狀長 φ 條形，也可以在水平方向呈長條形。 又，有機EL層20b，除了雙層構造之外，也可以爲自像 素電極20a起依序爲正電洞輸送層、狹義之發光層、電子 輸送層的三層構造，也可以爲狹義之發光層所構成之單層 構造，也可以爲在此等層構造於適當的層間存在電子或正 電洞之注入層而形成的疊層構造，也可以爲其他疊層構造。 於有機EL層20b上形成有作爲有機EL元件20之陰極 的對向電極20c。對向電極20c係全部像素共有的共通電 極，形成全面的膜。因對向電極20c係全面地形成，故對 -24- 1279752 向電極 20c隔著撥液性導通膜5 5被覆共通配線9 1。因此， 如第2圖之電路圖所示，對向電極20c與共通配線9 1導通。 對向電極2 0 c由功函數比像素電極2 0 a更低的材料形 成，較佳爲：例如由包含鎂、鈣、鋰、鋇、銦、稀土類金 屬之至少一種的單體或合金所形成。又，對向電極20c可 以爲層疊有上述各種材料之層的疊層構造，也可以爲在以 上之各種材料之層再加上用以降低薄片電阻而堆積有不易 氧化之金屬層這樣的疊層構造，具體來說，例如有：設於 φ 與有機EL層20b接觸之界面側的低功函數之高純度鋇層、 與被覆鋇層之鋁層的疊層構造、以及下層設有鋰層而上層 設有鋁層的疊層構造。又，在頂部發光構造之情況下，也 可以使對向電極20c爲上述之低功函數之薄膜及在該薄膜 上層疊ITO等透明導通膜而成的透明電極。 於對向電極20c上形成有密封絕緣膜56。密封絕緣膜56 係被覆對向電極20c全體，以防止對向電極20c之劣化所 設之無機膜或有機膜。 φ 又，習知，頂部發光型構造之EL顯示面板對於對向電 極2 0c之至少一部分使用電阻値高的透明電極，例如金屬 氧化物，但是，這種材料若不夠厚，則薄片電阻不夠低， 因此，增厚必然使有機EL元件之透過率降低，越趨於大畫 面，在面內越不易形成均勻的電位，故顯示特性變差。 然而，本實施型態中，爲了在垂直方向有足夠的厚度而 設置低電阻之複數個共通配線91，91，故配合對向電極20c 降低有機EL元件20,20,…之陰極電極全體之薄片電阻値， 可以足夠地且在面內均勻地使大電流流動。再者，這樣的 -25- 1279752 構造因共通配線9 1 ,9 1，…降低作爲陰極電極之薄片電阻， 故能使對向電極20c作成薄膜而提高透過率。又，頂部發 光構造也可以將像素電極20a作成反射性之材料。 電晶體俥列基板及F丄顯示而板之製造方法 就電晶體陣列基板5 0及EL顯示面板1之製造方法加以 說明。 利用稱爲CVD、PVD、濺鍍的氣相成長法來將閘極層全面 地形成於絕緣基板2上。其次，對該閘極層依序施以微影法 • —蝕刻法，藉此將各像素電路P i，，〜Pm,n之閘極2 1 g、閘極 22g、閘極23g及電極24A以及訊號線Y!〜Yn加以圖案化。 其次，利用氣相成長法將閘極絕緣膜3 1全面地形成。 其次，將各像素電路Pu〜Pm，n之接觸窗92〜94藉由微影 法-蝕刻法等來形成於閘極絕緣膜3 1。 其次，依序地施以氣相成長法-鈾刻法，藉此將各像素 電路Pu〜Pm，n之半導體膜21c，22c，23c加以圖案化。其次， 依序地施以氣相成長法-微影法-蝕刻法，藉此將各像素 φ 電路Pu〜Pm,n之通道保護膜21p，22p,23p加以圖案化。其 次，依序地施以氣相成長法-微影法一蝕刻法，藉此將各 像素電路？|,1〜？1^之雜質半導體膜213,22&，233及雜質半 導體膜21b，22b，23b加以圖案化。 其次，利用氣相成長法在閘極絕緣膜3 1上全面地形成 汲極層。藉此，使各像素電路Pu〜Pm，n之接觸窗92〜94 滿汲極層之一部分。 其次，對該汲極層依序施以微影法-蝕刻法，藉此將各 像素電路Pu〜Pm,n之汲極21d，22d,23d、源極21s,22s,23s -26- 1279752 及電極24B以及掃描線乂1〜乂。1及供應線Z!〜Zm加以圖 其次，利用氣相成長法全面地形成保護絕緣膜32。 次，於保護絕緣膜3 2全體塗布樹脂，使該樹脂乾燥，藉 而全面地形成平坦化膜3 3。 其次，將各像素電路P!, i〜P m，n之接觸窗9 5形成於保 絕緣膜32及平坦化膜33，並且在保護絕緣膜32及平坦 膜33之與各供應線Z!〜Zm重疊的位置分別形成溝槽34 φ 其次，對供應線Zi〜Zm及電極23B施加電壓以進行鍍 法，藉此使供電配線9 0在溝槽3 4成長，並且使導電性 墊在接觸窗95成長。藉此，在溝槽34內有供電配線 層疊於各供應線Z!〜Zm，在接觸窗95內有導電性接墊層 於電極2 3 B。 藉由以上之方式來完成電晶體陣列基板50。 其次，利用氣相成長法將透明導電性膜全面地形成於 晶體陣列基板50之表面。其次，對該透明導電性膜依序 φ 以微影法一蝕刻法，藉此將各像素電路Ρυ〜pm，n之像素 極20a及導電性線5 1加以圖案化。 其次，利用氣相成長法全面地形成絕緣膜。其次，於 平方向上相鄰之像素電極20a之間且在該絕緣膜上利用 層法使共通配線9 1成長。 其次，於表面全體塗布三畊三硫醇溶液，或者是將該 板浸漬於三畊三硫醇溶液，藉此於共通配線9 1之表面選 性地形成撥液性導通膜5 5。又，由於三畊三硫醇之性質 於共通配線9 1之表面形成撥液性導通膜5 5，但不於絕緣 案 其 此 護 化 〇 層 接 90 疊 電 施 電 水 鍍 面 擇 膜 -27- 1279752 之表面形成撥液性導通膜。 其次，對絕緣膜依序地施以微影法-蝕刻法，藉此將該 絕緣膜加以圖案化成爲有矩陣狀開口之絕緣膜52。因此， 使像素電極2 0 a露出。 其次，利用濕式塗布法將有機EL層20b加以圖案化。 於水平方向上相鄰之像素電極20a間設有厚膜之共通配線 9 1，而且於共通配線9 1塗有撥水性一撥油性之撥液性導通 膜55，所以，塗布於像素電極20a之有機化合物含有液不 φ 會漏到相鄰之像素電極20a。再者，由於撥液性導通膜55 之撥水性-撥油性，使塗布於像素電極20a之有機化合物 含有液在像素電極20a之周圍不會變厚，故可以使有機EL 層2 0b以均勻的膜厚來形成。 其次，利用氣相成長法全面地形成對向電極20c。其次， 利用氣相成長法全面地形成密封絕緣膜56。 藉由·以上方式完成EL顯示面板1。 EL顯示面板之驅動方法 φ 爲了將EL顯示面板1以主動矩陣方式驅動，而以如下 方式進行。亦即，如第1 3圖所示，藉由連接於掃描線X! 〜Xm之選擇驅動器，以自掃描線X!至掃描線X”之順序（掃 描線Xm之下一個是掃描線Xd依序地輸出高位準之移位脈 衝，藉此依序地選擇掃描線L〜。又，供電驅動器連接 於各供電配線90,用以在選擇期間經由各供電配線90施加 寫入供電電壓VL，以使寫入電流流過分別與供應線〜Zm 連接之驅動電晶體2 3，在發光期間則經由驅動電晶體2 3 施加驅動供電電壓VH，以使驅動電流流過有機EL元件 -28- 1279752 2 0。藉由此供電驅動器，以與選擇驅動器同步之方式，以 自供應線Z i到供應線Zm之順序（供應線Zm之下一個爲供應 線Z0依序地輸出低位準（比有機EL元件20之對向電極之 電壓更低之位準）之寫入供電電壓 VL，藉此依序地選擇供 應線Z!〜Zm。又，選擇驅動器選擇各掃描線Xi〜Xm時，資 料驅動器使身爲寫入電流之寫入電流（電流訊號）經由既定 列之驅動電晶體2 3之源極-汲極間流到全訊號線Y ^〜 Yn。此時，藉由供電驅動器使低位準之寫入供電電壓 VL • 自配線端子90b，90c之兩者也輸出到連接於供應線Ζ!〜 之供電配線90。又，對向電極20c及共通配線9 1藉由配線 端子91c而與外部連接，而保持於一定之共通電位Vcom(例 如，接地=0V)。 在掃描線Xi之選擇期間，有高位準之移位脈衝輸出到第 i列之掃描線Χι，故開關電晶體2 1及保持電晶體22成爲 ON狀態。在各選擇期間，資料驅動器側之電位設定在輸出 到供電配線90,90,…及供應線之寫入供電電壓VL φ 以下，且此寫入供電電壓VL設定在共通電位Vcom以下。 因此，此時，不會自有機EL元件20流到訊號線Yi〜Yn， 故如第2圖所示，灰階對應之電流値之寫入電流（寫入電流） 因資料驅動器而如箭號Α所示流到訊號線Υ!〜Yn，在像素 電路Pu中，自供電配線90及供應線Zi經由驅動電晶體23 之源極一汲極間、開關電晶體2 1之源極一汲極間朝向訊號 線Υ.ι的寫入電流（寫入電流）流動。如此，在驅動電晶體23 之源極一汲極間流動之電流的電流値被資料驅動器唯一地 控制，資料驅動器按照外部輸入之灰階設定寫入電流（寫入 -29- 1279752 電流）之電流値。在寫入電流（寫入電流）流動之期間，第i 列之Pi,i〜 Pi，n的各驅動電晶體23之閘極23g—源極23s間 之電壓，不拘分別流到訊號線Y!〜Yn之寫入電流（寫入電流） 之電流値，亦即不拘驅動電晶體23之Vg — Ids特性之歷時 變化，而強制設定成對應於在驅動電晶體23之汲極23d-源 23s間流動之寫入電流（寫入電流）之電流値，依據此電 壓位準之大小的電荷被充電於電容器24，寫入電流（寫入電 流）之電流値轉換爲驅動電晶體23之閘極23g—源極23s間 φ 之電壓的位準。其後的發光期間，掃描線Xi成爲低位準， 雖開關電晶體21及保持電晶體22成爲OFF狀態，但電容 器24之電極24A側之電荷被OFF狀態之保持電晶體22所 封閉而成爲浮遊狀態，即便驅動電晶體23之源極23 s之電 壓自選擇期間移轉至發光期間時被調變，驅動電晶體23之 閘極23g -源極23s間之電位差仍維持原狀。在此發光期 間，供應線Ζ!、及與其連接之供電配線90之電位成爲驅動 供電電壓VH，比有機EL元件20之對向電極20c之電位 φ Vcom更高，藉此，驅動電流自供應線Zi及與其連接之供電 配線90經由驅動電晶體23朝箭號B之方向流到有機El 元件20，使有機EL元件20發光。驅動電流之電流値與驅 動電晶體23之閘極23g—源極23s間之電壓有關，故發光 期間之驅動電流的電流値係等於選擇期間之寫入電流（抽 取電流）之電流値。 EL顯示面板1之另外的主動矩陣驅動方法如下進行。亦 即，如第1 4圖所示，利用振盪電路對供電配線9 0，9 0，…及 供應線Z !〜Z m輸出時鐘訊號。又，利用選擇驅動器自掃描 -30- 1279752 I r 線Xi往掃描線Xm(掃描線Xm之下一個是掃描線Xd依序地 輸出高位準之移位脈衝，藉此依序地選擇掃描線X ,〜X m， 選擇驅動器對掃描線Xi〜xm之任一個輸出移位脈衝時，振 盪電路之時鐘訊號成爲低位準。又，選擇驅動器在選擇各 掃描線X!〜Xm時，資料驅動器使作爲寫入電流之抽取電流 (電流訊號）經由驅動電晶體23之源極-汲極間流過所有訊 號線Υ!〜Υ η。又，保持於對向電極2 0 c及供電配線9 0之一 定的共通電位Vcom(例如，接地=〇V)。 φ 在掃描線Xi之選擇期間，有移位脈衝輸出到第i列之掃 描線Xi，故開關電晶體2 1及保持電晶體22成爲ON狀態。 在各選擇期間，資料驅動器側之電位設定在輸出到供電配 線90,90,…及供應線Zi-Zm之時鐘訊號之低位準以下，且 該時鐘訊號之低位準設定在共通電位Vcom以下。因此， 此時，不會自有機EL元件20流到訊號線Y,〜Yn，故如第 2圖所示，灰階對應之電流値的寫入電流（抽取電流）因資料 驅動器而如箭號Α所示流到訊號線γ ,〜γ η，在像素電路p ii φ 〜pm，n中，自供電配線90及供應線Zi經由驅動電晶體23 之源極-汲極間、開關電晶體2 1之源極一汲極間朝向訊號 線Y .i的寫入電流（抽取電流）流動。如此，在驅動電晶體2 3 之源極-汲極間流動之電流之電流値被資料驅動器唯一地 控制，資料驅動器按照外部輸入之灰階來設定寫入電流（抽 取電流）之電流値。在寫入電流（抽取電流）流動之期間，第 i列之Pu〜Pi，nP之各驅動電晶體23之閘極23g-源極23s 間之電壓’不拘分別流到訊號線γ 1〜γ n之寫入電流（抽取電 流）之電流値，亦即不拘驅動電晶體2 3之V g — I d s特性之 -31 - 1279752 歷時變化，而強制設定成對應於流過驅動電晶體23之汲極 23d—源極23s間的寫入電流（抽取電流）·之電流値，依據該 電壓之位準之大小之電荷被充電於電容器24，寫入電流（抽 ,取電流）之電流値轉換爲驅動電晶體23之閘極23g -源極 23s間之電壓之位準。其後之發光期間，掃描線Xi成爲低 位準，雖開關電晶體21及保持電晶體22成爲OFF狀態， 但電容器24之電極24A側之電荷被OFF狀態之保持電晶體 22所封閉而成爲浮遊狀態，即便驅動電晶體23之源極23s • 之電壓在自選擇期間移轉至發光期間時調變，驅動電晶體 23之閘極23g-源極23s間之電位差仍維持原狀。此發光 期間當中，任一列之選擇期間以外之期間，亦即時鐘訊號 爲供電配線90及供應線Zi之電位比有機EL元件20之對 向電極20c及供電配線90之電位Vcom更高的高位準時， 驅動電流自高電位之供電配線90及供應線Zi經由驅動電 晶體2 3之源極-汲極間在箭號B之方向流到有機EL元件 20，使有機EL元件20發光。驅動電流之電流値與驅動電 φ 晶體23之閘極23g—源極23s間之電壓有關，故發光期間 之驅動電流之電流値等於選擇期間之寫入電流（抽取電流） 之電流値。又，在發光期間，在任一列之選擇期間，亦即 時鐘訊號在低位準時，供電配線90及供應線Zi之電位在對 向電極2 0 c及供電配線9 0之電位V c 〇 m以下，故有機E L 元件20無驅動電流而不發光。 任一種驅動方法中之開關電晶體21均用來進行驅動電 晶體2 3之源極2 3 s與訊號線Y j間之電流之〇n (選擇期間） 一 OFF(發光期間）。又，保持電晶體22用來在選擇期間做 -32- 1279752 « * 出電流可在驅動電晶體23之源極23s—汲極23d間流動的 狀態，在發光期間保持施加於驅動電晶體23之閘極23g之 電壓。又，驅動電晶體23用來在發光期間供應線Zi及供電 配線90成爲高位準時，使灰階對應之大小之電流流到有機 EL元件20，以驅動有機EL元件20。 以上，流過供電配線90之電流之大小係爲流到與連接 到一行掃描線Xi之η個有機EL元件20的驅動電流之大小 之和，故在設定於用來以VGA以上之像素數做動畫驅動之 | 選擇期間之情況下，供電配線90之寄生電容增加，在薄膜 電晶體之閘極電極或源極、汲極電極般之薄膜之方面，對 於使寫入電流（亦即驅動電流）流過η個有機EL元件20來 說，其電阻過高，但本實施型態，係由與像素電路Pu〜Pm 之薄膜電晶體的閘極電極或源極、汲極電極不同的導電層 來構成供電配線90，故供電配線90所造成之電壓降變小， 即便在短的選擇期間，也可不延遲、足夠地使寫入電流（抽 取電流）流動。又，藉由增厚供電配線9 0 ’來將供電配線 g 90低電阻化，故可以使供電配線90之寬度變小。因此，在 底部發光之情況下，可以將像素開口率之減少程度抑制至 最低。 同樣地，在發光期間流到共通配線91之驅動電流之大 小與在選擇期間流到供電配線90之寫入電流（抽取電流）之 大小相同，故將與像素電路Pi, 1〜Pm，n之薄膜電晶體之閘極 電極或和源極、汲極電極不同的導電層連接於對向電極 20c，所以，可以使配線9 1變爲厚膜’可以將共通配線9 1 加以低電阻化’再者’即便對向電極2 0 c本身薄膜化而變 -33- 1279752 成高電阻，仍可以使對向電極20c之電壓在面內均勻。因 此，假設即便對所有像素電極20a施加相同的電位，任何 有機EL層2 0b之發光強度均大致相等，可以使在面內之發 光強度均勻。 又，在EL顯示面板1爲頂部發光型之情況下，可以將 對向電極20c進一步薄膜化，故自有機EL層20b發出之光 在透過對向電極2 0 c中不易衰減。再者，因在俯視之水平 方向上相鄰之像素電極20a之間設有共通配線9 1，故可以 φ 將像素開口率之減少程度抑制至最小。 又，因供應線Z!〜Zm爲訊號線Y!〜Yn之上層，故在電 晶體陣列基板5 0、EL顯示面板1之製程，將供應線Ζ!〜 作爲基礎層以對供應線Ζ!〜Zm施加電壓之狀態下浸漬於 鍍層液，藉此可使層疊於供應線Z!〜Zm之供電配線90成 長。 在此，使EL顯示面板1之像素爲WXG A (7 6 8x 1 3 66)時， 定義供電配線90及共通配線9 1所希望的寬度、截面積。 φ 第15圖係顯示各像素電路Pu- Pm，n之驅動電晶體23及有 機EL元件20之電流一電壓特性的曲線圖。 第15圖中，縱軸係在1個驅動電晶體23之源極23s〜 汲極23d間流動之寫入電流的電流値或在1個有機EL元件 20之陽極一陰極間流動之驅動電流的電流値，橫軸係1個 驅動電晶體2 3之源極2 3 s —汲極2 3 d間之電壓（同時是1個 驅動電晶體2 3之閘極2 3 g —汲極2 3 d間之電壓）。圖中，實 線Ids_ max爲最高亮度灰階（最亮的顯示）時之寫入電流及 驅動電流，一點鏈線Ids — mid爲最高亮度灰階與最低亮度 -34- 1279752 灰階間之中間亮度灰階時之寫入電流及驅動電流，兩點鏈 線Vpo爲驅動電晶體23之不飽和區域（線性區域）與飽和區 域之臨界値，亦即夾止（pinch off)電壓，三點鏈線Vds爲驅 動電晶體23之在源極23s-汲極23d間流動之寫入電流， 虛線IEL爲在有機EL元件20之陽極-陰極間流動之驅動 電流。 在此’電壓VP1爲最高亮度灰階時之驅動電晶體23之 夾止電壓，電壓VP2爲驅動電晶體23爲最高亮度灰階之寫 φ 入電流流動時之源極—汲極間電壓，電壓V E L m a X (電壓V P 4 -電壓VP3)爲有機EL元件20以電流値與最高亮度灰階之 寫入電流相等的最高亮度灰階之驅動電流發光時之陽極-陰極間之電壓。電壓VP2'爲驅動電晶體23在中間亮度灰階 之寫入電流流動時的源極-汲極間電壓，電壓（電壓 V P 4 · -電壓VP31)爲有機EL元件20以電流値與中間亮度灰階之 寫入電流相等的中間亮度灰階之驅動電流發光時的陽極一 陰極間電壓。 φ 驅動電晶體23及有機EL元件20均是在飽和區域驅動， 故（供電配線90之發光期間的驅動供電電壓VH)減去（共通 配線91之發光期間之電壓Vcom)而得之値VX滿足下面之 式子（2)。 VX = Vpo + Vth + Vm + VEL ...... (2)

Vth(在最高亮度時之情況下等於VP2 — VP1)爲驅動電晶 體23之臨界値電壓，VEL(在最高亮度時之情況下等於 VELmax)爲有機EL元件20之陽極—陰極間電壓，Vm爲依 照灰階而移位的容許電壓。 -35- 1279752 i 1 由圖式得知，電壓vx中，亮度灰階越高，電晶體23之 源極—汲極間所需之電壓（V P 0 + V t h)越筒，並且有機e L元 件20之陽極一陰極間所需之電壓VEL越高。因此，亮度灰 階越高，容許電壓Vm越低，最小容許電壓Vmin成爲VP3 一 VP2。 有機EL元件20不論低分子EL材料及高分子EL材料， 一般隨時間劣化，而成高電阻化。1 〇 〇 〇 0小時後之陽極-陰 極間電壓經確認爲初期時之約1 · 4倍〜數倍。亦即，電壓 φ VEL即便在相同亮度灰階時也隨著時間變高。因此，驅動 初期時之容許電壓V m越高，動作長期越安定，故以電壓 VEL成爲8V以上，更佳爲在13V以上之方式來設定電壓 VX。 該容許電壓Vm不僅包含有機EL元件20之高電阻化造 成之電壓降，也包含供電配線9 0所造成之電壓降之部分。 若供電配線9 0之配線電阻造成大的電壓降，則EL顯示 面板1之消耗功率顯著增加，故供電配線90之電壓降尤佳 φ 爲設定在IV以下。1個有機EL元件20，在EL顯示面板1 之面板尺寸爲3 2吋之情況下，以最大亮度灰階發光時之電 流値設定於約5.4 // A〜6.8 # A，在4 0吋之情況下設定於 8.5// A 〜11.0# A。 考慮身爲列方向一個像素之長度的像素寬 Wp、列方向 像素數（1 3 66)、左側之非像素區域中自供電配線90至配線 端子90b之延長部分、及右側之非像素區域中自供電配線 90至配線端子90c之延長部分之下，在EL顯示面板1之面 板尺寸爲32吋、40吋之情況下，供電配線90之全長分別 -36- 1279752 爲7 Ο 6 · 7 m m、8 9 5 · 2 m m。在此，若供電配線9 0之線寬W L 及共通配線91之線寬WL變大，則在構造上，有機EL層 2 0b之面積變小，而且產生與其他配線之重疊寄生電容’導 致更多的電壓降，因此，供電配線90之寬度WL及共通配 線9 1之線寬WL較佳爲分別抑制在像素寬Wp之1 / 5以 下。在這樣的考慮之下，在EL顯示面板1之面板尺寸爲 32吋、40吋之情況下，供電配線90之線寬WL及共通配線 91之線寬WL分別爲34 // m以內、44 μ m以內。又，供電 φ 配線90及共通配線9 1之最大膜厚Hmax:在考慮縱橫比之下 爲電晶體2 1〜2 3最小加工尺寸4 // m之1 .5倍，亦即6 // m。 因此，供電配線90及共通配線91之最大截面積Smax在 32吋、40吋之情況下分別爲204 // m2、264 // m2。 對於這種3 2吋EL顯示面板1，爲了使以最大電流流動 之方式全點亮後供電配線90及共通配線9 1分別之最大電 壓降在1V以下，如第1 6圖所示，供電配線90及共通配線 9 1分別之配線電阻率p /截面積S必須設定在4.7 Ω / cm φ 以下。第17圖顯示32吋EL顯示面板之供電配線90及共 通配線9 1分別之截面積與電流密度之相關關係。又，上述 之供電配線90及共通配線91之最大截面積Smax時容許之 電阻率在3 2吋之情況下爲9 · 6 μ Ω c m，在4 0吋之情況下爲 6 · 4 // Ω c m 〇 又’對於40吋EL顯示面板1，爲了使以最大電流流動 之方式全點亮後供電配線90及共通配線9 1分別之最大電 壓降爲1 V以下，如第1 8圖所不，供電配線9 〇及共通配線 9 1分別之配線電阻率p /截面積s必須設定在2.4 Ω / c m -37- 1279752 以下。第1 9圖顯示40吋EL顯示面板1之供電配線90及 共通配線9 1分別之截面積與電流密度之相關關係。 由於供電配線9 0及共通配線9 1之故障所導致不作動之 故障壽命MTF係滿足下面之式子（3)。 MTF 二 A exp(Ea/ KbT)/ p J2 ...... (3)

Ea爲活性化能量，KbT= 8.617xl0_5eV，p爲供電配線90 及共通配線9 1之電阻率，Jf爲電流密度。 供電配線90及共通配線9 1之故障壽命MTF受限於電阻 φ 率之增加及電致遷移。若將供電配線90及共通配線9 1設 定爲A1系（A1單體或AlTi、AINd等合金），MTF爲10000 小時，85 °C之運作溫度，如此試算，則電流密度〗必須在 2.1xl04A/cm2以下。同樣地，若將供電配線90及共通配 線91設定爲Cu，則電流密度J必須在2.8 xlO6A/ cm2以 下。又，A 1合金內之A 1以外之材料是將電阻率比A1更低 當作前提。 在考慮這些因素下，32吋EL顯示面板1中，全點亮狀 φ 態、1 0000小時內，供電配線90及共通配線91不故障的 A1系供電配線90及共通配線91分別之截面積S由第17 圖得知必須在57 # m2以上，同樣地，Cu之供電配線90及 共通配線9 1分別之截面積S由第1 7圖得知必須在4 3 // m2 以上。 又，40吋EL顯示面板1中，全點亮狀態、1 0000小時 內供電配線9 0及共通配線9 1不故障的A1系之供電配線9 0 及共通配線9 1分別之截面積S由第1 9圖得知必須在92 // m2 以上，同樣地，Cu之供電配線90及共通配線9 1分別之截面 -38- 1279752 積S由第19圖得知必須在〇· 69// m2以上。 若A1系之供電配線90及共通配線9 1中’ A1系之 率爲4.0 0 // Ω cm，則在32吋EL顯示面板1之情況下 上所述，配線電阻率P /截面積S在4.7 Ω / cm以下 最小截面積Smin成爲85.1//m2。此時，如上所述，因 配線90及共通配線9 1之配線寬WL在34 // m以內， 電配線90及共通配線91之最小膜厚Hmin成爲2.50 a 又，A1系之供電配線90及共通配線91之40吋EL φ 面板1中，因如上所述，配線電阻率P /截面積S f Ω/cm以下，故最小截面積Smin成爲167//m2。此時 如上所述，供電配線90及共通配線91之配線寬WL 4 4 /z m以內，故供電配線90及共通配線9 1之最小膜厚 成爲 3 · 8 0 // m。

Cu之供電配線90及共通配線91中，若Cii之電阻 2. 10 // Ω cm，則32吋EL顯示面板1中，因如上所述 線電阻率p /截面積S在4.7 Ω / cm以下，故最小截 0 S m i η成爲4 4.7 // m2。此時，因如上所述，供電配線9 0 通配線9 1之配線寬WL係在34 μ m以內，故供電配 及共通配線91之最小膜厚Hmin成爲1.31 // m。 又，Cu之供電配線90及共通配線91之40吋EL顯 板1中，因如上所述，配線電阻率P /截面積S在 / cm以下，故最小截面積Snnri成爲87.5 // m2。此時 如上所述，供電配線90及共通配線9 1之配線寬 WL 4 4 // m以內，故供電配線90及共通配線9 1之最小膜厚 成爲 1. 9 9 // m。 電阻 ，如 ，故 供電 故供 i m 〇 顯示 2.4 ，因 係在 H m i η 率爲 ，配 面積 及共 線90 示面 2.4 Ω ，因 係在 Hmin -39- 1279752 由以上內容得知，爲了使EL顯示面板1正常且消耗功 率低地運作，較佳爲使在供電配線90及共通配線9 1之電 壓降在1V以下，爲了實現這樣的條件，供電配線90及共 通配線9 1在A1系之3 2吋面板之情況下，膜厚Η爲2.5 0 //m 〜6//m，寬 WL 爲 14.1//m 〜34.0//m，電阻率爲 4 · 0 μ Ω cm〜9.6 g Ω cm，供電配線90及共通配線91在Α1系之 40吋面板中’在供電配線90及共通配線9 1爲A1系之情 況下，膜厚Η爲3.8〇vm〜6#m，寬WL爲27.8#m〜44.0 //m，電阻率爲 4.0从 Ωοιη 〜9·6μ Qcm。 總之，在A 1系之供電配線90及共通配線9 1之情況下， 膜厚 Η 爲 2.50/im 〜6//m，寬 WL 爲 14.1//m 〜44//m，電 阻率爲 4.0// Gem 〜9.6// Qcm。 同樣地，供電配線90及共通配線91在Cu之32吋面板 中，膜厚 Η 爲 〜6#m，寬 WL 爲 7.45//m 〜34//m， 電阻率爲2.1// Hem〜9.6// Qcm，在供電配線90及共通配 線9 1爲Cu之40吋面板中，在供電配線90及共通配線9 1 爲Cu系之情況下’膜厚Η爲i.99//m〜6//m，寬WL爲14.6 〜44.0#m’ 阻率爲 2.1/z Qcm 〜9.6// Qcm。 總之，在C u之供電配線9 〇及共通配線9 1之情況下， 膜厚 Η 爲 〜6//m，寬 WL 爲 7.45//m 〜44//m，電 阻率爲 2.1# 〇cm 〜9.6// Qcm。 因此’在將A1系材料或cu作爲供電配線90及共通配 線9 1之情況下’ EL顯示面板1之供電配線9〇及共通配線 91 之膜厚 H 爲 寬 WL 爲 7.45//m 〜44//m， 電阻率爲2·1 μ Ω cm〜9,6“ q cm。 -40- 1279752 第2實施塑態 EL顯示面板之整體構成 第20圖顯示主動矩陣驅動式之EL顯示面板1之槪略 圖。如第20圖所示，EL顯示面板1具備：具有透光性之 軟性片狀或剛性板狀之絕緣基板2、互相平行地排列於絕 緣基板2上之η條（複數條）訊號線Y!〜Yn、以俯視絕緣基 板2呈現正交於訊號線Υ!〜Υη之方式排列於絕緣基板2上 之m條（複數條）掃描線X!〜Xm、在掃描線X!〜Xm各自間與 φ 掃描線X i〜Xm平行且交錯地排列於絕緣基板2上之m條（複 數條）供應線Zi〜zm、沿著訊號線Υ!〜γη及掃描線Xi〜Xm 形成矩陣狀地排列於絕緣基板2上成（mxn)群之像素電路 Pl>1〜pm，n、與供應線Zi〜Zm連接並且以俯視與訊號線Yi〜 Y n平行之方式分歧爲複數條之供電配線9 0，9 0，…、以及在 供電配線90,90,…之各自間設置成與供電配線90,90,…平 行且交錯的共通配線91，91，…。 供電配線9 0，9 0，…之總數與共通配線9 1，9 1，…之總數之 φ 和爲（η+ 1)條，設有供電配線90或共通配線9 1之任一條， 以在各訊號線 Yi〜Υη之延伸方向將各像素電路PU〜Pm，n 之左右兩側隔開。 供電配線9 0，9 0，…藉由配置於絕緣基板2 —邊周緣之拉 繞配線90a而互相導通，故如後所述’藉由來自外部之時 鐘訊號而成爲等電位。再者，拉繞配線90a在絕緣基板2 之兩端部分別與配線端子90b、90c連接。自外部驅動電路 施加於配線端子90b、90c之電壓均爲等電位，故可以迅速 地對供電配線9 0,9 0，…全體供應電流。拉繞配線9 0 a如後 -41- 1279752 所述’與供電配線9 0及共通配線9 1 一起作爲在成膜時將 有機EL層20b做區隔的隔牆。 共通配線91，91,…藉由與絕緣基板2設有配線90a之周 緣相對向之周緣所配置之拉繞配線9 1 a而互相連接，且被 施加共通電壓V c 〇 m。拉繞配線9 1 a如後所述，與供電配線 9〇及共通配線91 一起作爲將有機EL層20b在成膜時做區 隔的隔牆。 以下，將訊號線Υ!〜Υη之延伸之方向稱爲垂直方向（行 φ 方向），將掃描線X i〜之延伸之方向稱爲水平方向（列 方向）。又，m，n爲2以上之自然數，掃描線X之下標數字 在第20圖代表自上面開始之序列，供應線Z之下標數字在 第20圖代表自上面開始之序列，訊號線γ之下標數字在第 20圖代表自左邊開始之序列，像素電路P之下標數字之前 側代表自上面開始之序列，後側代表自左邊開始之序列。 亦即，若使1〜m中之任意自然數爲i，使自1至η中之任 意自然數爲j，則掃描線Xi爲自上面算起之第i列’供應 φ 線Zi爲自左邊算起之第i列，訊號線Y.i爲自左邊算起之第 J行，像素電路Pi，.i爲自上面算起之第i列，自左邊算起之 第j行，像素電路Pi,.i連接於掃描線Xi、供應線Zi及訊號 線 Y.i。 該EL顯示面板1中，掃描線X i〜}(及訊號線Y 1〜γ η 所區劃出矩陣狀之每一區域構成像素，像素電路Pi，1〜 在每1個區域僅設有1群。 像素電路之電路構成 任何像素電路Pu〜Pm均爲相同構成，故就像素電路 -42- 1279752 〜像素電路Pm,n中之任意像素電路Pi j加以說明。 圖爲像素電路Pu之等價電路圖，第22圖爲主要顯示 電路Pu及像素電路Pi,j + 1之電極的俯視圖。 像素電路Pu具備作爲像素之有機EL元件20、配 有機EL元件20周圍之3個N通道型薄膜電晶體（以下 成電晶體）21,22，23、及電容器24。以下，將電晶體21 開關電晶體21，將電晶體22稱爲保持電晶體22，將 體23稱爲驅動電晶體23。 • 如第21圖所示，像素電路中之開關電晶體21 極21s與訊號線γ』導通，汲極21d與有機el元件20 素電極20a、驅動電晶體23之源極23s及電容器24 — 電極24B導通，閘極21g與掃描線Xi及保持電晶體 閘極2 2 g導通。 保持電晶體22係源極22Si與驅動電晶體23之閘| 及電容器24另一邊之電極24A導通，汲極22d與供 Zi及驅動電晶體23之汲極23d導通，閘極22g與開關 φ 體2 1之閘極2 1 g及掃描線Xi導通。 驅動電晶體23係源極23s與有機EL元件20之像 極20a開關電晶體21之汲極21d及電容器24之電稻 導通，汲極23d與供應線Zi及保持電晶體22之汲g 導通，閘極23g與保持電晶體22之源極22s及電容 之電極24A導通。 又，俯視EL顯示面板1整體，當僅著眼於像素電5 〜Pm，n之開關電晶體2 1時，複數個開關電晶體2 1以矩 排列於絕緣基板2上，當俯視時僅著眼於像素電路 第21 像素 置於 僅寫 稱爲 電晶 係源 之像 邊之 22之 i 23g 1應線 丨電晶 [素電 i 24B I 22d 器24 洛P丨，1 ί陣狀 Ρ 1，1 〜 -43- 1279752

Pm，n之保持電晶體22時，複數個保持電晶體22以矩陣狀排 列於絕緣基板2上，當俯視來看僅著眼於像素電路Pu〜 P m，n之驅動電晶體2 3時，複數個驅動電晶體2 3以矩陣狀排 列於絕緣基板2上。 EL顯示面板之層構造 就EL顯示面板1之層構造加以說明。首先，就電晶體 21〜23之層構造加以說明。 第23圖係驅動電晶體23之剖面圖。如第23圖所示， φ 驅動電晶體2 3由形成於絕緣基板2上之閘極2 3 g、形成於 閘極23g上之閘極絕緣膜3 1、形成於閘極絕緣膜3 1上之半 導體膜2 3 c、形成於半導體膜2 3 c中央部上之通道保護膜 23p、互相分開地形成於半導體膜23c兩端都上且與通道保 護膜23p局部重疊的雜質半導體膜23a,23b、形成於雜質半 導體膜23a上之汲極23d、及形成於雜質半導體膜23b上之 源極2 3 s所構成。又，汲極2 3 d及源極2 3 s可以爲單層構造， 也可以爲雙層以上之疊層構造。 φ 開關電晶體2 1及保持電晶體22也形成與驅動電晶體23 同樣之層構造，故將此等之剖面圖加以省略。 其次’就電晶體21〜23及電容器24之各層與訊號線ΥΊ 〜Yn、掃描線Xi〜Xm及供應線Ζι〜Zm之關係，用第23圖 〜第25圖來說明。在此，第24圖係沿著第22圖所示之 χΧ IV - XX IV線在絕緣基板2之厚度方向切斷後之剖面 圖’第25圖係沿著第22圖所示之XXV — XXV線在絕緣基 板2之厚度方向切斷後之剖面圖。 如第23圖〜第25圖所示，開關電晶體21之閘極21 g、 -44- 1279752 保持電晶體22之閘極22g、驅動電晶體23之閘極23g及電 容器24之電極24A以及訊號線Y!〜Yn係將全面地形成於 絕緣基板2上之導電性膜以微影法、鈾刻法加以圖案化而 成。訊號線Υ ^〜Υη係供顯示灰階對應之電流値之灰階電流 訊號流動之配線。 閘極絕緣膜3 1係開關電晶體2 1、保持電晶體22及驅動 電晶體23全部共同的膜，係全面地形成於面內。該閘極絕 緣膜31也兼作爲在電容器24之電極24Α與電極24Β之間 φ 存在之介電體，也被覆訊號線Υ ^〜Υ η。於訊號線Y i〜Υ „上 分別設有將作爲半導體膜23c原料的膜加以圖案化而成的 保護膜3 5 a ;於保護膜3 5 a上形成有將作爲雜質半導體膜 2 3 a，23b之原料的膜加以圖案化而成的保護膜35b。保護膜 3 5 a及保護膜3 5 b用於在閘極絕緣膜3 1形成針孔後避免訊 號線Y 1〜Υ η、與掃描線X 1〜X m之任一者或供應線z 1〜Z m 之任一者經由針孔短路。 開關電晶體21之汲極21 d—源極21s、保持電晶體22 φ 之汲極22 d —源極22s、驅動電晶體23之汲極23d-源極23 s 及電容器24之電極24B以及掃描線X!〜Xm及供應線Z!〜 Zm係利用微影法-蝕刻法，而將全面地形成於閘極絕緣膜 3 1上的導電性膜加以圖案化而成。又，如第2 2圖所示，掃 描線Xi經由形成於閘極絕緣膜3 1之接觸窗92，與連接於 開關電晶體2 1之閘極21 g及保持電晶體22之閘極22g的 接觸部C 1導通；訊號線Yi經由形成於閘極絕緣膜3 1之接 觸窗94，與開關電晶體21之源極21 s導通；保持電晶體 22之源極22s經由形成於閘極絕緣膜31之接觸窗93，與 -45- 1279752 連接於驅動電晶體23閘極23g之接觸部C3導通。 如第23圖〜第25圖所示，開關電晶體2 1、保持電晶體 22及驅動電晶體23以及掃描線X!〜Xm及供應線Zm被 全面地形成之保護絕緣膜3 2所被覆。保護絕緣膜3 2由氮 化矽或氧化矽所構成，用來絕緣保護電晶體2 1〜2 3、掃插 線X!〜Xm及供應線Z,〜Zm。 於保護絕緣膜32上層疊有平坦化膜33，開關電晶體 21、保持電晶體22及驅動電晶體23以及掃描線Χι〜乂。1及 • 供應線z!〜zm所造成之凹凸被平坦化膜33消除。亦即， 平坦化膜3 3之表面是平坦的。平坦化膜3 3係使聚醯亞胺 等樹脂硬化而成。 將自絕緣基板2到平坦化膜3 3之疊層構造稱爲電晶體 陣列基板5 0。該電晶體陣列基板5 0中，由俯視來看，開關 2 1、保持電晶體2 2及驅動電晶體2 3係以矩陣狀排列著。 又，在將該EL顯示面板1作爲底部發光型來使用之情 況下，亦即，在自絕緣基板2使有機EL元件20之光射出， φ 將絕緣基板2當作顯示面來使用的情況下，將透明的材料 用於閘極絕緣膜3 1、保護絕緣膜32及平坦化膜3 3。 其次，就層疊於電晶體陣列基板5 0表面之層構造加以 說明。於電晶體陣列基板5 0之表面上，亦即，平坦化膜3 3 之表面上，像素電極20a以矩陣狀排列於像素電路pItl〜Pm，n 之每一電路。由俯視來看，像素電路pltj之像素電極20a 形成於相鄰之掃描線1及供應線Zi以及相鄰之訊號線Y.i 及訊號線Yw所區劃出之區域。又，像素電極20a經由形 成於平坦化膜33及保護絕緣膜32之接觸窗，與電容器24 -46 - 1279752 之電極2 4 B、開關電晶體21之汲極2丨d及驅動電晶體2 3 之源極2 3 s導通。 像素電極20a係用來作爲有機el元件20陽極之功能的 電極。亦即’像素電極2〇a之功函數較高，將正電洞有效 率地注入後述之有機EL層20b者爲較佳。又，像素電極 20a對可見光具有透過性。像素電極2〇a例如有以摻雜錫之 氧化銦（ιτο)、摻雜鋅之氧化銦、氧化銦（In2〇3)、氧化錫 (SnCh)、氧化鋅（ZnO)或鎘—錫氧化物（CT〇)爲主成分的物 • 質。 又’在將該EL顯示面板1作爲頂部發光型來使用之情 況下’亦即，將絕緣基板2之相反側作爲顯示面來使用之 情況下’只要於像素電極20a與平坦化膜33之間形成具導 電性且可見光反射性高的反射膜即可。 該等像素電極2 0 a係以微影法-蝕刻法將全面地形成於 平坦化膜3 3上之透明導電性膜加以圖案化而成。在水平方 向上相鄰之像素電極20a之間，以稱爲訊號線Y〜2k)..... φ Y(i·2)、Yj、Y…2)、…（k是自然數）之方式，亦即與供電配線 9 0同樣地將與像素電極2 0 a電性分開且在垂直方向延伸的 導電性線5 1每隔一行加以圖案化。導電性線5 1係利用蝕 刻方式將作爲像素電極20a原料之透明導電性膜與像素電 極20a —起圖案化而成。於導電性線5 1之左右兩側之周緣 部上分別形成有垂直方向上長的溝槽狀絕緣線5 7,5 7,…。 於自絕緣線5 7,5 7,…間露出的導電性線51上分別層疊有供 電配線90,90,…。 於水平方向上相鄰之像素電極20a之間，以稱爲訊號線 -47· 1279752 Y(j-2k +1) ' …、Yu·"、Yu + 3)、…（k 是自然數）之方式， 亦即與共通配線9 1同樣地將與像素電極2 0 a電性絕緣且在 垂直方向延伸之絕緣線5 2每隔像素電極2 0 a之一行加以圖 案化。爲了提高開口率，將此等絕緣線5 2設置成兩側與像 素電極20a之周緣部局部重疊，但也可設置成不與像素電 極2 0 a之周緣部重疊的構造。於此等絕緣線5 2中不與導電 性線5 1重疊之絕緣線5 2上層疊有共通配線9 1。 供電配線9 0係充分地比絕緣線5 2更厚，自絕緣線5 2 φ 隆起。再者，供電配線90因由鍍層法形成，故充分地比訊 號線Yi〜Yn、掃描線X!〜Xm及供應線Z!〜Zm以及電晶體 2 1〜2 3之閘極、源極及汲極更厚。如第2 2圖、第2 5圖所 示，由俯視來看，在各供電配線90與供應線Zi〜Zm之交 叉處，接觸窗5 3形成於平坦化膜3 3及保護絕緣膜3 2，於 該接觸窗5 3塡滿導電性接墊5 8，於導電性接墊5 8上依序 疊上導電性線5 1及供電配線9 0。因此，如第2 1圖之電路 圖所示，供電配線90藉由接觸部C2而與供應線Z!〜Zm電 φ 性導通，強迫經由供應線Z i與像素電路Z !〜Z m之電晶體 22，23之汲極22d，23d導通。又，接觸窗53內之導電性接墊 5 8係由鍍層法形成。 共通配線9 1也是與供電配線9 0 —起由鍍層法形成，故 充分地比訊號線Y!〜Yn、掃描線Xi〜Xm及供應線Zl〜Zm 以及電晶體2 1〜23之閘極、源極及汲極更厚。共通配線9 i 及供電配線由銅、金或鎳或者由此等金屬之疊層體所構成。 於供電配線90之表面形成有具撥水性-撥油性之撥液 性絕緣膜5 4。該撥液性絕緣膜5 4由氟樹脂電泳塗料所構 -48- 1279.752 成，藉由電泳（electrocoat)而形成。 於共通配線91之表面形成有具撥水性一撥油性的撥液 性導通膜55。撥液性導通膜55係下面之化學式（1)所示之 三畊三硫醇之1或2個硫氫基（- S Η :有時也稱爲硫醇基） 之氫原子（Η)還原脫離，硫原子（S)氧化附著於身爲金屬之共 通配線9 1之表面而形成。 [化1]

SH

撥液性導通膜5 5因極薄的三阱三硫醇分子單元極薄地 形成於共通配線91之表面，所以，撥液性導通膜5 5在厚 度方向電阻非常低，幾乎不具絕緣性。又，爲了使撥水性 ® —撥油性顯著，也可以是三哄三硫醇之1或2個硫氫基取 代爲氟烷基而成之三阱二硫醇衍生物，來代替三阱三硫 醇。這樣的三阱化合物係可以選擇性地包覆於撥液性導通 膜55般之金屬。具體來說，將6—二甲基胺基—1，3,5-三 阱—2,4一二硫醇—鈉鹽調整爲濃度1〇·3mol / 1水溶液後， 以液溫26 °C、浸漬時間30分鐘之條件將共通配線9 1浸瀆 於該水溶液之後，於共通配線9 1之表面就包覆膜厚約 〇.7nm之撥液性導通膜55(膜厚是依據橢圓偏光計之測定 値）。又’將6 —二一十二烷胺基一 1，3,5 —三阱一2,4 一二硫 -49- 1279752 « t 醇—鈉鹽調整爲濃度l(T3mol/1水溶液後，以液$ 浸漬時間30分鐘之條件將共通配線9 1浸漬於該 後’於共通配線91就包覆膜厚約1.8nm之撥液 5 5 (膜厚是依據橢圓偏光計之測定値）。 又，撥液性導通膜55之包膜構造係示意顯 圖。第26圖中，取代基R例如爲二甲基胺基或二 基。 於像素電極20a上形成有機EL元件20之有 φ 20b。有機EL層20b爲廣義之發光層，有機EL層 身爲有機化合物之發光材料（螢光體）。有機EL層 像素電極20a依序地層疊正電洞輸送層、狹義之 成之雙層構造。正電洞輸送層由身爲導電性] PEDOT(聚噻吩）及身爲摻雜劑之PSS(磺酸化聚苯： 成’狹義之發光層由聚莽系發光材料所構成。 有機EL層20b係在撥液性絕緣膜54及撥液性 之塗層後藉由濕式塗布法（例如噴墨法）而形成。 φ 下’於像素電極20a塗布含有作爲有機EL層20b 合物的有機化合物含有液，其中，該有機化合物 液面係比絕緣線5 2之頭頂部及絕緣線5 7之頭頂 因爲於水平方向上相鄰之像素電極20a間交替地 部比絕緣線5 2之頭頂部及絕緣線5 7之頭頂部高 膜之供電配線9 0及共通配線9 1，所以，防止塗布 極2 0 a之有機化合物含有液漏到在水平方向相鄰 極20a。又，於供電配線90塗有撥水性一撥油性 絕緣膜5 4，再者，於共通配線9 1塗有撥水性一撥 4 6°C、 水溶液之 性導通膜 ;於第26 一十二胺 機EL層 20b含有 20b係自 發光層而 Ϊ分子之 二烯）所構 導通膜55 在此情況 之有機化 含有液之 部更高。 設有頭頂 許多的厚 於像素電 之像素電 之撥液性 油性之撥 -50- 1279752 液性導通膜55，所以，塗布於像素電極20a之有機化合物 含有液被撥液性絕緣膜54及撥液性導通膜55排拒，因此， 塗布於像素電極20a之有機化合物含有液相對於像素電極 20a之中央不會在絕緣線52之角部附近堆積得極端厚。因 此，能以均勻的膜厚形成有機化合物含有液乾燥形成之有 機EL層20b 。 如此，形成有機EL層20b，藉此如第27圖所示而構成 條紋構造，該條紋構造係形成有發紅色光之有機EL層20b φ 之區域R、形成有發綠光之有機EL層20b之區域G、形成 有發藍光之有機EL層20b之區域B ;同列之複數個像素發 出同色之光。 在俯視之情況下，在左右分別被供電配線90及共通配 線9 1之任一者隔開，故塗布後之有機化合物含有液在垂直 方向各列都均勻分布，因此，排列於垂直方向之複數個有 機EL層20b均爲相同之層構造，發出同色之光。另一方面， 在水平方向排成一列之複數個有機EL層20b以紅發光、綠 φ 發光、藍發光之順序反覆地排列有狹義之發光層。正電洞 輸送層也可以使用在發出不同光之像素彼此互爲相同之材 又，有機EL層20b，除了雙層構造之外，也可以爲自像 素電極20a起依序爲正電洞輸送層、狹義之發光層、電子 輸送層的三層構造，也可以爲狹義之發光層所構成之單層 構造，也可以爲在此等層構造於適當的層間存在電子或正 電洞之注入層而形成之疊層構造，也可以爲其他疊層構造。 於有機EL層20b上形成有作爲有機EL元件20陰極的 -51- 1279752 * t 對向電極20c。對向電極20c係全部像素共有的共通電極。 對向電極20c全面地形成，故對向電極2〇c隔著撥液性導 通膜5 5被覆共通配線9 1並且隔著撥液性絕緣膜5 4被覆供 電配線90。因此，如第21圖之電路圖所示，對向電極20c 係與共通配線9 1導通。相對於此，對向電極2 0 c係與供電 配線90絕緣。 如第23圖〜第25圖所示，對向電極20c由功函數比像 素電極20a更低的材料形成，較佳爲：例如由包含鎂、鈣、 φ 鋰、鋇、銦、稀土類金屬之至少一種的單體或合金所形成。 又’對向電極20c可以爲層疊有上述各種材料之層的疊層 構造，也可以爲在以上之各種材料之層再加上用以降低薄 片電阻而堆積有不易氧化之金屬層這樣的疊層構造，具體 來說，例如有：設於與有機EL層20b接觸之界面側的低功 函數之高純度鋇層、與被覆鋇層之鋁層的疊層構造、以及 下層設有鋰層而上層設有鋁層的疊層構造。又，在頂部發 光構造之情況下，也可以使對向電極2 0 c爲上述之低功函 φ 數之薄膜及在該薄膜上層疊ITO等透明導通膜而成的透明 電極。 於對向電極20c上形成有密封絕緣膜56。密封絕緣膜56 係被覆對向電極20c全體，以防止對向電極20c之劣化所 設之無機膜或有機膜。 又，習知，頂部發光型構造之EL顯示面板對於對向電 極2 0c之至少一部分使用電阻値高的透明電極，例如金屬 氧化物，但是，這種材料若不夠厚，則薄片電阻不夠低， 因此，增厚必然使有機EL元件之透過率降低，越趨於大畫 -52- 1279752 面，在面內越不易形成均勻的電位，故顯示特性變差。然 而’本實施型態中，爲了在垂直方向有足夠的厚度而設置 低電阻之複數個共通配線91，91，故配合對向電極20c降低 有機EL元件20,20,…之陰極電極全體之薄片電阻値，可以 足夠地且在面內均勻地使大電流流動。再者，這樣的構造 因共通配線9 1，9 1,…降低作爲陰極電極之薄片電阻，故能 使對向電極20c爲薄膜而提高透過率。又，頂部發光構造 也可以將像素電極20a作爲反射性之材料。 • EL顯示面板之驅動方法 爲了將EL顯示面板1以主動矩陣方式驅動，而以如下 進行。亦即，如第28圖所示，利用振盪電路對供電配線 90,90,…及供應線Zi〜Zm輸出時鐘訊號。又，利用掃描側 驅動器以自掃描線X!到掃描線Xm之順序（掃描線Xm之下一 個是掃描線X!)依序地輸出高位準之移位脈衝，藉此來依序 地選擇掃描線X!〜Xm，當掃描側驅動器正在對掃描線X! 〜Xm之任一條輸出移位脈衝時，振盪電路之時鐘訊號成爲 φ 低位準。又，當掃描側驅動器正在選擇各掃描線X!〜xm時， 資料側驅動器使身爲寫入電流之抽取電流（電流訊號）經由 驅動電晶體23之源極-汲極間流到全部訊號線Yi〜γη。 又，保持於對向電極20c及供電配線90之一定之共通電壓 Vcom(例如，接地=〇V)。 在掃描線Xi之選擇期間，有移位脈衝輸出到第i列之掃 描線Xi，故開關電晶體21及保持電晶體22成爲ON狀態。 在各選擇期間，資料側驅動器側之電位設定在輸出到供電 配線90,90,…及供應線Z!〜Zm之時鐘訊號之低位準以下， -53- 1279752 且該時鐘訊號之低位準設定在共通電壓Vcom以下。因此， 此時’不會自有機EL元件20流到訊號線Yi〜γη，故如第 2 1圖所示，灰階對應之電流値的寫入電流（抽取電流）因資 料側驅動器而如箭號Α所示流到訊號線Υ !〜Υ η，在像素電 路Pu中’自供電配線90及供應線Zi經由驅動電晶體23 之源極-汲極間、開關電晶體21之源極一汲極間朝向訊號 線Y _i之寫入電流（抽取電流）流動。如此，在驅動電晶體2 3 之源極-汲極間流動之電流之電流値被資料側驅動器唯一 • 地控制，資料側驅動器按照外部輸入之灰階設定寫入電流 (抽取電流）之電流値。在寫入電流（抽取電流）流動之期間， 第i列之Ρυ〜Pi，n之各驅動電晶體23之閘極23g —源極23s 間之電壓，不論分別流到訊號線Y!〜Yn之寫入電流（抽取電 流）之電流値，亦即不論驅動電晶體2 3之V g — I d s特性之 歷時變化，被強制設定成對應於在驅動電晶體2 3之汲極 2 3 d -源極2 3 s間流動之寫入電流（抽取電流）的電流値，依 據此電壓位準之大小之電荷被充電於電容器24，寫入電流 φ (抽取電流）之電流値轉換爲驅動電晶體23之閘極23g -源 極23s間之電壓之位準。其後之發光期間，掃描線χ;成爲 低位準，雖開關電晶體2 1及保持電晶體22成爲OFF狀態， 但電容器24之電極24A側之電荷被OFF狀態之保持電晶體 22所封閉而成爲浮遊狀態’即便驅動電晶體23之源極23s 之電壓自選擇期間移轉至發光期間時進行調變，驅動電晶 體23之閘極23g —源極23s間之電位差仍維持原狀。在此 發光期間中非任一列之選擇期間之期間，亦即，時鐘訊號 爲供電配線90及供應線Ζι之電位比有機EL元件20之對 -54 - 1279752

i I 向電極20c及供電配線90之電位Vcom更高的高位準之期 間，驅動電流自更高電位之供電配線90及供應線Zi經由驅 動電晶體23之源極一汲極間往箭號B之方向流到有機EL 元件20，使有機EL元件20發光。驅動電流之電流値與驅 動電晶體23之閘極23g—源極23s間之電壓有關，故在發 光期間之驅動電流之電流値就等於選擇期間之寫入電流 (抽取電流）的電流値。又，在發光期間中任一列之選擇期 間的期間，亦即，時鐘訊號爲低位準時，供電配線90及供 應線Zi之電位在對向電極20c及供電配線90之電位Vcom 以下，故驅動電流不流到有機EL元件20，且不發光。 亦即，在選擇期間，開關電晶體2 1形成使寫入電流（抽 取電流）能流到驅動電晶體23之源極23s與訊號線Y.i之間 的電流路徑，保持電晶體2形成使寫入電流（抽取電流）能 流到供電配線90與驅動電晶體23之汲極23d之間的電流 路徑。 又，在發光期間，開關電晶體21關閉電流路徑，使自 驅動電晶體23之源極23s流動之驅動電流不能流到訊號線 Yj，保持電晶體22用來保持驅動電晶體23之閘極23g-源 極23s間之電壓，使驅動電流之電流値爲一定。又，在發 光期間供應線Zi及供電配線90在高位準時，驅動電晶體 23按照在選擇期間充電於閘極23g—源極23s間之電荷， 使灰階對應之大小之電流流到有機EL元件20，而驅動有 機EL元件20。 變形例1 又，本發明並不限定於上述實施型態，可以在不超出本 -55- 1279752 發明主旨之範圍進行各種改良以及設計之變更。 又’上述實施型態中，將電晶體2 1〜2 3當作N通 場效應電晶體來做說明。電晶體21〜23也可爲P通道 效應電晶體。在此情況下，第2圖之電路構成中，電 21〜23之源極 21s，22s，23s與電晶體 21〜23之 21d，22d，23d之關係相反。例如，在驅動電晶體23爲P 型場效應電晶體之情況下，驅動電晶體23之汲極23d 機EL元件20之像素電極20a導通，源極23s與供應 ^ 導通。 變形例2 又，雖然上述各實施型態中，每一像素設有3個電 2 1〜23，但只要是安裝有源極或汲極串聯於有機El元 驅動電晶體這樣的EL顯示面板的話，均可適用本發曰』 受電晶體數目或電流驅動、電壓驅動之限制。 變形例3 又，上述各實施型態中，將電晶體2 1〜2 3當作N φ 型場效應電晶體來做說明。電晶體2 1〜2 3也可以爲P 型場效應電晶體。在此情況下，第2圖之電路構成中 晶體21〜23之源極21s，22s，23s與電晶體21〜23之 2 ld，22 d，23d之關係相反。又，各訊號之高位準低位準 變形例 4 又’上述各實施型態中，雖然各保持電晶體2 2二 2 2 d連接於供應線Z 1〜Z m之任一*線，但不限於此，十 法使各像素電路Pi，l，Pi，2，Pi，3,...... Pi，n之保持電晶體 汲極22d連接於掃描線Xi。 道型 型場 晶體 汲極 通道 與有 線Z i 晶體 件的 ，不 通道 通道 ，電 汲極 汲極 可設 22之 -56- 1279752 變形例5 又，上述各實施型態中，雖然將作爲寫入電流之寫入供 電電壓VL及作爲驅動電流之驅動供電電壓VH自配線端子 9 0b，90c之兩方供應給供電配線90，以降低供電配線90之 電壓降，但若是電壓降不高也沒關係的設計的話，則也可 以僅自配線端子90b，90c之任一邊供應。 變形例6 又，上述各實施型態中，雖然電晶體2 1〜23爲非晶矽 φ 電晶體，但不限於此，也可以爲多晶矽。 變形例7 又，上述第2實施型態中，雖然將撥液性絕緣膜54包 覆於供電配線90之表面，但不限於此，也可以不設置撥液 性絕緣膜54，而是與共通配線9 1 一起將撥液性導通膜55 包覆於供電配線90之表面，將共通配線9 1及供電配線90 當作撥液性隔牆包覆有機EL層20b之至少一層，再於供電 配線90之表面以外有機EL層20b及共通配線91之表面形 φ 成對向電極20c。 又，只要有整合性，也可以組合複數個上述變形例。 【圖式簡單說明】 第1圖係用來將EL顯示面板1之電路構成與絕緣基板2 一'起顯不的圖式。 第2圖係EL顯示面板1之像素電路Pu之等價電路圖。 第3圖係顯示EL顯示面板1之像素電路Pu之電極的俯 視圖。 第4圖係顯示EL顯示面板1之像素電路Pu之電極的俯 -57- 1279.752 視圖。 第5圖係第3圖所示之V — V線剖_圖。 第6圖係第3圖所示之VI — VI線剖面圖。 第7圖係第3圖所示之W — W線剖面圖。 第8圖係第3圖所示之Vffl — Vi線剖面圖。 第9圖係在閘極層圖案化後之狀態之俯視圖。 第1 0圖係在汲極層圖案化後之狀態之俯視圖。 第1 1圖係於圖案化後之閘極層疊上汲極層後之狀態之 0 俯視圖。 第1 2圖係顯示EL顯示面板1之有機EL層之布局的槪 略俯視圖。 第1 3圖係用來說明EL顯示面板1之驅動方法的時序圖。 第1 4圖係用來說明EL顯示面板1之別的驅動方法的時 序圖。 第15圖係顯示各像素電路Ρυ〜Pm之驅動電晶體23 及有機EL元件20之電流-電壓特性的曲線圖。 第16圖係顯示32吋EL顯示面板1之供電配線90及共 通配線9 1分別之最大電壓降與配線電阻率P /截面積S之 相關性的曲線圖。 第17圖係顯示32吋EL顯示面板1之供電配線90及共 通配線9 1分別之截面積與電流密度之相關性的曲線圖。 第1 8圖係顯示40吋EL顯示面板1之供電配線90及共 通配線9 1分別之最大電壓降與配線電阻率P /截面積S之 相關性的曲線圖。 第19圖係40吋EL顯示面板1之供電配線90及共通配 -58- 1279752 線9 1分別之截面積與電流密度之相關性的曲線圖。 第20圖係將EL顯示面板1之電路構成與絕緣基板2 — 起顯不的圖式。 第21圖係EL顯示面板1之像素電路Pu之等價電路圖。 第22圖係顯示EL顯示面板1之像素電路Pu及像素電 路P i，j + 1之電極的俯視圖。 第23圖係在驅動電晶體23正交於通道寬度之面截斷後 之剖面圖。. | 第24圖係第3圖所示之XXIV — XXIV線剖面圖。 第25圖係第3圖所示之XXV — XXV線剖面圖。 第26圖係顯示撥液性導通膜5 5之包膜構造的示意圖。 第27圖係顯示EL顯示面板1之有機EL層之布局的槪 略俯視圖。 第28圖係用來說明EL顯示面板1之動作的時序圖。 【主要元件符號說明】 1 EL顯示面板 2 絕緣基板 20 有機EL元件 20a 像素電極 20b 有機EL層 20c 對向電極 21 開關電晶體 21a 雜質半導體膜 21b 雜質半導體膜 21c 半導體膜 59- 1279752

21d 汲極 2 1 g 閘極 21p 通道保護膜 21s 源極 22 保持電晶體 22a 雜質半導體膜 22b 雜質半導體膜 22c 半導體膜 22d 汲極 22g 閘極 22p 通道保護膜 22s 源極 23 驅動電晶體 23a 雜質半導體膜 23b 雜質半導體膜 23c 半導體膜 23d 汲極 23g 閘極 23p 通道保護膜 23s 源極 24 電容器 24A 電極 24B 電極 3 1 閘極絕緣膜 32 保護絕緣膜 60- 1279752

33 平坦化膜 34 溝槽 35a 保護膜 35b 保護膜 50 電晶體陣列基板 5 1 導電性線 52 絕緣膜 53 接觸窗 54 撥液性絕緣膜 55 撥液性導通膜 56 密封絕緣膜 57 絕緣線 58 導電性接墊 90 供電配線 90a 拉繞配線 90b 左側之端子 90c 右側之端子 91 共通配線 91a 拉繞配線 91b 拉繞配線 91c 配線端子 92 接觸窗 93 接觸窗 94 接觸窗 95 接觸窗 -61 - 1279752

Cl, C2, C3 接 觸 部 P i，.i ,P i , j + 1，Pl，l 〜Pm，n 像 素 電路 Xi, X!〜 Xm 掃 描 線 Yj, Yj+1, YJ+2，Y!〜Yn 訊 號 線 Z1? Z i - 1 , Z 1 ^( Z m 供 應 線 62-

Claims (1)

1279752 十、申請專利範圍： 1. 一種電晶體陣列基板，係具備： 基板； 複數個驅動電晶體，係以矩陣狀排列於該基板上，並 於閘極與源極-汲極之間存在閘極絕緣膜； 複數條訊號線係與該複數個驅動電晶體之閘極一起 圖案化，而在該基板上排列成在既定方向延伸； 複數條供應線’係與該複數個驅動電晶體之源極-汲 極一起圖案化，而排列成透過該閘極絕緣膜來與該複數 條訊號線交叉，並與驅動電晶體之源極及汲極中之一邊 導通；以及 複數條供電配線，分別沿著該複數條供應線層疊於該 複數條供應線。 2·如申請專利範圍第1項之電晶體陣列基板，其中更具備 複數條掃描線，與該複數個驅動電晶體之源極-汲極一 起圖案化而排列成透過該閘極絕緣膜來與該複數條供應 線交叉。 3.如申請專利範圍第2項之電晶體陣列基板，其中更具備 複數個開關電晶體，以矩陣狀排列於該基板上並在閘極 與源極-汲極之間存在該閘極絕緣膜； 該複數個驅動電晶體之源極及汲極中之另一邊，與該 複數個開關電晶體之源極及汲極中之一邊分別導通； 該複數個開關電晶體之閘極透過形成於該閘極絕緣膜 之接觸窗來與該掃描線導通； 該複數個開關電晶體之源極及汲極中之另一邊透過形 -63- 1279752 成於該閘極絕緣膜之接觸窗來與該訊號線導通。 4 ·如申請專利範圍第2項之電晶體陣列基板，其中更具備 複數個保持電晶體，以矩陣狀排列於該基板上並在閘極 與源極-汲極之間存在該閘極絕緣膜； 該複數個保持電晶體之源極及汲極中之一邊，分別透 過形成於該閘極絕緣膜之接觸窗來與該複數個驅動電晶 體之閘極導通； 該複數個保持電晶體之源極及汲極中之另一邊，與該 供應線或該掃描線導通； 該複數個保持電晶體之閘極透過形成於該閘極絕緣膜 之接觸窗來與該掃描線導通。 5 .如申請專利範圍第1項之電晶體陣列基板，其中更具有 與該驅動電晶體之源極及汲極中之一邊連接的發光元 件。 6.如申請專利範圍第1項之電晶體陣列基板，其中更具有 資料驅動器，用以經由該供應線來使寫入電流流過該驅 動電晶體之閘極-源極間。 7 .如申請專利範圍第3項之電晶體陣列基板，其中更具 有選擇驅動器，用來選擇該掃描線以打開該開關電晶 體。 8.如申請專利範圍第1項之電晶體陣列基板’其中具有供 電驅動器，該供電驅動器係連接於該供電配線’用以在 選擇期間經由該供電配線來施加寫入供電電壓’用來使 寫入電流流過該驅動電晶體；亦用以按照在該選擇期間 保持於該驅動電晶體閘極-源極間之電壓’在發光期間 -64 - 1279752 經由該驅動電晶體施加驅動供電電壓，用來使驅動電流 流過發光元件。 9 ·如申I靑專利軔圍弟1項之電晶體陣列基板，其中該供電 配線之膜厚爲1. 3 1〜6 // m。 1 0 ·如申g靑專利$E圍％ 1項之電晶體陣列基板，其中該伊1電 配線之舅i度爲7.45〜44// m。 11.如申請專利範圍第1項之電晶體陣列基板，其中該供電 配線之電阻率爲2.1〜9.6 μ Ω cm。 φ 1 2 ·如申請專利範圍第1項之電晶體陣列基板，其中更具備 發光元件’其具有像素電極、EL層及對向電極並連接於 該驅動電晶體；該供電配線係將與作爲該像素電極之材 料膜及作爲該對向電極之材料膜爲不同的材料膜加以 圖案化而形成，且比該驅動電晶體之閘極的膜厚更厚， 比該驅動電晶體之源極-汲極之膜厚更厚。 1 3 . —種顯示面板，係具備： 基板； 0 複數個驅動電晶體’以矩陣狀排列於該基板上，並在 閘極與源極一汲極之間存在閘極絕緣膜； 複數條訊號線，與該複數個驅動電晶體之閘極一起圖 案化，在該基板上排列成在既定方向延伸； 複數條供應線，與該複數個驅動電晶體之源極-汲極 一起圖案化，而排列成透過該閘極絕緣膜來與該複數條 訊號線交叉，且與驅動電晶體之源極及汲極中之一邊導 通； 複數條供電配線’分別沿著該複數條供應線連接於該 -65 - 1279752 複數條供應線； 複數個像素電極，分別與該複數個驅動電晶體之源極 及汲極之另一邊導通； 複數個發光層，形成於該複數個像素電極之各電極； 以及 被覆有該複數個發光層之對向電極。 1 4 .如申請專利範圍第1 3項之顯示面板，其中更具備複數 條掃描線，與該複數個電晶體之源極-汲極一起圖案化 | 而排列成透過該閘極絕緣膜來與該複數條供應線交叉。 1 5 ·如申請專利範圍第1 4項之顯示面板，其中更具備複數 個開關電晶體，以矩陣狀排列於該基板上且在閘極與源 極-汲極之間存在該閘極絕緣膜； 該複數個驅動電晶體之源極及汲極中之另一邊，分別 與該複數個開關電晶體之源極及汲極中之一邊導通； 該複數個開關電晶體之閘極透過形成於該閘極絕緣 膜之接觸窗來與該掃描線導通； | 該複數個開關電晶體之源極及汲極中之另一邊，透過 形成於該閘極絕緣膜之接觸窗來與該訊號線導通。 16.如申請專利範圍第14項之顯示面板，其中更具備複數 個保持電晶體，以矩陣狀排列於基板上且在閘極與源極 -汲極之間存在該閘極絕緣膜； 該複數個保持電晶體之源極及汲極中之一邊，分別透 過形成於該閘極絕緣膜之接觸窗來與該複數個驅動電 晶體之閘極導通； 該複數個保持電晶體之源極及汲極中之另一邊，與該 -66- 1279752 供應線或該掃描線導通； 該複數個保持電晶體之閘極透過形成於該閘極絕緣 膜之接觸窗來與該掃描線導通。 17.如申請專利範圍第13項之顯示面板，其中該供電配線 係將與作爲該像素電極之材料膜及作爲該對向電極之 材料膜爲不同的材料膜加以圖案化而形成，且比該驅動 電晶體之閘極之fl吴厚更厚’比該驅動電晶體之源極一汲 極之膜厚更厚。 φ 1 8 · —種顯示面板之製造方法，係具有以下之過程： 在面板上將像素電極加以圖案化以形成矩陣狀排列； 在該像素電極之間形成金屬所構成之配線； 在該配線之表面被覆撥液導通層； 在該電極塗布有機化合物含有液，藉此形成有機化合 物層薄膜。 1 9 .如申請專利範圍第1 8項之顯示面板之製造方法，其中 在該有機化合物層形成後，以被覆該有機化合物層及該 φ 配線之方式形成對向電極薄膜。 20.如申請專利範圍第18項之顯示面板之製造方法，其中 該有機化合物層爲有機EL層。 2 1 .如申請專利範圍第1 8項之顯示面板之製造方法，其中 該配線係電性連接於該有機化合物層。 22. 如申請專利範圍第18項之顯示面板之製造方法，其中 更具備電性連接於該有機化合物層之電晶體。 23. 如申請專利範圍第22項之顯示面板之製造方法，其中 該配線爲連接於電晶體之供電配線。 -67- 1279752 24 .如申請專利範圍第1 8項之顯示面扳之製造方法，其中 該像素電極之表面爲金屬氧化物。 25.如申請專利範圍第18項之顯示面板之製造方法，其中 該撥液導通層具有三阱化合物。

-68-