TWI275661B - Oxide film forming method and oxide film forming apparatus - Google Patents

Oxide film forming method and oxide film forming apparatus Download PDF

Info

Publication number
TWI275661B
TWI275661B TW092116140A TW92116140A TWI275661B TW I275661 B TWI275661 B TW I275661B TW 092116140 A TW092116140 A TW 092116140A TW 92116140 A TW92116140 A TW 92116140A TW I275661 B TWI275661 B TW I275661B
Authority
TW
Taiwan
Prior art keywords
gas
oxide film
process gas
substrate
discharge
Prior art date
Application number
TW092116140A
Other languages
English (en)
Other versions
TW200407455A (en
Inventor
Yuji Eguchi
Setsuo Nakajima
Takumi Ito
Shinichi Kawasaki
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002197780A external-priority patent/JP4231250B2/ja
Priority claimed from JP2002299710A external-priority patent/JP4294932B2/ja
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of TW200407455A publication Critical patent/TW200407455A/zh
Application granted granted Critical
Publication of TWI275661B publication Critical patent/TWI275661B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45514—Mixing in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45595—Atmospheric CVD gas inlets with no enclosed reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

1275661 玫、發明說明： 【發明所屬之技術領域】 本發明係藉由在大氣壓附近的壓力下之化學氣相成長法 (CVD : Chemical Vapor Deposition)，而於基板之表面形成 氧化膜之氧化膜形成方法及實施其之氧化膜形成裝置。 【先前技術】 於矽晶圓、電子電路基板等之基板表面形成矽氧化膜 (Si〇2)的方法，以往主要係採用一使用四甲氧基硬境（tm〇s :Si(OCH3)4)及氧之低壓電漿CVD法、四乙氧基矽烷（TE0S :Si(OC2H5)4)及臭氧（〇3)的常壓熱CVD法。但此等之氧化 膜形成方法中，係使質膜及覆蓋性之任一者亦良好，有許 多可改善之點。 考慮如此之點，在專利文獻！中係揭示一種TE〇s與低濃 度之臭氧氣體的混合氣體在基板表面與高濃度之臭氧氣體 混合，又，在專利文獻2中係使TE〇s與臭氧氣體與H2〇氣體 之混合氣體吹向基板表面而成膜，俾形成水分、氫、碳等 之含量少、而且覆蓋性良好的含矽絕緣膜之方法。 (專利文獻1) 特開平08-6181號公報 (專利文獻2) 特開平08-306683號公報 種使TMOS與氧化性氣體電 •碳等之含量很少、而且覆 又’在專利文獻3中係揭示一 漿化而成膜，俾形成水分、氫、 蓋性良好之含矽絕緣膜的方法。 85872 1275661 繼而，在記載於此公報之方法中，藉由適當調整溫度、 壓力、高周波電壓、反應氣體流量等之參數，俾控制膜質 、覆蓋性及成膜速度。 (專利文獻3) 特開平2001· 144084號公報 (發明欲解決之課題） 但’已揭示於上述專利文獻1及2之氧化膜形成方法係以 吊壓熱CVD法者，故仍有成朦速底慢、漏電流值大之問題。 另外’已揭示於上述專利文獻3之氧化膜的形成方法係在 低壓下實施者，故必須有用以維持在真空狀態之設備，並 達到真玉狀怨需要一段時間，故仍有生產性差之問題。 在專利文獻3中’僅揭示在低壓下實施’而亦未揭示 任何在常壓下實施者。 疋故，本發明人等在試驗上係使TMOS及02系氣體在常壓 下電漿化而形成氧化膜後，與使用TEOS與03系氣體之常壓 熱CVD法比較，雖可改善成膜速度及膜質，但依然無法得 到可充分滿足的結果。此係因在低壓下電漿化時之參數在 吊壓下不能直接適用。尤其在常壓下對電極施加數百kHz 的回周波電壓時’要使膜質良好且阻止膜的絕緣破壞乃很 困難。 、苇[下藉包漿CVD法於基板表面形成氧化膜的方法 認為有如下之方法：（1)使原料氣體與氧氣之混合氣體電 激發後口人向基板而形成氧化膜之方法，（2)於已電漿激 後（原料乳體中混合氧氣，再進—步電漿激發其混合氣 85872 1275661 而於基板上形成氧化膜的方法。 但，若依前述成膜方法（1)及（2)，在電漿空間中電極（電 漿發生用）本身會成膜，故無法有效利用氣體，而無法得到 向的成膜速度。又，因電本附著物會大量產生有維修間隔 會變短之缺點。 在氣流之影響出現很強的粘性流區域（常壓）中，即使各 別電漿激發之複數種氣體單純地集中吹向於同一處，亦分 別分離成為層流而流動，故如此之方法無法直接採用。 【發明内容】 本發明係有鑑於如此習知之問題點，目的在於提供一種/ 藉由在常壓下之CVD法而形成、氧化膜時，可以很快的成膜 速度形成膜質、覆蓋性良好之氧化膜形成方法及實施其方 法之氣化膜形成裝置。 本發明之目的在於提供一種可以很快的成膜速度形成氧 化膜，同時可使維修間隔增長之氧化膜形成方法及實施其 方法之氧化膜形成裝置。 (用以解決課題之手段） 原料氣體若進行電漿化，會立即反應，故在電漿空間經 過中會成為在電極之附著物或反應物的粒子而消耗，俾使 成膜速度降低’成為在薄膜中混入雜質之原因，且成為頻 繁維修之原因。 亦考慮如此之點，為達成上述目的，本發明人等累積各 種研咒、實驗之結果，發現在常壓下之電漿CVD法中，不 將TMOS投入電漿中而噴出，另外，使已放電處理之〇2姐別 85872 1275661 喷出，使TMOS及〇2結果在基板表面附近合流、混合，而可 以很快的成膜速度形成膜質、覆蓋性好的氧化膜。 若藉由通過電漿空間而於已成為活性種之反應氣體中使 原料氣體合流，已成為此活性種之反應氣體與原料氣體會 接觸而反應，進行成膜，故原料氣體可有效地使用於成膜 反應，並可防止電極附著物或雜質的產生。因此，可以高 的成膜速度得到氧化膜，而且，可增長維修間隔。 又，本發明人等進一步累積各種研究、實驗之結果，發 現在常壓下之電漿CVD法中，不將TMOS投入電漿中，而添 加已放電處理之〇2、與在基板表面附近混合同時已放電處 理或未放電處理之H2〇，俾可以很快的成膜速度形成膜質、 覆蓋性好的氧化膜。 又，有關添加H：2〇時之詳細的反應構件尚有很多不明之處 ，但H2〇會與活性的氧化種碰觸，以產生氧化力非常強的 0H自由基，或，TMOS(亦包含MTMOS(甲基三甲氧基矽烷 :CHsSiCOCH3)3)為具有與H2〇之反應性非常高的Si〇CH3基 乃成為要點。 本發明係著眼於如以上之點，實現一種未放電處理之 TMOS或MTMOS等之原料氣體中，在基板表面附近混合已 放電處理之〇2或NW等的反應氣體，俾可實現一種以很快的 成膜速度形成膜質、覆蓋性良好的氧化膜之氧化膜形成方 法及氣化膜形成裝置。 亦即’本發明之氧化膜形成方法係藉由在大氣壓附近的 壓力下之CVD法而於基板之表面形成氧化膜之方法，其中 85872 1275661 使用原料氣體（A)、反應氣體（B)之2成分的製程氣體，於不 實施放電處理之製程氣體（A)中，使已放電處理之製程氣體 (B)在基板表面附近進行混合。
又，本發明之氧化膜形成裝置係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之裝置，其由可 供給原料氣體（A)、反應氣體（B)之2成分的製程氣體的製程 氣體供給源、與放電處理部所構成，於不實施放電處理之 製程氣體（A)中，在前述放電處理部使已放電處理之製程氣 體（B)在基板表面附近進行混合。 又，本發明係於未放電處理之TMOS或MTMOS等之原料 氣體中，在基板表面附近混合已放電處理之〇2或N20等的反 應氣體，藉由添加已放電處理或未放電處理之H20氣體，俾 可實現一種以很快的成膜速度形成膜質、覆蓋性均良好的 氧化膜之氧化膜形成方法及氣化膜形成裝置。 其具體的構成如下述般。
亦即，本發明之氧化膜形成方法係藉由在大氣壓附近的 壓力下之CVD法而於基板之表面形成氧化膜之方法，其中 使用原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製 程氣體，於不實施放電處理之製程氣體（A)及製程氣體（C) 中，使已放電處理之製程氣體（B)在基板表面附近進行混合。 又，本發明之氧化膜形成方法係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之方法，其中使 用原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製程 氣體，於不實施放電處理之製程氣體（A)中，分別個別地使 85872 -10- 1275661 已放電處理之製程氣體（B)及製程氣體（C)在基板表面附近 進行混合。 又，本發明之氧化膜形成方法係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之方法，其中使 用原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製程 氣體，於不實施放電處理之製程氣體（A)中，使已放電處理 之製程氣體（B)及製程氣體（C)之混合氣體在基板表面附近 進行混合。 又，本發明之氧化膜形成方法係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之方法，其中使 用原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製程 氣體，於不實施放電處理之製程氣體（A)及製程氣體（C)之 混合氣體中，使已放電處理之製程氣體（B)在基板表面附近 進行混合。 繼而，本發明之氧化膜形成裝置係藉由在大氣壓附近的 壓力下之CVD法而於基板之表面形成氧化膜之裝置，其由 可供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的 製程氣體的製程氣體供給源、與放電處理部所構成，於不 實施放電處理之製程氣體（A)及製程氣體（C)中，在放電處 理部使已放電處理之製程氣體（B)在基板表面附近進行混 合。 又，本發明之氧化膜形成裝置係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之裝置，其由可 供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製 85872 -11 - 1275661 程氣體的製程氣體供給源、與放電處理部所構成，於不實 施放電處理之製程氣體（A)中，分別在各個放電處理部使已 放電處理之製程氣體（B)及製程氣體（C)在基板表面附近進 行混合。 又，本發明之氧化膜形成裝置係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之裝置，其由可 供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製 程氣體的製程氣體供給源、與放電處理部所構成，於不實 施放電處理之製程氣體（A)中，在放電處理部使已放電處理 之製程氣體（B)及製程氣體（C)在基板表面附近進行混合。 又，本發明之氧化膜形成裝置係藉由在大氣壓附近的壓 力下之CVD法而於基板之表面形成氧化膜之裝置，其由可 供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製 程氣體的製程氣體供給源、與放電處理部所構成，於不實 施放電處理之製程氣體（A)及製程氣體（C)之混合氣體中， 在放電處理部使已放電處理之製程氣體（B)在基板表面附 近進行混合。 在本發明之氧化膜形成方法及裝置中，前述原料氣體（A) 可使用TMOS、MTMOS等之含矽氣體。 又，前述反應氣體（B)可使用02、N20等之氧化性氣體。 在本發明之氧化膜形成方法及裝置中，使用於CVD法之 製程氣體中，宜前述製程氣體（B)的量為製程氣體全體之50 重量％以上，且，前述製程氣體（A)與前述製程氣體（C)之重 量比（製程氣體（A)/製程氣體（C))為1/100〜1/0.02。 85872 -12- 1275661 若製程氣體（B)之02或N20比50重量％少，膜質會降低。 重量比（製程氣體（A)/製程氣體（C))較1/100少時，亦即，相 對於製程氣體（A)而即使增多製程氣體（C)，使膜質變佳之 效果會飽和。另外若重量比（製程氣體（A)/製程氣體（C))比 1/0.02還大，看不到膜質提昇之效果。
在本發明之氧化膜形成方法及裝置中，前述3成分之製程 氣體的供給總量宜為1〜300 SLM。若製程氣體之供給總量 比此範圍還少，成膜速度會變慢。又，若比其範圍還多， 氣體流會混亂，無法形成均一的成膜。 在本發明之氧化膜形成方法及裝置中，進一步亦可使 TMP、TEP等含磷的氣體或TMB、TEB等含硼的氣體之製程 氣體（D)與製程氣體（A)混合而使用。
若混合TMP、TEP等含磷氣體、TMB、TEB等含硼氣體（D) ，可形成摻雜P之矽氧化膜、摻雜B之矽氧化膜、摻雜B，P 之矽氧化膜等。此等之氧化膜係較非摻雜之矽氧化膜而可 更大幅降低應力，故形成厚膜時，極有效。又，為發揮離 子之捕捉效果，作為保護膜亦有效。 在本發明之氧化膜形成裝置中，前述放電處理部與基板 載置部所載置之基板表面的距離宜為0.5〜30 mm。 在本發明之氧化膜形成裝置中，載置基板之基板載置部 所載置與前述放電處理部相對地朝一方向或兩方向移動， 俾可使基板相對地單方向搬送或往返搬送，同時並於其基 板搬送經過的中途配置未放電處理之製程氣體的氣體噴出 口，對於其氣體喷出口的基板搬送方向而配置一前方部及 85872 -13- 1275661 後方部經放電處理之製程氣體的氣體噴出口。 此處，亦可形成基板載置部會移動的構成，亦可形成放 電處理部會移動之構成，亦可形成此等兩者會移動之構成。 再者，從相對於基板搬送方向而配置於前方部及後方部 之氣體喷出口所喷出之經放電處理的製程氣體係亦可為相 同的製程氣體。 在本發明之氧化膜形成方法中，宜為使電漿空間通過後 之反應氣體與原料氣體的合流氣體流動沿著被處理面而流 動的氣體流。 如此一來，所合流之氣體會混合同時並相繼地進行反應 ，於基板之被處理面形成薄膜。此處，藉由作出上述流動 ，可確保所合流之氣體混合的時間與反應所需的時間，其 反應會在基板之側進行，優先地被形成薄膜所消耗。因此 ，不會浪費原料氣體，而可提高成膜速度。又，若基板之 被處理面為平面，宜製作其平面略平行之流動。 實現如以上之合流氣體的氣體流之方法，可舉例：藉排 氣構件，以形成前述合流氣體沿著基板的被處理面而流動 的氣體流，以進行排氣控制的方法。 在本發明之氧化膜形成方法中，宜使前述原料氣體與反 應氣體之導入流量的合計流量、與沿著基板之被處理面而 流動的氣體流之流量略同量。又，反應氣體宜使用氧、氮 、或氫之中任一者的氣體。 本發明之氧化膜形成裝置係使用原料氣體與其原料氣體 反應之反應氣體的氧化膜形成裝置，其特徵在於具備：在 85872 -14- 1275661 常壓下產生電漿空間之電極；供給反應氣體至其電漿空間 之反應氣體供給源；對通過前述電漿空間之反應氣體的吹 出口附近供給原料氣體之原料氣體供給源；排氣控制通過 前述電漿空間之反應氣體與原料氣體的合流氣體流動的方 向之排氣構件。
若依本發明之氧化膜形成裝置，藉由通過電漿空間，於 成為活性種之反應氣體中使原料氣體合流，藉由此活性種 與原料氣體接觸而反應而形成膜，故原料氣體可有效地用 於成膜反應，可防止電極附著物或雜質之產生。因此，可 以高的成膜速度得到氧化膜，而且可增長維修間隔。
進一步，以合流氣體流動的方向沿著基板之被處理面方 向之方式，進行排氣控制，所合流之氣體會混合同時並相 繼地進行反應，於基板之被處理面形成薄膜。此處，藉由 作出上述流動，可確保所合流之氣體混合的時間與反應所 需的時間，其反應會在基板之側進行，優先地被形成薄膜 所消耗。因此，不會浪費原料氣體，而可提高成膜速度。 又，若被處理面為平面，宜製作其平面略平行之流動。 本發明之氧化膜形成裝置中，從通過前述電漿空間之反 應氣體與原料氣體合流之處，當隔開合流氣體之流路（沿著 基板之被處理面的流路）的側面時，宜將排氣構件配置於電 漿空間之側，亦即接近於反應氣體之氣體噴出口之側。 藉由如此地配置，經過電漿空間而被活性化之反應氣體 製成的流動，與，未被反性化之原料氣體製成的流動之比 較下，被活性化之氣體的流動會變短，活性種係與原料氣 85872 -15- 1275661 體之流動接觸混合後，到達被處理面。此配置係不使被活 性化之氣體失去活性，而與原料氣體接觸同時並到達基板 表面，故很有效。 又，在以上之排氣構件的配置中，亦考慮到來自未設置 排氣構件之側的外部空氣捲入會造成問題的情形。為防止 此，將排氣構件配置於前述合流處之兩側，而從其合流處 到達排氣構件之合流氣體流路中，只要採用接近電漿空間 之側，亦即，接近反應氣體之氣體噴出口側的流路氣導變 大之構成即可。如此，於2個流路製作氣導差，使接近電漿 空間之側的流路作為主要流動，活性種係與原料氣體之流 動接觸混合後，到達被處理面。 本發明之氧化膜形成裝置係使用原料氣體與其原料氣體 反應之反應氣體的氧化膜形成裝置，其特徵在於具備：具 有2組在常壓下產生電漿空間之電極，且供給反應氣體至各 個電漿空間之反應氣體供給源；對通過前述2個電漿空間之 反應氣體的2個吹出口之間供給原料氣體之原料氣體供給 源。又，2個電漿空間係宜對稱，而使反應氣體供給量亦相 對。 若依本發明之氧化膜形成裝置，於原料氣體之兩端配置 已電漿化之反應氣體的吹出口，俾可防止外部空氣之捲入 與活性種與原料氣體之流動接觸混合後到達被處理面2者 兼得。亦即，藉由形成上述配置，以自然地押出之氣體流 ，而可防止外部空氣之捲入、源性種與原料氣體之流動接 觸混合後到達被處理面。 85872 -16- 1275661 在本發明之氧化膜形成裝置中，從2個反應氣體吹出口在 隔開合流氣體的流路之兩側配置排氣構件，則可積極地控 制沿著被處理面之氣體流動，並回收反應後之氣體。 在本發明之各氧化膜形成裝置中，亦可設有氣體整流板 而設有沿著基板之被處理面的合流氣體流路。 進一步，亦可採用一種使用陶瓷多孔質製之氣體整流板 ’從此氣體整流板吹出隋性氣體之構成。因於氣體整流板 會接觸合流後之混合氣體，故易產生反應物之附著，但從 氣體整泥板吹出隋性氣體，可有效防止如此之附著。隋性 氣體可舉例氮、氬、氦等。 具有以上特徵之本發明氧化膜形成方法及裝置係在半導 體裝置中可有效利用於形成含有矽的絕緣膜（矽氧化膜）。 其次，更詳細說明有關本發明之氧化膜形成方法及氧化 膜形成裝置。 $所謂本發明之大氣壓附近的壓力乃意指1〇χ1〇4〜ιΐχ 10 Pa的壓力，但尤宜為容易壓力調整且裝置構成簡單 9·331 X 1〇4〜ι〇·397 χ 1〇4 pa。 、 ， m，队叩/π热王呀疋溫度 並保持之，其加熱溫度宜為10〇〜5〇(rc。 使用於本發明之放電處理部係可藉由於一對之電極間 加電場’以產生輝光放電電漿之放電裝置等。 電極之材質可舉例如·钟 t 牛”如.鐵、銅、鋁等之金屬單體 鋼、鑄鐵等之合金、或金屬間化合物等。 包極之形悲係為防止因、^ ^ 琢木甲所造成<贩光放電發 85872 -17- 1275661 ，宜為電漿空間（電極間）之距離呈一定的形態，尤其宜使平 板型電極平行對向配置者。 又，產生電漿之電極（對向電極）必須在一對之中至少一 者的對向面配置固體介電體。此時，宜與固體介電體所配 置之側的電極密接，且，完全覆蓋相接之電極的對向面。 若有不被固體介電體被覆而電極間彼此直接對向之部位， 會從此處易產生弧光放電。 上述固體介電體之形狀可為板狀、片狀或薄膜狀之任一 者。固體介電體之厚度宜為0.01〜4 mm。若固體介電體之 厚度太厚，為產生放電電漿必須有高電壓，若厚度太薄， 電壓施加時有時會產生絕緣破壞，產生ί瓜光放電。 又，固體介電體係亦可藉溶射法而被覆於電極表面之膜。 上述固體介電體之材質可舉例如：聚四氟乙烯、聚對苯 二甲酸乙二酯等之塑膠、玻離、二氧化矽、氧化鋁、二氧 化#、二氧化鈦等之金屬氧化物、鈦酸鋇等之複氧化物等。 又，固體介電體宜比介電率為2以上（25°C環境下、以下 相同）。比介電率為2以上之固體介電體的具體例可舉出： 聚四氟乙晞、玻璃、金屬氧化膜等。進一步，為使高密度 之放電電漿定安而產生，宜使用比介電率為10以上之固體 介電體。比介電率之上限並無特定限定，但在現實之材料 中已知為約18,500者。上述比介電率為10以上之固體介電 體可舉例如：以氧化鈦5〜50重量％、氧化鋁50〜95重量％ 所混合之金屬氧化物被膜、或含有氧化錘之金屬氧化物被 膜所構成者。 85872 -18- 1275661 =電極間之距離係考慮固體介電… 《大小、利用電漿之目的等而做適當衫'^電壓 5〇 mm，尤宜為0·1〜5 — 一且為〇·1〜 ^ 。右電極間之距離A Ο 1 ，要在電極間形成 離為0.1 nrn以下 1隙而§又置乃很難，另外，若# < ，則很難均一地產生 將 右麩過5mm 3職。 更佳係放電易安定之〇·5〜 對上述電極間施加离 產生電漿，作宜為施Γ 波、微波等之電壓，而 為她加脈衝電壓，尤其宜為電壓之昇起# 間及下降時間為10/zs 砭升起時 。 争別且為她加l#s以下之脈衝電壓 爿易移動至弧光放電，成為不安定 ，很難保持以脈衝電壓所產生之高密度電漿狀態。 今=昇起時間及下降時間愈短，電漿產生時之氣體電離 忍效率’但要實現4〇 ns以下之昇起時間的脈衝電壓實際 上有困難^起時間及下降時間之更佳範圍為5〇ns〜5^ 又’所謂昇起時間係所謂電壓之絕對值連續而增加的時 彳斤明下降時間係電壓之絕對值連續而減少之時間。 上述脈衝電壓所產生之電場強度為1〜1000 kV/cm，尤宜 為20〜300 kV/cm。若電場強度為i kv/cm以下，成膜處理 太過耗時，若超過 1000 kv/cm，易產弧光放電。 又’以脈衝電壓所產生之電流密度為1〇〜5〇〇 mA/cm2《 宜為 50〜500 mA/cm2。 上述脈衝電壓之頻率宜為0.5 kHz。若為0.5 kHz以下，電 漿密度很低，故成膜處理太過耗時。上限係無特別限定， 但所常用之13.56 MHz、試驗上所使用之500 MHz的高周波 85872 -19- 1275661 頻率區域亦無妨。若考慮與負載之整合性的易取得性或處 理性，宜為500 kHz以下。藉由施加如此之脈衝電壓，可大 幅提高處理速度。 在上述脈衝電壓之1脈衝的延續時間宜為2 0 0 // s以下，更 宜為0·5〜200//S。若超過200//S，易移動至狐光放電，成 為不安定的狀態。此處，所謂1脈衝之延續時間乃指由 ΟΝ/OFF之反覆所構成的脈衝電壓中之1脈延續之ON時間。 又，延續時間之間隔為0.5〜1000 // s，尤宜為0.5〜500 // s 〇 本發明中所使用之製程氣體至少必須為所謂原料氣體 (A)及反應氣體（B)之2成分的製程氣體。進而，若添加1120 氣體（C)而形成3成分，則更佳。 原料氣體（A)係可使用TMOS、MTMOS等之含矽的氣體、 TiCl2、Ti(0-i-C3H7)4等之Ti系氣體、或、A1(CH3)3、Al(0-i· C3H7)3、Al(0-Sec-C4H9)3等之A1系氣體等的含金屬氣體。 又，反應氣體（B)可使用02、N20等之氧化性氣體、氮氣 、氫氣。 此等原料氣體（A)、反應氣體（B)及H20氣體（C)任一者亦 均可以稀釋氣體來稀釋而使用。尤其，TMOS、MTMOS、 H20在常溫常壓下為液體，故藉加熱等而氣化後，宜導入稀 釋氣體作為載體氣體。 稀釋氣體可使用例如氮（N2)或氬（At*)、氦（He)等之稀有氣 體。 又，氣體產生方式若為起氣泡式，當然會被稀釋。 85872 -20- 1275661 在本發明中，使用於CVD法之製程氣體的全體中，反應 氣體（B)為50重量％以上，且原料氣體（A)與H20氣體（C)之重 量比（原料氣體（八)/1120氣體（0：))宜為1/100〜1/0.02。 在本發明中，含有稀釋氣體之製程氣體（使用於CVD法之 氣體；除去環境氣壓調整用的氣體等）之全部量（供給總量） 例如從2.3吋晶圓以1200 mm□之基板作為對象時，宜為1 〜300 SLM。 進一步，亦可使TMP(三甲基磷酸酯：PO(OCH3)3)、TEP( 三乙基磷酸：PO(OCH2CH3)3)等之含磷氣體、或TMB(三甲 基硼酸酯：B(OCH3)3)、TEB(三乙基硼酸酯：B(OCH2CH3)3) 等之含硼氣體即所謂製程氣體（D)與製程氣體（A)混合而使 用。 若混合TMP、TEP等之含磷氣體、TMB、TEB等之含硼氣 體（D)，可形成摻雜P之矽氧化膜、摻雜B之矽氧化膜、摻雜 B、P之矽氧化膜等。此等之氧化膜係較非摻雜之矽氧化膜 更可大幅降低應力，故形成厚膜時，極有效。又，為發揮 離子之捕捉效果即使作為保護膜亦極有效。 若依本發明，可在電極間直接在大氣壓下產生放電，並 可以被更單純化之電極構造、以放電順序所產生的大氣壓 電漿處理、及處理方法實現高速處理。又，可藉施加電場 之頻率、電壓、電極間隔等之參數亦可調整有關各薄膜之 參數。 進一步，藉由施加電場之形狀及含有變調的頻率控制可 選擇激發，並可選擇性地提高特定化合物之成膜速度，控 1275661 制雜質等之純度。 【實施方式】 (發明之實施形態） 以下，依據圖而 、 θ _而說明有關本發明之氧化膜形成裝置的 適當實施形態。 【實施形態1】 圖1係模式地表千太政α 衣不本％明之氧化膜形成裝置的一實施形 態構成之圖。 @所丁之氧化膜形成裝置係具備·· 2個放電處理部1，1 、氣體導入部2、Μ m、 用以供給2成分之製程氣體供給源 (TM0S)3A、2個製程氣體供給源（〇2)3b，3B等。 ，電處理邵1，i、氣體導人部2之各部係以放電處理兽" :氣:f導入部2、放電處理部1之順序以朝-方向互相鄰接 《狀態連設，從各部之氣體噴出口 lb，2b(參照圖u、圖12) 所貫出白勺製程氣體係在基板8的表面附近進行混合。 、放兒處理4 1如圖11所示般係具備由電壓施加電極η與 接地電極12所構成㈣向電極1()。對向電㈣係相對於紙 面而呈朝垂直方向延伸之長條板狀，其長度係比橫向搬送 之基板S的幅度還大。 、對向電極H)之電壓施加電糾與接地電極12係隔開特定 疋間隔而呈互相平行之方式對向配置，在此等電壓施加電 極11與接地電極12之間形成放電空間p。 電壓施加電極U及接地電極12之各表面係分別被固體介 電體（未圖示）被覆。 85872 -22- 1275661 於對向電極10之放電空間D的一端側設有氣體導入口 la ，另一端設有氣體喷出口 lb，通過其氣體導入口 la而於電 壓施加電極11與接地電極12之間供給製程氣體。 繼而，藉由以氣體供給狀態在電壓施加電極11與接地電 極12之間從電源13施加電壓（脈衝電壓），可在電壓施加電極 11與接地電極12之間產生輝光放電電漿（常壓電漿），製程氣 體被放電處理。 其所放電處理之製程氣體會從氣體喷出口 lb朝向基板S 而喷出。此氣體喷出口 lb係呈橫切所搬送之基板S的狹缝狀 形成，其長度係與對向電極10之長度略相同。 又，在圖11所之放電處理部1中，設有由2片電極所構 成之對向電極，但並不限於此，亦可使用由3片或其以上之 電極所構成的對向電極之放電處理部。 氣體導入部2如圖12所示般，具備一隔開特定之間隔而呈 互相平行之方式對向配置的一對對向平板21，2 2，在一對的 對向平板21，22間形成氣體通路20。氣體通路20之一端侧即 入口側與另一端側即出口側分別成為導入口 2a與氣體噴出 口 2b，從其氣體導入口 2a供給至氣體通路20内之製程氣體 ，係在氣體通路20内氣體流匯整後，從氣體噴出口 2b向基 板S喷出。又，在氣體導入部2中不實施放電處理。 在本實施形態中，放電處理部1，1及氣體導入部2如圖2 所示般，係使4個平板型電極4a，4b，4c，4d呈平行對向配置 之構成，在中央侧2個電極4b，4c施加脈衝電壓，外側2個電 極4a，4d接地。 85872 -23- 1275661 2個放電處理部1，1係由一對之對向電極4a，4b及一對之 對向電極4c，4d所構成，在電極4a，4b間及電極4c，4d間規劃 成放電空間D。 氣體導入部2係由一對之對向電極4b，4c所構成，在電極 4b，4c間規劃成氣體通路20。一對之對向電極4b，4c係相對 於電源13呈併列連接，故此電極4b，4c間成為非放電空間。 在本實施形態中，製程氣體供給源（TMOS)3A如圖3所示 般，係於含矽之原料貯存槽3 1介由配管連接載體氣體瓶32 的構成，將從載體氣體瓶32流出之載體氣體導入含矽的原 料貯存槽3 1，以供給載體氣體以及已氣化之含矽氣體。 含矽的原料可使用TEOS或TMOS，載體氣體使用隋性氣 體之一的氮（N2)氣體。 又，製程氣體供給源（〇2)3B如圖4所示般，係於超純水貯 存槽33介由配管連接氧氣瓶34之構成，將從氧氣瓶34流出 之氧氣（〇2)導入超純水貯存槽3 3，以供給氧氣（02)以及已氣 化之超純水。 又，亦可不使用超純水，而只以氧氣（〇2)作為製程氣體（B) 而供給至喷出頭。 再者，在本實施形態中，如圖1所示般，於各放電處理部 1，1的氣體導入口 la連接各製程氣體供給源（02)3B、3B，於 氣體導入部2的氣體導入口 2a連接製程氣體供給源 (TMOS)3A，來自製程氣體供給源3B、3B的02在放電處理 部1，1進行放電處理，從已經放電處理之〇2、與從製程氣體 供給源3A供給且通過氣體導入部2之TMOS(未放電處理）在 85872 -24- 1275661 基板s的表面附近進行混合，於基板s的表面形成矽氧化膜 (Si02) 〇 如此，若依此實施形態，在已放電處理Ο2之氣體中，混 合未放電處理之TMOS，故可以很快的成膜速度形成膜質且 覆盖性均良好的石夕氧化膜。 【實施形態2】 圖5係模式地表示本發明之氧化膜形成裝置的一實施形 態構成之圖。 圖5所示之氧化膜形成裝置係具備：放電處理部丨，2個氣 體導入部2, 2、及用以供給3成分之製程氣體供給源 (TM0S)3A、製程氣體供給源（〇2)3B、製程氣體供給源 (H20)3C 等。 放電處理部1、氣體導入部2, 2之各部係以放電處理部i 、氣體導入部2、氣體導入部2之順序以朝一方向互相鄰接 之狀態連設，從各部之氣體噴出Plb，2b(參照圖丨丨、圖Μ) 所喷出的製程氣體係在基板3的表面附近進行混合。 放電處理部丨及氣體導入部2係與前述之實施^態丨相同 ’可使用圖11及圖12所示之構造者。 再者，在本實施形，態中，如圖5所示般，於各放電處理部 1之氣體導人口 la連接製程氣體供給源（〇2)3β，於各氣體導 入邵2、2的氣體導入口 2a分別連接製程氣體供給源 (TM0S)3A及製程氣體供給源（H2〇)3c，纟自製程氣體供级 輯的02在放電處理部i進行放電處理，從已經放電處理^ 〇2、與從製程氣體供給源3A、3C供給且通過氣體導入部2 85872 -25- 1275661 又TMOS及％〇(任一者均未放電處理）在基板s的表面附近 進行混合，俾於基板s的表面形成矽氧化膜（Si〇2)。 如此，若依此實施形態，在已放電處理02之氣體中，混 合未放電處S之TM0S&H20,故▼以很快的成膜速度形: 膜質且覆蓋性均良好的矽氧化膜。 【實施形態3】 圖6係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 固6所示之氧化膜开〉成裝置係具備·· 2個放電處理部1，1 、氣體導人部2、及用以供給製程氣體之製程氣體供給源 (TM0S)3A、製程氣體供給源（〇2)3B、製程氣體供給源％ 等。 放呢處理》P1，1、t體導入邵2之各部係以放電處理部^ 、氣體導人部2、放電處理部r順序以朝_方向互相鄰接 之狀態連設，從各部之氣體喷出Plb，2b(參照圖丨丨、圖12) 所噴出的製程氣體係在基板s的表面附近進行混合。 放電處理部丨及氣體導入部2係與前述之實施形態丨相同 ，可使用圖11及圖12所示之構造者。 再者，在本實施形態中，於各放電處理部丨，丨之氣體導入 口 1 a刀剎連接製程氣體供給源（〇2)3B及製程氣體供給源 (H2〇)3C，於氣體導入邵2的氣體導入口以連接製程氣體供 、、、口源（TM0S)3A，來自各製程氣體供給源，冗的ο:與Η2〇 分別於個別之放電處理部丨，丨進行放電處理，從此等已經 放電處理之〇2及札〇、與從製程氣體供給源3Α供給且通過 85872 -26- 1275661 氣體導入部2之TMOS(未放電處理）在基板S的表面附近進 行混合，俾於基板S的表面形成矽氧化膜（Si02)。 如此，若依此實施形態，使〇2及H2O個別放電處理，在 其等已放電處理之氣體中，混合未放電處理之TMOS，故可 以很快的成膜速度形成膜質且覆蓋性均良好的矽氧化膜。 【實施形態4】 圖7係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 圖7所示之氧化膜形成裝置係具備：放電處理部1、氣體 導入部2、及用以供給製程氣體（TMOS)之製程氣體供給源 3A、及供給一混合2成分之製程氣體的混合氣體（02+H20) 之混合氣體供給源3BC等。 放電處理部1與氣體導入部2之各部係以朝一方向互相鄰 接之狀態連設，從各部之氣體喷出口 lb，2b(參照圖11、圖 12)所喷出的製程氣體係在基板S的表面附近進行混合。 放電處理部1及氣體導入部2係與前述之實施形態1相同 ，可使用圖11及圖12所示之構造者。 再者，在本實施形態中，於各放電處理部1之氣體導入口 1 a連接混合氣體供給源3BC，於氣體導入部2的氣體導入口 2a連接製程氣體供給源3A，來自混合氣體供給源3BC的混 合氣體（〇2+H20)於放電處理部1進行放電處理，從此已經放 電處理之混合氣體（〇2+H20)、與從製程氣體供給源3 A供給 且通過氣體導入部2之TMOS(未放電處理）在基板S的表面 附近進行混合，俾於基板S的表面形成矽氧化膜（Si〇2)。 85872 -27- 1275661 如此，若依此實施形態，使02與H20之混合氣體放電處 理，在其等已放電處理之氣體中，混合未放電處理之TMOS ，故可以很快的成膜速度形成膜質且覆蓋性均良好的矽氧 化膜。又，氣體導入部以1個為佳，故可抑制成本。 【實施形態5】 圖8係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 圖8所示之氧化膜形成裝置係具備··放電處理部1、氣體 導入部2、及供給製程氣體（02)之製程氣體供給源3B、製程 氣體供給源（TMOS)、及製程氣體供給源3A、製程氣體供給 源（H20)3C等。TMOS與H20係反應性非常高，故分別供給 製程氣體供給源3A及製程氣體供給源3C之TMOS與H20在 氣體導入部2之前會混合，將其混合氣體（TM0S+H20)供給 至氣體導入部2。 放電處理部1與氣體導入部2係以朝一方向互相鄰接之狀 態連設，從各部之氣體喷出口 lb，2b(參照圖11、圖12)所噴 出的製程氣體係在基板S的表面附近進行混合。 放電處理部1及氣體導入部2係與前述之實施形態1相同 ，可使用圖11及圖12所示之構造者。 再者，在本實施形態中，於放電處理部1之氣體導入口 1 a 連接製程氣體供給源3B，於氣體導入部2的氣體導入口 2a 連接製程氣體供給源3A及製程氣體供給源3C，來自混合氣 體供給源3B的02於放電處理部1進行放電處理，從其已放電 處理之02、與製程氣體供給源3A及製程氣體供給源3C供給 85872 -28- 1275661 且通過氣體導入部2之混合氣體（TM0S + H20 :未放電處理） 在基板S的表面附近進行混合，俾於基板S的表面形成矽氧 化膜（Si02)。 如此，若依此實施形態，因於已放電處理之〇2中，混合 未放電處理之混合氣體（tmos+h2o)，故可以很快的成膜速 度形成膜質且覆蓋性均良好的矽氧化膜。 【實施形態6】 圖9係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 圖9所示之氧化膜形成裝置係具備·· 2個放電處理部1，1 、氣體導入部2、及供給製程氣體（TMOS)之製程氣體供給 源3 A、及供給混合氣體（02+H20)之2個混合氣體供給源3BC 、3BC等。 放電處理部1，1與氣體導入部2之各部係以放電處理部1 、氣體導入部2、放電處理部1之順序以朝一方向互相鄰接 之狀態連設，從各部之氣體喷出口 lb，2b(參照圖11、圖12) 所噴出的製程氣體係在基板S的表面附近進行混合。 放電處理部1及氣體導入部2係與前述之實施形態1相同 ，可使用圖11及圖12所示之構造者。 再者，在本實施形態中，於各放電處理部1，1之氣體導 入口 la分別連接混合氣體供給源3BC、3BC，於氣體導入部 2的氣體導入口 2a連接製程氣體供給源（TM0S)3A，來自各 混合氣體供給源3BC、3BC的混合氣體（02+H20)分別於個別 放電處理部1，1進行放電處理，從其等已經放電處理之混合 85872 -29- 1275661 氣體（02+H20)、與從製程氣體供給源3 A供給且通過氣體導 入部2之TMOS(未放電處理）在基板S的表面附近進行混合 ，俾於基板S的表面形成矽氧化膜（Si02)。 如此，若依此實施形態，使02與H20之混合氣體（2系統） 分別個別地放電處理，在其等已放電處理之氣體中，混合 未放電處理之TMOS，故可以很快的成膜速度形成膜質且覆 蓋性均良好的矽氧化膜。 此處，在以上之各實施形態中，將基板S朝各圖之左右方 向（與氣體導入部之氣體通路正交的方向）搬送同時並進行 CVD處理。 又，在以上之各實施形態中，係使用TMOS作為製程氣體 (原料氣體），但取而代之，使用MTMOS亦可得到相同的效 果。又，取代製程氣體（反應氣體）之02而即使使用N20亦可 得到相同的效果。 【實施形態7】 圖10係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 圖10所示之氧化膜形成裝置係除了圖5所示之氧化膜形 成裝置的構成外，尚且進一步具備供給製程氣體（TMP)之製 程氣體供給源3D。將從製程氣體供給源3A所供給之TMOS 與製程氣體供給源3D所供給之TMP比氣體導入部2更前面 進行混合，將其混合氣體（TMOS + TMP)供給至氣體導入部 2 ° 若依此實施形態，將TMP混合於TMOS中，故可形成一摻 85872 -30- 1275661 居p之石夕氧化月莫❼’此摻雜p之矽氧化膜係與非摻雜之 矽氧化膜相同，膜質、覆蓋性均良好。 又，在此見W开H，係除了圖5所示之氧化膜形成裝置 的構成外’ m步具備供給TMp之製程氣體供給源3d ，但圖6乃至圖9所示之氧化膜形成裝置的構成，亦可具備 供給TMP之製程氣體供給源3D。 又氣私氣把（D)除了 TMp以外，亦可使用τΕρ、、 ΤΕΒ。 【實施形態8】 圖17係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 ' 圖Π所示之氧化膜形成裝置係具備：由電壓施加電極n 與接地電極12所構成的對向電極1〇、對向平板21、電源u 二反應氣體供給源3F、含金屬之氣體供給源3E及排氣構件6 等。 對向電極10之電壓施加電極u與接地電極12係隔開特定 之間隔而呈互相平行之方式對向配置，—對之電極u、 之間形成電漿空間P。電壓施加電極u與接地電極12之各表 面係分別以固體介電體（未圖示）被覆。 广於對向電極10係設有氣體導入口 U與氣體噴出口 ^。於 氣體導入口 la連接反應氣體供給源3F，在電壓施加電極η 與接地電極12之間可供給反應氣體。又，構成對向電極⑺ 之％壓訑加電極11及接地電極丨2為長方形的平板電極y气 體1出口 lb的形狀係朝低面裡部方向呈細長的長方步。 85872 -31 - 1275661 對向平板21係設於對向電極1〇之接地電極⑽側方。對 向平板2i係相對於接地電極12而隔開特定的間隔而以對向 的狀態長置，在此對向平板21與接地電極12之間形成氣體 通路20。於氣體通路2〇係供給—來自含金屬之氣體供給源 3E的含金屬氣體’所供給之含金屬氣體係與從氣體喷出口 lb所吹出的電漿空間？通過後之反應氣體進行合流。 對向平板21係與對向f極1G之電壓施加電極"及接地電 極12相㈣形狀（長方形）.尺寸之平板，氣體通路2〇之出: 形狀係與對向電極1G之氣體噴出口 lb同樣地，朝紙面裡部 方向呈細長的長方形。X，平行平板21亦可為金屬製或絕 緣材料製之任一者。 、排氣構件6係並非在氣體通路2〇侧而配置於對向電極 之電壓施加電極11之側方，將對向電極1G及對向平板Μ 基板s之間的Λ體朝同一方向（圖17中左方）強制性排除。排 氣構件6係例如可使用鼓風機等。 而在以上構造之氧化膜形成裝置中，在與對向電極 1〇的氣體噴出口 lb及氣體通路20的丨口對向之位置放置基 板S，然後，藉排氣構件6而在對向電極1〇及對向平板u與 基板S之間朝一方向強制性排氣，進一步於氣體通路20供給 來自σ至屬之氣體供給源3E的含金屬氣體（例如TM〇s、 TE〇S等），同時並於電壓施加電極11與接地電極12之間從反 應氣體供給源3F供給反應氣體（例如％等）。在此狀態下， 於電壓施加電極丨丨與接地電極12之間施加來自電源Η之電 % (脈衝電場）而於電壓施加電極丨丨與接地電極以之間產生 85872 -32- 1275661 電漿空間P，電漿激發反應氣體。通過此電漿空間P之反應 氣體（激發狀態）及通過氣體通路20之含金屬氣體係朝基板 S吹出。此處，在此實施形態下，係藉排氣構件6而朝一方 向進行強制排氣，故通過電漿空間P之反應氣體與從氣體通 路2 0吹出之含金屬氣體的合流氣體，係以均一混合之狀態 成為略平行於基板S之被處理面的氣體流，朝排氣構件6之 配置側（圖1 7中左側）而朝一方向流動。 如此，若依此實施形態，藉由通過電漿空間p，在成為活 性種之反應氣體使含金屬氣體合流，藉由此活性種與含金 屬氣體接觸反應而進行成膜，故含金屬氣體可有效率地使 用於成膜反應，可防止電極附著物或雜質的產生。因此， 可使含金屬的薄膜之成膜速度提高至產業上可利用的速度 ’而且，可增長維修間隔。 又，在圖17所示之氧化膜形成裝置中，係將放電空間p 與含金屬氣體之氣體通路2〇呈平行且於基板8之被處理面 主垂直配置，但，不限於此構造，亦可採用例如放電空間p 與含金屬氣體之氣體通路2〇乃擁有角度而合流，或，合流 軋體乃相對於基板S之被處理面而呈斜向吹出的構造。 【實施形態9】 圖18係模式地表示本發明之氧化膜形成裝置的—實施形 悲構成之圖。 、在此男犯开八怒中’除圖17之構成外，尚且於對向平板23 《側万㈣置排氣構件6，並且使對向平板23之下部延伸至 基板附近，相對於對向電㈣之電壓施加電極11側的排 85872 -33- 1275661 氣構件6所產生之排氣氣導，使對向平板23側之排氣構件6 所產生的排氣氣導縮小（例如約1/4)，其以外之構成係與圖 17之實施形悲相同。 若依此圖18之實施形態，@控制對向電極1()之電壓施加 電極⑴則之排氣氣導與對向平板23側之排氣氣導，故，可 使導入於氣體通路2〇之含金屬氣體約全量朝—方向（圖Μ 中左方）流動。亦即，含金屬氣體與反應氣體之導入流量的 合計流量、與略平行於基板8流動之氣體流流量形成略同量 。而且，纟自外部氣體之捲人會消失，故尤其適用於厭惡 雜質混入時之成膜處理。 【實施形態10】 圖19係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 圖19所示之氧化膜形成裝置係具備：由電壓施加電極U， 11與接地電極12, 12所構成的2組對向電極10, 10、電源13, 13反應氣體供給源3F，3F、含金屬之氣體供給源3E及排氣 構件6, 6等。 各對向電極ίο之電壓施加電極u, u、與接地電極12, 12 係隔開特足之間隔而呈互相平行之方式對向配置。各電壓 她加電極11，11、與接地電極12, 12之各表面係分別以固體 介電體（未圖示）被覆。 在對向電極10之電壓施加電極n與接地電極12之間（電 水二間P1)供給來自反應氣體供給源3F的反應氣體。又，在 對向包極10之電壓施加電極U與接地電極12之間（電漿空 85872 -34- 1275661 間P2)供給來自反應氣體供給源3F的反應氣體。 對向私極1 0與對向電極1 〇係電壓施加電極11，11與接地 "2’ 12之配置成為左右對稱構造（接地電極12，12為内 、’）又，對向電極10之接地電極12與對向電極丨〇之接地電 極12係以隔開特定的間隔而對向之狀態配置，於此等2片接 黾k 12，12之間形成氣體通路2〇。於氣體通路係供給來 自含金屬氣體供給源3E之含有金屬氣體。 排氣構件6, 6係於挾住2組的對向電極1〇，1〇之兩側各別 配置於有關氣體通路20之中心軸成為線對稱之位置，以對 。兒極1 〇側（圖19中左側）之排氣氣導、與對向電極i 〇側（圖 D中右側）之排氣氣導成為相同之方式所構成的。於各排氣 構件6, 6係使用例如鼓風機等。 繼而，在以上構造之氧化膜形成裝置中，在與2組對向電 極ίο, ίο的前端（噴出口）對向之位置放置基板s，然後，以2 台之排氣構件6, 6進行強制排氣，進—步再於氣體通路2〇 ’、、心來自含至屬氣骨豆供給源3E之含金屬氣體（例如TM〇s， TEOS等），同時並於對向電極1〇之電壓施加電極⑽接地電 極12之間及對向電極1〇之電壓施加電極丨丨與接地電極a之 間分別從反應氣體供給源3F，3F供給反應氣體（例如〇2等）。 以此狀態，於各對向電極1〇, 1〇分別施加來自電源13, 13 之電場（脈衝電場），在電壓施加電極丨丨與接地電極12之間及 電壓施加電極11與接地電極12之間產生電漿空間ρι，p2，而 電漿激發各反應氣體。通過各電漿空間ρι，p2之反應氣體（ 激發狀態）及通過氣體通路2〇之含金屬氣體從各噴出口吹 85872 -35- 1275661 向基板s。此處在此實施狀態中，係使裝置構成及排氣氣導 為左右對稱，故對於通過電漿空間P1及P2，從氣體噴出口 lb，lb吹出之各反應氣體的氣體流之各者，氣體通路20吹出 之分流氣體（含金屬氣體之分流氣體）的流動會混合，對於基 板S之被處理面而形成略平行的流體流。而且，通過電漿空 間P1之反應氣體與含金屬氣體之混合流（圖19中朝左方之 流體流）、與通過電漿空間P2之反應氣體與含金屬氣體之混 合流（圖19中朝右方之氣體流）會呈等價的狀態，故可安定而 得到高的成膜速度。 又，在圖19所示之構造中，以2台排氣構件6, 6而進行強 制排氣，但若使導入於各對向電極10, 10之反應氣體的氣體 流量為相同，則無關於強制排氣之有無及導入於氣體通路 20之含金屬氣體的氣體流量，可實現通過電漿空間P1之反 應氣體與含氣體金屬的氣體之混合流（圖19中朝左方之氣 體流）、與通過電槳空間P2之反應氣體與含氣體金屬的氣體 之混合流（圖19中朝右方之氣體流）之等價狀態。 【實施形態11】 圖20係模式地表示本發明之氧化膜形成裝置的另一實施 形態構成之圖。 在此實施形態中，除圖19之構成外，尚且其特徵在於： 在對向電極10, 10之下端（氣體吹出侧）設有氣體整流板51。 如此，若設有氣體整流板5 1，反應氣體與含金屬氣體之 合流氣體的混合均一性及方向性會提高，進一步亦可降低 氣體流之亂流，故可進一步提高含金屬薄膜之膜質及成膜 85872 -36- 1275661 速度。又，設有如此之氣體整流板時，使用陶瓷多孔板作 為氣體整流板51 ’從其多孔板表面吹出％氣體，而防止膜 附著於氣體整流板5 1。 (實施例） 以下，說明有關本發明之氧化膜形成方法及裝置之實施 例，以及比較例。 〈實施例1〜3〉 【裝置構成】 首先，使用於此實施例丨〜3之氧化膜形成裝置係圖丨所示 構造之具體例，而其噴出頭係如圖13所示般，放電處理部i 、氣體導入部2及放電處理部丨乃以此順序朝一方向互相鄰 接之狀態連設。2個放電處理部丨、丨係於氣體流動方向之上 流側分別連接氣體整流部5 A及5C。又，於中央氣體導入部 2連接整流邵5B。進一步，於各放電處理部丨，i之側方（圖中 左方及右方）分別配置排氣構件6, 6。 基板載置部7係朝一方向或兩方向移動，故載置於基板載 置邵7之基板S係形成單方行搬送或往返搬送。又，放電處 理；1，1之下知係呈近接基板s般配置，放電處電部1，1與基 板表面之距離設定成〇·5〜30 mm。若為0·5 mm以下，基板 搬送時恐會接觸放電處理部之虞，若超過川㈤㈤，常壓 電漿會逸散而成膜效率大幅地降低。尤其，宜設定於2〜i 〇 mm ° 若進一步更具體地說明有關上述噴頭，如圖14所示般， 係由如下所構成：使所供給之氣體壓力分布均一化之氣體 85872 -37- 1275661 整流部5A，5B，5C、由陷衣— 、放電處t A 緣料構成的上側狹縫8 的下二 =且=:入部_ 氣喷嘴6a、6a 附設排氣構件U的排 供給於喷出頭而出來，本 流通 導入 ，從 +又含矽的氣體係如圖丨4所示， 於氣體整流部5B、上側姑終e、、 ， 惻狹縫8乏流通路8b，導入於氣影 部2之氣體通路20。繼而，、s π , ^ <令 ▲而，通過下側狹缝9之流出路9 喷出口 2b朝基板S噴出。 口万、貪出』而出來之氧（〇2)氣體如圖14所示，係流通 於氣體整流部5Α，5C、上側狹缝8之流通㈣，&，導入於 放：處理部i，i之放電空間D，D。繼而，於放電空間p，p中 ’藉由施加高周波之脈衝電壓，而產生以輝光放電所產生 的常壓電聚’激發狀態之氧（〇2)氣通訂側狹缝9之流出路 9a，9c，從噴出口 lb，lb朝基板s噴出。 又，基板s係以載置於基板載置部7，並橫過噴出口 ib，2匕， lb(換τ之，4片之電極4a，4b，4c，4d)之方式搬送。 從噴出口 2b所噴出之含矽的氣體與從噴出口 lb，lb所噴 出之激發狀態的氧（〇2)氣，在基板8之表面附近會混合、進 行反應，俾於基板S之表面形成碎氧化膜（si〇2)。 此處，矽氧化膜之厚度不充分時，只要使基板3往返搬送 即可。又，基板S之幅度比噴出頭的幅度還大時，噴出頭亦 可掃描基板S。 另外’成膜處理後之混合氣體係被排氣構件6，6之排氣嘴 嘴6a，6a内吸入，適當排出。 85872 -38- 1275661 此處，下側狹縫9之流出路9a，9b，9c係形成略平行，但， 如圖15所示之下側狹缝19般，亦可使兩側之流出路198, 19c 相對於中央之流出路19b而内方傾斜之方式形成。若依如此 之做法在基板s之表面附近含矽氣體與氧（〇2)氣體會更有 效率地混合、反應，故可使矽氧化膜（Si〇2)之成膜速度更快。 又，在下侧狹縫中，流出路之開口部形態不限於狹缝狀 者’亦可使圓孔、角孔等之開口複數形成於直線上。 使用如上述之氧化膜形成裝置，依如以下之處理條件、 製程氣體而形成矽氧化膜。氣體流量如表1所示 【處理條件】 • 氣體之壓力 95 kPa • 基板之加熱溫度 350〇C • 搬送速度 80 mm/min • 施加電壓Vpp 14.0 kV • 脈衝頻率 20 kHz 製程氣體】 • 氣體整流部5A 〇2 + 〇3 • 氣體整流部5B TEOS + N2 • 氣體整流部5C 〇2+ 〇3 85872 -39- 1275661 表1 實施例1 實施例2 實施例3 比較例1 比較例2 吹 出 氣 體 氣體A 〇2+〇3 5L/分 〇2+〇3 10L/分 〇2+〇3 5L/分 n2 5L/分 n2 5L/分 〇3 78g/分 〇3 78g/分 〇3 78g/分 TEOS o.lg/分 TEOS o.lg/分 氣體B n2 10L/分 n2 10L/分 n2 5L/分 〇2+〇3 5L/分 〇2+〇3 10L/分 TEOS 〇.2g/分 TEOS 〇.2g/分 TEOS 〇.2g/分 〇3 78g/分 〇3 78g/分 氣體C 〇2+〇3 5L/分 〇2+〇3 10L/分 〇2+〇3 5L/分 n2 5L/分 n2 5L/分 〇3 78g/分 〇3 78g/分 〇3 78g/分 TEOS o.lg/分 TEOS o.lg/分 成 膜 結 果 沉積率 A/分 681.7 554.5 809.8 116.2 99.5 <比較例1，2 > 使用與實施例1同樣的氧化膜形成裝置，變更製程氣體之 供給部處所以外，其餘與實施例1〜3相同對處理條件，形 成石夕氧化膜。氣體流量如表1所示般。 【製程氣體】 • 氣體整流部12a TEOS+N2 • 氣體整流部12b Ο2+Ο3 • 氣體整流部12c TEOS+N2 在實施例1〜3及比較例1，2中，形成矽氧化膜時之成膜速 度如表1所示般。 若參照表1，依本發明之氧化膜形成方法，成膜速度變得 非常快乃可理解。 85872 -40 - 1275661 <實施例4 > 【裝置構成】 使用於此實施例4之氧化膜形成裝置，係圖9所示構造之 具體例，如圖13所示般，放電處理部1，氣體導入部2及放 電處理部1乃以此順序朝一方向互相鄰接之狀態連設。其他 之構成係如實施例1中說明的。 【處理條件】 •基板：以安放於S i晶圓（8英叶，銘配線形成品），基板 載置部7之狀態下搬送 •基板溫度：350°C •氣體流條件 處理氣壓：大氣壓
氣體整流部 5A : 〇2=10 SLM、Η2Ο=0·5 g/min，作為 H20 之載體氣體的N2=2 SLM
氣體整流部5B : TMOS = 0.2 g/min，作為TMOS之載體氣 體的 N2=10 SLM
氣體整流部 5C : O2=10 SLM，Η2Ο=0·5 g/min，作為H20 之載體氣體的N2=2 SLM •放電條件：脈衝頻率=10 kHz，施加電壓Vpp=20 kV •基板-放電處理部間距離=4 mm •基板之搬送速：200 mm/min 在以上之裝置構成、條件下，於基板S之表面進行成膜後 ，可1 800及/min之成膜速度得到Si〇2膜。又，以如下之方法 評估成膜處理後之覆蓋性及膜質。將其評估結果（含成膜速 85872 -41 - 1275661 度）及處理條件。 在此實施例4中，可知覆蓋性（覆蓋=1)優異，進一步膜厚 亦良好（耐壓=4.8 MV/cm)。 【覆蓋性之評估】 如圖16所示般，分別計測離鋁配線W之處的X點之膜厚 (Si〇2<膜厚）、與2根鋁配線w、w間之y點的膜厚，求出此 等膜厚之比（【y點之膜厚】/【χ點之膜厚】）而進行評估。 【膜質之評估】 計測成為耐壓（丨X i 〇·7 A/cm2)之電場強度，從其計測結果 進行評估。電場強度=3 MV/cm以上被評估為良好。 【比較例3】 如下述之表2所示般，除未添加ho以外，其餘與實施例4 相同。於基板s之表面形成Si〇2膜後，成膜速度係以19〇〇 A/min略相同。又，以與實施例4相同之方法評估成膜處理 後< 覆蓋性及膜質。將其評估結果（含成膜速度）所示於表2 中。 在此比較例3中，覆蓋性（覆蓋=1)係良好，成膜速度亦與 貫施例4(添加HW)之情形略相同，但耐壓低（21 MV/cm)。 但，藉TEOS/O3系之常壓熱cVD法，而以與實施例4略相 同之處理條件，於基板s之表面形成Si〇2膜後，成膜速度為 1000 A/min，耐壓= 1.7 MV/cm。 因而，在貫施例4及比較例3之任一者中，若與te〇s/〇3 系之常壓熱CVD法比較，可知膜質，成膜速度均提高很多。 <實施例5 > 85872 -42- 1275661 如下述之表2所示般，除相對於實施例4而將H20之添加量 減少至〇.〇5 g/分以外，其餘與實施例4相同。於基板S之表 面成膜後，以1800 Λ/分之成膜速度得到Si02膜。又，以與 實施例4相同之方法評估成膜處理後之覆蓋性及膜質。將其 評估結果（含成膜速度）所示於表2中。 從此實施例5之結果可知，即使將H20之添加量減少至 0.05 g/min，在成膜速度（1800 A/min)及耐壓（4 MV/cm)之兩 者中，可顯現效果。 <實施例6 > 如下述之表2所示般，除相對於實施例4而將TMOS之量減 少至0.1 g/分，並將HW之添加量增加至1.5 g/min以外，其 餘與實施例1相同。於基板S之表面成膜後，以14〇〇 A/分之 成膜速度得到Si〇2膜。又，以與實施例1相同之方法評估成 膜處理後之覆蓋性及膜質。將其評估結果（含成膜速度）所示 於表2中。 從此實施例6之結果，可知若增加h2〇對TMOS之添加量 ’即使減量即TMOS減至1/2，亦可得到良好的成膜速度 (1400 A/min)又，可知耐壓亦良好（5·5 MV/cm)。又，比實 施例6更增多HW之添加量而進行成膜處理後，性能亦少許 提高。 <實施例7 > 如下述之表2所不般，除相對於實施例4而將tm〇S之量增 加至1.5g/分，進一步並將HW之添加量增加至1() g/min， 及基板之搬送速度為40〇mm/min以外，其餘與實施例4相同 85872 -43- 1275661 。於基板s之表面成膜後，㈣⑼A/分之非常快的成膜速度 ㈣⑽膜。又’以與實施㈣目同之方法評估成膜處理後 之覆盍性及膜質。將其評估結果（含成膜速度）所示於表2中。 從此實施例7之結果，可知若藉由增加TM〇s&H2〇之添 加量，以高速之成膜處理成為可能。又，相對於實施例4, 耐壓會k低，但與未添加Ηα之情形（比較例3)比較而可確 保良好的值（3.5 MV/cm)。 <實施例8 > 如下述之表2所示般，除將原料變更為MTM〇s以外，其 餘與實施例4相同，於基板8之表面成膜後，以17〇〇 A/min 之非吊快的成膜速度得到Si〇2膜。又，以與實施例4相同之 方法砰估成膜處理後之覆蓋性及膜質。將其評估結果（含成 膜速度）所示於表2中。 從此實施例8之結果，可知即使用MTMOS來替代TMOS ，亦可確保略同等之性能（成膜速度、膜質、覆蓋性）。 <實施例9 > 如下述之表2所示般，除將〇2變更為^2〇以外，其餘與實 施例4相同，於基板S之表面成膜後，以16〇〇儿/lnin之非常 快的成膜速度得到Si〇2膜。又，以與實施例4相同之方法評 估成膜處理後之覆蓋性及膜質。將其評估結果（含成膜速度 )所示於表2中。 從此實施例9之結果，可知即使用N20來替代〇2，亦可確 保略同等之性能（成膜速度、膜質、覆蓋性）。 85872 -44- 1275661 表2 實施例4 比較例3 實施例5 實施例6 實施例7 實施例8 實施例9 Si原料 TMOS <— <— <— <— MTMOS TMOS g/min 0.2 <— <— 0.1 1.5 0.2 <— 〇2 SLM 10+10 <— <— <— <— <— —氺1 - n2 SLM 2+10+2 <— <— <—· <— <— <— h2o g/min 0.5+0.5 0 0.05+0.05 1.5+1.5 1.0+1.0 0.5+0.5 成膜速度 A/min 1800 1900 1500 1400 4800 1700 1600 覆蓋性 1 1 1 1 0.9 1 1 耐壓 MV/cm 4.8 2.1 4 5.5 3.5 4.5 4.6 *1 n2o 〈比較例4 > 如下述之表3所示般，對於實施例4，除分別將氣體整流 部5八及氣體整流部5(3之各02量減量至2 31^1^[，將氣體整流 部5 A及氣體整流部5C之各N2量（載體氣體量）分別增量至10 SLM以外，其餘係與實施例4相同而於基板S之表面形成 Si02膜後，成膜速度降低至900 A/min。又，以與實施例4 相同的方法評估成膜處理後之覆蓋性及膜質。其評估結果（ 含成膜速度）表示於下述之表3中。 此比較例4中，係覆蓋性（覆蓋=1)良好，但成膜速度係比 實施例4還慢，又，耐壓亦低（2.4 MV/cm)。 <實施例1〇> 除使圖13之氣體整流部5A〜5C的氣體流調整為以下之 條件以外，其餘係與實施例4相同而於基板S之表面成膜後 ，以1800 A/min之成膜速度得到Si02膜。又，以與實施例4 相同的方法評估成膜處理後之覆蓋性及膜質。其評估結果 (含成膜速度）表示於下述之表3中。 85872 -45- 1275661
•氣體整流部5A及5C : O2=10 SLM •氣體整流部5B : TMOS=0.2 g/min，作為TMOS之載體 氣體的 N2=10 SLM，Η2Ο=1·0 g/min 從此實施例10之結果，可知即使不對H20進行放電處理， 亦可於TMOS中添加H20，增量02，確保與實施例4略同等 之性能（成膜速度、膜質、覆蓋性）。 表3 比較例4 實施例10 Si原料 g/min 〇2 SLM N2 SLM H20 g/min 成膜速度 A/min 覆蓋性 耐壓 MV/cm TMOS <—— 0.2 <— 2+2 10+10 10+10+10 10 0.5+0.5 1.0 900 1800 1 1 2.4 4.6 <實施例11 > 除使用基板溫度、基板-放電處理部間距離成為以下之條 件以外，其餘與實施例4相同，於一形成具有幅1 50 nm，深 400 nm之開口部的鋁配線圖案之基板S表面形成膜後，可以 1500 及/min之成膜速度得到Si02膜。又，略完全地埋入上述 開口部。
•基板溫度：300°C •基板-放電處理部間距離=3 mm 從此實施例11之結果可知，若依本發明之氧化膜形成方 法，在極狹小的開口部亦可形成具有充分膜厚之氧化膜。 85872 -46- 1275661 <實施例12 > 在圖17之氧化膜形成裝置中，使電壓施加電極11(SUS304 製：幅寬25 Omm X長50 mm X厚20 mm，固體介電體：氧化 鋁）與接地電極12(SUS304製··幅寬250 mmX長50 mmX厚 20 mm，固體介電體：氧化銘）隔開1 mm之間隔（電漿空間p) 而配置。又，相對於接地電極12(SUS304製··幅寬250 mm X長50 mm X厚20 mm)隔開1 mm之間隔而配置，形成氣體 通路2 0。 【處理條件】
反應氣體：〇2=5 SLM
原料氣體·· TEOS=0.2 g/min， N2=10 SLM 基板：Si晶圓（8英吋） 基板-電極間距離=4 mm 施加電場：5 kHz、15 kV之脈衝電場（脈衝幅寬10 μδ)
基板之搬送速度：200 mm/min 基板溫度：350°C 在以上之裝置構成，條件下，於基板S之表面進行成膜後 ，可得到膜厚l〇〇〇A/min(成膜速度=100〇A/min)之Si02膜。 <實施例13 > 在圖1 8之氧化膜形成裝置中，使對向平板23的下端面與 基板S之間的距離為0.5 mm，相對於電壓施加電極2侧之排 氣構件6所產生的排氣氣導，使對向平板23側之排氣構件6 所產的排氣氣導為1/4。其以外之構成及成膜條件係與實施 例12相同，而於基板S之表面形成膜後，可得到膜厚1000 85872 -47- 1275661 A/min(成膜速度= 100〇A/min)Si〇2 膜。 <實施例14> 在圖1 9之氧化膜形成裝置中，使各電壓施加電極11， 11(SUS304製：幅寬250 mmX 長 50 mmX 厚 20 mm，固體介 電體：氧化鋁）與各揍地電極12，12(31^304製：幅寬25〇111111 X長50 mm X厚20 mm，固體介電體：氧化鋁）隔開1 mm之 間隔（電漿空間Pl，P2)而配置。又，2片之接地電極12，12 隔開1 mm之間隔而配置，形成氣體通路20。 【處理條件】 反應氣體·· 〇2=1〇 SLM、〇2=10 SLM(電漿空間P2) 原料氣體·· TEOS=0.2 g/min，N2=10 SLM 基板：Si晶圓（8英吋） 基板-電極間距離=4 mm 施加電場：5 kHz、15 kV之脈衝電場（脈衝幅寬10 ps)
基板之搬送速度：200 mm/min 基板溫度：350°C 在以上之裝置構成、條件下，於基板S之表面進行成膜後 ，可以約700六/min之成膜速度得到Si02膜。又，變更施加 電場之放電頻率（0〜6 kHz)而進行成膜。其成膜結果（放電 頻率與成膜速度之關係）表示於圖22中。 <比較例5 > 在如圖21所示般，使用未設置排氣構件之氧化膜形成裝 置。其以外之裝置構成、成膜條件係與實施例12相同，於 基板S之表面進行成膜後，可以約500 A/min之成膜速度得 85872 -48- 1275661 到Si〇2膜。又，變更施加電場之放電頻率〜5 kHz)而進行 成膜。可得到如圖23之成膜結果（放電頻率與成膜速度之關 係）。 <實施例14與比較例5之比較> 在比較例5(習知型之氧化膜形成裝置）中，成膜速度約 500 A/min為臨界’但在實施例i4(圖19之氧化膜形成裝置） 中’成膜速度增加至約7〇〇具/niin。又，比較例5中，若提高 放電頻率，可看到氣層反應會過度進行而成膜速度降低之 現象，但在實施例14中，如此之現象係看不到。 又，在實施例14中，提高原料氣體（含有金屬之氣體）的 濃度，同時並使放電條件最適化，可得到5〇〇〇〜1〇〇〇〇 之高成膜速度。 (發明之效果） 如以上說明般，若依本發明，為使TM〇s、MTM〇s等之 含石夕氣體所構成的原料氣體、與由已放電處理之 等的氧化性質氣體所構成的反應氣體在基板表面附近進行 ’叱合，故原料氣體可有效率地使用於成膜反應，並防止電 極附著物或雜質的產生。 因而，即使在常壓下之CVD法，亦可以很快的成膜速度 形成膜質，覆蓋性良好的氧化膜，而且並增長維修間隔。 進一步，在由TMOS、MTMOS等之含矽氣體所構成的原 料氣體、與由已放電處理之02、N20等的氧化性質氣體所構 成的反應氣體中，若添加已放電處理或未放電處理之 邮等，在常壓下之CVD法中，可以很快的成膜速度形成膜 85872 -49- 1275661 貝’覆盍性更良好的氧化膜。 又’使電㈣間通過後之反應氣體與原料氣體的合η :形：沿著基板之被處理面而流動的氣體流，為確保所： 流之氣體進行混合的時間與反應必需的時間，其反應在： 板 < 近側進行’故優先被薄膜形成所消耗。 Α 因而，不會浪費原料氣體’而可進一步提高成膜速度。 在本發明中，若使用顶⑽或町刪作為原料，比石夕燒 其氣體之處㈣更容易’進—步’較—般被廣泛利 狀TEOS，TM〇s或mtm〇r象點更低而容易氣化之優點 仍存在。又，添加物即H2〇之處理性亦容易。進一步，因不 : 板置入於電場中，故不會對基板造成損傷，而可進 行成膜處理之優點亦存在。 【圖式簡單說明】 圖1係杈式性表示本發明之氧化膜形成裝置的一實施形 悲之構成圖。 圖2係杈式性表示本發明之氧化膜形成裝置的另一實施 形態之構成圖。 圖3係式性表示本發明之氧化膜形成裝置的另一實施 形怨之構成圖。 圖4係換式性表示本發明之氧化膜形成裝置的另一實施 形態之構成圖。 圖5係板式性表示本發明之氧化膜形成裝置的另一實施 形態之構成圖。 圖6係挺式性表示本發明之氧化膜形成裝置另的一實施 85872 -50- 1275661 形態之構成圖。 圖7係模式性矣- 施 、 表不本發明之氧化膜形成裝置的另一實 y怨 < 構成圖。 ’ 圖8係模式性表示本發 开> 態之構成圖。 明之氧化膜形成裝置的另一實 施 圖9係模式性表示本 形怨之構成圖。 發明之氧化膜形成裝置的另一實 施 圖10係模式性矣+ 士 施 表不本發明之氧化膜形成裝置的另一會 形態之構成圖。 /、 圖1 1係模或4*4本-/4· 、 、a表不使用於本發明之氧化膜形成裝置的實 施形態之放電處理部構成圖。 、 圖U係模式性表示使料本發明之氧化膜形成裝置的眚 施形態之氣體導入部構成圖。 圖13係挺式性表示本發明之氧化膜形成裝置的噴出頭之 圖。 圖14係本發明 < 氧化膜形成裝置的喷出頭之剖面圖。 圖15係下側狹缝之另—實施形態之剖面圖。 圖16係覆蓋性之氧評估方法的說_。 圖17係挺式性表不本發明之氧化膜形成裝置的另一實施 形態之構成圖。 圖18係挺式性表示本發明之氧化膜形成裝置的另一實施 形態之構成圖。 圖19係杈式性表示本發明之氧化膜形成裝置的另一實施 形態之構成圖。 85872 • 51 - 1275661 圖2 0係換式性表千太欠 录不本發明之氧化膜形成裝置 形態之構成圖。 圖21係模式性矣一士 表不本發明之氧化膜形成裝置 形態之構成圖。 圖22係以本發明之實施例14的成膜結果之圖 速度與放電頻之關係的曲線。 圖23係以本發明之比較例$的成膜結果之圖， 度與放電頻之關係的曲線。 【圖式代表符號說明 的另-實施 的另~實施 ，表示成膜 表示成膜速
1 1 a lb 10 11 12 13 2 2a 2b 20 21 3A 3B 放電處理部 氣體導入口 氣體噴出口 對向電極 電壓施加電極 接地電極 電源 氣體導入部 氣體導入口 氣體喷出口 氣體通路 22對向平板 製程氣體供給源（TMOS) 製程氣體供給源（〇2) 3C 製程氣體供給源（H20) 85872 -52- 1275661 3BC 製程氣體供給源（02+ H20) 3AB 製程氣體供給源（TM0S + 02) 5A、5B、5C 氣體整流部 51 氣體整流板 6 排氣構件 7 基板載置部 -53- 85872

Claims (1)

  1. 127號專利申请案 中文申請專利範圍替換本(95年7月） 拾、申請專利範圍： 1. 一種氧化膜形成方法，其係藉由在大氣壓附近的壓力條 件下之CVD法，於基板之表面形成氧化膜之方法，使用 原料氣體（Α)、反應氣體（Β)之2成分的製程氣體，此等2 成分之製程氣體（A)、（Β)中，放電處理製程氣體（Β)，於 經放電處理之製程氣體（Β)中，使未經放電處理之製程氣 體（Α)在基板表面附近合流，進行混合。 2. 一種氧化膜形成方法，其係藉由在大氣壓附近的壓力條 件下之CVD法，於基板之表面形成氧化膜之方法，使用 原料氣體（Α)、反應氣體（Β)、Η20氣體（C)之3成分的製程 氣體，此等3成分之製程氣體（Α)〜（C)中，放電處理製程 氣體（Β)，於經放電處理之製程氣體（Β)中，使未經放電處 理之製程氣體（Α)及製程氣體（C)在基板表面附近合流，進 行混合。 3 . —種氧化膜形成方法，其係藉由在大氣壓附近的壓力條 件下之CVD法，於基板之表面形成氧化膜之方法，使用 原料氣體（Α)、反應氣體（Β)、Η20氣體（C)之3成分的製程 氣體，此等3成分之製程氣體（Α)〜（C)中，分別放電處理 製程氣體（Β)及製程氣體（C)，於經放電處理之製程氣體 (Β)及製程氣體（C)中，使未經放電處理之製程氣體（Α)在 基板表面附近合流，進行混合。 4. 一種氧化膜形成方法，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之方法，使用原 料氣體（Α)、反應氣體（Β)、Η20氣體（C)之3成分的製程氣 85872-950728.doc 1275661 體，此等3成分之製程氣體（A)〜（C)中，放電處理已混合 製程氣體（B)與製程氣體（C)之混合氣體，在經放電處理之 混合氣體中，使未經放電處理之製程氣體（A)在基板表面 附近合流，進行混合。 5. 一種氧化膜形成方法，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之方法，使用原 料氣體（A)、反應氣體（B)、H20氣體（C)之3成分的製程氣 體，此等3成分之製程氣體（A)〜（C)中，放電處理製程氣 體（B)，在經放電處理之製程氣體（B)中，使未經放電處理 之製程氣體（A)與製程氣體（C)之混合氣體在基板表面附 近合流，進行混合。 6. 根據申請專利範圍第1〜5項中任一項的氧化膜形成方法 ，其中前述原料氣體（A)係含有TMOS(tetramethoxy silane; 四甲氧基石夕燒）、MTOMS(methyl trimethoxy silane;甲基三 甲氧基矽烷）等之含矽的氣體。 7. 根據申請專利範圍第1〜5項中任一項的氧化膜形成方法 ，其中前述反應氣體（B)係02、N20等之氧化性氣體。 8. 根據申請專利範圍第6項的氧化膜形成方法，其中前述反 應氣體（B)係02、N20等之氧化性氣體。 9. 根據申請專利範圍第1〜5項中任一項的氧化膜形成方法 ，其中進一步具備氣體供給源，其係可供給TMP(trimethyl phosphate;三甲基磷酸酯）、TEP(triethyl phosphate;三乙基 磷酸酯）等含攝的氣體及/或TMB(trimethyl borate;三甲基 硼酸酿）、TEB(triethyl borate;三乙基硼酸酉旨）等含硼的氣 85872-950728.doc 1275661 體之製程氣體（D)，並混合製程氣體（D)與製程氣體（A)而 使用。 I 〇·根據申請專利範圍第6項的氧化膜形成方法，其中進一步 具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸醋）、TEP(triethyl phosphate;三乙基磷酸酯） 等含磷的氣體及/或TMB(trimethyl borate;三甲基獨酸酉旨） 、TEB(triethyl borate;三乙基酸醋）等含·的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 II ·根據申請專利範圍第7項的氧化膜形成方法，其中進一步 具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸酯）、TEP(triethyl phosphate;三乙基磷酸酯） 等含磷的氣體及/或TMB(trimethyl borate;三甲基酸酯） 、TEB(triethyl borate;三乙基酸酉旨）等含·的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 12.根據申請專利範圍第8項的氧化膜形成方法，其中進一步 具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸醋）、TEP(triethyl phosphate;三乙基磷酸醋） 等含磷的氣體及/或TMB(trimethyl borate;三甲基硼酸醋） 、TEB(triethyl borate;三乙基硼酸酿）等含硼的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 13·根據申請專利範圍第1〜5項中任一項的氧化膜形成方法 ，其中以前述合流氣體沿著基板之被處理面而形成流動 的氣體流之方式進行。 14.根據申請專利範圍第9項的氧化膜形成方法，其中以前述 85872-950728.doc 1275661 合流氣體沿著基板之被處理面而形成流動的氣體流之方 式進行。 15·根據申請專利範圍第13項的氧化膜形成方法，其中藉排 氣構件，以前述合流氣體沿著基板的被處理面而形成流 動的氣體流之方式來進行排氣控制。 1 6·根據申請專利範圍第14項的氧化膜形成方法，其中藉排 氣構件，以前述合流氣體沿著基板的被處理面而形成流 動的氣體流之方式來進行排氣控制。 17·根據申請專利範圍第13項之氧化膜形成方法，其中前述 原料氣體與反應氣體之導入流量的合計流量與沿著基板 之被處理面而流動的氣體流之流量略同量。 18.根據申請專利範圍第14項之氧化膜形成方法，其中前述 原料氣體與反應氣體之導入流量的合計流量與沿著基板 之被處理面而流動的氣體流之流量略同量。 19· 一種氧化膜形成裝置，其係藉由在大氣壓附近的壓力下 <CVD法，而於基板之表面形成氧化膜之裝置，其具備 可供給原料氣體（A)、反應氣體（B)之2成分的製程氣體的 氣把ί、給源與放電處理部，於前述2成分的製程氣體（八) 、（Β)中，在放電處理部放電處理製程氣體（Β)，於經放電 處理《製程氣體（Β)中，不放電處理製程氣體而在基 板表面附近合流，進行混合。 2〇·種氧化膜形成裝置，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之裝置，其具備 可供給原料氣體（Α)、反應氣體（Β)、Η,Ο氣體（C)之3成分 85872-950728.doc 1275661 的製程氣體的氣體供給源與放電處理部，於前述3成分的 製程氣體（A)〜（C)中，在放電處理部放電處理製程氣體 (B)，於經放電處理之製程氣體（B)中，不放電處理製程氣 體（A)與製程氣體（C)之混合氣體，而在基板表面附近合流 ，進行混合。 2 1. —種氧化膜形成裝置，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之裝置，其具備 可供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分 的製程氣體的氣體供給源與放電處理部，於前述3成分的 製程氣體（A)〜（C)中，分別在各自的放電處理部製程氣體 (B)與製程氣體（C)放電處理，於經放電處理之製程氣體 (B) 及製程氣體（C)中，不放電處理製程氣體（A)，而在基 板表面附近合流，進行混合。 22. —種氧化膜形成裝置，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之裝置，其具備 可供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分 的製程氣體的氣體供給源與放電處理部，於前述3成分的 製程氣體（A)〜（C)中，使已混合製程氣體（B)與製程氣體 (C) 之混合氣體在放電處理部進行放電處理，於經放電處 理之混合氣體中，不放電處理製程氣體（A)，而在基板表 面附近合流，進行混合。 23. —種氧化膜形成裝置，其係藉由在大氣壓附近的壓力下 之CVD法，而於基板之表面形成氧化膜之裝置，其具備 可供給原料氣體（A)、反應氣體（B)、H20氣體（C)之3成分 85872-950728.doc 1275661 的製程氣體的氣體供給源與放電處理部，於前述3成分的 製程氣體（A)〜（C)中，在放電處理部放電處理製程氣體 (B)，於經其放電處理之製程氣體（B)中，不放電處理製程 氣體（A)與製程氣體（C)之混合氣體，而在基板表面附近合 流，進行混合。 24. 根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中前述原料氣體（A)係含有TMOS(tetramethoxy silane;四甲氧基石夕燒）、MTM OS (methyl trim ethoxy silane; 甲基三甲氧基矽烷）等之含矽的氣體。 25. 根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中前述反應氣體（B)係02、N20等之氧化性氣體。 26. 根據申請專利範圍第24項的氧化膜形成裝置，其中前述 反應氣體（B)係02、N20等之氧化性氣體。 27. 根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中前述使用於CVD法之製程氣體之中，前述製程 氣體（B)的量為製程氣體全體之50重量％以上，且，前述 製程氣體（A)與前述製程氣體（C)之重量比（製程氣體（A)/ 製程氣體（C))為1/100〜1/0.02。 28. 根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中前述3成分之製程氣體的供給總量為1〜300 SLM。 29. 根據申請專利範圍第27項的氧化膜形成裝置，其中前述3 成分之製程氣體的供給總量為1〜300 SLM。 30. 根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中進一步具備氣體供給源，其係可供給 85872-950728.doc 1275661 TMP(trimethyl phosphate;三甲基磷酸酉旨）、TEP(triethyl phosphate;三乙基磷酸酯）等含磷的氣體及/或 TMB(trimethyl borate;三甲基酸酉旨）、TEB(triethyl borate;三乙基硼酸酯）等含硼的氣體之製程氣體（D)，並混 合製程氣體（D)與製程氣體（A)而使用。 3 1.根據申請專利範圍第24項的氧化膜形成裝置，其中進一 步具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸酉旨）、TEP(triethyl phosphate;三乙基麟酸酉I ) 等含磷的氣體及/或TMB(trimethyl borate;三甲基测酸酉旨） 、TEB(triethyl borate;三乙基硼酸酯）等含硼的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 32.根據申請專利範圍第25項的氧化膜形成裝置，其中進一 步具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸酉旨）、TEP(triethyl phosphate;三乙基磷酸酉旨） 等含磷的氣體及/或TMB(trimethyl borate;三甲基硼酸酉旨） 、TEB(triethyl borate;三乙基硼酸酯）等含硼的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 33_根據申請專利範圍第26項的氧化膜形成裝置，其中進一 步具備氣體供給源，其係可供給TMP(trimethyl phosphate; 三甲基磷酸醋）、TEP(triethyl phosphate;三乙基磷酸酉旨） 等含磷的氣體及/或TMB(trimethyl borate;三甲基硼酸酯） 、TEB(triethyl borate;三乙基硼酸酯）等含硼的氣體之製程 氣體（D)，並混合製程氣體（D)與製程氣體（A)而使用。 3 4.根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 85872~950728.doc 1275661 置，其中前述氣體處理部與載置於基板載置部之基板表 面之距離為〇·5〜30 mm。 35.根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置，其中載置基板之基板載置部與前述放電處理部相對 地朝一方向或兩方向移動，俾可使基板相對地單方向搬 U或往返搬送，同時並於其基板搬送經過的途中配置未 放電處理之製程氣體的氣體喷出口，相對於其氣體噴出 口的基板搬送方向’於前方部及後方部配置經放電處理 之製程氣體的氣體噴出口。 36·根據申請專利範圍第35項之氧化膜形成裝置，其中從相 對A則述基板搬送方向而配置於前方部及後方部之氣體 赁出口所噴出之經放電處理的製程氣體係相同的製程^ 體0 37·根據申請專利範圍第19〜23項中任一項的氧化膜形成裝 置’其中具備排氣構件，其係排氣控制前述反應氣體與 前述原料氣體的合流氣體流動的方向。 〃 38·根據中請專利範圍第37項之氧化膜形成裝置，其中前述 排氣構件㈣前述反應㈣與前述原料氣體合流之處U 隔開合流錢之流路的側面，配置於接近 39.根據申請專利範圍第37項之氧化膜形成裝置，其中前 排氣構件配置於前述合流處之兩側，從其合流處到達 氧構件之合流氣體流路中，以接近反應氣體之氣體嗔 口侧的流路氣導變大之方式構成。 、 85872-950728.doc 1275661 40.根據申請專利範圍第37項的氧化膜形成裝置，其中設有 一用以形成沿著被處理面的合流氣體流路之氣體整流板。 4 1.根據申請專利範圍第40項之氧化膜形成裝置，其中設有 陶瓷多孔質製之氣體整流板，以從此氣體整流板吹出惰 性氣體之方式構成。 85872-950728.doc
TW092116140A 2002-06-14 2003-06-13 Oxide film forming method and oxide film forming apparatus TWI275661B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002174638 2002-06-14
JP2002197780A JP4231250B2 (ja) 2002-07-05 2002-07-05 プラズマｃｖｄ装置
JP2002299710A JP4294932B2 (ja) 2002-10-11 2002-10-11 酸化膜形成方法及び酸化膜形成装置

Publications (2)

Publication Number Publication Date
TW200407455A TW200407455A (en) 2004-05-16
TWI275661B true TWI275661B (en) 2007-03-11

Family

ID=29740553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116140A TWI275661B (en) 2002-06-14 2003-06-13 Oxide film forming method and oxide film forming apparatus

Country Status (7)

Country Link
US (1) US20050208215A1 (zh)
EP (1) EP1536462A4 (zh)
KR (1) KR101019190B1 (zh)
CN (1) CN100479110C (zh)
CA (1) CA2489544A1 (zh)
TW (1) TWI275661B (zh)
WO (1) WO2003107409A1 (zh)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235464A (ja) * 2004-02-17 2005-09-02 Toshio Goto プラズマ発生装置
JP2008545059A (ja) * 2004-10-29 2008-12-11 ダウ グローバル テクノロジーズ インコーポレイティド 蒸着速度が改良されたプラズマ増進化学蒸着法
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
WO2007145513A1 (en) * 2006-06-16 2007-12-21 Fujifilm Manufacturing Europe B.V. Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
KR100842745B1 (ko) * 2006-11-30 2008-07-01 주식회사 하이닉스반도체 스캔 인젝터를 가지는 플라즈마 공정 장비 및 공정 방법
KR100811275B1 (ko) * 2006-12-28 2008-03-07 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
TWI354712B (en) 2007-09-10 2011-12-21 Ind Tech Res Inst Film coating system and isolating device
GB0717430D0 (en) * 2007-09-10 2007-10-24 Dow Corning Ireland Ltd Atmospheric pressure plasma
CN101481789B (zh) * 2008-01-11 2012-03-21 财团法人工业技术研究院 镀膜系统及其隔离装置
CN105206496B (zh) * 2008-08-04 2019-07-05 北美Agc平板玻璃公司 等离子体源和用等离子体增强的化学气相沉积来沉积薄膜涂层的方法
US8865259B2 (en) * 2010-04-26 2014-10-21 Singulus Mocvd Gmbh I.Gr. Method and system for inline chemical vapor deposition
US20110262641A1 (en) * 2010-04-26 2011-10-27 Aventa Systems, Llc Inline chemical vapor deposition system
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
TWI541378B (zh) 2010-10-16 2016-07-11 奧特科技公司 原子層沉積鍍膜系統及方法
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
DE112011105618T5 (de) * 2011-09-13 2014-06-18 Toshiba Mitsubishi-Electric Industrial Systems Corp. Oxidfilm-Niederschlagsverfahren und Oxidfilm-Niederschlagsvorrichtung
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US20140099794A1 (en) * 2012-09-21 2014-04-10 Applied Materials, Inc. Radical chemistry modulation and control using multiple flow pathways
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
KR101394912B1 (ko) * 2013-02-21 2014-05-14 주식회사 테스 박막증착장치
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
KR101560562B1 (ko) * 2013-06-21 2015-10-16 주식회사 테스 박막증착장치
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
KR102365939B1 (ko) 2014-12-05 2022-02-22 에이지씨 플랫 글래스 노스 아메리카, 인코퍼레이티드 거대-입자 감소 코팅을 활용하는 플라즈마 소스 및 박막 코팅의 증착과 표면의 개질을 위해 거대-입자 감소 코팅을 활용하는 플라즈마 소스의 사용 방법
JP6710686B2 (ja) 2014-12-05 2020-06-17 エージーシー ガラス ヨーロッパ 中空陰極プラズマ源、基材処理方法
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9721764B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Method of producing plasma by multiple-phase alternating or pulsed electrical current
US9721765B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Plasma device driven by multiple-phase alternating or pulsed electrical current
US10573499B2 (en) 2015-12-18 2020-02-25 Agc Flat Glass North America, Inc. Method of extracting and accelerating ions
US10242846B2 (en) 2015-12-18 2019-03-26 Agc Flat Glass North America, Inc. Hollow cathode ion source
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
EP3760759A4 (en) * 2018-03-30 2021-04-21 JFE Steel Corporation SURFACE TREATMENT PLANT
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN115125621B (zh) * 2022-08-12 2023-11-10 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943345A (en) * 1989-03-23 1990-07-24 Board Of Trustees Operating Michigan State University Plasma reactor apparatus and method for treating a substrate
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP3388651B2 (ja) * 1995-04-07 2003-03-24 株式会社アルバック 絶縁膜の形成方法
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
JPH0959777A (ja) * 1995-06-16 1997-03-04 Sekisui Chem Co Ltd 放電プラズマ処理方法及び放電プラズマ処理装置
US6531193B2 (en) * 1997-07-07 2003-03-11 The Penn State Research Foundation Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (TMS) for stress control and coverage applications
US6110556A (en) * 1997-10-17 2000-08-29 Applied Materials, Inc. Lid assembly for a process chamber employing asymmetric flow geometries
DE19807086A1 (de) * 1998-02-20 1999-08-26 Fraunhofer Ges Forschung Verfahren zum Beschichten von Oberflächen eines Substrates, Vorrichtung zur Durchführung des Verfahrens, Schichtsystem sowie beschichtetes Substrat
US6465044B1 (en) * 1999-07-09 2002-10-15 Silicon Valley Group, Thermal Systems Llp Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
JP2002158219A (ja) * 2000-09-06 2002-05-31 Sekisui Chem Co Ltd 放電プラズマ処理装置及びそれを用いた処理方法
JP4809973B2 (ja) * 2000-11-15 2011-11-09 積水化学工業株式会社 半導体素子の製造方法及びその装置
JP2003249492A (ja) * 2002-02-22 2003-09-05 Konica Corp プラズマ放電処理装置、薄膜形成方法及び基材

Also Published As

Publication number Publication date
TW200407455A (en) 2004-05-16
CA2489544A1 (en) 2003-12-24
KR20050012789A (ko) 2005-02-02
CN100479110C (zh) 2009-04-15
WO2003107409A1 (ja) 2003-12-24
US20050208215A1 (en) 2005-09-22
EP1536462A1 (en) 2005-06-01
CN1672248A (zh) 2005-09-21
EP1536462A4 (en) 2010-04-07
KR101019190B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
TWI275661B (en) Oxide film forming method and oxide film forming apparatus
TWI660420B (zh) 使用遠端電漿源之加強式蝕刻製程
TWI674628B (zh) 氮化鈦移除
TWI618144B (zh) 氮化鈦之選擇性移除
JP6386519B2 (ja) Ｃｖｄ装置、及び、ｃｖｄ膜の製造方法
JP5328685B2 (ja) プラズマ処理装置及びプラズマ処理方法
TWI541890B (zh) 選擇性抑制含有矽及氧兩者之材料的乾式蝕刻速率
US20140134842A1 (en) Dry etch process
KR101913978B1 (ko) 라디칼 가스 발생 시스템
JP2014103155A (ja) プラズマ処理方法及びプラズマ処理装置
WO2013111461A1 (ja) プラズマ処理方法及びプラズマ処理装置
JPH05275345A (ja) プラズマｃｖｄ方法およびその装置
JP2005005280A (ja) 半導体基板を不動態化する方法
US10204795B2 (en) Flow distribution plate for surface fluorine reduction
JP4231250B2 (ja) プラズマｃｖｄ装置
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
JP4783409B2 (ja) プラズマｃｖｄ装置
JPH06112133A (ja) 透明誘電体膜を基体上に被覆する方法
JP2004072085A (ja) 酸化膜形成装置及び酸化膜形成方法
CN110504461B (zh) 燃料电池用隔板的制造方法以及制造装置
JP4394939B2 (ja) プラズマ成膜装置
JP3665031B2 (ja) バリアメタル膜作製装置及びバリアメタル膜作製方法
JP5096412B2 (ja) 酸化膜形成装置及び酸化膜形成方法
JP2004179346A (ja) 成膜装置及び成膜方法
JP4680619B2 (ja) プラズマ成膜装置