CN100479110C - 氧化膜形成方法及氧化膜形成装置 - Google Patents

氧化膜形成方法及氧化膜形成装置 Download PDF

Info

Publication number
CN100479110C
CN100479110C CNB038177498A CN03817749A CN100479110C CN 100479110 C CN100479110 C CN 100479110C CN B038177498 A CNB038177498 A CN B038177498A CN 03817749 A CN03817749 A CN 03817749A CN 100479110 C CN100479110 C CN 100479110C
Authority
CN
China
Prior art keywords
gas
substrate
process gas
discharge process
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038177498A
Other languages
English (en)
Other versions
CN1672248A (zh
Inventor
江口勇司
中岛节男
伊藤巧
川崎真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002197780A external-priority patent/JP4231250B2/ja
Priority claimed from JP2002299710A external-priority patent/JP4294932B2/ja
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of CN1672248A publication Critical patent/CN1672248A/zh
Application granted granted Critical
Publication of CN100479110C publication Critical patent/CN100479110C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45514—Mixing in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45595—Atmospheric CVD gas inlets with no enclosed reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种利用大气压附近的压力条件下的CVD法在基板(S)的表面形成氧化膜的装置，具备供给由TMOS、MTMOS等含硅气体构成的原料气体(A)、由O2、N2O等氧化性气体构成的反应气体(B)这样的2成分工艺气体的工艺气体供给源(3A)、(3B)、放电处理部(1)。通过对工艺气体(A)不进行放电处理，而在基板表面附近混合到用放电处理部1进行了放电处理的工艺气体(B)中，从而在常压下的CVD法中，用较快的成膜速度形成膜质、覆盖性良好的氧化膜。另外，如果混合进行了放电处理或未进行放电处理的H2O则更为理想。

Description

氧化膜形成方法及氧化膜形成装置
技术领域
本发明涉及利用大气压附近的压力条件的化学气相生长法(CVD：Chemical Vapor Deposition)，在基板的表面形成氧化膜的氧化膜形成方法及实施它的氧化膜形成装置。
背景技术
作为在硅晶片、电子电路基板等的基板的表面形成硅氧化膜(SiO2)的方法，以往主要采用使用四甲氧基硅烷(TMOS：Si(OCH3)4)及氧(O2)的低压等离子体CVD法、使用四乙氧基硅烷(TEOS：Si(OC2H5)4)及臭氧(O3)的常压热CVD法。但是，这些氧化膜形成方法中，如果要使膜质及覆盖性中中的任一项良好，则有很多需要改善的地方。
考虑到此点，在特公平08-6181号公报(以下称为专利文献1。)中，将TEOS和低浓度的臭氧气体的混合气体在基板表面与高浓度的臭氧气体混合，另外，在特开平08-306683号公报(以下称为专利文献2。)中，公布有通过将TEOS和臭氧气体和H2O气体的混合气体向基板表面吹送而进行成膜，来形成水分、氢、碳等的含量较少并且覆盖性良好的含硅绝缘膜的方法。
另外，在特开2001-144084号公报(以下称为专利文献3。)中，公布有通过将TMOS和氧化性气体等离子体化而进行成膜，从而形成水分、氢、碳等的含量较少并且覆盖性良好的含硅绝缘膜的方法。
此外，在该公报中所记述的方法中，通过适当调整温度、压力、高频电压、反应气体流量等参数，来控制膜质、覆盖性及成膜速度。
但是，所述专利文献1及2中所公布的氧化膜形成方法由于是利用常压热CVD法的方法，因此有成膜速度较慢并且泄漏电流值大的问题。
另一方面，所述专利文献3中所公布的氧化膜形成方法由于是在低压下实施的方法，因此就需要用于保持为真空状态的设备，并且直到达到真空状态为止时需要很长时间，因此有生产性差的问题。
另外，在专利文献3中，仅公布在低压下实施的内容，而对常压下实施的情况没有任何公布。
所以，本发明人等通过实验，在将TMOS及O2类气体在常压下等离子体化而形成了氧化膜后，虽然与使用TEOS及O3类气体的常压热CVD法相比，成膜速度及膜质被改善，但是依然未得到可以充分满意的结果。这是因为，低压下等离子体化时的参数无法直接在常压下应用。特别是，当向电极在常压下施加数百kHz的高频电压时，难以使膜质良好，阻止膜的绝缘破坏。
但是，作为在常压下利用等离子体CVD法在基板表面形成氧化膜的方法，可以考虑(1)在对原料气体和氧气的混合气体进行等离子体激发后，向基板吹送而形成氧化膜的方法、(2)在被等离子体激发的原料气体中混合氧气，对该混合气体进一步进行等离子体激发而在基板上形成氧化膜的方法。
但是，根据所述成膜方法(1)及(2)，由于在等离子体空间中在电极(等离子体发生用)自身上成膜，气体无法被有效利用，因此无法获得高的成膜速度。另外，由于产生大量电极附着物，因此有维护间隔缩短的缺点。
另外，在气流的影响较强的粘性流区域(常压)中，即使将分别等离子体激发的多种气体简单地向同一位置集中吹送，由于分别形成层流而分离流动，因此此种方法无法被直接采用。
发明内容
本发明是鉴于此种以往的问题而形成的，目的在于，提供即使在利用常压下的CVD法形成氧化膜的情况下，也可以用较快的成膜速度形成膜质、覆盖性良好的氧化膜的氧化膜形成方法及实施该方法的氧化膜形成装置。
本发明的另外的目的在于，提供可以用较快的成膜速度形成氧化膜，并且可以延长维护间隔的氧化膜形成方法及实施该方法的氧化膜形成装置。
由于原料气体当等离子体化时就立即反应，因此在经过等离子体空间中就变为向电极上的附着物或反应物的粒子而被消耗，由此就会使成膜速度降低，造成杂质混入薄膜中，并需要进行频繁的维护。
考虑到该点，为了达成所述目的，本发明人等反复进行了各种研究、实验，发现在常压下的等离子体CVD法中，通过将TMOS不投入等离子体中地喷出，另一方面，将放电处理了的O2另行喷出，结果使TMOS和O2在基板表面附近合流、混合，就可以用较快的成膜速度形成膜质、覆盖性良好的氧化膜。
如果使原料气体合流到因通过等离子体空间而变为活性种的反应气体中，则由于该变为活性种的反应气体与原料气体因接触而反应，进行成膜，因此原料气体就会在成膜反应中被有效地利用，从而可以防止电极附着物或杂质的产生。所以，就可以用较高的成膜速度获得氧化膜，而且可以延长维护间隔。
另外，本发明人等反复进行了进一步的研究、实验，结果发现，在常压下的等离子体CVD法中，通过将TMOS不投入等离子体中，而与放电处理了的O2在基板表面附近混合，并且添加放电处理了的或未放电处理的H2O气体，就可以用较快的成膜速度形成膜质、覆盖性更加良好的氧化膜。
而且，虽然对于添加H2O时的详细的反应机理还有很多不明确的部分，但是认为关键是因为，由于H2O与活性的氧种相遇，而生成氧化力非常强的OH自由基，或者TMOS(也包括MTMOS(甲基三甲氧基硅烷：CH3Si(OCH3)3)具有与H2O的反应性非常高的SiOCH3基。
本发明着眼于如上所述的方面，通过向未放电处理的TMOS或MTMOS等原料气体中，在基板表面附近混合放电处理了的O2或N2O等反应气体，而实现了可以用较快的成膜速度形成膜质、覆盖性都良好的氧化膜的氧化膜形成方法及氧化膜形成装置。
即，本发明的氧化膜形成方法是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)这样的2成分工艺气体，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合进行了放电处理的工艺气体(B)。
另外，本发明的氧化膜形成装置是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，由供给原料气体(A)、反应气体(B)这样的2成分工艺气体的工艺气体供给源、放电处理部构成，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合在所述放电处理部中进行了放电处理的工艺气体(B)。
另外，本发明通过向未放电处理的TMOS或MTMOS等原料气体中，在基板表面附近混合放电处理了的O2或N2O等反应气体，并且添加放电处理了的或未放电处理的H2O气体，而实现了可以用较快的成膜速度形成膜质、覆盖性都更为良好的氧化膜的氧化膜形成方法及氧化膜形成装置。
其具体的构成表示如下。
即，本发明的氧化膜形成方法是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，向未进行放电处理的工艺气体(A)及工艺气体(C)中，在基板的表面附近混合进行了放电处理的工艺气体(B)。
另外，本发明的氧化膜形成方法是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合分别单独进行了放电处理的工艺气体(B)及工艺气体(C)。
另外，本发明的氧化膜形成方法是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合进行了放电处理的工艺气体(B)和工艺气体(C)的混合气体。
另外，本发明的氧化膜形成方法是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，向未进行放电处理的工艺气体(A)和工艺气体(C)的混合气体中，在基板的表面附近混合进行了放电处理的工艺气体(B)。
此外，本发明的氧化膜形成装置是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，由供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部构成，向未进行放电处理的工艺气体(A)及工艺气体(C)中，在基板的表面附近混合在所述放电处理部中进行了放电处理的工艺气体(B)。
另外，本发明的氧化膜形成装置是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，由供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部构成，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合分别各自在放电处理部中进行了放电处理的工艺气体(B)及工艺气体(C)。
另外，本发明的氧化膜形成装置是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，由供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部构成，向未进行放电处理的工艺气体(A)中，在基板的表面附近混合在放电处理部中进行了放电处理的工艺气体(B)及工艺气体(C)的混合气体。
另外，本发明的氧化膜形成装置是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，由供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部构成，向未进行放电处理的工艺气体(A)和工艺气体(C)的混合气体中，在基板的表面附近混合在放电处理部中进行了放电处理的工艺气体(B)。
在本发明的氧化膜形成方法及装置中，作为所述原料气体(A)，可以使用TMOS、MTMOS等含硅气体。
另外，作为所述反应气体(B)，可以使用O2或N2O等氧化性气体。
在本发明的氧化膜形成方法及装置中，CVD法中所使用的工艺气体当中的所述工艺气体(B)的量在工艺气体整体的50重量％以上，并且所述工艺气体(A)和所述工艺气体(C)的重量比[工艺气体(A)/工艺气体(C)]优选1/100～1/0.02。
当工艺气体(B)的O2或N2O少于50重量％时，则膜质降低。另外，当重量比[工艺气体(A)/工艺气体(C)]少于1/100时，也就是使工艺气体(C)相对于工艺气体(A)更多，则改良膜质的效果饱和。另一方面，当重量比[工艺气体(A)/工艺气体(C)]大于1/0.02时，则不能观察到膜质改善的效果。
在本发明的氧化膜形成方法及装置中，所述3成分的工艺气体的供给总量优选1～300SLM。工艺气体的供给总量少于该范围时，则成膜速度变慢。另外，当多于该范围时，则气流紊乱，难以进行均一的成膜。
在本发明的氧化膜形成方法及装置中，也可以将TMP、TEP等含有磷的气体或TMB、TEB等含有硼的气体之类的工艺气体(D)与工艺气体(A)混合而使用。
如果将TMP、TEP等含磷气体、TMB、TEB等含硼气体(D)混合，则可以形成P掺杂硅氧化膜、B掺杂硅氧化膜、B、P掺杂硅氧化膜等。这些氧化膜由于与非掺杂的硅氧化膜相比，可以大幅度降低应力，因此在形成厚膜的情况下极为有效。另外，由于起到离子的吸气效果，因此作为保护膜也十分有效。
在本发明的氧化膜形成装置中，所述放电处理部和放置在基板放置部上的基板表面的距离优选0.5～30mm。
在本发明的氧化膜形成装置中，通过使放置基板的基板放置部和所述放电处理部相对地向一个方向或两个方向移动，就可以将基板单向搬送或往复搬送，并且也可以采用如下构成，即，在该基板搬送路径的中途配置未放电处理的工艺气体的气体喷出口，在该气体喷出口的相对于基板搬送方向的前方部及后方部上配置放电处理了的工艺气体的气体喷出口。
这里，既可以采用基板放置部移动的构成，也可以采用放电处理部移动的构成，还可以采用它们两者都移动的构成。
此外，从相对于基板搬送方向配置在前方部及后方部的气体喷出口喷出的放电处理了的工艺气体也可以是相同的工艺气体。
在本发明的氧化膜形成方法中，最好使通过等离子体空间后的反应气体和原料气体的合流气体的气流成为沿着被处理面流动的气体流。
这样，就会在合流气体混合的同时逐渐进行反应，在基板的被处理面上形成薄膜。这里，通过形成所述的流动，就可以确保合流了的气体混合的时间和反应所必需的时间，由于该反应在基板的附近侧进行，因此就被优先地消耗于薄膜形成中。所以，就不会浪费含金属气体，从而可以提高成膜速度。而且，如果基板的被处理面为平面，则最好形成与该平面近似平行的流动。
作为实现如上所述的合流气体的气体流的方法，可以举出利用排气机构按照使所述合流气体形成沿着基板的被处理面流动的气体流的方式进行排气控制的方法。
在本发明的氧化膜形成方法中，最好使所述原料气体和反应气体的导入流量的合计流量与沿着基板的被处理面流动的气流的流量近似相同。另外，作为反应气体，优选使用氧气、氮气或氢气中的任意一种气体。
本发明的氧化膜形成装置是使用原料气体和与该原料气体反应的反应气体的氧化膜形成装置，其特征是，具备在常压下产生等离子体空间的电极、向该等离子体空间供给反应气体的反应气体供给源、向通过了所述等离子体空间的反应气体的吹出口附近供给原料气体的含金属气体供给源、对通过了所述等离子体空间的反应气体和原料气体的合流气体所流动的方向进行排气控制的排气机构。
根据本发明的氧化膜形成装置，由于使原料气体与因通过等离子体空间而变为活性种的反应气体合流，利用该活性种和原料气体接触而反应来进行成膜，因此原料气体就被有效地用于成膜反应，从而可以防止电极附着物或杂质的产生。所以，就可以用较高的成膜速度获得氧化膜，而且可以延长维护间隔。
另外，通过按照使合流气体流动的方向成为沿着基板的被处理面的方向的方式来进行排气控制，就会在合流的气体混合的同时逐步地进行反应，在基板的被处理面上形成薄膜。这里，通过形成所述的流动，就可以确保合流的气体混合的时间和反应所必需的时间，由于该反应是在基板的附近侧进行，因此就被优先消耗在薄膜形成中。就可以不会浪费原料气体，而提高成膜速度。如果被处理面为平面，则最好形成与该平面近似平行的气流。
本发明的氧化膜形成装置中，最好将排气机构配置在位于与通过了所述等离子体空间的反应气体和原料气体合流的位置相隔合流气体的流路(沿着基板的被处理面的流路)的侧方的接近等离子体空间的一侧。
通过如此配置，则在经过等离子体空间而被活性化了的反应气体所形成的气流与未被活性化的原料气体所形成的气流的比较中，被活性化了的气体的气流变短，活性种就会在与原料气体的气流接触·混合后到达被处理面。该配置由于不会使活性化了的气体失活，在使之与原料气体接触的同时到达基板表面，因此十分有效。
而且，在以上的排气机构的配置中，也要考虑来自未设置排气机构的一侧的外部空气的卷入带来问题的情况。为了防止该情况，采用如下的构成即可，即，将排气机构配置在所述合流位置的两侧，使从该合流位置到排气机构的合流气体流路当中的与等离子体空间接近的一侧，即与反应气体的气体喷出口接近的一侧的流路的传导力增大。像这样，通过在2个流路中形成传导力差，将与等离子体空间接近的一侧的流路设为主要的气流，活性种就会在与原料气体的气流接触·混合后到达被处理面。
本发明的氧化膜形成装置是使用原料气体和与该原料气体反应的反应气体的氧化膜形成装置，其特征是，具备：具有2组在常压下产生等离子体空间的电极并向各个等离子体空间供给反应气体的反应气体供给源、向通过了所述2个等离子体空间的反应气体被吹出的2个吹出口之间供给原料气体的原料气体供给源。而且，2个等离子体空间最好对称，反应气体供给量最好也相等。
根据本发明的氧化膜形成装置，通过在原料气体的两端配置等离子体化了的反应气体的吹出口，就可以同时实现以下两方面：防止外部空气的卷入，使活性种在与原料气体的气流接触·混合后到达被处理面。即，通过采用所述配置，利用被自然推出的气流，就可以防止外部空气的卷入，使活性种在与原料气体的气流接触·混合后到达被处理面。
本发明的氧化膜形成装置中，当在与2个反应气体吹出口相隔合流气体的流路的两侧配置排气机构时，就可以积极地控制沿着被处理面的气流，或回收反应后的气体。
本发明的各氧化膜形成装置中，也可以设置气体整流板而形成沿着基板的被处理面的合流气体流路。
另外，也可以采用使用多孔陶瓷制的气体整流板而从该气体整流板中吹出惰性气体的构成。由于合流后的混合气体与气体整流板接触，因此虽然容易引起反应物的附着，但是通过从气体整流板中吹出惰性气体，就会防止此种附着，因此十分有效。作为惰性气体，可以举出氮气、氩气、氦气等。
具有以上的特征的本发明的氧化膜形成方法及装置可以在半导体装置中形成含硅绝缘膜(硅氧化膜)时有效地利用。
下面，将对本发明的氧化膜形成方法及氧化膜形成装置进行更详细的说明。
本发明中所说的大气压附近的压力是指1.0×104～11×104Pa的压力，但是特别优选采用容易进行压力调整且装置构成简单的9.331×104～10.397×104Pa。
本发明中，在形成氧化膜时，基板加热、保持在特定温度，该加热温度优选设为100～500℃。
作为本发明中使用的放电处理部，可以举出通过在一对电极间施加电场而产生辉光放电的放电装置等。
作为电极的材质，例如可以举出铁、铜、铝等金属单体、不锈钢、黄铜等合金或者金属间化合物等。
作为电极的形态，为了防止由电场集中造成的弧放电的产生，最好为等离子体空间(电极间)的距离达到一定值的形态，特别优选将平板型电极平行地相对配置。
另外，产生等离子体的电极(对置电极)需要在一对当中的至少一方的对置面上配置固体电介质。此时，优选采用被设置为固体电介质的一侧的电极密接并且完全覆盖所接触的电极的对置面的方式。如果未被固体电介质覆盖，而有电极间直接面对的部位，则容易从该处产生弧放电。
所述固体电介质的形状也可以是板状、薄片状或薄膜状的任意形状。固体电介质的厚度优选0.01～4mm。当固体电介质的厚度过厚时，则在产生放电等离子体时需要高电压，如果厚度过薄，则在施加电压时会引起绝缘破坏，有产生弧放电的情况。
而且，固体电介质也可以是利用喷镀法涂覆在电极表面上的膜。
作为所述固体电介质的材质，例如可以举出聚四氟乙烯、聚对苯二甲酸乙二醇酯等塑料、玻璃、二氧化硅、氧化铝、二氧化锆、二氧化钛等金属氧化物、钛酸钡等复合氧化物等。
另外，固体电介质优选比介电常数在2以上(25℃环境下，以下相同)。作为比介电常数在2以上的固体电介质的具体例，可以举出聚四氟乙烯、玻璃、金属氧化膜等。另外，为了稳定地产生高密度的放电等离子体，优选使用比介电常数在10以上的固体电介质。比介电常数的上限虽然没有被特别限定，但是在现有的材料中，已知有18,500左右的材料。作为所述比介电常数在10以上的固体电介质，例如可以举出由以5～50重量％氧化钛、50～95重量％氧化铝混合的金属氧化物被膜或含有氧化锆的金属氧化物被膜构成的物质。
对置电极间的距离虽然要考虑固体电介质的厚度、施加电压的大小、利用等离子体的目的等而适当决定，但是优选0.1～50mm，特别优选0.1～5mm。电极间的距离小于0.1mm时，则很难在电极间形成间隙而设置，另一方面，当超过5mm时，则难以均一地产生放电等离子体。进一步优选的是，容易稳定放电的0.5～3mm。
在所述电极间，虽然施加高频、脉冲波、微波等的电压而产生等离子体，但是优选施加脉冲电压，特别优选施加电压的上升时间及下降时间在10μs以下的、特别优选1μs以下的脉冲电压。如果超过10μs，则放电状态容易转移至弧放电，从而变得不稳定，难以保持利用脉冲电压形成的高密度等离子体状态。
另外，上升时间及下降时间越短，则可以越有效地进行等离子体发生时的气体的电离，但是要实现小于40ns的上升时间的脉冲电压，在实际操作上很困难。上升时间及下降时间的更优选的范围为50ns～5μs。
而且，所谓上升时间是指电压的绝对值连续增加的时间，所谓下降时间是指电压的绝对值连续减少的时间。
所述脉冲电压的电场强度优选1～1000kV/cm，特别优选设为20～300kV/cm。如果电池强度小于1kV/cm，则在成膜处理中要花费过多的时间，如果超过1000kV/cm，则容易产生弧放电。
另外，脉冲电压的电流密度优选10～500mA/cm2，特别优选设为50～500mA/cm2。
所述脉冲电压的频率优选0.5kHz以上。这是因为，如果小于0.5kHz，则由于等离子体密度较低，因此在成膜处理中要花费过多的时间。上限虽然没有被特别限定，但是用常用的13.56MHz、实验中使用的500MHz之类的高频频带即可。如果考虑与负载的整合性的易得性或处理性，则优选设为500kHz以下。通过施加此种脉冲电压，就可以大大提高处理速度。
所述脉冲电压的1个脉冲的持续时间优选200μs以下，更优选0.5～200μs。这是因为，如果超过200μs，则容易转移至弧放电，从而形成不稳定的状态。这里，所谓1个脉冲的持续时间是指，由ON/OFF的循环构成的脉冲电压的1个脉冲的连续ON的时间。
另外，持续时间的间隔优选0.5～1000μs，特别优选0.5～500μs。
本发明中使用的工艺气体至少必须是原料气体(A)及反应气体(B)这样的2成分工艺气体。另外，如果添加H2O气体(C)而形成3成分，则更为理想。
作为原料气体(A)，可以使用TMOS、MTMOS等含硅气体、TiCl2、Ti(O一i-C3H7)4等Ti类的气体或者Al(CH3)3、Al(O-i-C3H7)3、Al(O-Sec-C4H9)3等Al类的气体等含金属气体。
另外，作为反应气体(B)，可以使用O2、N2O等氧化性气体、氮气、氢气。
这些原料气体(A)、反应气体(B)及H2O气体(C)都可以用稀释气体稀释后使用。特别是，由于TMOS、MTMOS、H2O在常温常压下为液体，因此在利用加热等使之气化后，最好将稀释气体作为载气导入。
作为稀释气体，例如可以使用氮气(N2)或氩气(Ar)、氦气(He)等稀释气体。
而且，如果气体生成方式为鼓泡式，则当然会被稀释。
本发明中，CVD法中所使用的工艺气体的整体当中的反应气体(B)优选50重量％以上，并且原料气体(A)和H2O气体(C)的重量比(原料气体(A)/H2O气体(C))优选1/100～1/0.02。
本发明中，含有稀释气体的工艺气体(CVD法中所使用的气体；除去气氛调整用的气体等)的总量(供给总量)例如当以由2.3英寸晶片构成的1200mm□的基板为对象时，优选1～300SLM。
另外，也可以将TMP(三甲基磷酸酯：PO(OCH3)3)、TEP(三乙基磷酸酯：PO(OCH2CH3)3)等含有磷的气体或TMB(三甲基硼酸酯：B(OCH3)3)、TEB(三乙基硼酸酯：B(OCH2CH3)3)等含有硼的气体之类的工艺气体(D)与工艺气体(A)混合使用。
如果混合TMP、TEP等含有磷的气体、TMB、TEB等含有硼的气体(D)，就可以形成P掺杂硅氧化膜、B掺杂硅氧化膜、B、P掺杂硅氧化膜等。这些氧化膜由于与非掺杂的硅氧化膜相比可以大幅度地降低应力，因此在形成厚膜的情况下极为有效。另外，由于起到离子的吸气效果，因此作为保护膜也极为有效。
根据本发明，就可以在电极间直接在大气压下产生放电，从而可以形成被进一步简单化了的电极构造、基于放电顺序的大气压等离子体装置、处理装置及处理方法，并且可以实现高速处理。另外，还可以利用施加电场的频率、电压、电极间隔等参数来调整与各薄膜有关的参数。
另外，利用施加电场的形状及含有变频的频率控制可以实现选择激发，从而选择性地提高特定化合物的成膜速度，可以控制杂质等的纯度。
附图说明
图1是示意性地表示本发明的氧化膜形成装置的一个实施方式的构成的图。
图2～图10是示意性地表示本发明的氧化膜形成装置的其他实施方式的图。
图11是示意性地表示本发明的氧化膜形成装置的实施方式中使用的放电处理部的构成的图。
图12是示意性地表示本发明的氧化膜形成装置的实施方式中使用的气体导入部的构成的图。
图13是示意性地表示本发明的氧化膜形成装置的喷头的图。
图14是示意性地表示本发明的氧化膜形成装置的喷头的纵剖面图。
图15是下侧狭缝的其他实施例的纵剖面图。
图16是覆盖性的评价方法的说明图。
图17～图21是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图22是用表示本发明的实施例14的成膜结果的图来表示成膜速度和放电频率的关系的图表。
图23是用本发明的比较例5的成膜结果来表示成膜速度和放电频率的关系的图表。
具体实施方式
下面将参照附图对本发明的氧化膜形成装置的优选的实施方式进行说明。
<实施方式1>
图1是示意性地表示本发明的氧化膜形成装置的一个实施方式的图。
图1所示的氧化膜形成装置具备2个放电处理部1、1、气体导入部2及用于供给2成分的工艺气体的工艺气体供给源(TMOS)3A、2个工艺气体供给源(O2)3B、3B等。
放电处理部1、1、气体导入部2的各部按照放电处理部1、气体导入部2、放电处理部1的顺序以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
放电处理部1如图11所示，具备由电压施加电极11和接地电极12构成的对置电极10。对置电极10呈现沿垂直于纸面的方向延伸的长方形，其长度设为大于被横穿搬送的基板S的宽度。
对置电极10的电压施加电极11和接地电极12被按照拉开特定的间隔相互平行的方式相对配置，在这些电压施加电极11和接地电极12之间形成放电空间D。
电压施加电极11及接地电极12的各表面分别被固体电介质(未图示)覆盖。
在对置电极10的放电空间D的一端侧设有气体导入口1a，在另一端侧设有气体喷出口1b，从而可以穿过该气体导入口1a向电压施加电极11和接地电极12之间供给工艺气体。
此外，通过在气体供给状态下从电源13向电压施加电极11和接地电极12之间施加电压(脉冲电压)，就会在电压施加电极11和接地电极12之间产生辉光放电等离子体(常压等离子体)，使工艺气体被放电处理。
该被放电处理后的工艺气体从气体喷出口1b向基板S喷出。该气体喷出口1b被制成横穿被搬送的基板S的狭缝状，其长度与对置电极10的长度大致相同。
而且，图11所示的放电处理部1中，虽然设置了由2片电极构成的对置电极，但是并不限定于此，也可以使用具备由3片或者在其以上的电极构成的对置电极的放电处理部。
气体导入部2如图12所示，具备按照拉开特定的间隔而互相平行的方式相对配置的一对对置平板21、22，在一对对置平板21、22之间形成气体通路20。作为气体通路20的一端侧的入口侧和作为另一端侧的出口侧分别成为气体导入口2a和气体喷出口2b，从该气体导入口2a向气体通路20内供给的工艺气体在气体通路20内调整了气流后，从气体喷出口2b向基板S喷出。而且，气体导入部2中不进行放电处理。
本实施方式中，放电处理部1、1及气体导入部2如图2所示，采用了将4个平板型电极4a、4b、4c、4d平行地相对配置的构成，向中央侧的2个电极4b、4c施加脉冲电压，外侧2个电极4a、4d被接地。
2个放电处理部1、1由一对对置电极4a、4b及一对对置电极4c、4d构成，在电极4a、4b间及电极4c、4d间划分出放电空间D。
气体导入部2由一对对置电极4b、4c构成，在电极4b、4c间划分出气体通路20。一对对置电极4b、4c由于被并列地与电源13连接，因此该电极4b、4c间就成为非放电空间。
本实施方式中，工艺气体供给源(TMOS)3A如图3所示，采用在含硅原料贮留槽31上借助配管连接了载气储气瓶32的构成，将从载气储气瓶32流出的载气导入含硅原料贮留槽31，从而将气化了的含硅气体与载气一起供给。
作为含硅原料，使用TEOS或TMOS，作为载气，使用作为惰性气体之一的氮气(N2)。
另外，工艺气体供给源(O2)3B如图4所示，采用在超纯水贮留槽33上借助配管连接了氧储气瓶34的构成，将从氧储气瓶34流出的氧气(O2)导入超纯水贮留槽33，从而将气化了的超纯水(H2O)与氧气(O2)一起供给。而且，也可以不使用超纯水，仅将氧气(O2)作为工艺气体(B)向喷头供给。
此外，在本实施方式中，如图1所示，在各放电处理部1、1的气体导入口1a上连接有各工艺气体供给源(O2)3B、3B，在气体导入部2的气体导入口2a上连接有工艺气体供给源(TMOS)3A，将来自工艺气体供给源3B、3B的O2用放电处理部1、1进行放电处理，通过将该进行了放电处理的O2、由工艺气体供给源3A供给的通过了气体导入部2的TMOS(未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于在对O2进行了放电处理的气体中，混合有未进行放电处理的TMOS，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。
<实施方式2>
图5是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图5所示的氧化膜形成装置具备：放电处理部1、2个气体导入部2、2及用于供给3成分的工艺气体的工艺气体供给源(TMOS)3A、工艺气体供给源(O2)3B、工艺气体供给源(H2O)3C等。
放电处理部1、气体导入部2、2的各部按照放电处理部1、气体导入部2、气体导入部2的顺序以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
在放电处理部1及气体导入部2中，与所述的实施方式1相同，使用图11及图12所示的构造的构件。
此外，在本实施方式中，如图5所示，在放电处理部1的气体导入口1a上连接有工艺气体供给源(O2)3B，在各气体导入部2、2的气体导入口2a上分别连接有工艺气体供给源(TMOS)3A及工艺气体供给源(H2O)3C，将来自工艺气体供给源3B的O2用放电处理部1进行放电处理，通过将该进行了放电处理的O2、由工艺气体供给源3A、3C供给的通过了各气体导入部2的TMOS及H2O(都未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于在对O2进行了放电处理的气体中，混合有未进行放电处理的TMOS及H2O，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。
<实施方式3>
图6是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图6所示的氧化膜形成装置具备：2个放电处理部1、1、气体导入部2及用于供给3成分的工艺气体的工艺气体供给源(TMOS)3A、工艺气体供给源(O2)3B、工艺气体供给源(H2O)3C等。
放电处理部1、1及气体导入部2的各部按照放电处理部1、气体导入部2、放电处理部1的顺序以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
在放电处理部1及气体导入部2中，与所述的实施方式1相同，使用图11及图12所示的构造的构件。
此外，在本实施方式中，在各放电处理部1、1的气体导入口1a上连接有工艺气体供给源(O2)3B及工艺气体供给源(H2O)3C，在气体导入部2的气体导入口2a上连接有工艺气体供给源(TMOS)3A，将来自各工艺气体供给源3B、3C的O2和H2O分别用各自的放电处理部1、1进行放电处理，通过将该进行了放电处理的O2及H2O、由工艺气体供给源3A供给的通过了气体导入部2的TMOS(未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于对O2和H2O分别进行放电处理，并在这些进行了放电处理的气体中，混合有未进行放电处理的TMOS，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。
<实施方式4>
图7是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图7所示的氧化膜形成装置具备：放电处理部1、气体导入部2、供给工艺气体(TMOS)的工艺气体供给源3A及供给混合了2成分的工艺气体的混合气体(O2+H2O)的混合气体供给源3BC等。
放电处理部1和气体导入部2以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
在放电处理部1及气体导入部2中，与所述的实施方式1相同，使用图11及图12所示的构造的构件。
此外，在本实施方式中，在放电处理部1的气体导入口1a上连接有混合气体供给源3BC，在气体导入部2的气体导入口2a上连接有工艺气体供给源3A，将来自混合气体供给源3BC的混合气体(O2+H2O)用放电处理部1进行放电处理，通过将该进行了放电处理的混合气体(O2+H2O)、由工艺气体供给源3A供给的通过了气体导入部2的TMOS(未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于对O2和H2O的混合气体进行放电处理，并在该进行了放电处理的气体中，混合有未进行放电处理的TMOS，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。另外，由于气体导入部为1个即可，因此就可以降低成本。
<实施方式5>
图8是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图8所示的氧化膜形成装置具备：放电处理部1、气体导入部2、供给工艺气体(O2)的工艺气体供给源3B、工艺气体供给源(TMOS)3A及工艺气体供给源(H2O)3C。而且，由于TMOS和H2O反应性非常高，因此将由工艺气体供给源3A及工艺气体供给源3C分别供给的TMOS和H2O在气体导入部2的紧前方处混合，将该混合气体(TMOS+H2O)向气体导入部2供给。
放电处理部1和气体导入部2以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
在放电处理部1及气体导入部2中，与所述的实施方式1相同，使用图11及图12所示的构造的构件。
此外，在本实施方式中，在放电处理部1的气体导入口1a上连接有工艺气体供给源3B，在气体导入部2的气体导入口2a上连接有工艺气体供给源3A及工艺气体供给源3C，将来自工艺气体供给源3B的O2用放电处理部1进行放电处理，通过将该进行了放电处理的O2和由工艺气体供给源3A及工艺气体供给源3C供给并通过了气体导入部2的混合气体(TMOS+H2O：未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于在进行了放电处理的O2中，混合有未进行放电处理的混合气体(TMOS+H2O)，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。
<实施方式6>
图9是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图9所示的氧化膜形成装置具备：2个放电处理部1、1、气体导入部2、供给工艺气体(TMOS)的工艺气体供给源3A及供给混合气体(O2+H2O)的2个混合气体供给源3BC、3BC等。
放电处理部1、1及气体导入部2的各部按照放电处理部1、气体导入部2、放电处理部1的顺序以沿着1个方向相邻的状态被连续设置，从各部的气体喷出口1b、2b(参照图11、图12)中喷出的工艺气体就会在基板S的表面附近混合。
在放电处理部1及气体导入部2中，与所述的实施方式1相同，使用图11及图12所示的构造的构件。
此外，在本实施方式中，在各放电处理部1、1的气体导入口1a上连接有工艺气体供给源3BC、3BC，在气体导入部2的气体导入口2a上连接有工艺气体供给源(TMOS)3A，将来自各混合气体供给源3BC、3BC的混合气体(O2+H2O)分别用各自的放电处理部1、1进行放电处理，通过将这些进行了放电处理的混合气体(O2+H2O)和由工艺气体供给源3A供给并通过了气体导入部2的TMOS(未进行放电处理)在基板S的表面附近混合，即在基板S的表面形成硅氧化膜(SiO2)。
像这样，根据本实施方式，由于对O2和H2O的混合气体(2系统)分别单独进行放电处理，并在这些进行了放电处理的混合气体中，混合有未进行放电处理的TMOS，因此就可以用较快的成膜速度形成膜质·覆盖性都良好的硅氧化膜。
这里，在以上的各实施方式中，在将基板S向各图的左右方向(与气体导入部的气体通路正交的方向)搬送的同时进行CVD处理。
而且，以上的各实施方式中，虽然作为工艺气体(原料气体)使用TMOS，但是，即使取代它而使用MTMOS，也可以获得同等的效果。另外，即使取代作为工艺气体(反应气体)的O2，而使用N2O，也可以获得同等的效果。
<实施方式7>
图10是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图10所示的氧化膜形成装置除了图5所示的氧化膜形成装置的构成以外，还具备供给工艺气体(TMP)的工艺气体供给源3D。将由工艺气体供给源3A供给的TMOS和由工艺气体供给源3D供给的TMP在气体导入部2的前面混合，将该混合气体(TMOS+TMP)向气体导入部2供给。
根据本实施方式，由于将TMP混合到TMOS中，因此就可以形成掺杂了P的硅氧化膜。此外，该P掺杂硅氧化膜与非掺杂的硅氧化膜相同，膜质·覆盖性都十分良好。
而且，虽然在本实施方式中，除了图5所示的氧化膜形成装置的构成以外，还具备供给TMP的工艺气体供给源3D，但是也可以使图6至图9所示的氧化膜形成装置的构成中，具备供给TMP的工艺气体供给源3D。
另外，作为工艺气体(D)，除了TMP以外，也可以使用TEP、TMB、TEB。
<实施方式8>
图17是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图17所示的氧化膜形成装置具备由电压施加电极11和接地电极12构成的对置电极10、对置平板21、电源13、反应气体供给源3F、含金属气体供给源3E及排气机构6等。
对置电极10的电压施加电极11和接地电极12被按照拉开特定的间隔相互平行的方式相对配置，在这一对电极11、12之间形成等离子体空间P。电压施加电极11及接地电极12的各表面分别被固体电介质(未图示)覆盖。
在对置电极10上设有气体导入口1a和气体吹出口1b。在气体导入口1a上连接有反应气体供给源3F，可以向电压施加电极11和接地电极12之间供给反应气体。而且，构成对置电极10的电压施加电极11及接地电极12为长方形的平板电极，气体吹出口1b的形状成为沿纸面向内方向细长的长方形。
对置平板21被设于对置电极10的接地电极12的侧方。对置平板21被以相对于接地电极12拉开特定的间隔而相面对的状态配置，在该对置平板21和接地电极12之间形成有气体通路20。向气体通路20供给来自含金属气体供给源3E的含金属气体，所供给的含金属气体就会与从气体吹出口1b吹出的通过等离子体空间P后的反应气体合流。
对置平板21是与对置电极10的电压施加电极11及接地电极12相同形状(长方形)·尺寸的平板，气体通路20的出口形状与对置电极10的气体吹出口1b相同，形成沿纸面向内方向细长的长方形。而且，平行平板21可以是金属制或绝缘材料制的任意一种。
排气机构6被配置于对置电极10的电压施加电极11的侧方，将对置电极10及对置平板21和基板S之间的气体强制性地向同一方向(图1中左方)排气。在排气机构6中例如可以使用鼓风机等。
此外，在以上的构造的氧化膜形成装置中，在与对置电极10的气体吹出口1b及气体通路20的出口相面对的位置上放置基板S，然后利用排气机构6将对置电极10及对置平板21和基板S之间向一个方向强制性地排气，继而向气体通路20供给来自含金属气体供给源3E的含金属气体(例如TMOS、TEOS等)，并且从反应气体供给源3F向电压施加电极11和接地电极12之间供给反应气体(例如O2等)。该状态下，在电压施加电极11和接地电极12之间就会施加来自电源13的电场(脉冲电场)而在电压施加电极11和接地电极12之间产生等离子体空间P，从而对反应气体进行等离子体激发。通过了该等离子体空间P的反应气体(激发状态)及通过了气体通路20的含金属气体向基板S吹出。这里，由于该实施方式中，利用排气机构6向一个方向进行强制排气，因此通过了等离子体空间P的反应气体和从气体通路20吹出的含金属气体的合流气体就会在被均一地混合的状态下形成与基板S的被处理面大致平行的气流，向排气机构6的配置侧(图17中左侧)沿着一个方向流动。
像这样，根据本实施方式，由于使含金属气体与因通过了等离子体空间P而变为活性种的反应气体合流，该活性种和含金属气体通过接触而反应来进行成膜，因此含金属气体就被有效地用于成膜反应，从而可以防止电极附着物或杂质的产生。所以，就可以将含金属薄膜的成膜速度提高到在工业上可以利用的速度，而且可以延长维护间隔。
而且，图17所示的氧化膜形成装置中，虽然使放电空间P和含金属气体的气体通路20平行并且与基板S的被处理面垂直地配置，但是并不限定于该构造，例如也可以采用按照使放电空间P和含金属气体的气体通路20形成某一角度而合流的方式而形成的构造，或使合流气体相对于基板S的被处理面倾斜地吹送的构造。
<实施方式9>
图18是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
该实施方式中，其特征在于，除了图17的构成以外，在对置平板23的侧方也配置了排气机构6，并且将对置平板23的下部延伸至基板S的附近，相对于对置电极10的电压施加电极11侧的排气机构6的排气传导力，使对置平板23侧的排气机构6的排气传导力更小(例如1/4左右)。除此以外的构成与图17的实施方式相同。
根据该图18的实施方式，由于控制了对置电极10的电压施加电极11侧的排气传导力和对置平板23侧的排气传导力，因此就可以使导入气体通路20的含金属气体的大致全量都朝向一个方向(图18中为左方)流动。即，可以使含金属气体和反应气体的导入流量的合计流量与基本上平行于基板S流动的气流的流量大致相同。而且，由于没有来自外部的气体的卷入，因此特别适于要避免杂质的混入的情况的成膜处理。
<实施方式10>
图19是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
图19所示的氧化膜形成装置具备：由电压施加电极11、11和接地电极12、12构成的2组对置电极10、10、电源13、13、反应气体供给源3F、3F、含金属气体供给源3E及排气机构6、6等。
各对置电极10、10的电压施加电极11、11和接地电极12、12被按照拉开特定的间隔而相互平行的方式相对配置。各电压施加电极11、11及各接地电极12、12的各表面分别被固体电介质(未图示)覆盖。
向对置电极10的电压施加电极11和接地电极12之间(等离子体空间P1)供给来自反应气体供给源3F的反应气体。另外，向对置电极10的电压施加电极11和接地电极12之间(等离子体空间P2)供给来自反应气体供给源3F的反应气体。
对置电极10和对置电极10形成电压施加电极11、11和接地电极12、12的配置左右对称的构造(接地电极12、12在内侧)。另外，对置电极10的接地电极12和对置电极10的接地电极12被以拉开特定的间隔而相面对的状态配置，在这2片接地电极12、12之间形成有气体通路20。向气体通路20供给来自含金属气体供给源3E的含金属气体。
排气机构6、6在夹隔2组对置电极10、10的两侧分别被配置在相对于气体通路20的中心轴成线对称的位置上，被按照对置电极10侧(图19中左侧)的排气传导力和对置电极10侧(图19中右侧)的排气传导力相同的方式构成。在各排气机构6、6中例如使用鼓风机等。
此外，在以上的构造的氧化膜形成装置中，在与2组对置电极10、10的头端(吹出口)相面对的位置上放置基板S，然后进行利用2台排气机构6、6的强制排气，继而向气体通路20供给来自含金属气体供给源3E的含金属气体(例如TMOS、TEOS等)，并且向对置电极10的电压施加电极11和接地电极12之间及对置电极10的电压施加电极11和接地电极12之间分别供给来自反应气体供给源3F、3F的反应气体(例如O2等)。
该状态下，向各对置电极10、10分别施加来自电源13、13的电场(脉冲电场)，在电压施加电极11和接地电极12之间及电压施加电极11和接地电极12之间产生等离子体空间P1、P2，对各反应气体进行等离子体激发。该通过了各等离子体空间P1、P2的反应气体(激发状态)及通过了气体通路20的含金属气体从各吹出口向基板S吹出。这里，该实施方式中，由于将装置构成及排气传导力设为左右对称，因此从气体通路20中吹出的分流气体(含金属气体的分流气体)的气流就与各个通过等离子体空间P1及P2并从气体吹出口11b、1b吹出的各反应气体的气流混合，形成与基板S的被处理面大致平行的气流。而且，由于使通过了等离子体空间P1的反应气体和含气体金属气体的混合流(向图19中左方的气流)与通过了等离子体空间P2的反应气体和含气体金属气体的混合流(向图19中右方的气流)成为等价的状态，因此就可以稳定地获得较高的成膜速度。
而且，图19中所示的构造中，虽然利用2台排气机构6、6进行强制排气，但是如果使导入各对置电极10、10的反应气体的气流量相同，就可以与强制气体的有无及导入气体通路20的含金属气体的气流量无关地，实现通过了等离子体空间P1的反应气体和含气体金属气体的混合流(向图19中左方的气流)与通过了等离子体空间P2的反应气体和含气体金属气体的混合流(向图19中右方的气流)的等价状态。
<实施方式11>
图20是示意性地表示本发明的氧化膜形成装置的其他实施方式的构成的图。
本实施方式中，其特征是，除了图19的构成以外，在对置电极10、10的下端(气体吹出侧)设置了气体整流板51。
如果像这样设置好气体整流板51，则可以使反应气体和含金属气体的合流气体的混合均一性及方向性提高，另外还可以减少气流的紊乱，因此就可以将含金属薄膜的膜质及成膜速度进一步提高。而且，当设置此种气体整流板时，最好使用陶瓷多孔板作为气体整流板51，通过从该多孔板表面吹出N2气，来防止膜向气体整流板51上的附着。
[实施例]
下面，将对本发明的氧化膜形成方法及装置的实施例，与比较例一起进行说明。
<实施例1～3>
[装置构成]
首先，该实施例1～3中所使用的氧化膜形成装置是图1所示的构造的具体例，其喷头如图13所示，放电处理部1、气体导入部2及放电处理部1被以该顺序沿1个方向相邻的状态连续设置。在2个放电处理部1、1上，在气体的流动方向的上游侧分别连接有气体整流部5A及5C。另外，在中央的气体导入部2上连接有气体整流部5B。另外，在各放电处理部1、1的侧方(图中左方及右方)，分别配置有排气机构6、6。
基板放置部7由于向一个方向或两个方向移动，因此放置在基板放置部7上的基板S就会被单向搬送或往复搬送。另外，放电处理部1、1的下端被配置为与基板S靠近，放电处理部1、1与基板表面的距离被设定为0.5～30mm。如果小于0.5mm，则在基板搬送时有与放电处理部1、1接触的可能，如果超过30mm，则常压等离子体飞散而使成膜效率大幅度降低。特别优选设定为2～10mm。
对于所述喷头，如果再进一步具体地说明，则如图14所示，由将被供给的气体的压力分布均一化的气体整流部5A、5B、5C、由陶瓷等绝缘体制成的上侧狭缝8、放电处理部1、气体导入部2及由陶瓷等绝缘体制成的下侧狭缝9构成，在喷头的周围附设有排气机构6、6的排气喷嘴6a、6a。
向喷头供给的含硅气体如图14所示，流经气体整流部5B、上侧狭缝8的流通路8b，被导入气体导入部2的气体通路20。此后，流经下侧狭缝9的流出路9b，从喷出口2b向基板S喷出。
向喷头供给的氧气(O2)如图14所示，流经气体整流部5A、5C、上侧狭缝8的流通路8a、8c，被导入放电处理部1、1的放电空间D、D。此后，在放电空间D、D中，通过被施加高频的脉冲电压，产生辉光放电的常压等离子体，激发状态的氧气(O2)通过下侧狭缝9的流出路9a、9c，从喷出口1b、1b向基板S喷出。
而且，基板S被放置在基板放置部7上，被按照横穿喷出口1b、2b、1b(如果采用其他的说法，则是4片电极4a、4b、4c、4d)的方式搬送。
从喷出口2b喷出的含硅气体和从喷出口1b、1b喷出的激发状态的氧气(O2)通过在基板S的表面附近混合、反应，在基板S的表面形成硅氧化膜(SiO2)。
这里，当硅氧化膜的厚度不够时，则往复搬送基板S即可。另外，当基板S的宽度大于喷头的宽度时，也可以使喷头扫描基板S。
另一方面，成膜处理后的混合气体被吸入排气机构6、6的排气喷嘴6a、6a内，被适当地排出。
这里，下侧狭缝9的流出路9a、9b、9c虽然被按照近似平行的方式形成，但是也可以如图15中所示的下侧狭缝19那样，按照使两侧的流出路19a、19c相对于中央的流出路19b向内方倾斜的方式形成。这样，由于在基板S的表面附近，含硅气体和氧气(O2)会更有效地混合、反应，因此就可以进一步加快硅氧化膜(SiO2)的成膜速度。
另外，在下侧狭缝中，流出路的开口部的形态并不限定于狭缝状的形式，也可以在直线上形成多个圆孔、方孔等的开口。
使用如上所述的氧化膜形成装置，利用如下所示的处理条件、工艺气体，形成了硅氧化膜。气体流量如表1所示。
[处理条件]
·气氛体的压力      95kPa
·基板的加热温度    350C
搬送速度            80mm/min
·施加电压VPP       14.0kV
·脉冲频率          20kHz
[工艺气体]
·气体整流部5A      O2+O3
·气体整流部5B      TEOS+N2
·气体整流部5C      O2+O3
[表1]
Figure C0381774900311
<比较例1、2>
除了使用与实施例1相同的氧化膜形成装置，改变了工艺气体供给位置以外，在与实施例1～3相同的条件下，形成了硅氧化膜。气体流量如表1所示。
[工艺气体]
·气体整流部12a TEOS+N2
·气体整流部12b O2+O3
·气体整流部12c TEOS+N2
在实施例1～3及比较例1、2中，形成了硅氧化膜时的成膜速度如表1所示。
参照表1，就可以理解利用本发明的氧化膜形成方法，成膜速度变得相当快的结果。
<实施例4>
[装置构成]
该实施例4中所使用的氧化膜形成装置是图9所示的构造的具体例，如图13所示，放电处理部1、气体导入部2及放电处理部1被以该顺序沿一个方向相邻的状态连续设置。其他的构成如实施例1中说明的所示。
[处理条件]
·基板：Si晶片(8英寸、铝配线形成品)、在定位在基板放置部7上的状态下搬送
·基板温度：350℃
·气流条件
处理气氛：大气压
气体整流部5A：O2＝10SLM，H2O＝0.5g/min，作为H2O的载
气的N2＝2SLM
气体整流部5B：TMOS＝0.2g/min，作为TMOS的载气的N2＝10SLM
气体整流部5C：O2＝10SLM，H2O＝0.5g/min，作为H2O的载
气的N2＝2SLM
·放电条件：脉冲频率＝10kHz，施加电压Vpp＝20kV
·基板-放电处理部间距离＝4mm
·基板的搬送速度：200mm/min
在利用以上的装置构成·条件，在基板S的表面进行了成膜后，就可以用180
Figure C0381774900321
/min的成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用以下的方法进行了评价。将其评价结果(包括成膜速度)及处理条件表示在下述的表2中。
该实施例4中，可以看到，覆盖性(覆盖率＝1)优良，另外膜厚也良好(耐压＝4.8MV/cm)。
[覆盖性的评价]
如图16所示，对离开铝配线W的位置的x点的膜厚(SiO2的膜厚)、2条铝配线W、W间的y点的膜厚分别进行计测，求得这些膜厚的比([y点的膜厚]/[x点的膜厚])而进行评价。
[膜质的评价]
对作为耐压(1×10-7A/cm2)的电场强度进行计测，根据该计测结果来进行评价。将电场强度＝3MV/cm评价为良好。
<比较例3>
如下述的表2所示，除了未添加H2O以外，与实施例4相同，在基板S的表面形成了SiO2膜后，成膜速度为1900
Figure C0381774900322
/min，近似同等。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
该比较例3中，覆盖性(覆盖率＝1)良好，成膜速度与实施例4(添加H2O)的情况大致相同，但是耐压较低(2.1MV/cm)。
但是，在利用TEOS/O3类的常压热CVD法，以与实施例4大致相同的处理条件，在基板S的表面形成了SiO2膜后，成膜速度为1000/min，耐压为1.7MV/cm。
这样，可以发现，在实施例4及比较例3的任意一个中，如果与TEOS/O3类的常压热CVD法比较，则膜质、成膜速度都明显地提高。
<实施例5>
如下述的表2所示，除了在实施例4中，将H2O的添加量减少为0.05g/min以外，与实施例4相同，在基板S的表面进行了成膜后，就可以用1500/min成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
从该实施例5的结果可以发现，即使将H2O的添加量减少为0.05g/min，在成膜速度(1500
Figure C0381774900333
/min)及耐压(4MV/cm)两者中也显现出了效果。
<实施例6>
如下述的表2所示，除了在实施例4中，将TMOS的量减少为0.1g/min，将H2O的添加量增加至1.5g/min以外，与实施例1相同，在基板S的表面进行了成膜后，就可以用1400
Figure C0381774900334
/min成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例1相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
从该实施例6的结果可以发现，当增加相对于TMOS的H2O的添加量时，即使将减量的TMOS减少至1/2，也可以获得良好的成膜速度(1400
Figure C0381774900335
/min)。另外还发现，耐压也良好(5.5MV/cm)。而且，在使H2O的添加量与实施例6相比更多而进行了成膜处理后，性能的提高很少。
<实施例7>
如下述的表2所示，除了在实施例4中，将TMOS的量增加为1.5g/min，另外将H2O的添加量也增加至1.0g/min，以及将基板的搬送速度设为翻倍的400mm/min以外，与实施例4相同，在基板S的表面进行了成膜后，就可以用4800
Figure C0381774900341
/min这样的非常快的成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
从该实施例7的结果可以发现，通过增加作为原料的TMOS的量及H2O的添加量，就可以实现高速的成膜处理。而且，虽然相对于实施例4耐压变低，但是与未添加H2O的情况相比(比较例3)，可以确保良好的值(3.5MV/cm)。
<实施例8>
如下述的表2所示，除了将原料变更为MTMOS以外，与实施例4相同，在基板S的表面进行了成膜后，就可以用1700
Figure C0381774900342
/min成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
从该实施例8的结果可以发现，即使取代TMOS而使用MTMOS，也可以确保大致同等的性能(成膜速度·膜质·覆盖率)。
<实施例9>
如下述的表2所示，除了将O2变更为N2O以外，与实施例4相同，在基板S的表面进行了成膜后，就可以用1600/min成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表2中。
从该实施例9的结果可以发现，即使将O2变更为N2O，也可以确保大致同等的性能(成膜速度·膜质·覆盖率)。
[表2]
Figure C0381774900351
*1 N2O
<比较例4>
如下述的表3所示，除了在实施例4中，将气体整流部5A及气体整流部5C的各O2量分别减少至2SLM，将气体整流部5A及气体整流部5C各N2量(载气量)分别增加至10SLM以外，与实施例4相同，在基板S的表面进行了成膜后，成膜速度下降至900/min。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表3中。
该比较例4中，虽然覆盖性(覆盖率＝1)良好，但是成膜速度与实施例4相比更慢，另外耐压也更低(2.4MV/cm)。
<实施例10>
除了将图13的气体整流部5A～5C的气流调整设为以下的条件以外，与实施例4相同，在基板S的表面进行了成膜后，就可以用1800/min成膜速度获得SiO2膜。另外，对成膜处理后的覆盖性及膜质用与实施例4相同的方法进行了评价。将其评价结果(包括成膜速度)表示在下述的表3中。
·气体整流部5A及5C：O2＝10SLM
·气体整流部5B：TMOS＝0.2g/min，作为TMOS的载气的N2＝10SLM，H2O＝1.0g/min
从该实施例10的结果可以发现，即使不对H2O进行放电处理，通过向TMOS中添加H2O，并增加O2，也可以确保与实施例4大致同等的性能(成膜速度·膜质·覆盖率)。
[表3]
<实施例11>
除了将基板温度、基板-放电处理部间距离设为以下的条件以外，与实施例4相同，在形成了具有宽150nm、深400nm的开口部的铝配线图案的基板S的表面进行了成膜后，就可以用1500
Figure C0381774900362
/min成膜速度获得SiO2膜。另外，可以将所述开口部大致完全地嵌入。
·基板温度：300℃
·基板-放电处理部间距离＝3mm
从该实施例11的结果可以发现，根据本发明的氧化膜形成方法，即使在极为狭小的开口部上也可以形成具有足够的膜厚的氧化膜。
<实施例12>
在图17的氧化膜形成装置中，将电压施加电极11(SUS304制：宽250mm×长50mm×厚20mm，固体电介质：氧化铝)和接地电极12(SUS304制：宽250mm×长50mm×厚20mm，固体电介质：氧化铝)拉开1mm的间隔(等离子体空间P)而配置。另外，相对于接地电极12，将对置平板21(SUS304制：宽250mm×长50mm×厚20mm)拉开1mm的间隔配置而形成了气体通路20。
[处理条件]
反应气体：O2＝5SLM
原料气体：TEOS＝0.2g/min，N2＝10SLM
基板：Si晶片(8英寸)
基板-电极间距离＝4mm
施加电场：5kHz、15kV的脉冲电场(脉冲宽度10μs)
基板的搬送速度：200mm/min
基板温度：350℃
在利用以上的装置构成·条件，在基板S的表面进行了成膜后，就可以获得膜厚1000
Figure C0381774900371
(成膜速度＝1000/min)的SiO2膜。
<实施方式13>
在图18的氧化膜形成装置中，将对置平板23的下端面和基板S之间的距离设为0.5mm，相对于电压施加电极2侧的排气机构6的排气传导力，使对置平板23侧的排气机构6的排气传导力为1/4。除此以外的构成及成膜条件与实施例12相同，在基板S的表面进行了成膜后，就可以获得膜厚1000(成膜速度＝1000
Figure C0381774900374
/min)的SiO2膜。
<实施例14>
在图19的氧化膜形成装置中，将各电压施加电极11、11(SUS304制：宽250mm×长50mm×厚20mm，固体电介质：氧化铝)和各接地电极12、12(SUS304制：宽250mm×长50mm×厚20mm，固体电介质：氧化铝)拉开1mm的间隔(等离子体空间P1、P2)而配置。另外，将2片接地电极12、12拉开1mm的间隔配置而形成了气体通路20。
[处理条件]
反应气体：O2＝10SLM(等离子体空间P1)，O2＝10SLM(等离子体空间P2)
原料气体：TEOS＝0.2g/min，N2＝10SLM
基板：Si晶片(8英寸)
基板-电极间距离＝4mm
施加电场：5kHz、15kV的脉冲电场(脉冲宽度10μs)
基板的搬送速度：200mm/min
基板温度：350℃
在利用以上的装置构成·条件，在基板S的表面进行了成膜后，就可以用大约700
Figure C0381774900375
/min的成膜速度获得SiO2膜。另外，改变施加电场的放电频率(0～6kHz)而进行了成膜。将其成膜结果(放电频率和成膜速度的关系)表示在图22中。
<比较例5>
如图21所示，使用了未设置排气机构的氧化膜形成装置。除此以外的装置构成·成膜条件与实施例12相同，在基板S的表面进行了成膜后，就可以用大约500
Figure C0381774900381
/min的成膜速度获得SiO2膜。另外，在改变施加电场的放电频率(0～5kHz)而进行了成膜后，就获得了如图23所示的成膜结果(放电频率和成膜速度的关系)。
<实施例14和比较例5的比较>
虽然在比较例5(以往类型的氧化膜形成装置)中，成膜速度的界限为大约500
Figure C0381774900382
/min，但是，实施例14(图19的氧化膜形成装置)中，成膜速度增加至大约700
Figure C0381774900383
/min。另外，比较例5中，当提高放电频率时，则可以看到气层反应进展过度而成膜速度降低的现象，而在实施例14中，则未观察到此种现象。
而且判明，在实施例14中，通过提高原料气体(含金属气体)的浓度，并且将放电条件最佳化，就可以获得5000～10000
Figure C0381774900384
/min的高成膜速度。
如上说明所示，根据本发明，由于将由TMOS、MTMOS等含硅气体构成的原料气体、由进行了放电处理的O2、N2O等氧化性气体构成的反应气体在基板表面附近混合，因此原料气体就被有效地用于成膜反应，可以防止电极附着物或杂质的产生。
这样，即使在常压下的CVD法中，也可以用较快的成膜速度形成膜质·覆盖性良好的氧化膜，而且可以延长维护间隔。
另外，如果在由TMOS、MTMOS等含硅气体构成的原料气体、由进行了放电处理的O2、N2O等氧化性气体构成的反应气体中，添加进行了放电处理的H2O或未进行放电处理的H2O，则在常压下的CVD法中，可以用较快的成膜速度获得膜质·覆盖性更加良好的氧化膜。
另外，通过将通过等离子体空间后的反应气体和原料气体的合流气体设为沿着基板的被处理面流动的气流，就可以确保合流的气体混合的时间和反应所必需的时间，由于该反应在基板的靠近一侧进行，因此就会被优先地消耗于薄膜形成中。
这样，就不会浪费原料气体，而可以进一步提高成膜速度。
本发明中，如果作为原料使用TMOS或MTMOS，则与硅烷气体相比，气体的处理更加容易，另外，还有如下的优点，即，与一般被广泛利用的TEOS相比，TMOS或MTMOS的沸点更低，更容易气化。另外，作为添加物的H2O的处理也很容易。另外，由于不需要将基板放入电场中，因而还有如下的优点，即，可以不给基板造成损伤地进行成膜处理。
工业上的利用可能性
本发明的氧化膜形成方法及装置可以有效地用于在硅晶片、电子电路基板等的基板的表面形成硅氧化膜(SiO2)等中。

Claims (27)

1.一种氧化膜形成方法，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，对该3成分的工艺气体(A)、(B)、(C)当中的工艺气体(B)进行放电处理，使未进行放电处理的工艺气体(A)及工艺气体(C)在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)中。
2.一种氧化膜形成方法，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，对该3成分的工艺气体(A)、(B)、(C)当中的工艺气体(B)和工艺气体(C)分别单独进行放电处理，使未进行放电处理的工艺气体(A)在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)及工艺气体(C)中。
3.一种氧化膜形成方法，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，对将该3成分的工艺气体(A)～(C)当中的工艺气体(B)和工艺气体(C)混合了的混合气体进行放电处理，使未进行放电处理的工艺气体(A)在基板表面附近合流、混合到进行了该放电处理的混合气体中。
4.一种氧化膜形成方法，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的方法，其特征是，使用原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体，对该3成分的工艺气体(A)～(C)当中的工艺气体(B)进行放电处理，使未进行放电处理的工艺气体(A)和工艺气体(C)的混合气体在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)中。
5.根据权利要求1～4中的任一项所述的氧化膜形成方法，其特征是，所述原料气体(A)为TMOS、MTMOS等含硅气体。
6.根据权利要求1～5中的任一项所述的氧化膜形成方法，其特征是，所述反应气体(B)为O2、N2O等氧化性气体。
7.根据权利要求1～6中的任一项所述的氧化膜形成方法，其特征是，还具备供给TMP、TEP等含磷气体和/或TMB、TEB等含硼气体(D)这样的工艺气体的气体供给源，将工艺气体(D)与工艺气体(A)混合使用。
8.根据权利要求1～7中的任一项所述的氧化膜形成方法，其特征是，使所述合流气体形成沿着基板的被处理面流动的气流。
9.根据权利要求8所述的氧化膜形成方法，其特征是，利用排气机构进行排气控制，使所述合流气体形成沿着基板的被处理面流动的气流。
10.根据权利要求8或9所述的氧化膜形成方法，其特征是，所述原料气体和反应气体的导入流量的合计流量与沿着基板的被处理面流动的气流的流量大致相同。
11.一种氧化膜形成装置，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，具备供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部，将所述3成分的工艺气体(A)～(C)当中的工艺气体(B)用放电处理部进行放电处理，对工艺气体(A)及工艺气体(C)不进行放电处理，而使之在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)中。
12.一种氧化膜形成装置，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，具备供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部，将所述3成分的工艺气体(A)～(C)当中的工艺气体(B)和工艺气体(C)分别用各自的放电处理部进行放电处理，对工艺气体(A)不进行放电处理，而使之在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)及工艺气体(C)中。
13.一种氧化膜形成装置，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，具备供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部，将混合了所述3成分的工艺气体(A)～(C)当中的工艺气体(B)和工艺气体(C)的混合气体用放电处理部进行放电处理，对工艺气体(A)不进行放电处理，而使之在基板表面附近合流、混合到进行了该放电处理的混合气体中。
14.一种氧化膜形成装置，是利用大气压附近的压力条件的CVD法在基板的表面形成氧化膜的装置，其特征是，具备供给原料气体(A)、反应气体(B)、H2O气体(C)这样的3成分工艺气体的工艺气体供给源、放电处理部，将所述3成分的工艺气体(A)～(C)当中的工艺气体(B)用放电处理部进行放电处理，对工艺气体(A)和工艺气体(C)的混合气体不进行放电处理，而使之在基板表面附近合流、混合到进行了该放电处理的工艺气体(B)中。
15.根据权利要求11～14中的任一项所述的氧化膜形成装置，其特征是，所述原料气体(A)为TMOS、MTMOS等含硅气体。
16.根据权利要求11～15中的任一项所述的氧化膜形成装置，其特征是，所述反应气体(B)为O2、N2O等氧化性气体。
17.根据权利要求11～16中的任一项所述的氧化膜形成装置，其特征是，CVD法中所使用的工艺气体当中的所述工艺气体(B)的量为整个工艺气体的50重量％以上，并且所述工艺气体(A)和所述工艺气体(C)的重量比[工艺气体(A)/工艺气体(C)]为1/100～1/0.02。
18.根据权利要求11～17中的任一项所述的氧化膜形成装置，其特征是，所述3成分的工艺气体的供给总量为1～300SLM。
19.根据权利要求11～18中的任一项所述的氧化膜形成装置，其特征是，还具备供给TMP、TEP等含磷气体和/或TMB、TEB等含硼气体(D)这样的工艺气体的气体供给源，将工艺气体(D)与工艺气体(A)混合使用。
20.根据权利要求11～19中的任一项所述的氧化膜形成装置，其特征是，所述放电处理部和放置在基板放置部上的基板表面的距离为0.5～30mm。
21.根据权利要求11～20中的任一项所述的氧化膜形成装置，其特征是，通过使放置基板的基板放置部和所述放电处理部相对地向一个方向或两个方向移动，就可以将基板单向搬送或往复搬送，并且在该基板搬送路径的中途配置了未进行放电处理的工艺气体的气体喷出口，在该气体喷出口的相对于基板搬送方向的前方部及后方部上配置了进行了放电处理的工艺气体的气体喷出口。
22.根据权利要求21所述的氧化膜形成装置，其特征是，从相对于基板搬送方向配置在前方部及后方部的气体喷出口喷出的进行了放电处理的工艺气体是相同的工艺气体。
23.根据权利要求11～22中任一项所述的氧化膜形成装置，其特征是，具备对所述反应气体和原料气体的合流气体流动的方向进行排气控制的排气机构。
24.根据权利要求23所述的氧化膜形成装置，其特征是，所述排气机构位于与所述反应气体和原料气体合流的位置相隔合流气体的流路的侧方，被配置在靠近等离子体空间的一侧。
25.根据权利要求24所述的氧化膜形成装置，其特征是，所述排气机构被配置在所述合流位置的两侧，并且按照以下方式构成，即，从该合流位置到排气机构的合流气体流路当中的靠近等离子体空间的一侧的流路的传导力变小。
26.根据权利要求23～25中的任一项所述的氧化膜形成装置，其特征是，设有用于形成沿着被处理面的合流气体流路的气体整流板。
27.根据权利要求26所述的氧化膜形成装置，其特征是，设有多孔陶瓷制的气体整流板，按照从该气体整流板吹出惰性气体的方式构成。
CNB038177498A 2002-06-14 2003-06-13 氧化膜形成方法及氧化膜形成装置 Expired - Fee Related CN100479110C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002174638 2002-06-14
JP174638/2002 2002-06-14
JP2002197780A JP4231250B2 (ja) 2002-07-05 2002-07-05 プラズマｃｖｄ装置
JP197780/2002 2002-07-05
JP2002299710A JP4294932B2 (ja) 2002-10-11 2002-10-11 酸化膜形成方法及び酸化膜形成装置
JP299710/2002 2002-10-11

Publications (2)

Publication Number Publication Date
CN1672248A CN1672248A (zh) 2005-09-21
CN100479110C true CN100479110C (zh) 2009-04-15

Family

ID=29740553

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038177498A Expired - Fee Related CN100479110C (zh) 2002-06-14 2003-06-13 氧化膜形成方法及氧化膜形成装置

Country Status (7)

Country Link
US (1) US20050208215A1 (zh)
EP (1) EP1536462A4 (zh)
KR (1) KR101019190B1 (zh)
CN (1) CN100479110C (zh)
CA (1) CA2489544A1 (zh)
TW (1) TWI275661B (zh)
WO (1) WO2003107409A1 (zh)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235464A (ja) * 2004-02-17 2005-09-02 Toshio Goto プラズマ発生装置
JP2008545059A (ja) * 2004-10-29 2008-12-11 ダウ グローバル テクノロジーズ インコーポレイティド 蒸着速度が改良されたプラズマ増進化学蒸着法
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
WO2007145513A1 (en) * 2006-06-16 2007-12-21 Fujifilm Manufacturing Europe B.V. Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
KR100842745B1 (ko) * 2006-11-30 2008-07-01 주식회사 하이닉스반도체 스캔 인젝터를 가지는 플라즈마 공정 장비 및 공정 방법
KR100811275B1 (ko) * 2006-12-28 2008-03-07 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
TWI354712B (en) 2007-09-10 2011-12-21 Ind Tech Res Inst Film coating system and isolating device
GB0717430D0 (en) * 2007-09-10 2007-10-24 Dow Corning Ireland Ltd Atmospheric pressure plasma
CN101481789B (zh) * 2008-01-11 2012-03-21 财团法人工业技术研究院 镀膜系统及其隔离装置
CN105206496B (zh) * 2008-08-04 2019-07-05 北美Agc平板玻璃公司 等离子体源和用等离子体增强的化学气相沉积来沉积薄膜涂层的方法
US8865259B2 (en) * 2010-04-26 2014-10-21 Singulus Mocvd Gmbh I.Gr. Method and system for inline chemical vapor deposition
US20110262641A1 (en) * 2010-04-26 2011-10-27 Aventa Systems, Llc Inline chemical vapor deposition system
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
TWI541378B (zh) 2010-10-16 2016-07-11 奧特科技公司 原子層沉積鍍膜系統及方法
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
DE112011105618T5 (de) * 2011-09-13 2014-06-18 Toshiba Mitsubishi-Electric Industrial Systems Corp. Oxidfilm-Niederschlagsverfahren und Oxidfilm-Niederschlagsvorrichtung
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US20140099794A1 (en) * 2012-09-21 2014-04-10 Applied Materials, Inc. Radical chemistry modulation and control using multiple flow pathways
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
KR101394912B1 (ko) * 2013-02-21 2014-05-14 주식회사 테스 박막증착장치
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
KR101560562B1 (ko) * 2013-06-21 2015-10-16 주식회사 테스 박막증착장치
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
KR102365939B1 (ko) 2014-12-05 2022-02-22 에이지씨 플랫 글래스 노스 아메리카, 인코퍼레이티드 거대-입자 감소 코팅을 활용하는 플라즈마 소스 및 박막 코팅의 증착과 표면의 개질을 위해 거대-입자 감소 코팅을 활용하는 플라즈마 소스의 사용 방법
JP6710686B2 (ja) 2014-12-05 2020-06-17 エージーシー ガラス ヨーロッパ 中空陰極プラズマ源、基材処理方法
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9721764B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Method of producing plasma by multiple-phase alternating or pulsed electrical current
US9721765B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Plasma device driven by multiple-phase alternating or pulsed electrical current
US10573499B2 (en) 2015-12-18 2020-02-25 Agc Flat Glass North America, Inc. Method of extracting and accelerating ions
US10242846B2 (en) 2015-12-18 2019-03-26 Agc Flat Glass North America, Inc. Hollow cathode ion source
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
EP3760759A4 (en) * 2018-03-30 2021-04-21 JFE Steel Corporation SURFACE TREATMENT PLANT
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN115125621B (zh) * 2022-08-12 2023-11-10 合肥晶合集成电路股份有限公司 一种利用氧化反应炉形成氧化膜的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943345A (en) * 1989-03-23 1990-07-24 Board Of Trustees Operating Michigan State University Plasma reactor apparatus and method for treating a substrate
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP3388651B2 (ja) * 1995-04-07 2003-03-24 株式会社アルバック 絶縁膜の形成方法
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
JPH0959777A (ja) * 1995-06-16 1997-03-04 Sekisui Chem Co Ltd 放電プラズマ処理方法及び放電プラズマ処理装置
US6531193B2 (en) * 1997-07-07 2003-03-11 The Penn State Research Foundation Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (TMS) for stress control and coverage applications
US6110556A (en) * 1997-10-17 2000-08-29 Applied Materials, Inc. Lid assembly for a process chamber employing asymmetric flow geometries
DE19807086A1 (de) * 1998-02-20 1999-08-26 Fraunhofer Ges Forschung Verfahren zum Beschichten von Oberflächen eines Substrates, Vorrichtung zur Durchführung des Verfahrens, Schichtsystem sowie beschichtetes Substrat
US6465044B1 (en) * 1999-07-09 2002-10-15 Silicon Valley Group, Thermal Systems Llp Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
JP2002158219A (ja) * 2000-09-06 2002-05-31 Sekisui Chem Co Ltd 放電プラズマ処理装置及びそれを用いた処理方法
JP4809973B2 (ja) * 2000-11-15 2011-11-09 積水化学工業株式会社 半導体素子の製造方法及びその装置
JP2003249492A (ja) * 2002-02-22 2003-09-05 Konica Corp プラズマ放電処理装置、薄膜形成方法及び基材

Also Published As

Publication number Publication date
TW200407455A (en) 2004-05-16
CA2489544A1 (en) 2003-12-24
KR20050012789A (ko) 2005-02-02
TWI275661B (en) 2007-03-11
WO2003107409A1 (ja) 2003-12-24
US20050208215A1 (en) 2005-09-22
EP1536462A1 (en) 2005-06-01
CN1672248A (zh) 2005-09-21
EP1536462A4 (en) 2010-04-07
KR101019190B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
CN100479110C (zh) 氧化膜形成方法及氧化膜形成装置
US20200149166A1 (en) Flow control features of cvd chambers
TWI589359B (zh) Gas shower, chemical vapor deposition apparatus and method
CN103354202B (zh) 等离子处理装置
CN108155113A (zh) 基底加工设备及加工基底的方法
CN110178201A (zh) 用于低温氮化硅膜的方法及设备
TW201324663A (zh) 用於改良之沉積均勻性的前驅物分配特性
EP2692898A1 (en) Plasma cvd apparatus, plasma cvd method, reactive sputtering apparatus, and reactive sputtering method
US20180200687A1 (en) Gas jetting apparatus
JP2022050520A (ja) 成膜装置及び成膜方法
CN103229602B (zh) 用于转换半导体层的方法
JP3682178B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6135847B2 (ja) 撥水性薄膜の製造方法および撥水処理装置
WO2021002753A1 (en) Spatially controlled plasma
CN116427023A (zh) 一种用于外延设备的气体分配装置
JP2007239083A (ja) 基材表面に金属酸化物膜を形成する方法及び該方法に使用する大気開放型ｃｖｄ装置のノズル
JP4546675B2 (ja) 多段型の放電プラズマ処理方法及び装置
CN105220116A (zh) 成膜方法、成膜装置和结构体
JP2004039993A (ja) プラズマｃｖｄ方法及びプラズマｃｖｄ装置
JP4783409B2 (ja) プラズマｃｖｄ装置
JP2005220368A (ja) プラズマｃｖｄ装置及び成膜方法
CN203999809U (zh) 等离子体薄膜沉积装置
JP4890012B2 (ja) プラズマｃｖｄ装置
US20200043704A1 (en) Gas box for cvd chamber
US20040094840A1 (en) Integrated circuit structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20120613