TWI273709B - Semiconductor integrated circuit device and its manufacturing method - Google Patents

Semiconductor integrated circuit device and its manufacturing method Download PDF

Info

Publication number
TWI273709B
TWI273709B TW092115870A TW92115870A TWI273709B TW I273709 B TWI273709 B TW I273709B TW 092115870 A TW092115870 A TW 092115870A TW 92115870 A TW92115870 A TW 92115870A TW I273709 B TWI273709 B TW I273709B
Authority
TW
Taiwan
Prior art keywords
film
integrated circuit
circuit device
semiconductor integrated
gate insulating
Prior art date
Application number
TW092115870A
Other languages
English (en)
Other versions
TW200403854A (en
Inventor
Dai Ishikawa
Satoshi Sakai
Atsushi Hiraiwa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200403854A publication Critical patent/TW200403854A/zh
Application granted granted Critical
Publication of TWI273709B publication Critical patent/TWI273709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

(1) 1273709 玖、發明說明 【發明所屬之技術領域】 本發明示關於半導體積體電路裝置及其製造技術，尤 其關於將 MISFET ( Metal Insulator Semiconductor Fied Effect Transistor )之閘極絕緣膜適用於利用氧氮化矽膜 所構成之半導體積體電路裝置的有效技術。 【先前技術】 爲了實現MISFET之低電壓動作，需要使MISFET之 細微化成比例而將閘極氧化膜變薄。但是當閘極氧化膜之 膜厚變薄，則增加了貫通膜而流動的直接通道電流，發生 以低消耗電力化之觀點來看爲不可忽視的閘極洩漏電流。 作爲對應此之對策，所嘗試的有藉由使用比電常數率 比氧化矽大的氧化鈦（Ti02)或氧化鉅（Ta205 )膜等之 高介電體膜，來增大閘極絕緣膜之物理性的膜厚。但是， 以該種高介電體膜所構成之聞極絕緣膜是在界面控制等上 持有許多課題，所以至現在對適用於量產裝置則有困難。 將氧化矽膜之一部分予以氮化而所形成之氧氮化矽膜 因比氧化矽介電率高，所以增大閘極絕緣膜之物理性膜厚 可以期待降低洩漏電流的效果。再者，於一些報告中，以 氧氮化矽膜所構成之閘極絕緣膜是若藉由在製程中之熱處 理，P型閘極電及中之雜質（硼）向基板之通道區域突出 ，則對所謂的抑制硼洩漏或提升MISFET之熱載子耐性， 提升η通道型MISFET之電子移動度也有效果。 (2) 1273709 作爲將由氧化矽所構成之閘極絕緣膜予以氮化之技術 ，所知的有在矽基板之表面上形成氧化矽膜後，在包含有 NO (—氧化氮）氣體之1 〇〇〇 °C左右之高溫環境中將基板 予以熱處理之方法（氧氮化處理）。 日本專利特開200 1 -332724號公報是揭示著在η通道 型MISFET使用η型閘極電極，在ρ通道型MISFET使用 ρ型閘極電極，其目的是在屬於所謂的雙閘構造的MIS裝 置中，防止P型閘極電極中之硼的突出，及提升熱載子耐 性，形成由在矽基板的界面及膜中之2處具有氮濃度之峰 値的氧氮化矽所構成之閘極絕緣膜的技術。 爲了形成如上述般之氧氮化矽膜，首先將矽基板予以 濕氧化後在其表面形成膜厚7nm左右的氧化矽膜’接著 ，藉由在含有NO氣體之環境中熱處理基板，使氮分凝於 氧化矽膜和基板之界面後，乾氧化基板。當執行該乾氧化 時，氧化矽膜和基板之界面被氧化，在氮分凝之區域的下 層也形成膜厚Inm〜2 nm左右之氧化矽膜。之後’當在含 有NO氣體之環境下再一次熱處理基板時’因在氮所分凝 之區域的下層所形成之氧化矽膜和基板之界面分凝氮’故 在矽基板之界面及膜中之2處取得由具有氮濃度之氧氮化 矽所構成之閘極絕緣膜。 日本專利特開2000-357688號公報是揭示著藉由與上 述公報不同之方法而形成由氮濃度分布在厚度方向具有兩 個峰値之氧氮化砂所構成之聞極絕緣膜的技術。 於該公報中，首先在氧環境中加矽基板而在該表面形 -6 - (3) 1273709 成膜厚大約爲5mm之氧化矽膜後，藉〖 中加熱基板，而形成在與基板之界面附 値的膜厚大約5.5nm之氧氮化矽膜。接 蝕刻該氧氮化矽膜之表面而除去表層部 之整體上取得高濃度包含氮的膜厚大約 5夕膜。之後，藉由在NO氣體或N20氣 理，使新的熱氧化膜生長、形成在基板 至該熱氧化膜，故取得在厚度方向上氮 峰値之氧氮化矽膜。 〔發明所欲解決之課題〕 將MISFET之閘極絕緣膜構成在上 ，當隨著MIS FET之微細化，閘極絕緣 時，爲了降低閘極洩漏電流，則要求提 提局介電率。 但是，在藉由NO氣體或N2 0氣體 以將氮導入至氧化矽膜之以往氧氮化處 矽膜，即使可以提高膜和基板之界面附 之表面側不被氮化，故提升膜全體之氮 則爲困難。 再者，當閘極絕緣膜和基板之界面 ，則引起增加界面準位或膜中之陷阱， 子移動度的問題。 第3 0圖是表示閘極絕緣膜和基板 白在NO氣體環境 近具有氮濃度之峰 著，以氟氧水溶液 分，而在厚度方向 爲1 nm之氧氮化 體中執行第2熱處 側，並且因導入氮 濃度分布具有兩個 述氧氮化砂膜之時 膜之膜厚變的更薄 升膜中之氮濃度而 環境中加熱基板， 理所形成之氧氮化 近之氮濃度，因膜 濃度並提高介電率 附近過度被氮化時 降低MISFET之載 之界面中的氮濃度 (4) 1273709 和ΜI S F E T之載子移動度的關係曲線圖。如曲線圖所不’ 在將電子當作載子之η通道型MISFET之場合’當將數 atomic%之氮導入至界面時’雖然比起不導入氮時提升載 子移動度，但是當氮濃度變的更高時其效果則隨著降低° 另外，在將空穴當作載子之P通道型MISFET之場合’當 使界面之氮濃度幾乎成比例而降低載子移動度’並氮濃度 超過lOatomic%時，載子移動度下降20%之結果’汲極 電流（Ids )則降低1 〇 %左右，在實際電路設計上則有困 難。 如此一來，藉由氧氮化處理而將氮導入至氧化矽膜之 方法是限制於氮之導入量。 再者，如上述之以往技術般，形成氮濃度分布在厚度 方向上具有兩個峰値之氧氮化矽膜之技術，因多次實施高 溫之氧氮化處理，故氧氮化矽膜之膜厚變厚，要形成5 nm 以下之薄閘極絕緣膜則有困難。 本發明之目的是對於以氧氮化矽膜構成MISFET之閘 極絕緣膜之半導體積體電路裝置，提供可以形成氮濃度高 之氧氮化矽膜的技術。 本發明之上述及其他之目的和新特徵是從本說明書之 記載及附件圖面可淸楚得知。 【發明內容】 本案中所揭示之發明中，若簡單說明代表性之槪要則 如下所述。 -8- (5) 1273709 本發明之半導體積體電路裝置之製造方法，其特徵爲 :具有以下之工程 (a )藉由熱處理由單晶矽所構成之半導體基板，在 上述半導體基板之主表面上形成由氧化矽所構成之閘極絕 緣膜的工程。 (b) 藉由在含有NO氣體或N20氣體的環境下熱處 理上述半導體基板，將氮導入至上述閘極絕緣膜中的工程 (c) 藉由將上述半導體基板曝露於氮等離子環境中 ，將氮導入至上述閘極絕緣膜中的工程， (d )於上述（b )工程及（c )工程之後，在上述閘 極絕緣膜之上部形成MIS FET之閘極電極。 若依據上述之手段，因藉由倂用氧氮化處理和氮等離 子處理，而形成由氧氮化矽所構成之閘極絕緣膜，故不用 將在基板和閘極絕緣膜之界面附近的氮濃度提高至所需要 以上，可以提高閘極絕緣膜中之氮濃度。 【實施方式】 以下，根據圖面詳細說明本發明之實施形態。並且， 在用以說明實施形態之全圖中，將具有相同機能之構件賦 予相同符號，省略其重複說明。再者，於以下之實施形態 中’除非有需要，否則原則上不重複說明相同或同樣之部 分0 (6) 1273709 (實施形態1 ) 使用第1圖〜第1 5圖以工程順序說明本實施形態之 CMOS-LSI之製造方法。 首先，如第1圖所示般，在由具有例如1〜1 〇 Ω cm 左右之電阻率的P型單晶矽所構成之半導體基板（以下， 基板）1之主表面上，形成元件分離溝2。爲了形成元件 分離溝2，首先，將基板1予以熱氧化後在該表面形成 10 Onm左右之氧化矽膜30，接著在氧化矽膜30之上部圖 案製作以CVD法所堆疊之膜厚l〇〇nm左右之氮化矽膜31 後，使該氮化矽膜3 1掩蔽而蝕刻基板1。 接著，如第2圖所示般，在基板1上以CVD法堆疊 膜厚50 Onm左右之氧化矽膜3，接著藉由化學性機械硏磨 法除去元件分離溝2之外部的氧化矽膜3後，以使用熱磷 酸的濕蝕刻除去基板1上之氮化矽膜3 1。之後，藉由熱 處理基板1，使元件分離溝2之內部的氧化矽膜3予以細 密化。 接著，如第3圖所示般，在基板1之主表面的一部分 上形成P型井4，在其他之一部分上形成η型井5。爲了 形成Ρ型井4及η型井5，是將硼離子注入至基板1之一 部分，並將磷離子注入至其他一部分之後，將基板1予以 熱處理後使該些雜質（硼及磷）擴散於基板1中。 接著，以使用氟酸之濕蝕刻除去基板1之表面的氧化 矽膜3 0後，如第4圖所示般，藉由濕氧化基板1，在ρ 型井4及η型井5之各表面形成膜厚5 nm以下（於本實 -10- (7) 1273709 施形態中爲3. Onm)之氧化矽膜6a。氧化矽膜6a即使是 上述濕氧化法之外的氧化方法、例如乾氧化法或是在含有 活性氧之環境下曝露基板1之方法等而予以形成亦可。 接著，在含有5%左右之NO (—氧化氮）氣體之900 °C〜1 100 °C之環境中熱處理基板1。當執行該熱處理時， 氮被導入至在基板1之表面形成有氧化矽膜6a中，氧化 矽膜6a則成爲氧氮化矽膜6b (第5圖）。並且，即使藉 由含有N20氣體（二氧化氮）來代替NO氣體的環境中熱 處理基板1，而形成氧氮化矽膜6B亦可。 第6圖是表示藉由上述熱處理（氧氮化處理）所形成 之氧氮化矽膜6b中之氮濃度的輪廓曲線圖，橫軸是表示 從基板1之表面起的深度（nm )。 如曲線圖所示般，氧氮化矽膜6b中之氮濃度是在氧 氮化矽膜6b和基板1之界面（深度3.4nm)附近爲最高 。該是表示因對於矽（Si )之NO反應性爲低，故被導入 至氧化矽膜6a中之NO是在膜之表面附近幾乎無反應地 予以擴散，分凝於與基板1之界面。 當執行上述熱處理（氧氮化處理）時，設定熱處理條 件使氧氮化矽膜6b和基板1的界面附近之氮濃度可成爲 latomic%〜lOatomic%之範圍內。當上述界面附近之氮濃 度超越lOatomic%時，p通道型MISFET之載子移動度（ Μ 〇 b i 1 i t y )則降低2 0 %左右，依此汲極電流（I d s )因降 低1 〇 %左右，故實際在電路設計上則有困難。另外，上 述界面附近之氮濃度於1 at 〇 mi c %未滿則無法取得氧氮化 -11 - (8) 1273709 效果。 接著，藉由將上述基板1曝露於氮離子環境中，將氮 在一次導入至氧氮化矽膜6b中。該氮等離子處理是使用 將高頻率導入至例如將磁場線圈上設置在周圍的處理室， 並藉由電場和磁場的互相作用發生等離子的眾知之等離子 處理裝置而所執行。再者，即使使用將在不同於處理室之 另外設置的等離子發生室內所生成之等離子導入至處理室 內的遠程等離子處理裝置亦可。 當在上述等離子處理裝置之處理室收容基板1，接著 將氮氣體導入至處理室時，藉由等離子而被活性化之氮基 則被導入至氧氮化矽膜6b中而予膜中之矽反應，並形成 由比氧氮化矽膜6b氮濃度還高之氧氮化矽所構成之閘極 絕緣膜6。 第8圖是表示由藉由上述氧氮化處理和等離子處理形 成之氧氮化矽而所構成之閘極絕緣膜6中之氮濃度輪廓曲 線圖，橫軸是表示從基板1之表面起的深度（nm )。 如曲線圖所示般，閘極絕緣膜6之氮濃度是在基板1 和閘極絕緣膜6之界面附近具有第1峰値濃度，在閘極絕 緣膜6之表面附近具有第2峰値濃度。存在於基板1和閘 極絕緣膜6之界面附近的氮主要是藉由上述氧氮化處理而 被導入的氮，存在於閘極絕緣膜6之表面附近的氮主要是 藉由氮等離子而被導入的氮。即是，藉由氮等離子而被導 入的活性氮，因比藉由氧氮化處理而被導入之氮’和矽的 反應性還高，故其幾乎在氧氮化矽膜6b之表面附近與矽 -12- (9) 1273709 反應。另外，如上述般，因藉由氧氮化處理而被導入之氮 反應性低，故該幾乎擴散於膜中分凝於與基板1之界面。 再者，因閘極絕緣膜6之表面附近之氮濃度越高，洩 漏電流之降低效果越高，故該區域之氮濃度則以比基板1 和閘極絕緣膜6的界面附近之氮濃度之上限（lOatomic% )高爲最佳。 爲了抑制被導入至膜中之氮擴散至與基板1的界面， 上述之氮等離子處理是在60(TC以下之低溫所實施。基板 1之溫度爲高之時，則有氮擴散至與基板1的界面，超越 上述之氮濃度之上限（lOatomic% )的問題。另外，即使 在室溫執行氮等離子處理之時，因藉由被等離子曝露基板 1之溫度上升至200°C，故從確保製程之控制性的觀點來 看，以加熱至200 °C爲最佳。 並且，氧氮化處理和氮等離子處理之順序即使與上述 之順序相反亦可。即是，即使於執行氮等離子之後，執行 氧氮化處理亦可。但是，氧氮化處理因伴隨著高溫（900 °C〜1 1〇〇 °C )之熱處理，故當於執行氮等離子處理之後執 行氧氮化處理時，因有在氮離子處理所導入之閘極絕緣膜 6之表面附近的氮於氧氮化處理時擴散至與基板1的界面 附近，並必須將該區域之氮濃度提高至所需要以上的問題 ，故必須考慮該些問題點而設定處理條件。 接著，如第9圖所示般，將閘極電極用導電膜7a堆 疊至閘極絕緣膜6之上部。閘極電極用導電膜7a是由例 如以CVD法所堆疊之η型多晶矽膜和W (鎢）矽化物膜 -13- (10) 1273709 的堆疊層（聚氧化膜），或是以CVD法所堆疊之η型多 晶矽膜和濺渡法所堆疊之氮化鎢（W Ν )膜和W膜的疊層 膜（聚金屬膜）等所構成。 接著，如第1 〇圖所示般，藉由以將光阻膜3 2掩蔽的 乾鈾刻圖案製作閘極電極用導電膜7a，在ρ型井4及η 型井5之各閘極氧化膜6上形成閘極電極7。 接著，藉由灰化處理等除去閘極電極7上之光阻膜 32後，如第11圖所示般，藉由離子注入磷或砷ρ型井4 至Ρ型井4，而形成低雜質濃度之η型_半導體區域8，藉 由離子注入硼至η型井5而形成低雜質濃度之？_型半導體 區域9。 接著，以CVD法在基板1上堆疊氮化矽膜，接著， 藉由異方性地鈾刻該氮化矽，在閘極電極7之側壁形成側 壁間隔物1 0後，藉由離子注入磷或砷至ρ型井4而形成 高雜質濃度之η +型半導體區域11 (源極、汲極）’並藉 由離子注入硼至η型井5而形成高雜質濃度之ρ +型半導 體區域1 2 (源極、汲極）。至此的工程完成η通道型 MISFET ( Qn )及 ρ 通道型 MISFET ( Qp )。 接著，如第1 2圖所示般，藉由將光阻膜3 3予以掩蔽 而乾蝕刻氧化矽膜16，於在η通道型MISFET ( Qn)之源 極、汲極（n+型半導體區域11)之上部及ρ通道型 MISFET (Qp)之源極、汲極（p +型半導體區域12)之上 部各形成觸孔1 7。 接著，藉由灰化處理等除去氧化矽膜1 6上之光阻膜 -14- (11) 1273709 3 3之後，如第1 3圖所示，使用濺鍍法等將配線用金屬膜 1 8a堆疊在包含觸孔1 7之內部的氧化矽膜1 6之上部。配 線用金屬膜18a是由堆疊A1合金膜或是堆層Ti膜或TiN 膜至A1合金膜之下層和上層的複合金屬膜所構成。 接著，如第14圖所示般，在配線用金屬膜1 8a之上 部形成光阻膜3 4後，藉由將光阻膜3 2予以掩蔽而蝕刻配 線用金屬膜1 8a，而在氧化矽膜1 6之上部形成由配線用 金屬膜1 8a所構成之第1層的金屬配線1 8。 接著，藉由灰處理等除去金屬配線1 8上之光阻膜34 後，如第15圖所示般，以CVD法在金屬配線18之上部 堆疊氧化矽膜1 9，接著乾鈾刻金屬配線1 8之氧化矽膜1 9 而形成觸孔20，並且使用濺鍍法在包含觸孔20之內部之 氧化矽膜1 9之上部堆疊配線用金屬膜後，藉由乾蝕刻該 配線用金屬膜，在氧化矽膜1 9之上部形成第2層的金屬 配線21。 以下，雖然省略圖示，但是藉由重複上述配線形成工 程，依據在第2層之金屬配線21之上部交互形成層間絕 緣膜和配線，完成本實施之形態的C Ο Μ Ο S - L S I。 如此一來，於本實施形態中，因依據倂用氧氮化處理 和氮等離子，形成由氧氮化矽所構成之閘極絕緣膜6，故 不用將基板1與閘極絕緣膜6之界面附近的氮濃度提高至 所需要以上，可以提高膜中之氮濃度。 藉此，因不用使ρ通道型MISFET(Qp)之載子移動 度下降，可以形成高介電率之閘極絕緣膜6，故可以降低 -15- (12) 1273709 MISFET ( η 通道型 MISFET ( Qn)及 p 通道型 MISFET (
Qp))之洩漏電流。再者，可以達到提升MIS FET ( n通 道型MISFET ( Qn)及ρ通道型MISFET ( Qp))的熱載 子耐性及n通道型MISFET之電子移動度之提升。 再者，因僅一次執行高溫熱處理所需要之氧氮化處理 ，故可以抑制閘極絕緣膜6之過度成長，而實現膜厚5nm 以下之薄閘極絕緣膜6。 (實施形態2 ) 本實施形態之半導體積體電路裝置是將 DRAM ( Dynamic Random Access Memory)和邏輯電路形成在相同 半導體基板上的DRAM-邏輯混載LSI。以下，使用第16 圖〜第26圖以工程順序說明該混載LSI之製造方法。並 且，各圖之左側及中央之區域是表示DRAM之記憶體形 成區域（以下，稱爲DRAM形成區域），右側之區域是 表示邏輯電路形成區域。 首先，如第1 6圖所示般，藉由與上述實施形態1相 同之方法，在基板1之主表面上形成元件分離溝2、ρ型 井2、ρ型井4及η型井5，接著在ρ型井4及η型井5 之各表面上形成氧化矽膜6a之後，藉由倂用上述之氧氮 化處理和氮等離子處理而將氮導入至氧化矽膜6a，而在ρ 型井4及η型井5之各表面上形成由氧氮化矽所構成之膜 厚1.5nm之鬧極絕緣膜6。閘極絕緣膜6中之氮濃度是與 上述實施形態1之閘極絕緣膜6相同，在與基板〗之界面 -16- (13) 1273709 附近具有第1峰値，在膜之表面附近具有比第i峰値濃度 還高濃度（10atomic%以上）之第2峰値濃度。 接著，如第17圖所示般，在p型井4之閘極絕緣膜 6上形成η型多晶矽膜1 3 η，並在η型井5之閘極絕緣膜 6上形成ρ型多晶砂膜13ρ。爲了形成η型多晶矽膜13η 及Ρ型多晶矽膜13ρ，首先以CVD法將堆疊堆疊非晶矽 膜於閘極絕緣膜6上，接著使光阻膜使用掩模將磷離子注 入至Ρ型井4之上部的非晶矽膜，並將硼離子注入至η型 井5之上部的非晶矽膜之後，熱處理基板1。該些之離子 注入是爲了使構成 DRAM之記憶體單元的 η通道型 MISFET，構成邏輯電路之η通道型MISFET及ρ通道型 MIS FET之各個成爲表面通道型而所執行。 接著，如第1 8圖所示般，在多晶矽膜（1 3 p、1 3 n ) 之上部堆疊WNx膜14和W膜15和氮化矽膜22之後， 如第1 9圖所示般，藉由使光阻膜3 5予以掩蔽而依序乾蝕 刻氮化矽膜22、W膜15、WNx膜14及多晶矽膜（13p、 13η)，在DRAM形成區域之閘極絕緣膜6上形成閘極電 及23a(字元線 WL)，並在邏輯電路形成區域之閘極絕 緣膜6上形成閘極電極2 3 b、2 3 c。 接著，除去光阻膜3 5後，如第20圖所示般，藉由離 子注入磷或硼至ρ型井4而形成低雜質濃度之rT型半導體 區域24，藉由離子注入硼至η型井5而形成低雜質濃度 之ρ_型半導體區域25。 接著，藉由在基板1上堆疊氮化矽膜26，並異方性 -17- (14) 1273709 地蝕刻邏輯電路形成區域之氮化矽膜26，在閘極電極23b 、2 3 c之側壁形成側壁間隔物2 6 s之後，藉由離子注入磷 或砷至邏輯電路形成區域之p型井4而形成高雜質濃度之 n+型半導體區域2 7 (源極、汲極），並藉由離子注入硼 至η型井5而形成高雜質濃度之p +型半導體區域28 (源 極、汲極）。至此的工程是完成邏輯電路之η通道型 MISFET(Qn)及 ρ 通道型 MISFET(Qp)。 接著，如第21圖所示般，在閘極電極23a、23b、 23c之上部堆疊氧化矽膜40後，在DRAM形成區域之ιΓ 型半導體區域24之上部形成觸孔41、42，接著在觸孔41 、42之內部形成由η型多晶矽所構成之插頭43。之後， 藉由熱處理基板1，使構成插頭43之多晶矽膜中之η型 雜質（磷）擴散至η_型半導體區域24，而形成汲極。至 此爲止之工程是在DRAM形成區域上形成記憶體單元選 擇用 MISFET ( Qt )。 接著，如第22圖所示般，藉由在氧化矽膜40之上部 堆疊氧化矽膜4 4後，乾蝕刻邏輯電路形成區域之氧化矽 膜44、40，在η通道型MISFET(Qn)之源極、汲極（n + 型半導體區域27)之上部形成觸孔45，並在ρ通道型 MISFET ( Qp )之源極、汲極（p +型半導體區域28 )之上 部形成觸孔46。再者，藉由蝕刻DRAM形成區域之氧化 矽膜44，在觸孔41之上部形成通孔47。 接著，在觸4 5、4 6及通孔4 7之內部形成插頭4 8後 ，在DRAM形成區域之氧化矽膜44之上部形成位元線Bl -18- (15) 1273709 ，並在邏輯電路形成區域之氧化矽膜4 4之上部形成配 5 0〜5 3。插頭4 8是例如以TiN膜和W膜的疊層膜所構 ，位元線B L及配線5 0〜5 3是由W膜所構成。 位元線BL是通過通孔47及觸孔41而與記憶體單 選擇用MISFET(Qt)之源極、汲極之一方（24)電氣 連接。再者，配線50、52是通過觸孔45、45而與η通 型MISFET(Qn)之源極、汲極（η +型半導體區域27) 氣性連接，配線5 2、5 3是通過觸孔4 6、4 6而與Ρ通道 MISFET(Qp)之源極、汲極（P +型半導體區域28)電 性連接。 接著，如第23圖所示般，在位元線BL及配線50 5 3之上部堆疊氧化矽膜5 4，接著蝕刻觸孔4 1之上部的 化矽膜54、44而形成通孔55後，在通孔55之內部形 由η型多晶矽膜所構成之插頭5 6。接著，在氧化矽膜 之上部堆疊氮化矽膜5 7及氧化矽膜5 8之後，蝕刻通 5 5之上部之氧化矽膜5 8和氮化矽膜5 7而形成溝5 9。 接著，如第24圖所示般，在溝59之內壁形成由多 矽膜所構成之下部電極6 0。爲了形成下部電極6 0，首 在溝60之內部及氧化矽膜5 8之上部堆疊η型非晶矽膜 ，除去氧化矽膜5 8之上部的不需要非晶矽膜。接著， 減壓環境中將SiH4供給至非晶矽膜之表面，接著熱處 基板1而使非晶矽膜予以多晶化，並且使其表面生長矽 。藉此，取得由表面粗面化之多晶矽膜所構成之下部電 60 ° 線 成 元 性 道 電 型 氣 氧 成 54 孔 晶 先 後 在 理 粒 及 -19- (16) 1273709 接著，如第2 5圖所示般，在形成於溝5 9內部之下部 電及60之上部上形成由Ta205 (氧化钽）膜所構成之電 容絕緣膜6 1。T a 2 ◦ 5膜是以C V D法所堆疊’之後爲了達 成改善膜的性質，將基板1在700 °C〜7 5 0 °C予以熱處理 〇 如上述般，構成邏輯電路之一部分的 P通道型 MISFET(Qp)之閘極電極23c雖然包含有摻雜硼之P型 多晶矽膜（1 3p )，但是即使藉由以高氮濃度之氧氮化矽 膜構成P通道型MISFET ( Qp )之閘極絕緣膜6 ’執行用 以改善上述Ta2 05膜的熱處理，因亦可以抑制p型多晶矽 膜（1 3P )中之硼通過閘極絕緣膜6而擴散至基板1 ( η型 井5 )，故可以抑制ρ通道型MISFET ( Qp )之臨界値電 壓之變動。 接著，如第26圖所示般，藉由在電容絕緣膜61之上 部形成例如由TiN所構成之上部電極62，而形成下部電 極6 0、電容絕緣膜61及由上部電極62所構成之資訊存 儲用電容元件C。藉由至此之工程，完成由記憶體單元選 擇用MISFET (Qt)和與此串聯連接之資訊存儲用電容元 件C所構成之DRAM之記憶體單元。 上述資訊存儲用電容元件C之電容絕緣膜6 1即使由 Ta205 之外的如 PZT、PLT、PLZT、PbTi03、SrTi03、 BaTi03、BST、SBT或是 Ta205等之具有鈦鈣礦（ perovskite)型或是複合鈦鈣礦（perovskite)型之結晶構 造的高介電體膜或強介電體膜所構成亦可。再者，下部電 -20- (17) 1273709 極6 0即使是由多晶矽膜之外的如Ru、Pt等之白金屬膜所 構成亦可。以上述高介電體膜或是強介電體膜構成電容絕 緣膜6 1之時，及以上述白金金屬膜構成下部電極60之時 雖然任一者皆需、要於成膜後用以達到改善膜之性質的熱處 理，但是藉由以高氮濃度之氧氮化矽膜而構成P通道型 MISFET ( Qp )之閘極絕緣膜6，即使執行該些之熱處理 ，因亦可以抑制P型多晶矽膜（1 3 P )中之硼通過閘極絕 緣膜6而擴散至基板1 ( η型井5 )，故可以抑制Ρ通道 型MISFET ( Qp )之臨界値電壓的變動。 雖然省略圖不，但是藉由在資訊存儲用電谷兀件C之 上部夾著由氧化矽膜所構成之層間絕緣膜而形成2層左右 之A1配線，並在A1配線之上部形成氮化矽膜和氧化矽膜 之疊層膜所構成之鈍化膜，而完成本實施形態之DRAM-邏輯混載LSI。 若依據本實施形態，因藉由倂用氧氮化處理和氮等離 子處理，形成由氧氮化矽所構成之鬧極絕緣膜6 ’故不用 將基板1和閘極絕緣膜6之界面附近的氮濃度提高至所需 要以上，可提高膜中之氮濃度。 藉此，因不會使P通道型MISFET ( Qp )之載子移動 度降低，可以形成高介電率之閘極絕緣膜6，故可以降低 MISFET之洩漏電流。再者，可以達成MISFET之熱載子 耐性及η通道型MISFET之電子移動度之提升。並且’可 以抑制因硼洩漏而所引起之P通道型MISFET ( Qp)之臨 界値電壓之變動。 -21 - (18) 1273709 再者’因僅一次執行作爲高溫熱處理所需要之氧氮化 處理，故可以抑制閘極絕緣膜6之過度生長，實現膜厚 5nm以下之薄閘極絕緣膜6。 (實施形態3 ) 使用第2 7圖〜第2 9圖說明本實施形態之閘極絕緣膜 之形成方法。 首先，如第2 7圖所示般，藉由與上述實施形態1相 同之方法，在基板1之主表面上形成元件分離溝2、p型 井4及η型井5，接著藉由濕氧化基板1，在p型井4及 η型井5之各個表面上形成膜厚lnm〜1.5 nm左右之氧化 石夕膜6 a。 接著，如第28圖所示般，在包含5%左右之NO氣體 之9 00 °C〜1 100 °C之環境中熱處理基板1。當執行該熱處 理時，在基板1之表面上所形成之氧化矽膜6a中則被導 入氮，與上述實施形態1相同，形成在與基板1之界面附 近分凝氮的氧氮化矽膜6b。於執行上述之熱處理（氧氮 化處理）時，則與上述實施形態1相同，使氧氮化矽膜 6b和基板 1之界面附近的氮濃度可成爲 1 atomic%〜 1 0 a t 〇 m i c %之範圍內，設定熱處理條件。 接著，如第29圖所示般’藉由在氧氮化矽膜6b之上 部堆疊膜厚1 nm〜1 · 5 nm左右之氮化矽膜6 c ’而取得以氧 氮化砂膜6 b和氮化砂膜6 c之疊層膜所構成之閘極絕緣膜 70 〇 -22- (19) 1273709 由氧氮化矽膜6b和氮化矽膜6c之疊層膜所構成之上 述閘極絕緣膜7 0因其表面側是由氮化矽膜6 c所構成，故 比起僅以在與基板1之界面附近分凝氮的氧氮化砂膜6b 所構成之閘極絕緣膜，提高介電率。 如此一來，藉由以上述氧氮化矽膜6b和氮化矽膜6c 之疊層膜構成閘極絕緣膜70，則不用將與基板1之界面 附近的氮濃度提高至所需要以上，可以實現高介電率之閘 極絕緣膜70。 藉此，不會使P通道型MISFET(Qp)之載子移動度 降低，可以降低MIS FET之洩漏電流。再者，可以達成 MIS FET之熱載子耐性及η通道型MISFET之電子移動度 之提升。並且，可以抑制因硼洩漏而所引起之Ρ通道型 MISFET ( Qp )之臨界値電壓之變動。 再者，因僅一次執行作爲高溫熱處理所需要之氧氮化 處理，故可以抑制閘極絕緣膜7 〇之過度生長，實現膜厚 5nm以下之薄的閘極絕緣膜70。 以上，雖然根據發明之實施形態具體說明藉由本發明 者所創作之發明，但是本發明並非限定於此，只要在不脫 離其主旨之範圍下當然可做各種變更。 〔發明之效果〕 於本案所揭示之發明中，若簡單說明藉由代表性而所 取得之效果，則如下述。 藉由將氮導入至氧化矽膜，而形成由氧氮化矽所構成 -23- (20) 1273709 之閘極絕緣膜時，依據倂用氧氮化處理和氮等離子處理， 則可以不用將基板和閘極絕緣膜之界面附近的氮濃度提高 至所需要以上，而形成高氮濃度之閘極絕緣膜。 【圖式簡單說明】 第1圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第2圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第3圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第4圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第5圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第6圖是表示藉由氧氮化處理所形成之氧氮化矽膜中 之氮濃度輪廓曲線圖。 第7圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第8圖是表示由依據氧氮化處理和等離子處理所形成 之氧氮化砂所構成之閘極絕緣膜中之氮濃度輪廓曲線圖。 第9圖是表示本發明之一實施形態的半導體積體電路 裝置之製造方法的半導體基板之重要部份剖面圖。 第1 0圖是表示本發明之一實施形態的半導體積體電 -24- (21) !2737〇9 路裝置之製造方法的半導體基板之重要部份剖面圖。 第1 1圖是表示本發明之一實施形態的半導體積體電 路裝置之製造方法的半導體基板之重要部份剖面圖。 第1 2圖是表示本發明之一實施形態的半導體積體電 路裝置之製造方法的半導體基板之重要部份剖面圖。 第13圖是表示本發明之一實施形態的半導體積體電 路裝置之製造方法的半導體基板之重要部份剖面圖。 第1 4圖是表示本發明之一實施形態的半導體積體電 路裝置之製造方法的半導體基板之重要部份剖面圖。 第15圖是表示本發明之一實施形態的半導體積體電 路裝置之製造方法的半導體基板之重要部份剖面圖° 第16圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第17圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第1 8圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第19圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第20圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面®。 第21圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第22圖是表示本發明之另一實施形態的半導體積體 -25- (22) 1273709 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第23圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第24圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第25圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第26圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第27圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第28圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第29圖是表示本發明之另一實施形態的半導體積體 電路裝置之製造方法的半導體基板之重要部份剖面圖。 第3 0圖是表示閘極絕緣膜和基板之界面的氮濃度和 MISFET之載子移動度之關係的曲線圖。 〔符號說明〕 1 半導體基板 2 元件分離溝 3 氧化矽膜 4 p型井 5 η型井 -26- (23)1273709 6a 氧化矽膜 6b 氧氮化矽膜 6 c 氮化矽膜 6 閘極絕緣膜 7a 閘極電極用導電膜 7 閘極電極 8 型半導體區域 9 Ρ _型半導體區域 10 側壁間隔物 11 n +型半導體區域（源極、汲極） 1 2 P +型半導體區域（源極、汲極） 1 3n η型多晶矽膜 13p Ρ型多晶矽膜 14 WNx膜 15 W膜 16 氧化矽膜 17 觸孔 18a 配線用金屬膜 18 金屬配線 19 氧化矽膜 20 通孔 21 金屬配線 22 氮化矽膜 23a、 23b、23c 閘極電極 -27- (24) (24)1273709 2 4 η—型半導體區域 25 ρ —型半導體區域 26 氮化矽膜 27 η +型半導體區域（源極、汲極） 28 Ρ +型半導體區域（源極、汲極） 3 0 氧化砍膜 3 1 氮化矽膜 3 2〜3 5 光阻膜 4 0 氧化砂膜 4 1、4 2 觸孔 4 3 插頭 4 4 氧化5夕膜
45' 46 觸孑L 47 通孔 48 插頭 5 0〜5 3 配線 5 4 氧化砂膜 5 5 通孔 5 6 插頭 57 氮化矽膜 58 氧化矽膜 59 溝 60 下部電極 6 1 電容絕緣膜 -28- (25) 1273709 6 2 上部電極 70 閘極絕緣膜 BL 位元線 C 資訊存儲用電容元件
Qn η通道型MISET
Qp p通道型MISFET
Qt 記憶體單元選擇用MISFET WL 字元線 -29-

Claims (1)

  1. 1273709 拾、申請專利範圍 第92 1 1 5 870號專利申請案 中文申請專利範圍修正本 民國95年5月22日修正 1 · 一種半導體積體電路裝置，是在由單晶矽所構成 之半導體基板之主表面上，形成具有由氧氮化矽所構成之 膜厚5nm以下的閘極絕緣膜之MIS FET的半導體積體電路 裝置，其特徵爲： 上述閘極絕緣膜中所含有之氮，是在上述半導體基板 和上述閘極絕緣膜的界面附近具有第1峰値濃度，在上述 閘極絕緣膜之表面附近具有第2峰値濃度。 2. 如申請專利範圍第1項所記載之半導體積體電路 裝置，其中上述第2峰値濃度是比上述第1峰値濃度高。 3. 如申請專利範圍第1項所記載之半導體積體電路 裝置，其中上述MISFET是具有含有摻雜硼之矽膜的閘極 電極。 4. 如申請專利範圍第1項所記載之半導體積體電路 裝置，其中上述第1峰値濃度是在 latomic%〜lOatomic %之範圍內。 5 . —種半導體積體電路裝置，是在由單晶矽所構成 之半導體基板之主表面上，形成具有由氧氮化矽膜和被形 成在上述氧氮化矽膜之上部之氮化矽膜的疊層膜所構成之 膜厚5nm以下的閘極絕緣膜之MIS FET的半導體積體電路
    1273709 上述閘極絕緣膜中所含有之氮的濃度在上述半導體基 板和上述氧氮化砂膜之界面附近爲最高。 6.如申請專利範圍第5項所記載之半導體積體電路 裝置，其中上述MISFET是具有含有摻雜硼之矽膜的閘極 電極。 7.如申請專利範圍第1項所記載之半導體積體電路 裝置，其中在上述半導體基板和上述氧氮化矽膜之界面附 近所含的上述氮之濃度是在 1 atomic%〜10 atomic%之範 圍內。 8. —種半導體積體電路裝置之製造方法，其特徵爲 :具有以下之工程 (a )藉由熱處理由單晶矽所構成之半導體基板，在 上述半導體基板之主表面上形成由氧化矽所構成之閘極絕 緣膜的工程， (b)藉由在含有NO氣體或N20氣體的環境下熱處 理上述半導體基板，將氮導入至上述閘極絕緣膜中的工程 (c) 於上述（b)工程之後，藉由將上述半導體基板 曝露於氮等離子環境中，將氮導入至上述閘極絕緣膜中的 工程， (d) 於上述（b)工程及（c)工程之後，在上述主 表面之上部形成MISFET之閘極電極。 9 ·如申請專利範圍第8項所記載之半導體積體電路 裝置之製造方法，其中上述閘極絕緣膜之膜厚爲511111以 -2- 1273709
    1 〇·如申請專利範圍第8項所記載之半導體積體電路 裝置之製造方法’其中被導入至上述半導體基板和上述閘 極絕緣fl吴之界面附近的上述氮之濃度是在lat〇inic %〜 lOatomic%之範圍內。 11·如申請專利範圍第8項所記載之半導體積體電路 裝置之製造方法’其中被導入至上述閘極絕緣膜中之上述 氮’是在i：述半導體基板和上述閘極絕緣膜的界面附近具 有第1峰値濃度’在上述閘極絕緣膜之表面附近具有第2 峰値濃度。 12.如申請專利範圍第1 1項所記載之半導體積體電 路裝置之製造方法，其中上述第2峰値濃度是比上述第1 峰値濃度局。 13· $ $請專利範圍第8項所記載之半導體積體電路 裝置之製造方法，其中上述MIS FET之閘極電極是含有摻 雜硼的矽膜。 1 4·如申請專利範圍第1 3項所記載之半導體積體電 路裝置之製造方法，其中於上述（d)工程之後，又包含 有 (e) 在上述MiSFET之上部形成構成電容元件之一 方電極的第1導電膜，並在上述第1導電膜之上部形成構 成上述電容元件之介電體膜之第1絕緣膜的工程， (f) 於形成上述第1導電膜之後，或在形成上述第 1絕緣膜之後，熱處理上述半導體基板之工程。 -3- 1273709 A修替換頁 1 5 ·如申請專利範圍第8項所記載之半導體積體電路 裝置之製造方法，其中上述（c)工程是一面將上述半導 體基板加熱至200 °C以上600 °C以下之溫度一面予以執行 〇 16· —種半導體積體電路裝置之製造方法，其特徵爲 :具有以下之工程 (a )藉由熱處理由單晶矽所構成之半導體基板，在 上述半導體基板之主表面上形成氧化矽的工程， (b) 藉由在含有NO氣體或N20氣體的環境下熱處 理上述半導體基板，並將氮導入至上述氧化矽膜中，而在 上述半導體基板之主表面上形成氧氮化矽膜的工程， (c) 藉由在上述氧氮化矽膜之上部以CVD法形成氮 化矽膜，而形成由上述氧氮化矽膜和上述氮化矽膜之疊層 膜所構成之閘極絕緣膜的工程， (d )在上述閘極絕緣膜之上部形成ΜI S F E T之閘極 電極，其中上述氧氮化矽膜與上述基板之界面附近的上述 氮之濃度是在latomic%〜lOatomic%之範圍內。 1 7·如申請專利範圍第1 6項所記載之半導體積體電 路裝置之製造方法，其中上述閘極絕緣膜之膜厚爲5mm 以下。 1 8 ·如申請專利範圍第1 6項所記載之半導體電路裝 置，其中上述MIS FET之閘極電極是包含摻雜硼的矽膜。 19·如申請專利範圍第16項所記載之半導體積體電 路裝置之製造方法，其中上述氧氮化矽膜中所含有之氮的 -4- 1273709 濃度在上述基板和上述氧氮化矽膜之界面附近爲最高。 20. —種半導體積體電路裝置之製造方法，其特徵爲 :具有以下之工程 (a )藉由熱處理由單晶矽所構成之半導體基板，在 上述半導體基板之主表面上形成氧化矽膜以作爲閘極絕緣 膜的工程， (b) 藉由在含有NO氣體或N20氣體的環境下熱處 理上述半導體基板，將氮導入至上述氧化矽膜中的工程， (c) 藉由將上述半導體基板曝露於氮等離子環境中 ，將氮導入至上述氧化矽膜中的工程， (d) 於上述（b)工程及（c)工程之後，在上述主 表面之上部形成MIS FET之閘極電極， 其中被導入至上述氧化矽膜中之上述氮，是在上述半 導體基板和上述閘極絕緣膜的界面附近具有第1峰値濃度 ，在上述閘極絕緣膜之表面附近具有第2峰値濃度。 2 1.如申請專利範圍第20項所記載之半導體積體電 路裝置之製造方法，其中上述閘極絕緣膜之膜厚爲5nm 以下。 22. 如申請專利範圍第20項所記載之半導體積體電 路裝置之製造方法，其中被導入至上述半導體基板和上述 閘極絕緣膜之界面附近的上述氮之濃度是在latomic%〜 lOatomic%之範圍內。 23. 如申請專利範圍第22項所記載之半導體積體電 路裝置之製造方法，其中上述第2峰値濃度是比上述第1 -5- I273709t~-—η 修正替换與 >_-丨,Ι·ΙΙ----- I . M，m 峰値濃度高。 24. 如申請專利範圍第20項所記載之半導體積體電 路裝置之製造方法，其中上述（c)工程是在上述（b)工 程之後被執行。 25. 如申請專利範圍第20項所記載之半導體積體電 路裝置之製造方法，其中上述閘極電極是含有摻雜硼的矽 膜。 26. 如申請專利範圍第20項所記載之半導體積體電路 裝置之製造方法，其中上述第2峰値濃度是比上述第1峰値 濃度高。 -6 -
TW092115870A 2002-06-20 2003-06-11 Semiconductor integrated circuit device and its manufacturing method TWI273709B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002179321A JP2004023008A (ja) 2002-06-20 2002-06-20 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200403854A TW200403854A (en) 2004-03-01
TWI273709B true TWI273709B (en) 2007-02-11

Family

ID=29728222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115870A TWI273709B (en) 2002-06-20 2003-06-11 Semiconductor integrated circuit device and its manufacturing method

Country Status (4)

Country Link
US (3) US6794257B2 (zh)
JP (1) JP2004023008A (zh)
KR (1) KR20030097682A (zh)
TW (1) TWI273709B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7514376B2 (en) 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
WO2004097922A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JP5121142B2 (ja) * 2003-04-30 2013-01-16 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2005004224A1 (ja) * 2003-07-01 2005-01-13 Nec Corporation 半導体装置及びその製造方法
JP2006024895A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
KR100521452B1 (ko) * 2004-07-28 2005-10-12 동부아남반도체 주식회사 반도체 장치의 질화산화막 형성방법
JP4264039B2 (ja) * 2004-08-25 2009-05-13 パナソニック株式会社 半導体装置
US7667275B2 (en) * 2004-09-11 2010-02-23 Texas Instruments Incorporated Using oxynitride spacer to reduce parasitic capacitance in CMOS devices
JP4704101B2 (ja) * 2005-05-06 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
JP5348898B2 (ja) * 2008-01-22 2013-11-20 株式会社東芝 半導体装置およびその製造方法
JP2009071319A (ja) * 2008-10-30 2009-04-02 Renesas Technology Corp 半導体集積回路装置
US8673720B2 (en) * 2009-03-27 2014-03-18 National Semiconductor Corporation Structure and fabrication of field-effect transistor having nitrided gate dielectric layer with tailored vertical nitrogen concentration profile
JPWO2011089687A1 (ja) * 2010-01-19 2013-05-20 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8377813B2 (en) * 2010-08-27 2013-02-19 Rexchip Electronics Corporation Split word line fabrication process
EP3067920B1 (en) * 2013-11-08 2021-01-13 Renesas Electronics Corporation Semiconductor device
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法
WO2021142602A1 (en) * 2020-01-14 2021-07-22 Yangtze Memory Technologies Co., Ltd. Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591681A (en) * 1994-06-03 1997-01-07 Advanced Micro Devices, Inc. Method for achieving a highly reliable oxide film
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2000357688A (ja) 1999-06-16 2000-12-26 Toshiba Corp 熱酸化膜の形成方法
JP2001332724A (ja) 2000-05-25 2001-11-30 Fujitsu Ltd 絶縁ゲート型半導体装置及びその製造方法
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
US20030141560A1 (en) * 2002-01-25 2003-07-31 Shi-Chung Sun Incorporating TCS-SiN barrier layer in dual gate CMOS devices
US20030211672A1 (en) * 2002-05-10 2003-11-13 June-Min Yao Method of improving quality of interface between gate and gate oxide
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides

Also Published As

Publication number Publication date
US20050020018A1 (en) 2005-01-27
JP2004023008A (ja) 2004-01-22
US20030235962A1 (en) 2003-12-25
US6794257B2 (en) 2004-09-21
US20060275991A1 (en) 2006-12-07
KR20030097682A (ko) 2003-12-31
TW200403854A (en) 2004-03-01
US7262101B2 (en) 2007-08-28

Similar Documents

Publication Publication Date Title
TWI273709B (en) Semiconductor integrated circuit device and its manufacturing method
US9412600B2 (en) Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor
TWI334157B (en) Semiconductor device and method for manufacturing semiconductor device
US20140124872A1 (en) Semiconductor devices employing high-k dielectric layers as a gate insulating layer
TW495967B (en) Semiconductor integrated circuit device and the manufacturing method thereof
KR101414067B1 (ko) 반도체 소자의 전극 및 그 형성 방법
US8673711B2 (en) Methods of fabricating a semiconductor device having a high-K gate dielectric layer and semiconductor devices fabricated thereby
US20070200160A1 (en) Semiconductor device and method of fabricating the same
JP2006518106A (ja) 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法
JP4505349B2 (ja) 半導体装置の製造方法
TWI269431B (en) Integrated semiconductor circuit device and method for manufacturing the same
JP2010129926A (ja) 半導体装置及び半導体装置の製造方法
JP2005183422A (ja) 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
JP2009071319A (ja) 半導体集積回路装置
US6734526B1 (en) Oxidation resistant microelectronics capacitor structure with L shaped isolation spacer
JP2009111072A (ja) 半導体装置及びその製造方法
JP2005079390A (ja) 半導体装置
JP2007165480A (ja) 半導体装置及びその製造方法
JP3779556B2 (ja) 電界効果トランジスタ
JP2006019615A (ja) 半導体装置及びその製造方法
JP2005123384A (ja) 半導体装置およびその製造方法
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2005285805A (ja) 半導体装置の製造方法
TW466734B (en) Small sized semiconductor device with shared contact plug

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees