TWI270199B

TWI270199B - Non-volatile memory and manufacturing method and operating method thereof

Info

Publication number: TWI270199B
Application number: TW094102849A
Authority: TW
Inventors: Wei-Zhe Wong; Ching-Sung Yang
Original assignee: Powerchip Semiconductor Corp
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2007-01-01
Also published as: TW200627631A; US20080227282A1; US20060170038A1; US7391078B2; US20080198669A1

Description

1270199 15769twf.doc/g 九、發明說明：【發明所屬之技術領域】本舍明是有關於-種半導體元件，且種非揮發性記憶體及其製造方法與操作方法。π關於一【先前技術】

在各種非揮發性記憶體產品中，具有可進行次 ί存肖入失:胃X抹除等動作，且存入之資料在斷電二不可電抹除且可程式唯讀記憶體 (EEPROM)已成為個人電腦和電子設種記憶體元件。口木用的 w ίΎ可、1抹除且可唯讀記憶體細彳錄的多晶夕(P〇_hc〇n)製作浮置閉極(fl〇ating _)與控制問極 fontro gate)。而且’為了避免典型的可電抹除且可程式唯讀記，體在抹度歸現象太過嚴重，而導致資料之f判、的問題。而在控侧極與浮置閘極側壁、基底上 =另。又迖擇閑極(selectgate)，而形成分離閘極(SpHt_g扣結構。另一方面，由於採用摻雜的多晶矽(polysilicon)製作浮置閉極，因此當浮置下方的穿隧氧化層有缺陷存在時，就f易造成元件的漏電流，影響元件的可靠度。於疋為了解決可電抹除可程式唯讀記憶體元件漏電流之問題;而採用一電荷陷入層（charge trapping layer) 取代，，讀體的多晶石夕浮置雜，此電荷陷人層之材質例如是虱化矽。這種氮化矽電荷陷入層上下通常各有一層氧化矽而形成一種包含氧化矽/氮化矽/氧化矽 6 1270199 15769twf.doc/g (oxide_nitride-oxide，簡稱ΟΝΟ)層所構成之堆疊式結構 (stacked structure)，具有此堆疊式閘極結構之唯讀記憶體可稱為矽/氧化矽/氮化矽/氧化矽/石夕 (silicon-oxide-nitride-oxide-silicon，簡稱 SONOS)記憶元件0

目前，業界提出一種由含有ΟΝΟ結構的分離閘極記十思胞製作成的AND型記憶體陣列結構，如美國專利申請公開弟US2004/0084714號案。圖1所繪示為習知and型之記憶胞結構剖面圖。請參照圖1，此記憶胞具有三井結構，由p型石夕基底 16 η型井區15與p型井區14。在p型井區μ中設置有 η型擴散層2、3、6、7。輔助電極4、8、9設置於基底上。輔助電極4、8、9與基底之間設置有閘氧化層18。控制電，5設置於基底上，此控制電極5是作為字元線。在控制電=5與基底之間以及控制電極5與輔助電極4、8、9依序設置有氧切層19、氮切層17與氧化⑪層2()。在辅極4及和其相鄰的n型擴散層2、3之間的氮化矽層為兩個電荷陷入區10、u。當輔助電極4施加有電 i寸、下方的基底表面會形成反轉層1。 -杜2 ’隨著積體電路正以更高的集積越向小型化的述型之記憶胞而言，記憶胞之尺

Hit 電極的長度及η型擴散層2、3、6、7 型:η之間的距離來達成。但是，辅助電極的長度η 成‘二二、3、6、7與辅助電極之間的距離縮小，將合造成记減因η型擴散層2、3、6、7太接近而使 7 1270199 15769twf.doc/g 的通迢發生不正常的電性貫通丁^仙妙）。因此，為了避免η型擴散層2、3、6、7太接近，而使記憶胞下方的通這導通，則必須使η型擴散層2、3、6、7彼此都要相距丰又適田的距# ’而使得記憶胞的尺寸無法更進一步的縮小0 、【發明内容】、本發明的目的就是在提供一種非揮發性記憶體及其勢 =方㈣方法，此種非揮發性記憶體於各記憶胞列之點χ而 1^1^件隔離結構、各記憶胞之間沒有形成接 ”” /又形成摻雜區，因此可以提升元件的集積度。造方法ί #^種_發性記憶體及其製件操作速率。，有效率的進行程式化，而提高元 ^方ϋ又—目的是提供—種非揮發性記憶體及其製 ;減==:此種非揮發性記憶體的製程簡單，而师ΪΓ月if一種非揮發性記憶體，包括基底、多數個二：本装夕數個選擇間極介電層、複中具有多數個溝渠，這些溝渠平行排二數：洋之門減；^伸。乡油選擇祕分般置於相鄰兩溝基底上。多數個選擇閑極介電層設置與基底之間。複合介電層覆蓄、、盖 ' 甲。糾兮罟於銘人人溝木表面。多數條字元線分 /，$ μ=f層上，並填人_鄰選擇閘極之間的溝〇些子70線平行拼列，並往-第二方向延伸，第二： 8 1270199 15769twf.doc/g 向與第一方向交錯。在上述之非揮發性記憶體中，者時’於選擇閘極下方的基底中施加有電壓在上述之非揮發性記憶體t 元f。 t溝渠之表面，且覆蓋住選摆；丨兒^不只覆蓋該括-底介μ 擇之表面。複合介電声勺低；丨電層、一電荷陷入層與一，丨包層包 2材質包括氮化㈣摻雜多晶秒、“二=陷入層材質包括氧化矽。低"包層與頂介電層之、、Ε在上述之非揮發性記憶體中，設置於夂念_ ώ 啦則壁之間的複合介電層分別儲存二：：：=各溝質包括摻雜多晶矽。 k擇間極與字元線之材在本發明之非揮發性記憶體中，選擇二選擇之_字元線與複合介 .t相鄰臉。由於在各記憶胞之間並沒有_，顺成多數憶胞姐記 :離ί構與接觸窗，因此可以提升記憶胞料，亦即本發明之非揮發性記憶體的單一 ’ ΐ，溝渠的二側壁的複合介電層分別儲存的， h 己憶皰可儲存二個位元由溝渠所隔離位元之資料。另外免兩者彼此干擾。此外，藉由控制溝渠的深户，此y以避制记憶胞的通道長度，而避免記憶胞不正常的％也=夠L 本發明提出一種非揮發性記憶體的操作方‘丨貝通由多數個記憶胞列所構成之一記憶體陣列，各4立適用於括：設置於基底上之多數個選擇閘極結構胞列包分璲擇閘極結 1270199 15769twf.doc/g 構從基絲依序為選擇_介電 =問極之間的基底中分別具有溝渠；f二基底與選擇閘極，此複合介電 ^口"甩層，覆盖控制閘極，設置於複合介電屌 =何卩曰入層，多數個之間的溝渠;多數條字元線，在列方向行排列連接同-行之該些卿在行方向上平方向上平行排列，當選擇間極線施加ί電 =形成於選侧極線下方的基底中；其 =擇^刀極、位於相鄰二選擇閘極之間 4 一、擇閘別構成多數個記憶胞，且相鄰“二^合介電層分線上各記憶胞的各_極與各溝渠=用^ 二電層為—第二位元;該方法包括：元線施加;二壓:t::於Γ?Γ所f接的選定字 :之第-選定選擇閘極線= 成第-選定位元線;閘:線::的基底中形以认& — 弟 k疋位兀線施加第四電壓；於線位7^、且與第二位元相鄰之第三選定選擇閘極 ’ Μ第三奴閘極線下方的基底中 ^成弟了選疋位讀；於第二選定位元線施加第六電壓； ;立於第—位7C側、且與第三選定選擇閘極線相鄰之第四 1270199 15769twf.doc/g ^疋&擇閘極線施加第七電壓，未選定之選擇閘極線為施力口〇,特之電壓’其中第二電壓接近選擇閘極線的啟始電壓，第五電壓與第三電壓大於第二電壓，第六電壓大於第四電壓々’第-電壓大於第二電壓，以利用源極側注入效應程式化苐一位元。在上述之非揮發性記憶體的操作方法中，第一 10伏特，右’第二電壓為i伏特左右，第三電壓為5伏特 f右’第四電壓為G伏特左右，第五電壓為8伏特左右，第六電壓為4.5伏特左右，第七電壓為〇伏特左右。 y在上述之非揮發性記憶體的操作方法中，更包括於進 =„作時’於選定記憶胞所連接的選定字元線施加弟一祕；於位於第二位元側、且與第二位敎選擇線施加第二電壓；於位於第二位元側、^ ^叔選擇線娜之第四選定卿_線施加第三 =，以於第四選定選擇閘極線下方的該基底中形成第三 ^定位70線；於第三選定位元線施加第四輕；於位於第坌且與第一位70相鄰之第-選定選擇閘極線施加 3 :選定選擇閉極線下方的基底中形成第 ^疋立7〇4 ’於第_選疋位元線施加第六電壓；於位於接側、且與第—選定選擇間極線相鄰之第二選定選 ==广亥第七雜，未選定之選擇閘極線為施加。第ϋ??二其中第二_接近選擇閘極線的啟始電壓， :五：壓=三電m大於第二電麼，第六電麼大於第四電 [’第-祕大於第二輕，以利用源極側注入 11 1270199 15769twf.doc/g 化第二位元。在上述之非揮發性記憶體的 1 二犬特左右，第二電厂堅為^伏特左右二左右，第四電壓為0伏特左 [為5伏特第六電壓為,5伏特左右，第七電壓二8^ ―在f述之非揮發性記憶體的操、打抹除操作時，於該些字元線施加第八：於進第纖，使選擇間極線為浮置二在加中之電子導人基底中，1中第人=存在複合介電層會引發通道F-N穿隨效應。兒一、弟九電壓的電壓差在上述之非揮發性記憶體的操作方法至右。第人霞為七簡，第九為在上述之非揮發性記憶體的操作方法中，進行讀取作時，於選定記憶朗連接的選定字元_加軒電壓^ 於位於第-位元側、且與第—位元相鄰之第—選定選擇問極線施加第十一電壓’以於第一選定選擇閘極線下方的基底中形成第二選定位元線；於第三選定位元線施加第十二電壓；於位於第二位元側、且與第二位元相鄰之第三選定選擇閘極線施加第十三電壓，以於第三選定選擇閘=線下 =的基底巾形成第二選定位元線；於第二選定位元線施加第十四電壓；以讀取第一位元，其中第十一電壓與第三電壓大於弟十四電壓，弟十四電墨大於第十二電壓，第十電壓大於未存電子之記憶胞的啟始電壓、且小於存有電子之記憶胞的啟始電塵。 12

1270199 15769twf.doc/g 3伏特之ίΓ發性記憶體的操作方法巾，第十電壓為第ΐ 3 i電壓與該第十三電壓為5伏特左右，第十二電壓為0伏特左右，第十四電壓為15伏特左右。在上述之非揮發性記憶體的操作方法中，進 ί紐_$記憶胞所連接的選定字元線施電[，於位於第二位元側、且與第二位元相鄰之第三選定施力:第十一電壓，以於第三選定選擇閘極線下第+1 i 3形成弟二選定位元線；於第二選定位元線施加 ;於位於第—位元側、且與第—位元相鄰之 =疋選擇閘極線施加第十三碰，以於第-選定選擇閑綠^下方的基底巾形成第三選定位元線；於第三選定位元 ft第t四電壓；以讀取第二位元，其中第十-電壓與，第十龍大於未存電子之記憶朗啟始電^;^; 存有電子之記憶胞的啟始電壓。、在上述之非揮發性記憶體的操作方法中，第十電壓為 3伏特左右，第十一電壓與第十三電壓為5伏特左右，第十一私壓為〇伏特左右，第十四電壓為15伏特左右。、、在本發明之非揮發性記憶體的操作方法中，其係利用原，側’主入效應（S〇urce_Side Injecti〇n，SSI)以單一記憶胞一位元為單位進行程式化，並利用F_N穿隧效應進行之抹除。因此，其電子注人效率較高，故可以降低乍扦之記憶胞電流，並同時能提高操作速度。而且，電 ",L/肖耗小，可有效降低整個晶片之功率損耗。 13 1270199 15769twf.doc/g 此外 ®於桊贫明#禪贫性記‘ ， —’〜工奶间極填入基底的溝渠中’當電子經過加速後會直接注入溝渠側壁的帝荷陷入區’因此可得到較南的效率。而且藉由溝泪也』有效率的隔離單一記憶胞的兩個位元，使兩者不會彼此; 擾。 " 本發明提出一種非揮發性記憶體的製造方法，首先提供基底，並於基底上形成多數個堆疊閘極結構，各個閘極結構之間具有間隙，各個堆疊閘極結構包介帝層、第-導體層與罩幕層。接著，以罩幕層為罩幕侧^ 底’以於基底中形成多數個溝渠，這些溝渠平行排在第-方向上延伸。移除罩幕層後，於基底上形成—複合 ^電層，此複合料層包括底介電層、電荷陷人層與頂介電層。之後’於複合介電層上形成多數些第:導體層填入溝渠中，這m體層平ί 往-弟二方向延伸’第二方向與第—方向交錯。在上述之非揮發性記憶體的製造方法中，於帝層上形成第二導體層步驟句杯. 、σ "电層後，圖案化導體材料t括.先於基底上形成導體材料在上述之非揮發性記憶體之材質包括氮切。底〜s入層碎。；丨毛層與頂介電層之材質包括氧化本發明之非揮發抖# & & 之間並沒有形成元件隔離的製造方法，於各記憶胞列接點，而且亦沒有形成換^，記f胞之間亦沒有形成杉雜£，因此製程較為簡單，且可 1270199 15769twf.doc/g 以提升記憶體陣列之積集度。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。【實施方式】

圖2A所繪示為本發明之非揮發性記憶體的一較佳實施例的上視圖。圖2B為所繪示為圖2A中沿A_A，線的結構剖面圖。圖2C為所繪示為圖2A中沿B_B，線的結構剖面圖。請參照圖2A，本發明之非揮發性記憶體陣列，包括基底1〇〇、多數個記憶胞列MR1〜MR5、多數條字元線 WL1 WL5、夕數條選擇閘極線sgi〜如6、位元線BL1〜 BL6。纪憶胞列MR1〜MR5排成一記憶體陣列。多數條字元線WL1〜WL5分別連接同一列記憶胞之控制閘極，多數條字元線WL1〜WL5例如是平行排列，並往χ方向延選擇閘極線SG1〜SG6分別連接同—行記憶胞之選擇問極，選擇閘極線SG1〜SG6例如是平行排列，並往γ方向延伸’且X方向與Υ方向交錯。當選擇閘極線細〜犯6 施加有電壓時’於選擇·線SG1〜SG 底

中會形成反轉層’這些反轉層作為位轉BuH 接著，說明本發明之非揮發性記憶胞列的結此僅以記憶胞列MR1為例作說明。再隹此請同時參關2A、W 2B、圖2C，本發明之非揮發性 15 1270199 15769twf.doc/g 記憶體結構包括基底100、多數個選擇閘極102a〜102f、多數個選擇閘極介電層104、複合介電層106、多數個控制閘極 108a〜108e 〇基底100例如是矽基底。在基底100中例如是設置有 p型井區110。而且在基底1〇〇中具有多數個溝

112a〜112e,這些溝渠112a〜112e例如是平行排列，並往方向延伸。、、多數個選擇閘極102a〜102f例如是分別設置於相鄰兩溝渠112a〜112e之間的基底100上。選擇閘極1〇2&〜赚之材質例如是摻雜多晶石夕。多數個選擇閘極介電層1()4例如是設置於選擇間極 102a 102f與基底1〇〇之間。選擇閘極介電層刚之材例如是氧化矽。、複合介電層106為覆蓋於溝渠表面，與選擇閉極―表面。此複合‘ 二底100起依序為底介電層觸a、電荷陷入層祕與頂介電層106c。其中，底介帝展Λ 帝抑入w 之材質例如是氧化矽；电何入層106b之材質例如是氮化 ^石夕。當然’電荷陷入層_之材質也‘ Ϊ jit?入功能的材質或具有儲存電荷功能的材貝，例如疋摻雜多晶矽等。控制閘極购〜職例如是分別設置於複合介

" 上，並填入兩相鄰選擇閘極102a〜l〇2f之門 *n2.n2e(^2B^)o^]M&i〇J；〇f-^J 16 1270199 15769twf.doc/g 線WL1串接在一起。其中，控制閘極1〇8a〜1〇8e與字元線 WL1例如是一體成型的，亦即控制閘極108a〜108e延伸至選擇閘極102a〜贿上方、並彼此連接在一起而構成字元線 WL1 〇當選擇閘極l〇2a〜102f(選擇閘極線SG1〜SG6)施加有電壓犄，於選擇閘極102a〜102f(選擇閘極線SG1〜SG6)下方的基底100中會分別形成反轉層U6a〜116f(；位元線BL1 〜BL6)。而反轉層116a〜116f(位元線BL1〜BL6)由溝渠 112a〜112e隔開，而只位於選擇閘極1〇2a〜1〇2f下方的基底100中。以a己憶胞列MR1為例，相鄰二個選擇閘極 102a〜102f、位於相鄰二選擇閘極1〇2a〜1〇2f之間的控制間極108a〜108e與複合介電層1〇6分別構成多數個記憶胞 Ml〜M5。舉例來說，選擇閘極1〇2a、選擇閘極1〇2b、控制閘極108a與複合介電層106構成記憶胞M1 ;選擇閘極 102b、選擇閘極i〇2c、控制閘極1〇8b與複合介電層1〇6 構成兄憶胞M2 ;…；依此類推，選擇閘極i〇2e、選擇閘極102f、控制閘極i〇8e與複合介電層1〇6構成記憶胞M5。記憶胞Ml〜M5在X方向（列方向)彼此無間隙串接在一起，且相鄰的記憶胞Ml〜M5共用選擇閘極i〇2a〜i〇2f與位元線BL1〜BL6。舉例來說，記憶胞M2與記憶胞M1共用選擇閘極102b、且記憶胞M2與記憶胞M3共用選擇閘極 102c 〇各個記憶胞Ml〜M5的控制閘極i〇8a〜i〇8e與各溝渠 17 1270199 15769twf.doc/g 112a〜112e的兩側壁之間的複合介電層1〇6分別可位元的資料。以記憶胞M1為例，設置於控制閘極⑽❿ 溝渠112a左側側壁之間的複合介電層1〇6作為—個入區114a(左位tl)，設置於控制閘極1〇8&與溝渠1二 ..· 欄壁之間的複合介電層廳作為另一個電荷陷入= - 114b(右位兀）。同樣的，記憶胞奶〜奶也分別具有兩個 .… ㈣陷人區(左位元與右位元），因此，本發明之非揮發性 φ 記憶體的單一記憶胞可儲存二位元之資料。另外，由^元線體〜WL5所串接的記憶胞歹,mR2〜聰的結構與記= 胞列MR1相同，在此不再贅述。 “ 在上述非揮發性記憶體中由於在記憶胞M2〜m5之間亚沒有間隙，且在各記憶胞列之間並沒有設置元件隔離結構與接觸窗，因此可以提升記憶胞列之積集度。而且，在各溝渠112a〜112e的兩側壁的複合介電層1〇6分別作為電荷陷入區114a(左位元)與電荷陷入區114b(右位元），亦= 本發明之非揮發性記憶體的單一記憶胞可儲存二位元之資藝料。另外，電荷陷入區114a(左位元)與電荷陷入區114b(右 Λ 位元）由溝渠所隔離，因此可以避免電荷陷入區114a(左位元)與電荷陷入區i14b(右位元)彼此干擾。此外，藉由控制溝渠112a〜112e的深度，也能夠控制記憶胞的通道長度，而避免記憶胞不正常的電性貫通。在上述實施例中，係以使五個記憶胞Ml〜M5串接在一起為實例做說明。當然，在本發明中串接的記憶胞的數目’可以視實際需要串接適當的數目，舉例來說，同一條 18 1270199 15769twf.doc/g 子元線可以串接32至64個記憶胞結構。圖3所、％示為本發明之一較佳實施例的記憶體陣列的電路簡圖。在此，以記憶體陣列中含有16個記憶胞為例，以說明本發明之記憶體陣列的操作模式。目4A為本發明之非揮發性圮憶體的程式化操作之一實例的示意圖。圖4B f本發明之非揮發性記憶體的程式化操作之另一實例的示思圖。圖4C為本發明之非揮發性記憶體的讀取操作之一實例的示意圖。圖4D為本發明之非揮發性記憶體的讀取操作之另一實例的示意圖。圖4E為本發明之抹除操作之一實例的示意圖。請參照圖3，記憶胞列包括16個記憶胞M11〜M44、選擇閘極線SG1〜SG5、字元線WL1〜WL4、位元線BL1 〜BL5 〇各記憶胞Mil〜M54分別包括選擇閘極、控制閘極與電荷陷入層，且相鄰兩個記憶胞會共用選擇閘極。每個記憶胞列例如是由四個記憶胞串接在一起，舉例來說，記憶胞Mil〜M14串接在一起,·記憶胞M21〜M24 串接在一起；記憶胞M31〜M34串接在一起；記憶胞 M41〜]\444串接在一起。子元線WL1〜WL4分別連接同一列記憶胞的控制閘極’舉例來說，字元線WL1連接記憶胞Mil〜M14之控制閘極；字元線WL2連接記憶胞M21〜M24之控制閘極；字元線WL3連接記憶胞M31〜M34之控制閘極；字元線WL4 連接記憶胞]V[41〜M44之控制閘極。 19

1270199 15769twf.doc/g 門極選=2了G5分別連接同-行記憶胞之選擇扑仏擇閘極，、泉SG1〜SG5施加有電壓於就本發明之非揮發性記憶體之操作方法而古，以下僅實施例作為說明。但本發明之非揮娜憶體，作方法’亚秘定於方法。本發日轉揮發性記憶，的#作方法是以四個記憶胞為—組來進行操作的。舉例來=’當要對記憶胞M23進行操作時，除了記憶胞廳所連接的字元線WL2、選擇閘極線贴、選擇閘極線⑽、位το線BL3、位元線BL4之外’還需利用到分別與選擇閘極線SG3、選擇閘極線SG4相鄰的選擇閘極線脱、選擇閘極線SG5、位元線BL2、位元線BL5。在下述的說明中，都是以記憶胞M23為例做說明。請同時參照圖3及圖4A，在程式化操作時，以於記憶月匕M23的電荷陷入區B1(左位元)存入電子為例做說明，選定記憶胞M23所連接_定字讀WL2絲電壓—，此黾>£ Vpl例如疋伏特左右。於位於電荷陷入區B1(左位元)側且與電荷陷入區(左位元)相鄰之選定選擇閘極線SG3施加電壓Vp2，此電壓Vp2接近選擇閉極線sg3 的啟始電壓，其例如是1伏特左右。於位於電荷陷入區 B1(左位元)側、且與選定選擇閘極線SG3相鄰之選定選擇閘極線SG2施加電壓Vp3，此電壓Vp3例如是$伏特左右，以於選定選擇閘極線SG2下方的基底中形成選定位元 20 1270199 15769twf.doc/g 線BL2。於選定位元線BL2施加電壓Vp4，此電壓yp4 例如是〇伏特左右。於位於電荷陷入區B2(右位元)側、且與電荷陷入區B2(右位元)相鄰之選定選擇閘極線SG4施加電壓VP5 ’此電壓Vp5例如是8伏特左右，以於選定選擇閘極線SG4下方的基底中形成選定位元線BL4。於選定位元線BL4施加電壓Vp6 ’此電壓Vp6例如是4 5伏特左右。於位於電荷陷入區B2(右位元)側、且與選定選擇閘極線 SG4相鄰之選定選擇閘極線SG5施加電壓Vp7，此電壓 Vp7例如是〇伏特左右。而且其他未選定的選擇閘極線等為施加〇伏特之電壓，以利用源極側（s〇urce_Side Injection，SSI)效應’使電子注入電荷陷入區B1(左位元），而程式化記憶胞M23的左位元。在此操作中，電壓Vp5 與電壓VP3應大於電壓Vp2，而電壓Vp6則應大於電壓 Vp4，電壓Vpl應大於電壓Vp2，以便利用源極側 (Source-Side Injection ’ SSI)效應進行程式化操作。在上述程式化操作中，由於本發明非揮發性記憶體的控制閘極填入基底的溝渠巾’當電子從位元線BL2往位元線BL4移動時，電子經過加速後會直接注入溝渠侧壁的電荷陷入區 Bl(左位元），因此可得到較高的效率。而且藉由溝渠，也可有效率的隔離電荷陷入區B1(左位元）與電荷陷入區 B2(右位元），使兩者不會彼此干擾。 ★明同時爹照圖3及圖4B，以說明於記憶胞M23的電荷陷入區B2(右位元)存入電子，而程式化記憶胞M23的右位元。於選定記憶胞M23所連接的選定字元線WL2施加 21 1270199 15769twf.doc/g 黾壓Vpl，其例如是i〇伏特左右。於位於電荷陷入區B2(右位元)側、且與電荷陷入區B2(右位元)相鄰之選定選擇閘極線SG4施加電壓Vp2，此電壓γρ2接近選擇閘極線SG4 的啟始電壓，電壓Vp2例如是1伏特左右。於位於電荷陷 • 入區B2(右位元)侧、且與選定選擇閘極線SG4相鄰之選定選擇閘極線SG5施加電壓Vp3，此電壓γρ3例如是5伏特、左右，以於選定選擇閘極線下方的基底中形成選定位 _ 元線BL5。於選定位元線BL5施加電塵Vp4，此電壓γρ4 例如是0伏特左右。於位於電荷陷入區B1(左位元)側、且與電荷陷入區B1 (左位元)相鄰之選定選擇閘極線SG3施加電壓VP5，此電壓Vp5例如是8伏特左右，以於選定選擇閘極線SG3下方的基底中形成選定位元線BL3。於選定位元線BL3施加電壓Vp6,此電壓Vp6例如是4.5伏特左右。於位於電荷陷入區B1(左位元)側、且與選定選擇閘極線 SG3相鄰之選定選擇閘極線sg2施加電壓Vp7，此電壓 Vp7例如是〇伏特左右。而且其他未選定的選擇閘極線等為施加0伏特之電壓，以利用源極側注入效應，使電子注入電荷陷入區B2(右位元），而程式化記憶胞M23的右位元。在此操作中，電壓Vp5與電壓Vp3應大於電壓vp2，而t壓Vp6則應大於電壓γρ4，電壓Vpl應大於電壓 Vp2以便利用源極側⑽，Μ〗)效應進行私式化操作。同樣的，由於本發明非揮發性記憶體的控制閘極填入基底的溝渠中，當電子從位元線BL5往位元線 BL3移動時，電子經過加速後會直接注入溝渠側壁的電荷 22 1270199 15769twf.doc/g 陷入區Bl(左位元）’因此可得到較高的效率。而且藉由溝渠’也可有效率的隔離電荷陷入區B1(左位元)與電荷陷入區B2(右位元），使兩者不會彼此干擾。请同吟芩照圖3及圖4C，在讀取記憶胞M23的電荷陷入區B1(左位元)時，於選定記憶胞M23所連接的選定字 :· · 元線施加電壓Vrl，此電壓Vrl例如是3伏特左右。於位 ' - 於電荷陷入區B1(左位元)側、且與電荷陷入區B1(左位元) 相鄰之選疋選擇閘極線SG3施加電壓Vr2，此電壓Vr2例 • 如是5伏特左右，以於選定選擇閘極線SG3下方的基底中形成選疋位元線BL3。於選定位元線BL3施加電壓Vr3，此電M Vr3例如是〇伏特左右。於位於電荷陷入區B2(右位元)側、且與電荷陷入區B2(右位元)相鄰之選定選擇閘極線SG4施加電壓Vr4,此電壓Vr4例如是5伏特左右，以於選定選擇閘極線SG4下方的基底中形成選定位元線 BL4。於選定位元線BL4施加電壓Vr5，此電壓Vr5例如是1·5伏特左右，以讀取記憶胞M23的左位元。在此操作 • 中，電壓Vr2與電壓Vr4應大於電壓Vr5，電壓Vr5應大於電壓Vr3，電壓vrl應大於未存電子之記憶胞的啟始電 ^ 麈、且小於存有電子之記憶胞的啟始電壓。 • Λ 凊同時參照圖3及圖4D，在讀取記憶胞Μ23的電荷陷入區Β2(右位元)時，於選定記憶胞Μ23所連接的選定字元線施加電壓Vrl，此電壓Vrl例如是3伏特左右。於位於電荷陷入區B2(右位元)側、且與電荷陷入區B2(右位元) 相鄰之選定選擇閘極線SG4施加電壓Vr2，此電壓Vr2例 23 1270199 15769twf.doc/g 如是5伏特左右，以於選定選擇閘極線s(}4下方的基底中形成選粒it線BL4。於選定位元線肌4施加電壓心3，此電壓力3例如是0伏特左右。於位於電荷陷入區B1(左位70)側、且與電荷陷入區Bl(左位元)相鄰之選定選擇閘極線SG3施加電墨Vr4，此電壓Vr4例如是5伏特左右，以於選定選擇閘極線SG3下方的基底中形成選定位元線 ^L3。於選定位元線BL3施加電壓Vr5，此電壓vr5例如是1.5伏特左右，以讀取記憶胞M23的右位元。在此操作中，電壓Vr2與電壓Vr4應大於電壓Vr5，電壓應大於電麗Vr3，電壓Vrl應大於未存電子之記憶胞的啟^電壓、且小於存有電子之記憶胞的啟始電壓。由於此時電荷入層中總電荷量為負的記憶胞的通道關閉且電流很小，而電荷陷^層中總電荷量略正的記憶胞的通道打開且電流大，故可藉由記憶胞之通道開關/通道電流大小來判斷儲存於此記憶胞中的數位資訊是Γ丨」還是「〇」。 + Θ請同時參照圖3及圖4E，在抹除時，選定字元線施加毛壓Vel，於該基底施加電壓Ve2，使選擇閘極線〜 SG5為浮置，以使儲存在複合介電層中之電子導入基底中”而使δ己{思胞中之資料被抹除。電壓Vei與電壓ve2的電壓差會引發通道F_N穿隧效應。電壓Vel與^壓VC 的電壓差例如是為-12至_20伏特左右。舉例‘說，電壓 Vel為_15伏特，電壓ve2為〇伏特。土、在本發明之非揮發性記憶體之操作方法中，其係利用源極側、/主入效應(source-Side Injection，SSI)以單一記情胞 24

1270199 15769twf.doc/g

一位70為單位進行程式化，並利用F-N穿隧效應進行記憶，之抹除。因此，其電子注入效率較高，故可以降低操作B守之。己^胞電流，並同時能提高操作速度。因此，電流消耗小’可有效降低整個晶片之功率損耗。 A 而且，由於本發明非揮發性記憶體的控制閘極填入基溝渠中，當電子經過加速後會直接注入溝渠側壁的^ 荷陷入區，因此可得到較高的效率。而且藉由溝渠，也可有效率的隔離單一記憶胞的兩個電荷陷入區（左位元與右位兀），使兩者不會彼此干擾。、接f說明本發明之記憶胞列之製造方法，目5八至圖 5&C為％不本發明之非揮發性記憶體的較佳實施例的製造程剖面圖。目5A至圖5C為繪示沿圖2a巾a_a，線之剖曰功Γ先明茶照圖5A，提供基底300，此基底300例如 1 :底。接著，在基底300中形成井區搬，井區302 導雕ί 5 井區。之後，在基底3GG上形成由介電層304、堆：罩幕層308所構成之多數個堆疊閘極結構。声二二、0之形成方法例如是依序於基底300上形成-=3、導體層與一層絕緣層後，利用微韻刻技 7之η電層之材質例如是氧化矽，其形成方法例如疋熱氧化法。導體層之材曾 /、體層之形成方法例如的多晶石夕，此導雜多曰功Μ、丄 ⑼相沈積法形成一層未摻 ,,日日夕^後，進仃離子植入步驟以形成之戋者採用臨場植入換質的方式利用化學氣相沈積法而==之 25 1270199 15769twf.doc/g 材質例如是氮切’絕緣層之形成方法例如是化學積法。其中，導體層3〇6係作為選擇問極，介電展 ^ 作為選擇閘極介電層。 θ η 請參照圖5Β ’然後，以罩幕層3〇8為罩幕基底綱’而於基底巾形❹數㈣渠规。移除^ 基底300的方法包括祕觀，例如是反應性離子餘ς 法。移除罩幕層3〇8後，於麵上形賴合介^ 312。移除罩幕層之方法例如是濕式姓刻法。人=y 312例如是由底介電層312 層 3以所構成。底介帝居Ή? :7/曰入層咖及頂介電層 “ Λ 層之材質例如是氧化發。電科

二入=b之材質例如是氮切。頂 J 複合介電層312之形成方法例如可以^ 及J = C成底介電層312a、電荷陷人層312b 以==::底=了之形成方法也可積法形成電雜彳鱗氣相沈請參照圖5C，於美底300 u 此導體層填滿導體層3mpf成錄個導體層314， 310。而且，這些導間隙與基底3〇0中的溝渠層306(選擇門平仃排列，且延伸方向與導體擇閘極)的延伸方向交錯开線。導體層314(字元線)之m ¥體層疋作為子几上形成-層導二r步驟例如是先於基底300 刻法進行平坦仆/^^妾著利用化學機械研磨法或回蝕導體層3聯後圖案化此導體材料層而形成多數條此導體層之材質例如是摻雜的多晶 26 1270199 15769twf.doc/g 矽，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶韻後，進行離子植人步驟而形成之；或者也可以植入摻質的方式，利用化學氣相沈積法而形成之。後 ‘元成記憶體陣列之製程為熟悉此項技術者所週知，在此不再贅述。一在上述貝細例中，於各記憶胞列之間並沒有形成元件隔離結構、各記憶胞之間亦沒有形成接點，而且亦沒有形成摻雜區’因此製程較為簡單，且可以提升記憶體陣列之積集度。另外，在上述實施例中，係以形成五個記實例做制。當然，制本發明之轉舰記憶^^ 法’可以視貫際需要而形成適當的數目記憶胞，舉例來說，同一條字兀線可以串接32至64個記憶胞結構。而且，本發明之記憶朗之製造方法，實際上是應用個憶體陣列。 /取正個e己雖然本發明已以較佳實施例揭露如上，然其並、限定本發明，任何熟習此技藝者，在不脫= 和範圍内’當可作些許之更動與潤飾，因此本發 j 範圍當視後附之申請專利範圍所界定者為準。夂【圖式簡單說明】圖1所繪示為習知AND型之記憶胞結構剖面圖。圖2A所繪示為本發明之非揮發性記憶體的一趣施例的上視圖。平又住κ 圖2B為所繪示為圖2A中沿A_a，線的結構剖面圖。 27 1270199 15769twf.doc/g 圖2C為所緣示為圖2A中沿B_B，線的電路=靖示為本發明之—難實_的記彳^車列的作之圖4A為本發明之非揮發性記憶體實例的示意圖。 ^匕才呆

圖4Β為本發明之非揮發性記憶體的程一實例的示意圖。作之另圖4C為本發明之非揮發性記憶體的讀 — 例的示意圖。私彳乍之一貫圖4D為本發明之非揮發性記憶體的讀取實例的示意圖。木作之另一圖4Ε為本發明之非揮發性記憶體的抹除操作之一# 例的示意圖。、圖5Α至圖5C為繪示本發明之非揮發性記憶體的一較佳貫施例的製造流程剖面圖。【主要元件符號說明】 1、 116a〜116f :反轉層 2、 3、6、7 ·· η型擴散層 4、8、9 :輔助電極 5·控制電極 14 · ρ型井區 15 : η型井區 16 : ρ型矽基底 17 :氮化矽層 28 1270199 15769twf.doc/g 1 8 :閘氧化石夕 19 :氧化矽層 20 :氧化矽層 100、300 :基底 102a〜102f :選擇閘極 104 :選擇閘極介電層 106、312 :複合介電層 106a、312a :底介電層 106b、312b :電荷陷入層 106c、312c :頂介電層 108a〜108e :控制閘極 110 ·· P型井區 112a〜112e、310 :溝渠 302 ··井區 304 :介電層 306、314 ··導體層 308 :罩幕層 WL1〜WL5 ··字元線 BL1〜BL6 :位元線。

Ml〜M5、Mil〜M44 :記憶胞 MR1〜MR5 :記憶胞列 SG1〜SG6 :選擇閘極線 29

Claims

1270199 15769twf.doc/g 中該些選擇_與該鮮讀之材冑 7·如申請專利範圍第i項所述之=夕晶石夕。包括：多數條位元線，當該些選翻性記憶體，更些位成於該些選擇斷方的 =時’該 8. 如申晴專利範圍第i項所述之 1 中該些複合介電層包減些溝^錢體’其些選擇閘極之表面。、表面，且覆蓋住該 9. 一種非揮發性記憶體的操作記憶胞列所構成之-記憶斜列，此^㈣多數個吟晉你一 # X二口己月包歹if包括.· 結構從該i:起:====各_擇閘極口 |兒層u基底與該些選擇_，該複合介電層包括一電荷陷人層；多數個控制閘極，設置於練合介電芦上’且填入相鄰二選擇閘極之間的該些溝渠；多數條字^ 線，在列方向上平行排列連接同一列之該些控制閉極；多數條選擇閘極線，在行方向上平行排列連接同—行之該些 k擇閘極，多數條位元線，在行方向上平行排列，當該些遠擇閘極線施加有電壓時，該些位元線分別形成於該些選擇閘極線下方的該基底中；其中相鄰二選擇閘極、位於相鄰二選擇閘極之間的該些控制閘極與該複合介電層分別構成夕數個記fe胞，且相鄰的該些記憶胞共用一選擇閘極線，各該些記憶胞的各該些控制閘極與各該些溝渠的一第一側壁之間的該複合介電層為一第一位元，且各該些控制 31 1270199 15769twf.doc/g j極與各該些溝渠的-第二側壁之間的該複合介電層為— 第二位元··該方法包括·· 於進行程式化操作時，於一選定記憶胞所連接的一選 ^字元線施加一第一電壓；於位於該第一位元側、且與該弟位元相卻之一苐一遥疋選擇閘極線施加一第二電壓；於二於該第—位摘、且無選定選擇閘極線相鄰之 -第二選定選制極_加—第三襲，以於該第二選定 =閑極線下方的該基底中形成—第—選定位元線；於該第-選定位元線施加-第肩電壓；於位於該第二位元側、 =該第二位元鱗之-第三選定選擇陳線施加一第五二堅二於^第二選錢擇閘極線下方的該基底中形成-於厂線，於该第二選定位元線施加—第六電墨； ':方、：第一位兀側、且與該第三選定選擇閘極相選擇閘極線施加—第七電壓，未敎之該Ϊ選甲 1極線為轭加〇伏特之電壓，其中該二帝呢擇閘極線的啟始電壓，該第 _ 命厭π〜弟五找與第三電壓大於該第二 -：壓Ξ =壓大於該第四電壓，該第-電壓大於該第極嫩人效餘式傾第—位元。 _方法，其中該第—電廢為1G 、1伏特左右，該第三寺：右’该弟-氧壓為伏特左右，該第五電墨為8二5右，該第四竭〇伏特左右，該第七電壓為G伏特;'1。，該第六電壓為4.5 U·如申請專利範圍第9項所述之非揮發性記憶體的 32 1270199 15769twf.doc/g 操作方法，更包括於進行程式化操作時，於一選定記憶胞所連接的一選定字元線施加該第一電壓；於位於該第二位 Ϊ與該第二位元相鄰之該第三選定選擇間極線施加該第二電壓；於位於該第二位元側、且與該第三選定選擇 •…’線相鄰之料四選定選洲極線施加該第三電壓，以；於該第四選定選擇閘極線下方的該基底中形成一第三選定位兀線，於該第三選定位元線施加該第四電壓；於位於該 # 帛一位元，、且與該第-位元相鄰之-第-選定選擇間極線施加該第五電壓，以於該第一選定選擇間極線下方的該基底中形成該第-選定位元線；於該第一選定位元線施加該第六電壓；於位於該第一位元側、且與該第一選定選擇閘極線相鄰之該第二選定選擇閘極線施加該第七電壓，未選定之該些選擇閘極線為施加〇伏特之電壓，其中該第二電壓接近該選擇閘極線的啟始電壓，該第五電壓與第三電壓大於該第二電壓，該第六電壓大於該第四電壓，該第一 t壓大麟k電壓，關__注人效隸式化泰二位元。 • 12.如㈣專利範㈣11項所述之非揮發性記憶體的 - 操作方法’其中該第—電壓為1〇伏特左右，該第二電壓為 1伏特左右’該第三為5伏特左右，該第四電壓為〇伏特左右，該第五電壓為8伏特左右，該第六電壓為45 伏特左右，該第七電壓為〇伏特左右。。13.如中請專利範圍第9項所述之非揮發性記憶體的 #作方法’更包括於進行抹除操作時，於該些字元線施加 33 1270199 15769twf.doc/g 第八電壓線為子置’以使儲存在_複合介底中，其中該第八電壓與該第九之兒子寺入°亥基道F-N穿隧效應。《九讀的—電麼差會引發通 14.如申請專利翻第13項所述之非鄉性辦體的刼作方法，其中該電壓差為_12至_2〇伏特左二。〜掙作!圍第14項所述之非揮發性記憶體的 = 八電壓為_15伏特，該第九電屋為〇 =如f料利顧第9韻述之非揮發性記憶體的法i其巾於進彳了讀取操料，於—選定記憶胞所連、選定字兀線施加-第十電愿；於位於該第一位元二且與料—位兀相鄰之該第—選定選擇閘極線施加一 =十—^壓，以於該第-選定選擇閘極線下方的該基底中 »、第二選定位元線；於該第三選定位元線施加一第十 =電壓；於位於該第二位元侧、且與該第二位元相鄰之該，一選疋選擇閘極線施加一第十三電壓，以於該第三選定，擇閘極線下方的該基底中形成該第二選定位元線；於該第一選定位元線施加一第十四電壓；以讀取該第一位元，其中該第十一電壓與該第三電壓大於該第十四電壓，該第 =四電壓大於該第十二電壓，該第十電壓大於未存電子之 °亥些記憶胞的啟始電壓、且小於存有電子之該些記憶胞的啟始電壓。 " 17·如申請專利範圍第16項所述之非揮發性記憶體的 34

1270199 15769twf.doc/g 操作方法二其中該第十電壓為3伏特左右，該第十一電壓與該針三電_ 5伏特左右，該第十二電縣g伏特^ 右’該第十四電壓為1·5伏特左右。 18.如申請專利範圍帛16項所述之非揮發性記憶體的操作方法，其中於進行讀取操作時，更包括於該選定記憶胞所連接的該選定字元線施加該第十電壓；於位於該第二位兀貝1 i與该第工位元相鄰之該第三選定選擇閘極線施加該第於該第三敎卿_線下方的該基底中形成該第二選定位元線；於該第二選定位元線施加該第;十=電壓；於位於該第-位元側、且與該第—位元相鄰之该第一選定選擇閘極線施加該第十三電壓，以於該第一選定，擇閘極線下方的該基底中形成㈣三選定位^線；於該第三選定位元線施加該第十四電壓；以讀取該第二位元’其中該第十—電壓與該第十三電壓大於該第十四電壓’該第十四糕大於_十二電壓，科十電壓大於未存電子之該些記憶胞的啟始、且小於此記憶胞的啟始電壓。 '^二範第18項所述之非揮發性記憶體的插作方法，其中該第十電㈣3伏特左右，該第十與該第十三電㈣5储左右，該軒二雜為G 右，該第十四電壓為1·5伏特左右。 20.—種非揮發性記憶體的製造方法，包括：提供一基底；於該基底上職多數個堆疊閘極結構，各該些堆疊問 35 1270199 15769twf.doc/g 極結構包括-閘介電 x,亥罩幕層為罩幕钱刻該基底，以數個溝渠，該些溝渠平行排列，並在—第一夕移除該罩幕層；乃Π上乙伸，底介Ϊΐ基合介電層’該複合介電層包括一底” 4 电何陷入層與一頂介電層；以及於該複合介電層上形成多數個第二導體層，今此導體層t該些溝渠中’該些第二導體層平;排；::: 一第二方向= 伸，該第二方向與該第-方向= 製造方法，其中於該複合介電；性記憶體的驟包括：丨-層上开▲亥些第二導體層步於該基底上軸—導料料層；以及圖案化該導體材料層。 22·如申凊專利範圍第20項所述之非制柃方法，豆中哕a貝所江之非揮發性記憶體的二:二層之材質包括氮化矽。 f造方法，其中該底介t非揮發性記憶體的 " a層與該頂介電層之材質包括氧化