TWI262287B - Sensor controller - Google Patents

Description

1262287 九、發明說明： 【發明所屬之技術領域】 - 本發明係關於適合構建使用圖像資料及波形資料等的大 容量資料的傳感系統的感測控制器。 【先前技術】 作爲使用2維攝像元件的位移感測器’已知有讓信號處 理單元及感測頭單元分離而獨立（參照專利文獻1)。在感測 頭內含有投光用雷射二極體及受光用C CD。基於獲自CCD 的信號所生成的影像信號’係介由電纜線傳輸給信號處理 ® 單元。信號處理單元包含以微處理器爲主體所構成的CPU 及屬可編程邏輯電路的 FPGA(Field Programmable Gate Array)。而CPU主要執行計測處理及顯示控制處理。FPGA 主要執行圖像處理。 使用有PSD (位置檢測元件）的位移感測器，已知有將信號 處理部及檢測部予以分離而獨立者（參照專利文獻2)。在檢 測部內包含投光用光源及受光用PSD。從PSD輸出有類比 0 檢測信號。該類比檢測信號係介由電纜線傳輸給信號處理 部。信號處理部的中樞係由以微處理器爲主體的CPU所構 成。CPU基於從檢測部傳輸來的類比檢測信號計算出距 離。信號處理部彼此係在鄰接狀態下，介由中繼單元而插 接連接。信號處理部係將本身計算出的距離資料，經由連 接器而傳輸給鄰接之信號處理部。鄰接之信號處理部係使 用傳輸來的距離資料及本身計算出的距離資料，來演算段 差距離等。 [專利文獻1]日本特開2002-357408號（尤其是第4圖） 1262287 I?「年v月。曰修(更)正替換買

I

[專利文獻2]日本特開2002 - 2 8 64 1 3號 【發明內容】 (發明所欲解決之問題） 在專利文獻1記載的位移感測器中，因爲在信號處理單 元含有FPGA，因此可進行高精度的圖像處理。但是在鄰接 之信號處理單元間卻不存在資料傳輸功能。因此無法進行 複數感測頭或信號處理單元的相互連繫動作。

而在專利文獻2記載的位移感測器中，雖在鄰接之信號 處理部間具有資料傳輸功能，但此爲CPU間的通信，故其 傳輸容量有限。在爲配合檢測週期等而欲以快速週期傳輸 資料的情況，雖傳輸有如距離計算資料的演算結果値，但 卻無法傳輸大資料量的波形資料及圖像資料。

本發明正是著眼於上述習知問題點而完成者，其目的在 於，提供一種感測控制器（如感測器的信號處理單元），其 在與其他感測控制器之間，可以短時間（例如，快速週期） 相互傳輸如波形資料及圖像資料的大容量資料，且使用所 傳輸來的資料進行各式各樣的連繋動作。 (解決問題之手段） 本發明之感測控制器，係構成爲一個單元。在該感測控 制器內包括：具備可編程邏輯電路及控制感測控制器的動 作的CPU的控制部；可與其他之感測控制器連接用的單元 間連接器；及爲一控制部與單元間連接器之間的信號傳輸 路徑，且包含設於可編程邏輯電路與單元間連接器之間的 感測資料傳輸路徑的單元間路徑。 藉此，在將其他之感測控制器連接於單元間連接器時 1262287 即可在可編程邏輯電路與上述其他之感測控制器的可編程 邏輯電路之間進行傳感資料的傳輸。 根據該構成，即可容易在與其他的感測控制器之間高速 進行傳感資料的傳輸。另外，因爲在控制部含有可編程邏 輯電路’因此在開發過程中只需改變少數硬體構成即可， 從而可讓感測控制器之製造商容易進行開發（試樣製作、設 計改變）。另外，對製造商而言，可提供一種容易集中功能 (尤其是依存於硬體處理的功能）不同之系列產品的平台。 • 在此，本說明書中之『可編程邏輯電路』係可程式設計 硬體電路的積體電路。在積體電路中具有可編程電路部分 及固定形成之電路部分的情況，而該可編程電路部分即爲 可編程邏輯電路。可編程邏輯電路還可由複數積體電路構 成。可程式設計硬體電路的積體電路，在市場上提供有以 PLD(Programmable Logic Device)、FPGA(Field Programmable Gate Array)、CPLD(Complex PLD)等爲名稱的市售品，且此 等均可應用於本發明。此等積體電路之一例，係通過組合 φ 累計電路、檢查表、正反器、記憶體、配線、配線間開關 等的電路要件，且執行如元件間的連接、資料通信、信號 傳感、資料顯示、時序與控制操作、其他的一般含於系統 內的幾乎所有功能，便可進行程式設計。 本說明書中之『傳感資料』係指一般之如感測頭所輸出 的影像信號、電壓値、電壓波形的即時資料，及經演算處 理即時資料而獲得的如特徵量、判定結果的加工完成資料 的任一種。 本發明之感測控制器的單元間連接器，可由第1單元間 1262287 連接器及第2單元間連接器所構成。另外，單元間路徑可 由連接於第1單元間連接器的第1單元間路徑及連接於第 2單元間連接器的第2單元間路徑所構成。該情況，含於 第1單元間路徑的傳感資料傳輸路徑與含於第2單元間路 徑的傳感資料傳輸路徑，係構成爲可在可編程邏輯電路外 部相互分離。 根據該構成，可根據需要獨立進行第1單元間連接器側 的傳感資料的傳輸與第2單元間連接器側的傳感資料的傳 • 輸。 本發明之感測控制器，還可具備讓以傳感資料爲對象的 處理內容來發生變化的方式，改變可編程邏輯電路之電路 資料的至少一部分的手段或改變設定於可編程邏輯電路的 參數的手段。 根據該構成，可依據傳感目的來改變依存於感測控制器 之硬體處理的傳感資料的處理內容（尤其是資料傳輸路徑 及/或演算處理內容）。尤其是在構建聯合複數感測控制器 φ 進行動作的傳感系統的情況，可構建依照以少數機種數的 感測控制器進行檢測爲目的之多式多樣的傳感系統。對於 使用者而言，可無須在購入前確定感測控制器的詳細功 會δ，可通過邊試行錯誤運作邊將感測控制器的功能調試至 最合理化的程度。 本發明之感測控制器還可具備，輸出第1時脈信號的振 盪器；傳輸從單元間連接器輸入之第2時脈信號的時脈路 徑；及選擇第1時脈信號及第2時脈信號中任一信號並供 給可編程邏輯電路的時脈切換電路。 1262287 根據該構成，可編程邏輯電路可使用從自單元的振盪器 輸出的時脈信號進行動作，並可使用從連接之其他的感測 控制器獲得的時脈信號進行動作。使用從自單元的振盪器 輸出的時脈信號進行動作時的感測控制器，可不與其他的 感測控制器連接而單獨進行動作。在使用從其他的感測控 制器獲得的時脈信號的情況，在與該他的感測控制器之間 與可編程邏輯電路的時脈同步，因此可更爲容易高速傳輸 傳感資料。還可將時脈切換電路設於可編程邏輯電路中， Φ 將所選擇的時脈信號供給可編程邏輯電路中的需要部分。 本發明之感測控制器，在具備第1單元間連接器及第2 單元間連接器的情況，還可具備輸出第1時脈信號的振盪 器；及傳輸從第1單元間連接器所輸入之第2時脈信號的 第1時脈路徑；及選擇第1時脈信號及第2時脈信號中任 一信號並供給可編程邏輯電路的時脈切換電路；及將所選 擇的時脈信號輸入至第2單元間連接器用的第2時脈路徑。 若使用此種感測控制器，在串聯連接3台以上的感測控 ^ 制器的傳感系統中，即可構建將共同的時脈信號供給所有 感測控制器的可編程邏輯電路的傳感系統。 本發明之感測控制器，在單元間路徑中，還具備與CPU 所連接的資料傳輸路徑，藉此在其他之感測控制器連接於 單元間連接器時，即可在CPU與該其他之感測控制器的 CPU之間進行資料傳輸。 根據該構成，藉由有別於可編程邏輯電路彼此間的資料 傳輸路徑，另外設置CPU彼此間的資料傳輸路徑，即可針 對資料傳輸達成功能分擔。 1262287 本發明之感測控制器，還可具備可用於與感測頭連接的 感測頭連接部；及連繫於可編程邏輯電路與感測頭連接部 間進行傳感資料之傳輸的感測頭路徑。 根據該構成，可直接從連接於自單元之感測頭獲得資料 而進行各式各樣的動作。在此，感測頭連接部可構成爲感 測頭連接器。感測頭連接器可固定設於感測控制器的外殼 上，也可設於從感測控制器外殼引出的電纜前端。在未設 置感測頭連接器而由電纜直接連接感測控制器與感測頭的 0 情況，感測頭連接部係連繫感測控制器與感測頭的電纜。 在利用無線通信連接感測控制器與感測頭的情況，感測頭 連接部係設於感測控制器的無線通信的收發信部。 此時，作爲可由可編程邏輯電路進行程式設計的電路， 還包括以經由單元間路徑或感測頭路徑所獲得的傳感資料 爲對象進行演算處理用的演算處理電路；及選擇性將單元 間路徑及感測頭路徑中其中之一連接於演算處理電路的資 料路徑切換電路。 $ 在此，『可由可編程邏輯電路進行程式設計的電路』係 包含即使在未啓動感測控制器時仍維持爲可由可編程邏輯 電路進行程式設計的狀態的電路；及在啓動感測控制器 後，藉由從感測控制器具有的記憶手段將電路資料下載於 可編程邏輯電路用以進行程式設計的電路的兩槪念。 本發明之感測控制器，作爲在可編程邏輯電路所進行程 式設計的電路，係還包含以經由單元間路徑獲得的傳感資 料爲對象進行演算處理用的演算處理電路，藉此，還可在 其他之感測控制器連接於單元間路徑時，以從其他之感測 -10- 1262287 控制器獲得之傳感資料爲對象來進行演算處理。 本發明之感測控制器，係在可編程邏輯電路連接有記憶 手段，可由可編程邏輯電路進行程式設計的電路，包含將 經由單元間路徑獲得的傳感資料儲存於上述記憶手段用的 資料路徑，藉此’還可在其他之感測控制器來連接於單元 間路徑時，記憶從其他之感測控制器獲得之傳感資料。 其次，本發明之第1傳感系統，係分別以串聯連接於構 成爲一個單元的複數感測控制器。該傳感系統之各感測控 φ 制器具備：可編程邏輯電路及控制感測控制器的動作的 CPU的控制部；及可與其他之感測控制器連接用的單元間 連接器；及爲一控制部與單元間連接器之間的信號傳輸路 徑，且包含設於可編程邏輯電路與單元間連接器之間的感 測資料傳輸路徑的單元間路徑，藉此，在將其他之感測控 制器連接於單元間連接器時，即可在可編程邏輯電路與上 述其他之感測控制器的可編程邏輯電路之間進行傳感資料 的傳輸。該傳感系統之至少一個感測控制器，還具備可用 Φ 於與感測頭連接的感測頭連接部；及連繫於可編程邏輯電 路與感測頭連接部間進行傳感資料之傳輸的感測頭路徑， 且感測頭連接於該至少一個感測控制器。該傳感系統係從 屬連接有感測頭之感測控制器內的一台第1感測控制器， 將傳感資料傳輸到其他之感測控制器內的一台第2感測控 制器。 在第1傳感系統中，各感測控制器之單元間連接器，可 爲由第1單元間連接器及第2單元間連接器所構成者。另 外，各感測控制器之單元間路徑可由連接於第1單元間連 -11- 1262287 接器的第1單元間路徑及連接於第2單元間連接器的第2 單元間路徑所構成。該情況，含於第1單元間路徑的傳感 資料傳輸路徑與含於第2單元間路徑的傳感資料傳輸路 徑，係構成爲可在可編程邏輯電路外部相互分離。 在第1傳感系統中，從第1感測控制器傳輸到第2感測 控制器的傳感資料，還可爲從連接於第1感測控制器的感 測頭輸出的傳感資料。 又，第1感測控制器，還具備可用於與感測頭連接的感 測頭連接部；及連繫於可編程邏輯電路與感測頭連接部間 進行傳感資料之傳輸的感測頭路徑；且在可編程邏輯電路 中包括以感測資料爲對象進行演算處理用的演算處理電 路，及將經由感測頭路徑所獲得之傳感資料使分岐供給到 演算處理電路及單元間路徑的資料路徑的感測控制器，而 在第2感測控制器之可編程邏輯電路所進行程式設計的電 路，係包含以經由單元間路徑所獲得的傳感資料爲對象進 行演算處理用的演算處理電路，藉此，傳感系統可以相同 傳感資料爲對象來並聯進行演算處理。 在第1傳感系統中，第1感測控制器還具備，可用於與 感測頭連接的感測頭連接部；及連繫於可編程邏輯電路與 感測頭連接部之間進行傳感資料之傳輸的感測頭路徑；且 在可編程邏輯電路中包括以感測資料爲對象進行演算處理 用的演算處理電路的感測控制器’而從第1感測控制器傳 輸到第2感測控制器之傳感資料’也可爲經由第1感測控 制器演算處理從連接於第1感測控制器之感測頭將所輸出 的傳感資料所得結果的傳感資料。 -12- ⑧ 1262287 在第1傳感系統中，在第2感測控制器之可編程邏輯電 路所進行程式設計的電路，係包含以經由單元間路徑所獲 得的傳感資料爲對象進行演算處理用的演算處理電路。 在第1傳感系統中’係在第2感測控制器之可編程邏輯 電路係連接有記憶手段’在第2感測控制器之可編程邏輯 電路所進行程式設計的電路，還包含將經由單元間路徑所 獲得的傳感資料收納於上述記憶手段用的資料路徑。 在第1傳感系統中，至少一個感測控制器具備，輸出時 φ 脈信號的振盪器，及單元間路徑中的時脈信號的時脈路 徑；且可將時脈信號同時輸出給可編程邏輯電路與單元間 路徑中的時脈信號傳輸路徑，而其他之所有感測控制器， 具備於單元間路徑中可連接於可編程邏輯電路之時脈信號 傳輸路徑，藉此，傳感系統中所有的感測控制器，可藉由 共同的時脈信號驅動可編程邏輯電路。 根據該構成，在傳輸傳感資料之感測控制器與接收此資 料的感測控制器間，讓可編程邏輯電路之時脈同步，因此 ^ 可更爲容易高速傳輸傳感資料。 在第1傳感系統中，各感測控制器在具備第1單元間連 接器及第2單元間連接器的情況’所有的感測控制器還具 備輸出第1時脈信號的振盪器；傳輸從第1單元間連接器 輸入之第2時脈信號的第1時脈路徑；選擇第1時脈信號 及第2時脈信號中任一信號並供給可編程邏輯電路的時脈 切換電路；及將所選擇的時脈信號輸出到第2單元間連 接器用的第2時脈路徑；在位於感測控制器之行的端部 且僅在第2單元間連接器連接有其他之感測1控制器的感測 -13- 1262287 控制器中，時脈切換電路選擇第1時脈信號’在其他所有 之感測控制器中，時脈切換電路選擇第2時脈信號’藉此’ 傳感系統中之所有的感測控制器，即可藉由共同的時脈信 號驅動可編程邏輯電路。 根據該構成，可在通過感測控制器共同使用時脈信號的 傳感系統中，組入使用自單元之振盪器可單獨進行動作的 感測控制器，而無須準備傳感系統專用的（不具自單元之振 盪器）感測控制器。 在第1傳感系統中，所有的感測控制器，在單元間路徑 中，具備與CPU連接的資料傳輸路徑，藉此可直接連接之 感測控制器的cPU彼此之間進行資料傳輸。 本發明之第2傳感系統’係分別串聯連接於構成爲一個 單元的複數感測控制器，在該傳感系統中’各感測控制器 具備：可編程邏輯電路及控制感測控制器的動作的CPU的 控制部；及可與其他之感測控制器連接用的單元間連接 器；及爲一控制部與單元間連接器之間的信號傳輸路徑’ 且包含設於可編程邏輯電路與單元間連接器之間的傳感資 料傳輸路徑的單元間路徑，藉此，在將其他之感測控制器 連接於單元間連接器時’即可在可編程邏輯電路與上述其 他之感測控制器的可編程邏輯電路之間進行傳感資料的傳 輸，至少一個感測控制器，還具備可用於與感測頭連接的 感測頭連接部；及連繫於可編程邏輯電路與感測頭連接部 間進行傳感資料之傳輸的感測頭路徑’且感測頭連接於該 至少一個感測控制器，而各感測控制器之上述控制部，係 藉由供給觸發信號而從任一感測頭所輸出的傳感資料爲對 -14- 1262287 象進行傳感處理，在完成傳感處理時及成爲處理完成狀 態，在針對傳感對象之判定結果爲特定結果時，即成爲特 定判定狀態，各感測控制器係可在與連接之其他的感測器 間傳輸及/或接收與是否爲處理完成狀態及是否爲特定判 定狀態相關的信號，藉此，至少一個特定感測控制器，可 檢測所有的感測控制器爲處理完成狀態及所有的感測控制 器爲特定判定狀態的情況，上述特定感測控制器，係於上 述檢測時輸出統合判定信號。 根據該構成，在將觸發信號供給各感測控制器後，在各 感測控制器之判定結果聚齊後，在所有感測控制器之判定 結果爲特定結果時，從特定感測控制器輸出統合判定信 號。因此，可從傳感系統獲得統合判定結果。而且，在感 測控制器間出現判定結果的時序錯開的情況，在至判定結 果聚齊爲止的過渡時期中仍可避免統合的判定結果不穩定 的情況。典型情況爲判定結果爲合格或不合格的其中之 一，而特定判定狀態爲合格狀態。該情況，輸出統合判定 信號係意味所有感測控制器爲合格判定。觸發信號可共同 供給各感測控制器’也可個別供給。各感測控制器當在完 成一個傳感處理時’即可成爲可接收下一傳感處理用的觸 發信號的待機狀態。該情況’可將該待機狀態用作爲處理 完成狀態。 在第2傳感系統中’觸發信號係從傳感系統外部輸入到 一個感測控制器內’也可從該感測控制器經由單元間連接 器輸入到其他之各感測控制器。 根據該構成’連接於傳感系統之觸發信號線只要〜個即 -15- ⑧ 1262287 可。只要讓輸入觸發信號之感測控制器與輸出統合判定信 號的感測控制器一致，即可更爲容易進行配線作業。 在第2傳感系統中，包含位於感測控制器之行的第一端 的感測控制器；及位於第二端且輸出統合判定信號的特定 感測控制器；而位於第一端的感測控制器，在爲處理完成 狀態時對連接於第二端側的感測控制器輸出完成信號’且 於特定判定狀態時輸出特定判定信號，而位於感測控制器 之行的第二端的特定感測控制器，則可以如下諸情況爲條 φ 件輸出統合判定信號，即，從連接於第一端側之感測控制 器輸入完成信號的情況、自單元爲處理完成狀態的情況、 從連接於第一端側之感測控制器輸入特定判定信號的情 況、及自單元爲特定判定狀態的情況。 該傳感系統還包括位於感測控制器之行的第一端及第二 端以外位置的感測控制器，而位於第一端及第二端以外位 置的感測控制器，係從連接於第一端側的感測控制器輸入 完成信號，且於自單元爲處理完成狀態時’於連接於第二 0 端側之感測控制器輸出完成信號，同時，從連接於第一端 側的感測控制器輸入特定判定信號，且在自單元爲特定判 定狀態時，於連接於第二端側之感測控制器輸出特定判定 信號。 根據此種構成，特定感測控制器藉由從連接於自單元之 感測控制器輸入完成信號，可瞭解其他之所有感測控制器 爲處理完成狀態，又，若自單元也爲處理完成狀態，即可 決定所有的感測控制器處於處理完成狀態。另外，特定感 測控制器藉由從連接於自單元之感測控制器輸入特定判定 -16- 1262287 信號’可瞭解其他之所有感測控制器爲特定判定狀態，另 外’若自單元也爲特定判定狀態，即可決定所有的感測控 制器處於特定判定狀態。特定感測控制器係在所有感測控 制器爲處理完成狀態，且所有感測控制器爲特定判定狀態 時，輸出統合判定信號。 在第2傳感系統中，包含位於感測控制器之行的第一端 的感測控制器；位於第二端且輸出統合判定信號的特定感 測控制器；及位於第一端及第二端以外位置的感測控制 φ 器，而位於第一端的感測控制器，在爲特定判定狀態時對 連接於第二端側的感測控制器輸出特定判定信號，且於處 理完成狀態時輸出完成信號，而位於感測控制器之行的第 一端及第二端以外位置的感測控制器，係從連接於第一端 側的感測控制器輸入完成信號，且於自單元爲處理完成狀 態時，於連接於第二端側之感測控制器輸出完成信號，同 時，將從連接於第一端側的感測控制器輸入的1或複數的 特定判定信號，及時轉接輸出給連接於第二端側之感測控 φ 制器，與此同時，在自單元爲特定判定狀態時，在連接於 第二端側之感測控制器輸出特定判定信號，而位於感測控 制器之行的第二端的特定感測控制器，則可以如下諸情況 爲條件輸出統合判定信號，即，從連接於第一端側之感測 控制器輸入完成信號的情況、自單元爲處理完成狀態的情 況、從連接於第一端側之感測控制器輸入有關自單元以外 的所有感測控制器的特定判定信號的情況、及自單元爲特 定判定狀態的情況。 根據該構成，特定感測控制器藉由從連接於自單元之感 -17- 1262287 測控制器輸入完成信號，可瞭解其他之所有感測控制器爲 處理完成狀態，又，若自單元也爲處理完成狀態，即可決 定所有的感測控制器處於處理完成狀態。另外，特定感測 控制器藉由從連接於自單元之感測控制器輸入自單元以外 的各感測控制器的特定判定信號，可瞭解自單元以外的所 有感測控制器的判定結果，另外還可配合自單元之判定結 果，決定所有感測控制器是否爲特定判定狀態。特定感測 控制器係在所有感測控制器爲處理完成狀態，且所有感測 控制器爲特定判定狀態時，輸入統合判定信號。 作爲構成第2傳感系統之感測控制器，係具備第1單元 間連接器及第2單元間連接器之本發明的感測控制器，還 可使用具有如下特徵。 作爲與傳感系統之感測控制器位置無關而共具有的特 徵，感測控制器之控制部，係藉由供給觸發信號以進行傳 感處理，且在傳感處理完成時成爲處理完成狀態，而在有 關傳感對象之判定結果爲特定結果時，則成爲特定判定狀 態。 又，具有如下特徵的感測控制器，係配置於傳感系統之 一端，且可用作爲輸出統合判定信號的特定感測控制器。 亦即，感測控制器之控制部，係以如下情況爲條件進行輸 出統合判定信號的處理，即、介由第1單元間連接器輸入 顯示其他之感測控制器爲處理完成狀態的完成信號的情 況、自單元爲處理完成狀態的情況、介由第1單元間連接 器輸入顯示其他之感測控制器爲特定判定狀態的特定判定 信號的情況、自單元爲處理完成狀態的情況、及自單元爲 -18- T) 1262287 特定判定狀態的情況’或是’感測控制器係在控制部具備 設定爲進行此種處理用的手段。 具有如下特徵之感測控制器，可用作爲配置於傳感系統 兩端以外的位置的感測控制器。亦即，感測控制器之控制 部係進行以介由第1單元間連接器輸入第1完成信號的情 況及自單元爲處理完成狀態的情況爲條件，介由第2單元 間連接器輸入第2完成信號，又，以介由第1單元間連接 器輸入第1特定判定信號的情況及自單元爲特定判定狀態 φ 的情況爲條件，介由第2單元間連接器輸入第2特定判定 信號的處理，或是，感測控制器係在控制部具備設定爲進 行此種處理用的手段。 具有如下特徵之感測控制器，可用作爲配置在與傳感系 統之特定感測控制器相反側端的感測控制器。亦即，感測 控制器之控制部係進行在處理完成狀態時介由第2單元間 連接器輸入完成信號，又，於特定判定狀態時介由第2單 元間連接器輸入特定判定信號的處理，或是，感測控制器 ^ 係在控制部具備設定爲進行此種處理用的手段。 配置於任一位置的感測控制器，均可爲從外部未介由單 元間連接器輸入到外部觸發信號，且，介由單元間連接器 輸入單元間觸發信號，進而可具備選擇外部觸發信號及單 元間觸發信號的其中之一，並基於選擇之觸發信號將內部 觸發信號輸入到上述控制部的觸發控制電路。 又，還可在感測控制器內部設置有在其中一方之單元間 連接器將所輸入的單元間觸發信號傳輸到另一方的單元間 連接器的信號路徑。 -19- ⑧ 1262287 ?Γ#ν>.月/9曰修(更)正替換頁 τ · ιτητΐιΐ·· r rr ^和砂…ν».·η«·»τ<Γ r·»^·W» 觸發控制電路還可爲在選擇外部觸發信號時’基於外部 觸發信號輸入單元間觸發信號。 構成第2傳感系統之感測控制器’係具備第1單元間連 接器及第2單元間連接器的本發明的感測控制器，還可使 用具有如下特徵者。亦即，感測控制器之控制部，係藉由 供給觸發信號進行傳感處理’並在針對傳感對象之判定結 果爲特定結果時成爲特定判定狀態，且還以介由第1單元 間連接器輸入第1特定判定信號的情況及自單元爲特定判 H 定狀態的情況爲條件，介由第2單元間連接器進行輸出第 2特定判定信號的處理者’或是’感測控制器係在控制部 具備設定爲進行此種處理用的手段。

上述中，在『設定爲進行此種處理』的情況內包含：將 可編程邏輯電路中的電路設定爲進行此種處理的情況’選 擇進行此種處理的程式的情況，及以進行此種處理的方式 設定供給程式的參數的情況。在『設定用手段』內包含有 設於供給設定指示用的感測控制器的操作開關、爲設定之 目的而提示有感測控制器的名單、從感測控制器的外部接 收供給設定指示用的信號的情況。 (發明效果） 根據本發明，提供一種感測控制器（如感測器的信號處理 單元），其在與其他感測控制器之間，可以短時間（例如， 快速週期）傳輸如波形資料及圖像資料的大容量資料，且使 用所傳輸來的資料進行各式各樣的連繫動作。 【實施方式】 -20- 1262287 〔實施發明之最佳形態〕 以下，參照所附圖面詳細說明本發明之較 態。又，本發明之涉及範圍當然不限於以下 記載，本發明之涉及範圍自然是由專利申請 特定。 第1圖係顯示感測控制器之外觀立體圖。 感測控制器1係具有外殼1 0的一個單元。夕 1 0 a係上下大致一分爲二，而於上部區域設； φ 該例中，顯示部1 1係由程式段顯示器1 1 a及 器1 1 b所構成。 外殼1 0之正面1 Oa的下部區域係操作部配 操作部配置區域設有以下端緣爲支點朝靠眼 操作部蓋1 2。當打開操作部蓋1 2時，在其內 鍵、功能鍵、滑動開關等的各種操作元件。 在外殻1 0之左右側面（圖中僅顯示右側面 間連接器。在此等左右之單兀間連接器之各 0 兀間連接器蓋（圖中僅顯示右側蓋1 5)。在圖 接器蓋（右）15係處於關閉狀態，當滑動式打 存在有第1埠口及第2埠口。如後述，此等澤 埠口係對應於中繼連接器片的第1埠口 7a及 在外殻10之下面10c設有USB連接器13 接器1 4。此等連接器1 3、1 4係爲進行感測控 (PC)等的通信所使用。從外殻10之下面l〇c 絕緣電線3。該外部連接絕緣電線3內包含 部輸入線、外部輸出線。此等外部輸出入線 佳的一實施形 之實施形態的 範圍之記載所 如同圖所示， 卜殼1 0的正面 穿顯示部1 1。 液晶字符顯示 置區域。在該 前方向打開的 部配置有數値 l〇d)設有單元 個上面設有單 中，單元間連 開時，在內部 ;1埠口及第2 第2埠口 7 b。 及 RS-232C 連 制器1與電腦 引出外部連接 有電源線、外 ，如連接於程 -21- 1262287 控器（PLC)等。如後述’外殼10可安裝於DIN軌道5，din 軌道箝位器8則應用於此時。 第2圖係顯示感測控制器連裝狀態之外觀立體圖。如同 圖所示，該例中，3台感測控制器1 a、1 b、1 c以整行排成 橫向一行的狀態，介由DIN軌道5安裝於控制盤內的安裝 板等上。在該安裝狀態之各外殼1 〇之上面1 Ob，分別設有 感測頭連接器1 6。在該感測頭連接器1 6上，如後述，安裝 有設於從感測頭2引出的電纜4前端的感測頭連接器4a。 第3圖係顯示傳感中之感測頭之外觀立體圖。如同圖所 示，從感測頭2之外殼20引出感測電纜4，在其前端安裝 有感測頭連接器4a。該感測頭連接器4a係耦合於感測控制 器1之外殻1 0的感測頭連接器1 6。 在感測頭2之外殻20內設有投光用半導體雷射二極體 (LD)及受光用2維攝像元件（例如，CCD影像感測器、CMOS 影像感測器等）。感測頭2係將從半導體雷射二極體（LD)發 出的雷射光以狹縫光的狀態照射於對象物體6上。圖中， L 1爲狹縫光之照射光。對象物體6上之照射光像IM係藉 由設於感測頭2內之透鏡成像於2維攝像元件的受光面 上。圖中，L2爲狹縫光之反射光。在此，投光光軸與受光 光軸形成指定角度。狹縫光之行進方向與有關垂直面的狹 縫光之剖面的長度方向，係垂直於構成投光光軸與受光光 軸的面。當從感測頭2至對象物體6的距離變化時，2維攝 像元件的受光面上的狹縫光的像係沿與狹縫光的長度方向 垂直的方向移動。2維攝像元件的水平掃描方向，係符合 狹縫光的像的移動方向。2維攝像元件的水平掃描上的光 -22- 1262287 強度的峰値位置表示至對象物體的距離。因使用狹縫光， 因此可一舉測定有關狹縫光的長度方向的距離分布。 第4圖係顯示感測控制器電路的內部構成的方塊圖。如 同圖所示，感測控制器電路1 00具備由感測頭連接器1 6、 第1單元間連接器（右）18a、第2單元間連接器（左）18b及外 部I/F連接器1 9構成的4系統的連接器。在感測頭連接器 1 6上，如先前參照第3圖之說明，連接有安裝於從感測頭 2引出的感測電纜4前端的感測頭連接器4a。在第1單元 φ 間連接器（右）18a及第2單元間連接器（左）18b，介由第1圖 所示中繼連接器片7分別連接有分別鄰接於右鄰或左鄰的 其他單元。外部I/F連接器19係總稱爲第1圖所示USB連 接器13、RS-232C連接器14及外部連接絕緣電線3者，並 介由該外部I/F連接器19進行對電腦（PC)或程控器（PLC) 等的連接。 在感測控制器1 00內部含有感測頭I/F電路1 1 0、控制部 120、輸出入 I/F電路塊 150、FPGA振盪器 160及 • FPGA-RAM170。 在控制部120與第1單元間連接器（右）18a之間設有包含 FPGA130與第1單元間連接器（右）18a之間的傳感資料傳輸 路徑的第1單元間路徑P 1 a，在控制部1 20與第2單元間連 接器（左）18b之間設有包含FPGA 130與第2單元間連接器 (左）18b之間的傳感資料傳輸路徑的第2單元間路徑Plb。 另外，在感測頭連接器16與FPGA1 30之間設有傳輸傳感資 料的感測頭路徑P2，在其途中設有感測頭I/F電路1 1 0。 控制部120具有可編程邏輯電路的FPGA1 30及控制感測 -23- 1262287 控制器的動作的c p U塊1 4 0。在C P U塊1 4 0內含有微處理 器（CPU)及其週邊電路。FPGA130係可藉由下載電路資料用 以程式設計（編譯程式）電路構成的LSI(大規模積體電路）。 FPGA 130係藉由邏輯塊、開關陣、交點開關的組合來模 擬實現任意的邏輯電路。邏輯塊係藉由組合記憶體與多選 擇器的LUT(L0〇k Up Table)來實現各種邏輯。開關陣與交 點開關係進行各自的邏輯塊間的連接，但該連接本身也由 記憶體所控制。另外，FPGA130係使用I/O塊以便進行與 φ 外部的資料交易。 FPGA具有非熔絲型、EEPROM型、快閃R〇M型、SRAM 型[等。非熔絲型係讓其中的電路的連接點由熔絲形成，燒 去不需要部分以構成電路，其他則由記憶體的資料來決定 半導體開關的導通/截止資料的類型。 本實施形態之FPGA 130係SRAM型，在導入電源時需要 對 FPGA晶片下載電路資料。若取代 SRAM型而使用 EEPROM型或快閃ROM型的FPGA的話，在至進行電路資 φ 料的抹去或另外的電路資料的下載爲止，即使切斷電源仍 可維持經編程的電路構成。 FPGA-RAM170相當連接於可編程電路的『記憶手段』。 本實施形態中，重視到作爲FPGA 1 3 0中的演算處理電路的 工作記憶體的高速性而使用S RAM。該記憶手段在較高速性 更爲重視大容量的情況，可使用如快閃記憶體的可改寫的 半導體記憶體及硬碟裝置等。 該例中，單元間連接器（18a、18b)及單元間路徑（PI a、Pib) 係設於左右兩側，即使僅設於其中任一方亦無礙。尤其是， -24- #年> 月/ ?日修(Ci正替換頁 1262287 在固定傳感資料的傳輸方向的設計中，在預定有功能性設 置於資料傳輸的最上游或最下游的情況的機種的情況，可 考慮僅在需要連接側設置單元間連接器及單元間路徑。 以下，進行感測頭電路200及感測控制器電路1 〇〇的內 部詳細說明，但此等說明係以如下事項爲前提者。圖示之 信號或資料的傳輸路徑具有即使由一根線表示仍意味著複 數根線的情況。『控制信號』之用語係爲了控制電路動作 所使用的信號的廣泛意味，其包含復原信號、讀出/寫入信 φ 號、位址信號、插入信號、交換信號、時序指示信號等。 第5圖係顯示感測頭電路之詳細之方塊圖。該感測頭電 路2 00係第3圖所示感測頭2內之電路。如同圖所示，感 測頭電路200包含串/並聯交換電路210、半導體雷射二極 體（LD) 2 20、發光二極體（LED) 23 0、2維攝像元件240、攝像 元件驅動電路25 0、感測頭振盪器260、並/串聯交換電路 27 0及感測頭ROM280。另外，該感測頭電路200係介由感 測電纜4接收從感測控制器1供給的電源（+ 1 2V，0V)進行 φ 動作。 串/並聯交換電路2 1 0係藉由串/並聯交換從感測控制器 傳輸來的設定信號及投光控制信號，生成輸出LD_ON(雷射 控帋!1信號）、LED(感測J LED控制信號）、DATA —OUT(感、測設 定信號）° 接收LD _0 N (雷射控制信號）以驅動使用於傳感用的投光 用光源的LD 220。接收LED (感測LED控制信號）以驅動使 設於感測頭2之未圖示的顯示器的LED230 ° DATA — 0UT(感 測設定信號）被傳輸給攝像元件驅動電路2 5 0 ° -25- 1262287 γ年，月/ //曰修(更)正替換頁 感測設定信號係進行CM〇S 2維攝像元件的讀出之畫素的 區域指定、快門速度（電荷蓄積時間）的指定、以一定週期 連續攝像或接收來自感測控制器的觸發進行攝像的攝像模 式指定等用的is號。 2維攝像元件2 4 0在本例中係使用C Μ〇S型。又，2維攝 像元件240可使用CCD型。如先前參照第3圖之說明’來 自LD 2 20的光係在變換爲狹縫光後，照射於對象物體6上。 對象物體6上的照射光像IΜ係藉由設於感測頭內的透鏡 φ (未圖示）而成像於2維攝像元件240上。投光光軸與受光光 軸形成指定角度。 狹縫光之行進方向與有關垂直面的狹縫光之剖面的長度 方向，係垂直於構成投光光軸與受光光軸的面。當從感測 頭至對象物體的距離變化時，2維攝像元件240上的狹縫光 的像係沿與狹縫光的長度方向垂直的方向移動。2維攝像 元件240的水平掃描方向，係符合狹縫光的像的移動方向。 2維攝像元件240的水平掃描上的光強度的峰値位置顯示 φ 至對象物體的距離。因使用狹縫光，因此可例舉測定有關 狹縫光的長度方向的距離分布。 2維攝像元件240的攝像動作，係基於從攝像元件驅動電 路25 0供給的控制信號所進行，獲得攝像結果的輸出被傳 輸給攝像元件驅動電路250。 攝像元件驅動電路25 0中’係基於從2維攝像元件240 獲得的輸出，生成D A T A _ IΝ (數位影像信號）、η D (水平同步 信號）及V D (垂直同步信號）。此等3個信號係介由並/串聯 交換電路270進行串/並聯交換後，作爲影像信號傳輸給感 -26- 1262287 r----， ^ h年. > 月/ 7日修(更)正替換頁 _*ΙΙΙΙΙΙ·Ι·Ι Ι·Ι·ΙΙ ΐ*·Ιίμ^ιβΜ«.··Μ^^ι^.，'·······Ι·1·«Β**ββΙβΜ>Ιι1βρ〇(*ι#ΒββββιβΒίββΒβΜ>|β(βΒβ>^Β^^^^ 測控制器1。 如上述’串/並聯交換電路210、2維攝像元件240、攝像 元件驅動電路2 5 0及並/串聯交換電路2 7 0之動作，係與從 感測頭振盪器2 6 0所供給的時脈同步進行。感測頭r〇μ 2 8 0 內記憶有感測頭之型式資料。 再者，說明感測控制器電路1 0 0側的詳細內容。第6圖 係顯不感測頭I / F電路之詳細之方塊圖。如同圖所示，感 測頭I/F電路1 10包含串/並聯交換電路1 1 1、並/串聯交換 φ 電路112及感測頭I/F振盪器113。 串/並聯交換電路1 1 1係藉由串/並聯交換介由感測電纜4 而從感測頭2傳輸來的影像信號，生成輸出DATΑ_ΙΝ(傳感 資料）、HD (水平同步信號）及VD(垂直同步信號）。 並/串聯交換電路1 1 2係藉由並/串聯交換從控制部1 2 0傳 $俞來的DATA一OUT(感測J設定信號）、LED(感沏I LED控制信 號）、LD_〇N(雷射控制信號），生成設定信號、投光控制信 號。如此般生成的設定信號、投光控制信號，係介由感測 φ 電纜4而傳輸到感測頭2。 又，電源（+12V，0V)係經由該感測頭I/F電路1 1〇傳輸到 感測頭電路200。從感測頭電路200之感測頭ROM2 80讀出 的型式資料，係經由感測頭I/F電路1 1 〇傳輸到控制部1 20。 第7圖係顯示其他之感測頭I/F電路之詳細之方塊圖。該 感測頭I/F電路1 1 〇A，用於感測頭輸出類比信號的情況。 在圖中，A/D交換電路1 1 1 A係藉由A/D交換介由感測電纜 4而從感測頭2傳輸來的類比影像信號，生成D A τ A —1N (傳 感資料）。 -27- 1262287 緩衝器1 1 2 A、1 1 3 A係將介由感測電纜4而從感測頭2傳 輸來的HD (水平同步信號）及VD(垂直同步信號），與感測控 制器電路1 00內的控制部1 20內及時轉接。 緩衝器1 14A、1 15A、1 16A係將從感測控制器電路100的 控制部120傳輸來的DATA_OUT(感測設定信號）、LED(感 測LED控制信號）、LD_ON(雷射控制信號）與感測頭2內及 時轉接。 與數位控制用感測頭I/F電路1 1 0相同，感測頭I/F電路 φ 1 10A及時轉接型式資料及電源（+12V，0V)。 第8圖係顯示FPGA及CPU與單元間連接器之連接關係 的信號系統圖。單元間資料之傳輸路徑（傳感資料傳輸路徑） 係8根並聯資料線。藉此實現高速資料傳輸。 在該單元間控制信號內含有顯示特定通信目的地（例 如，要求資料輸出的對象）的單元用的單元號碼的信號。藉 由設置複數組單元間資料之傳輸路徑及單元間控制信號之 傳輸路徑，可將資料傳輸更爲高速化，還可並行傳輸不同 φ 的資料。 本實施形態中，單元間資料之傳輸係雙方向，但例如也 可將右側設爲輸入專用、將左側設爲輸出專用（或與其相反） 地固定傳輸方向。若如此般決定了傳輸方向時，即容易形 成連接複數感測控制器的情況的傳輸設定。還可實現感測 控制器內的電路的簡潔化。 CPU間通信係串聯通信。因爲通信速度較單元間資料的 傳輸慢，因此適合於如演算處理圖像資料所獲得的演算結 果的値般資料量少的傳感資料的發送、如感測控制器的單 -28- 1262287 元號碼設定的初期設定、動作中的種種設定變更用的通 信。通信速度慢的另一面，因可藉由軟體自由決定通信內 容，因此在通信內容之柔軟性上豐富。可不妨礙單元間資 料的高速傳輸進行此種通信。又，CPU間通信之傳輸路徑 還可經由FPGA130中。 第9圖係顯示FPGA內部電路之詳細之方塊圖。如同圖所 示，在FPGA130內含有時序交換電路131、資料路徑切換 電路132、演算處理電路133、暫存器134、時脈切換電路 φ 135、時序生成電路136及緩衝器137。 暫存器134係用於FPGA130內的電路、FPGA130的輸出 入線與CPU匯流排間的資料傳輸用的記憶體。 時脈切換電路135,係依據來自CPU塊140的時脈切換信 號的指示，選擇FPGA振盪器160輸出的時脈信號（第1時 脈信號）、或從其他之感測控制器經由第1單元間連接器1 8a 輸入的單元間時脈信號（第2時脈信號）的其中之一，作爲 內部時脈信號來供給到FPGA 1 3 0內部。又，所選擇的時脈 φ 信號係輸出到第2單元間連接器1 8b。 時序生成電路136係藉由對時序交換電路131、資料路徑 切換電路1 3 2、演算處理電路1 3 3的各者輸出控制信號，以 可協調此等電路之時序進行動作的方式，調整各電路的動 作。 演算處理電路1 3 3係依據傳感目的設計其內容。在傳感 資料爲圖像資料的情況，組合構成進行除雜訊、強調邊限、 色調交換、二値化、平均値演算、峰値位置抽取、面積抽 取、重心位置抽取等的演算電路塊。作爲演算對象的傳感 -29- 1262287 j~~~~~—~~--1 汴年i月/7日修(更)正替換買 —————w__ __ 貝料不限於圖像資料’還可爲獲得於時序列的多値資料。 例如，使用PSD(Position Sensitive Device)的位移感測器的 輸出，係獲取作爲經時序列變化的類比信號，但也可以按 一定週期數位交換（取樣）此之資料爲對象，構成組合了進 行特徵量抽取等的演算電路塊的演算處理電路。 δ亥h況’ F P G A 1 3 0也藉由依據演算內容所配線的硬體進 行演算處理’因此與藉由CPU及程式進行演算的情況比較 即可進行高速演算，可減小取樣週期，即可將藉此在短時 φ 間內產生的現象作爲傳感對象。 演算處理電路之演算，可邊將連接於 FPGA130的 F P G A - R Α Μ 1 7 0用作爲工作記憶體邊進行。演算處理電路 1 3 3之演算，例如，可將集中類似一幀圖像量的資料爲單位 來進行，可利用掃描線數量的線緩衝器等，對連續獲得之 資料順序進行處理，而爲連續輸出該結果的管線方式的演 算。 第1 0圖係顯不時序交換電路之詳細之方塊圖。如同圖所 φ 示，時序交換電路1 3 1包含寫入控制電路1 3 1 1、雙璋掃描 線記憶體1 3 1 2及讀出控制電路1 3 1 3。該時序交換電路1 3 1 的功能係邊允許感測頭2側的時脈速度及感測控制器1側 的時脈速度的差異，邊可以最適宜之時序對感測控制器進 行資料讀出。亦即，該時序交換電路1 3 1中，對雙埠掃描 線記憶體1 3 1 2的寫入，係由感測頭I/F電路1 1 〇與共同時 脈信號（CLK_IN)所控制，而來自雙埠掃描線記憶體1312的 讀出係由FPGA 130的內部時脈信號所控制。 第1 1圖係顯示資料路徑切換電路之詳細之方塊圖。如同 -30- 1262287 圖所示，資料路徑切換電路1 3 2包含控制線切換電路 (A)1321、控制線切換電路（B) 1 3 2 2、控制線切換電路 (C) 1 3 2 3、資料線切換電路（a ) 1 3 2 4、資料線切換電路（b ) 1 3 2 5 及資料線切換電路（C) 1 3 2 6。 各資料線切換電路1 3 24〜1 3 26及各控制線切換電路1321 〜1 323，係藉由來自Cpu塊140的資料路徑切換信號，決 定該輸入與輸出的連接關係。 例如’資料線切換電路（A) 1 3 24係可將單元間資料（右）的 • 線（本實施形態中，8根並聯資料線），連接於連接資料線切 換電路（B ) 1 3 2 5及（C) 1 3 2 6的線（資料線切換電路（a )下方最 右端的線’實際上此也爲8根並聯資料線），另外，亦可不 連接於任何地方。又，可將從資料線切換電路（A) 1 3 24下方 輸入的3根線（實際上分別爲8根並聯資料線）的任一根連 接於單元間資料線（右）的線。 藉由適宜控制資料線切換電路（A)、（B)、（C)1324〜1326， 即可將從時序交換電路丨3丨、亦即從感測頭2輸入的資料輸 φ 出至單元間資料（右）、單元間資料（左）、演算處理電路1 3 3 中的1個、2個、3個或全部3個。另外，還可不輸出至任 何一處。 從單兀間資料線（右）輸入的資料，可輸出至單元間資料 (左）及演算處理電路133的兩方或其中一方，還可不輸出至 任何一處。從單元間資料線（左）輸入的資料，可輸出至單 元間資料（右）及演算處理電路133的兩方或其中一方。還可 不輸出至任何一處。從演算處理電路1 3 3輸入的資料，可 輸出至單元間資料線（右）及單元間資料（左）的兩方或其中 -3, ⑧ 1262287 一方。還可不輸出至任何一處。 控制線切換電路（A)、（ B )、（ C ) 1 3 2 1〜1 3 2 3也相同，有關 控制線切換電路1 3 2 1〜1 3 2 3，不存在從時序交換電路1 3 1、 亦即感測頭2輸入資料的路徑。 第12圖係顯示CPU塊之詳細之方塊圖。如同圖所示，CPU 塊140包含以微處理器爲主體所構成的CPU141、串聯通信 I/F 電路 142、CPU-ROM143 及 CPU-RAM144。 CPU-ROM143內儲存有在CPU控制感測控制器的動作用 φ 的程式及電源投入後馬上下載於FPGA 130用的電路資料。 CPU141、串聯通信 I/F 電路 142、CPU-ROM143 及 CPU-RAM144係通過CPU匯流排所連結。CPU匯流排係連 接於FPGA與輸出入I/F電路塊的雙方。串聯通信I/F電路 1 42係分別介由單元間連接器連接鄰接右側之感測控制器 的CPU塊及鄰接左側之感測控制器的CPU塊。 第1 3圖係顯示輸出入介面電路塊之詳細之方塊圖。如同 圖所示，輸出入I/F電路塊包含操作部輸入電路151、顯示 φ 部輸出電路152、D/A變換器153、並聯I/F電路154、RS-23 2C 介面電路155及USB介面電路156。 操作部輸入電路1 5 1係作爲輸入構成操作部1 7的數字 鍵、功能鍵、輸入從滑動開關輸出用的介面。顯示部輸出 電路152係作爲用於顯示部之顯示資料輸出的介面。d/A 變換器1 5 3係作爲輸出類比信號給含於外部連接絕緣電線 3內的輸出線上用的介面。並聯Ι/F電路1 5 4係作爲在與外 部連接絕緣電線3內所含信號線間進行並聯資料的交易用 的介面。RS-23 2C介面電路155係作爲在與RS-2 3 2C連接器 -32- 1262287 1 4間進行資料交易用的介面。U S B介面電路丨5 6係作爲在 與USB連接器13間進行資料交易用的介面。 此等操作部輸入電路1 5 1、顯示部輸出電路1 5 2、D / a變 換器153、並聯I/F電路154、RS-232C介面電路155及USB 介面電路156，係與連接CPU塊140的CPU匯流排連接。 又’可在輸出入介面電路塊150上設置連接記憶卡用的介 面。 第14圖係CPU之一般流程圖（單體動作時）。如同圖所 φ 示，該一般流程圖所示處理全體，係由順序處理及插入處 理所構成。順序處理包含將電路資料下載於FPG A 1 3 0的處 理（步驟1 4 0 1 )、操作輸入處理（步驟1 4 〇 2 )、外部輸入處理（步 驟1 403 )、外部輸出處理（ 1 404)及顯示處理（步驟1 405)。另 外，插入處理包含傳感處理（步驟1 4 1 1)。 順序處理係從投入電源開始。當處理開始時，首先，在 將電路資料下載於FPGA1 30後（步驟1401)，邊反覆執行操 作輸入處理（步驟1 402)、外部輸入處理（步驟1 403)、外部 φ 輸出處理（1404)及顯示處理（步驟1405)邊成爲無限循環狀 態。 當當從投入電源開始處理時，在將電路資料下載於 FPGA 130後（步驟1401)，CPU直到電源截止爲止反覆進行 無限循環（步驟1402〜1405)。當具有來自FPGA130的插入 或外部輸入的插入時，CPU從FPG A 130獲得有關傳感資料 的演算處理用以執行指定的傳感處理（步驟1 4 1 1)。 對FPGA130的電路資料的下載，係藉由於CPU-RAM144 解凍展開壓縮儲存於CPU-ROM143內的電路資料’並從 -33- 1262287 CPU-RAM144將電路資料傳輸給FPGA130來進行。 除此之外，經由RS-23 2C或USB等的介面從外部輸入電 路資料，或是，藉由與其他之感測控制器間的通信而從其 他的感測控制器輸入電路資料，並儲存於CPU-RAM144 內，藉由將此傳輸給FPGA 130，即使不是電源投入時，於 動作中仍可進行電路資料的變更。 設定於FPGA130的參數變更，係利用經由RS-23 2 C或USB 等的介面而來自外部的指示可進行者。可藉由來自操作部 φ 1 7的鍵輸入來進行。藉由與其他之感測控制器間的通信， 而可藉由來自其他的感測控制器的指示所進行。 對來自外部的電路資料、設定參數的輸入及FPG A 130的 反映，可依據檢測對象物6之狀況及檢測環境之變化狀況 來進行。 準備複數FPG A 130的電路資料及設定參數，即可依狀況 選擇下載於FPG A 130的電路資料及設定參數。此種選擇也 可依檢測對象物6之狀況及檢測環境之變化狀況來進行。 φ 此種變化除由外部知曉的情況外，均可基於傳感資料而由 感測控制器本身進行判斷。 作爲進行電路資料及設定參數的選擇的其他例子，可從 感測頭2獲得特定感測頭2之機種的型式資料，並依據獲 得之型式資料來變更電路資料。若如此構成的話，準備複 數型式資料各異的機種（該情況之感測頭之其他構成，即使 相同亦無妨），可設爲依型式資料而讓計測精度成爲尤其高 的演算處理電路的構成、或g十測所需時間成爲尤其短的演 算處理電路的構成、或處理內容（例如，計測僅以透明板之 -34- 1262287 對象物的表面爲對象的距離或計測表面與背面兩方的距離） &異的演算處理電路的構成。 於是，使用者可使傳感目的與感測頭的型式對應進行管 _ (還可將目的本身顯示於感測頭），當連接依據目的的感 沏I頭時，以感測控制器之電路符合目的的方式進行變化的 使用方法。另外，還可預先於感測頭儲存電路資料及設定 參數’從感測頭將電路資料及設定參數傳輸給感測控制器。 第1 5圖係顯示感測控制器電路（演算單元）之內部構成之 φ 方塊圖。如同圖所示，該感測控制器電路1 00A與在前面第 4圖中說明之感測控制器電路1 00比較，不存在感測頭連接 器1 6、感測頭介面電路1 1 0及感測頭路徑P2。該感測控制 器電路100A(演算單元），係於複數連接有感測控制器之傳 感系統中，從其他之感測控制器獲得傳感資料，用於對此 進行演算處理的情況等。 再者，第16圖係使用本發明之感測控制器100、100A所 構成的傳感系統A之構成圖。同圖中，控制器A係第1 5 φ 圖所示者，控制器B及C係第4圖所示。在控制器B及C 分別連接有感測頭2。此等感測頭2之構成係先前於第3 及5圖所示者。另外，藉由執行第18〜20圖的處理，將圖 示單元號碼『〇』〜『2』供給此等控制器A〜C。 第1 7圖係顯示在攝像元件之水平掃描線上所能獲得之光 強度分布的曲線圖。圖中，對應光強度峰値的畫素位置對 應於至對象物爲止的距離。連接於第1 6圖所示控制器C的 感測頭2，係設置於水平放置的板狀對象物的上方’用以 計測至其上面（表面）爲止的距離。連接於控制器B的感測 -35- 1262287 頭2，係設置於同對象物的下方，用以計測至其下面（背面） 爲止的距離。由控制器B、C所分別計測的距離資料（傳感 資料）係傳輸給控制器A。在控制器A設定2個感測頭間的 距離，使用該資訊及從控制器A及B所獲得的距離資料， 算出對象物的厚度。算出結果係經由控制器C的輸出入介 面電路塊150而由使用者所希望的介面輸出至外部。還可 判定厚度是否在規定範圍內，並輸出該判定結果。 第1 6圖所示傳感系統A，還可將感測頭2並排配置於對 • 象物6的相同側，用於各計測對象位置的高度差（段差）的 計測。 再者，第18〜20圖顯示傳感系統A之動作流程圖（其一 〜其三）。當在第18圖中開始處理時，首先，在各控制器A 〜C中，進行有無右側單元的確認處理（步驟1 0 1、2 0 1、 30 1)。當以第1 6圖所示傳感系統A的構成圖係前提時，相 對於控制器A之確認結果成爲『具有右側單元』，控制器 B之確認結果成爲『具有右側單元』，而控制器C之確認 0 結果成爲『無右側單元』。 接著，進行有無左側單元的確認處理（步驟102、202、 3 02)。同樣，當以傳感系統A的構成圖係前提時，相對於 控制器A之確認結果成爲『無左側單元』，而控制器B之 確認結果成爲『具有左側單元』，控制器C之確認結果成 爲『具有左側單元』。 接著，進行時脈切換電路的設定處理（步驟103、203、 3 0 3 )。此時，在控制器A中，進行使用來自右側單元的時 脈輸入的時脈切換電路的設定，在控制器B中，也進行使 -36- 1262287 用來自右側單元的時脈輸入的時脈切換電路的設定。相對 於此，在控制器c中，進行使用自單元之振盪器的時脈切 換電路的設定。 接著，進行感測頭之有無與型式確認處理（步驟1 04、 2 04、3 04)。此時，相對於控制器A之確認結果成爲『無感 測頭』，而控制器B之確認結果成爲『具有感測頭』，控 制器C之確認結果也成爲『具有感測頭』。 接著，進行計測準備設定處理（步驟1〇5、205、3 05)。控 φ 制器A之計測準備設定處理中，執行（1)設定使用2個計測 結果的演算處理用的CPU程式參數的處理；（2)以將從右側 單元輸入的計測結果送入C PU的方式設定資料路徑切換電 路的處理。控制器B之計測準備設定處理中，執行（1)對應 感測頭的型式，設定演算處理電路參數及CPU程式參數的 處理；（2)設定距離計測的處理；（3)以（a)針對自感測頭輸入 的資料則送入演算處理電路、（b)針對CPU輸出的計測結果 則送入左側單元、（c)自右側單元輸入的計測結果送入左側 φ 單元的方式，設定資料路徑切換電路的處理。控制器C之 計測準備設定處理中，執行（1)對應感測頭的型式，設定演 算處理電路參數及CPU程式參數的處理；（2)設定距離計測 的處理；（3)以（a)將自感測頭輸入的資料送入演算處理電 路、（b)針對CPU輸出的計測結果則送入左側單元的方式， 設定資料路徑切換電路的處理。 移至第19圖，在各控制器A〜C中，若完成了計測準備 設定處理（步驟105、205、305 )，接著’藉由在控制器a、 B、C間適宜交換信號，於控制器A〜C之各個執行賦以單 -37- 1262287 元號碼的處理。 首先，在控制器A中，將本身的單元號碼設爲0(步驟 1 0 6)。然後，將本身的單元號碼+ 1 (= 1)的號碼輸入右側單元 (步驟107)。在控制器A中，直到從左側單元獲得單元號碼 爲止進行待機（步驟206)。若在待機中從左側單元獲得了單 元號碼，在本例中，將獲得之單元號碼『1』設爲本身的單 元號碼（步驟207)。接著，將本身的單元號碼+1( = 2)的號碼 輸入右側單元（步驟2 0 8)。在控制器C中，直到從左側單元 φ 獲得單元號碼爲止進行待機（步驟306)。若在待機中從左側 單元獲得了單元號碼，則在本例中將獲得之單元號碼『2』 設爲本身的單元號碼（步驟307)。 接著，將最大單元號碼『2』輸入左側單元（步驟308)。 在控制器B中，直到從右側單元獲得最大單元號碼爲止進 行待機（步驟209)。若在待機中從右側單元獲得了最大單元 號碼，則在本例中將最大單元號碼『2』輸入左側單元（步 驟2 1 0)。在控制器A中，直到從右側單元獲得最大單元號 φ 碼爲止進行待機（步驟108)。 執行以上的處理的結果，在控制器A、B、C分別設定本 身的單元號碼，同時，控制器A、B、C可知構成系統的最 大單元號碼。 移至第20圖，如此般在各控制器A〜C中，若結束了時 Μ切換電路的設定處理、感測頭的有無與型式確認處理、 言十測準備設定處理、單元號碼決定處理等，以後邊相互聯 _ 3台控制器a〜C邊執行計測動作。 亦即，首先從控制器A對控制器B發行單元號碼『2』的 -38- l262287 計測結果的獲彳守要求（步驟1 〇 9 )。接著，在控制器B中，將 來自控制器A的獲得要求及時轉接給控制器^。接著在控 制器C中，在接收獲得要求後（步驟3 〇9)，將自單元的計測 結果輸出給左側單元的控制器B(步驟3丨〇)。接著在控制器 B中，將計測結果從控制器c及時轉接給控制器A (步驟 2 1 2)。接者在控制窃A中，獲得單元號碼『2』的計測結果 (步驟1 10)。 接著’從控制器A對控制器B發行單元號碼『1』的計測 φ 結果的獲得要求（步驟1 1 1)。接著，在控制器B中，在接收 獲得要求的同時（步驟2 1 3)，將計測結果輸出給左側單元的 控制器A(步驟214)。接著，在控制器a中，獲得單元號碼 1的計測結果（步驟1 1 2)。接著，在控制器A中，藉由單元 號碼『1』及『2』的計測結果演算厚度（步驟丨丨3)。直到供 給指定的結束指令爲止（步驟1 1 4、2 1 5、3 1 1 )，重複執行以 上的一連串的處理。 如此般，藉由執行第1 9圖的流程圖，控制器C設定有使 φ 用自單元的振盪器的時脈切換電路，控制器A及B設定有 使用來自右單元的時脈輸入的時脈切換電路。亦即，所有 控制器之FPGA係使用控制器C之振盪器輸出的時脈信號 進行動作。藉此，容易在各控制器之FPGA間進行同步通 信。而且，通信用的時脈信號還與編程於FPGA的演算處 理電路等的內部電路的時脈信號同步，因此可有效進行傳 感資料對FPGA內部電路的輸出入。 根據該傳感系統，若變更將時脈信號供給全控制器的控 制器的振盪器的振盪頻率，即可變更系統全體之FPGA的 -39- 1262287 時脈頻率。如此之系統的時脈頻率的變更，可藉由可調整 供給時脈信號之控制器的振盪器的振盪頻率來實現。或 是，可藉由將供給時脈信號之控制器替換爲具有不同振盪 頻率的振盪器的控制器來實現。例如，藉由將傳感系統A 之控制器C替換爲具有更爲快速振盪頻率的振盪器的控制 器，即可提高系統全體的處理速度。 再者，第21圖係依CPU之傳感處理之流程圖。FPGA130 係從感測頭2週期性獲得圖像資料進行演算處理。fpg A 1 3 0 Φ 當完成一畫面量之演算處理時，將結果儲存於暫存器內， 並對CPU141實施插入。當CPU141具有該插入時，開始第 2 1圖之流程的動作。 當在第21圖開始處理時，首先，CPU141從FPGA130獲 得以畫素卓位所表不的g十測結果（步驟2 1 0 1)。接著，C P U 1 4 1 將計測結果轉換爲mm單位的實座標（步驟2 1 02)。接著， C P U 1 4 1將轉換爲實座標之計測結果儲存於c P U - R Α Μ 1 4 4內 (步驟2103)。接著，CPU141將轉換爲實座標的計測結果輸 φ 出至FPGA130(步驟2104)。在該將轉換爲實座標的計測結 果輸出至FPGA 130的步驟中，根據需要將指示輸出給資料 路徑切換電路1 3 2，讓轉換爲實座標的計測結果傳輸向適宜 的單元間連接器、亦即連接的其他控制器。接著，CPU141 將儲存於CPU-RAM 144內的計測結果與臨限値比較，將比 較判定結果儲存於CPU-RAM1 44內（步驟2105)。 儲存於C P U - R Α Μ 1 4 4內的計測結果與比較判定結果，若 有來自外部的要求的話，則經由輸出入I/F電路塊1 50，而 經由介面輸入其中之一。即使無來自外部的要求，仍可週 -40- 1262287 期性或經常輸出。 第22〜27 0係顯不資料流動（其一〜其六）。以實現此等 資料的流動的方式，藉由來自CPU141的指示，設定有資料 路徑切換電路1 3 2。該設定係依據需要而以時系列變化。 第2 2圖係顯示資料流動（其一）。圖中，〇內之計算用數 字顯示傳輸資料的順序。圖中，資料（2)係藉由演算處理電 路1 3 3演算處理從感測頭I / f電路1 1 〇輸入的資料（1)的結 果。資料（3)係藉由CPU141演算處理資料（2)的結果。資料 • (4)係通過演算處理電路133，並輸出到單元間連接器 (左）1 8b。 第2 2圖所示資料流動（其一），係從連接於傳感系統A之 控制器C的感測頭輸出的傳感資料的，相當於控制器^的 資料流動。控制器B也相同。如同中之虛線所示，從感測 頭輸出的傳感資料分歧並同時傳輸給其他的控制器。此相 虽於後述之第2 9圖之傳感系統b的控制器A的資料流動。 又’可取代資料（3 )、資料（4)利用c P U間的通信。 # 第23圖係顯示資料流動（其二）。第23圖所示資料流動（其 一）’相當於傳感系統A之控制器B將從控制器c輸出的 演算結果的傳感資料及時轉接給控制器A的情況。 第2 4圖係顯示資料流動（其三）。該資料流動（其三）相當 於後述之第2 9圖之傳感系統B的控制器b的資料流動。資 料（1)係來自連接之其他感測控制器的傳感資料。例如，在 第29圖所示控制器b的情況，爲從連接於控制器^之感測 頭輸出的傳感資料。其後之資料流動與第2 2圖相同。 第25圖係顯示資料流動（其四）。該資料流動（4)係將輸入 -41- 1262287 演算處理電路133的傳感資料暫時儲存於FPGA-RAM 170， 邊使用儲存之資料邊在演算處理電路1 3 3進行演算處理。 其他則與第22圖相同。 第26圖係顯示資料流動（其五）。該資料流動（5)與第25 圖相同，係使用儲存於FPGA-RAM 170的資料進行演算處理 後，將演算結果儲存於FPGA-RAM 170。而演算結果還傳輸 給CPU 141。例如，儲存於FPGA-RAM 170之演算結果，係 圖像資料，而還可如傳輸給CPU 1 4 1之演算結果爲特徵量的 φ 値般，爲兩演算結果各異的値。儲存於FPGA-R AM 170之演 算結果，係傳輸給其他之感測控制器。 第27圖係顯示資料流動（其六）。該資料流動（其六）係藉 由管線處理電路1 3 3 a進行管線處理輸入演算處理電路1 3 3 內的傳感資料（圖中，雖來自感測頭，但也可來自其他的感 測控制器）並予以輸出。管線處理之結果還可利用於演算 處理電路1 3 3之其他處理。例如，利用複數感測控制器分 擔進行各異之內容的管線處理，即可實時進行複雜的圖像 φ 處理。因爲可同時進行對經由資料路徑切換電路1 3 2的演 算處理電路1 3 3的輸入及輸出，因此需要另外增設一組第 1 1圖所示資料路徑切換電路1 32。但是，在設爲管線處理 專用之感測控制器的情況，一組之資料路徑切換電路專用 於對演算處理電路的輸入，而另一組則專用於來自演算處 理電路的輸出，因此可依據需要之配線來簡化各資料路徑 切換電路。 再者，第28圖係顯示感測控制器（擴張記憶單元）之內部 構成之方塊圖。如同圖所示，在該感測控制器（擴張記憶單 -42- 1262287 9阵外，7曰修(:更)正替換頁 元）1 Ο Ο B之內部’含有快閃記憶體1 8 〇 ’該快閃記憶體1 8 0 連接於FPGA 130。另外’並不存在感測頭介面電路及輸出 入介面電路塊等。根據該感測控制器1 〇〇B ’具有將從其他 之感測控制器輸入的傳感資料儲存於快閃記憶體1 80,且將 儲存之傳感資料輸出給其他感測控制器的功能。亦即，可 用作爲資料紀錄器。 第2 9圖係顯示傳感系統之其他實施形態之傳感系統B之 構成圖。該傳感系統B係用以計測透明板的厚度的傳感系 φ 統。與傳感系統A的情況相同的感測頭2，僅連接於控制 器C。 第30圖係顯示在攝像元件之水平掃描線上所能獲得之光 強度分布。在感測頭之攝像元件上，可獲得依來自透明板 表面（設有感測頭側之面）之反射光的光強度分布的峰値， 及依來自透明板背面之反射光的光強度分布的峰値。 在傳感系統B中，控制器C之資料路徑切換電路1 3 2，係 將來自感測頭2的傳感資料分歧，傳輸給控制器C之演算 φ 處理電路及控制器B的雙方。控制器C係從距離小側針對 最初的峰値、亦即對應表面的峰値進行距離計測。控制器 B係從距離小側針對第2峰値、亦即對應背面的峰値進行 距離計測。控制器A係從控制器B、C獲得計測結果，從 此等値的差求得透明板的厚度。還進行考慮透明板之折射 率的修正演算。 第3 1圖係顯示傳感系統B之動作流程（其一）。又，有關 同流程（其二、其三），係與第1 9圖及第2 0圖之各流程相同。 而與第1 8圖之差異點，僅在於控制器b及控制器c之計測 -43- 1262287 準備設定處理（步驟205 B、305 C)。 亦即，在控制器B之計測準備設定處理（步驟2 0 5 B )中， 分別執行（1)依據連接於控制器C之感測頭的型式，設定演 算處理電路參數及CPU程式參數的處理；（2)設定至背面的 距離計測的處理；（3)以（a)將從右側單元輸入的資料輸入演 算處理電路、（b)將CPU輸出的計測結果輸入左側單元、（c) 將自右側單元輸入的計測結果輸入左側單元的方式，分別 設定資料路徑切換電路的處理。 φ 另外，在控制器C之計測準備設定處理（步驟305 C)中， 執行（1)依據控制器的型式，設定演算處理電路參數及CPU 程式參數的處理；（2)設定至表面的距離計測的處理；（3) 以（a)將從感測頭輸入的資料輸入演算處理電路及左側單 元、（b)將CPU輸出的計測結果輸入左側單元的方式，設定 資料路徑切換電路的處理。 再者，第3 2圖係同時具有位移感測功能與視覺感測功能 之感測頭之構造圖。該感測頭可用作爲傳感系統B之感測 φ 頭。圖係將感測頭單元的外殼側面開口以顯示其內部者。 圖中，元件符號20 1係構成計測用光源的紅色雷射二極體 元件，202係構成計測用投光光學系統的透鏡組裝體，203 係構成獲得從斜向看包含計測對象物上的計測位置的週邊 區域的圖像用的斜視圖像獲得光學系統的透鏡組裝體，204 係折彎透鏡組裝體203之光軸用的反射鏡，205係構成獲得 從正向看包含計測對象物上的計測位置的該週邊區域的圖 像用的正面圖像獲得光學系統的透鏡組裝體，206係作爲分 別光電變換從介由斜視圖像獲得光學系統所獲得的斜向所 -44- 1262287 r序？曰修(更)正替換頁 見的圖像及從介由正視圖像獲得光學系統所獲得的正面所 見的圖像以生成對應各圖像的影像信號的攝像手段的2維 CCD元件。 在該感測頭2中，在雷射點亮時通過經由透鏡組裝體2 0 3 的光路獲得測距用的雷射光照射光像’而在雷射熄燈時通 過經由透鏡組裝體205的光路獲得包含計測位置週邊的正 面圖像。正面圖像可設爲如特定對象物上的標記位置般， 與將由通常的照相機所獲得的圖像作爲對象的情況相同的 φ 圖像處理的對象。該感測頭交錯輸出測距用圖像及正面圖 像。測距用圖像資料係由傳感系統B之控制器 C進行演算 處理，標記位置特定用的正面圖像係由控制器B進行演算 處理。當對象物之表面大致平坦時，在控制器 A中可特定 標記位置的3維座標。 在傳感系統A中，藉由將位移感測器連接於控制器C， 將照相機連接於控制器B，同樣可進行標記位置的3維座 標的測定。

傳感系統B之其他應用例，可連接照相機作爲感測頭， 而由控制器C及B進行不同內容之圖像處理。例如，在將 文字與條碼映現於所攝像之圖像上的情況，即可由控制器 C進行文字的特定，並由控制器b進行條碼的譯碼。 傳感系統B之其他應用例，在控制器b中，可使用來自 感測頭的傳感資料及由控制器C處理之結果的傳感資料雙 方進行演算處理。該情況，不是單單在控制器B中及時轉 接控制器C之演算結果，因此可進行輸入控制器]g之演算 處理電路的變更。例如’在連接照相機作爲感測頭，且將 -45- 1262287 條碼映現於所攝像之圖像上的情況，即可在控制器c中利 用管線處理而與圖像之輸入完成同時，算出條碼之位置與 旋轉角，立即將該結果傳輸給控制器B。在控制器B中， 因爲在圖像輸入完成後立即獲得條碼之位置與旋轉角的資 訊，因此可利用該資訊立即開始條碼之譯碼。 在傳感系統A中，增設控制器B，即可增加傳感對象部 位。例如，在長方形板狀對象物之4個角附近與中心的5 個部位同時進行測距，從其結果，在控制器A中即可算出 φ 對象物的平坦度。 作爲連接於感測控制器之感測頭，不限於使用2維攝像 元件，可廣泛採用使用1維攝像元件的感測器、輸出類比 信號（或將此數位化的信號）的感測器。 以上，作爲決定了將感測控制器之實施形態編程於FPGA 的電路內容者進行了說明。實際上爲將感測控制器應用於 傳感上，需要如此般決定FPGA的電路內容。 但是，具有第4圖、第15圖或第28圖所示的內部構造， φ 尙未決定編程於FPGA之電路內容的單元，也爲本發明之 實施形態。如此之單元即是所謂感測控制器的平台製品。 平台製品不僅可藉由該製造商本身利用於生產決定了被編 程於FPGA之電路內容的感測控制器，也可直接流通於平 台製品。該情況，被編程於FPGA之電路內容的決定，係 藉由進行傳感之使用者、爲了用戶而構築傳感系統的事業 者、以及組入感測控制器之裝置的製造業者所進行。此等 製造商以外者所決定或選擇的FPGA的電路資料’可讓平 台製品之製造商來提供，也可考慮由第三者來進行開發。 -46 - 1262287 本發明之感測控制器之單元間路徑，可構成爲 之單元間連接器間的貫穿匯流排線，可於匯流排 編程邏輯電路。但是’如貫施形悲之說明’藉由 路徑分爲可編程邏輯電路及一單元間連接器間的 編程邏輯電路及另一單元間連接器間的路徑，即 下優點。 亦即，在將單元間路徑設爲貫穿匯流排線的情 結複數感測控制器之傳感系統全體形成一個共 # 線，相對於此，在夾著可編程邏輯電路而分開單 的情況，則可由感測控制器之一側及另一側同時 內容的資料傳輸。例如，可連結複數感測控制器 的管線處理。不僅至於此，若在必要時在可編程 內部連接兩側的單元間路徑，即可形成貫穿匯流 未鄰接之感測控制器間進行無時間延慢的資料傳 般，在感測控制器內部夾著可編程邏輯電路而分 路徑的構成，可於傳感系統具有柔軟性。 φ 在傳感系統之柔軟性上，感測控制器除可編程 外，內建CPU也可貢獻。藉由內建CPU，依據具 場面變得容易變更各感測控制器及傳感系統的功 是，如第4圖之實施形態之感測控制器，可連接 其具備與外部的電氣介面（外部連接絕緣電線、夕1 接器）及與人的介面（操作部、顯示部）者’具備不 感測控制器連接而可作爲單體感測器使用的高度 本發明之實施形態之平台製品，其特徵爲可適 種構成感測頭的組合。尤其是，不僅可應用於將 直結左右 線連接可 將單元間 路徑與可 可獲得如 況，由連 同匯流排 元間路徑 進行不同 進行多段 邏輯電路 排線，在 輸。如此 開單元間 邏輯電路 體的使用 能。尤其 感測頭， .部I/F連 與其他之 柔軟性。 合於與各 具備攝像 -47- 1262287 元件的感測頭作爲資料源的圖像資料的處理，還可應用於 將具備類比輸出的物理量變換器（光電二極體、pSD、檢測 線圈等的裝置及於此等附加之放大器、振盪電路等）的感測 頭作爲資料源的波形資料的處理。該平台製品具有在單元 間傳輸圖像資料的能力，因此在使用將類比資料數位化的 多値資料的情況，可在單元間一倂傳輸某時間範圍內之多 値資料的時系列集合的波形資料。 再者’第3 3圖係顯示感測控制器電路之其他實施形態的 Φ 內部構成的方塊圖。在該感測控制器電路1 00C，係相對第 4圖之感測控制器電路1 〇〇，追加從外部i/f連接器1 9將外 部觸發信號傳輸給FPGA130的外部觸發信號線，及從 FPGA130將統合OK信號（統合判定信號）傳輸給外部I/F連 接器1 9的統合OK信號線。在與外部觸發信號及統合〇K 信號的外部間的傳輸上，利用含於外部連接絕緣電線3的 並聯信號線內的2根。連接於該感測控制器之感測頭2， 係內建有2維攝像元件的照相機。在顯示部1 1含有高精細 φ 的彩色液晶顯示畫面，可顯示由感測頭2攝像之圖像及圖 像處理後之圖像。另外，利用將顯示計測範圍之圖形等也 顯示於該畫面上，可容易進行計測條件之設定操作。 第34圖係顯示含於感測控制器電路1〇〇C之FPGA 130的 內部電路之詳細之方塊圖。第34圖所示FPGA內部電路， 在以下方面與第9圖之FPGA內部電路各異。 不包含LED (感測LED控制信號）及LD_ON(雷射控制信號） 對感測頭之輸出。 取代時序生成電路1 3 6 ’設置觸發控制電路1 3 8 °相對於 -48- 1262287 第9圖之FPGA自發性進行週期的傳感動作，而第34圖之 FPGA基於觸發信號的輸入進行傳感動作。在輸入觸發控制 電路1 3 8的觸發信號具有外部觸發信號及單元間觸發信號 的2種。外部觸發信號係介由外部連接絕緣電線3而由感 測控制器外部所供給。單元間觸發信號線係連結第1單元 間連接器18a與第2單元間連接器18b，單元間觸發信號係 由連接於任一單元間連接器之其他的感測控制器所供給。 觸發控制電路138係藉由來自介以暫存器134之CPU的設 φ 定（未圖示），選擇外部觸發信號與單元間觸發信號的其中 之一。觸發控制電路1 38係基於所選擇的觸發信號的輸入， 輸出幾個內部觸發信號。內部觸發信號之輸出目的地，係 感測頭2(經由感測頭I/F電路110)、時序變換電路131、資 料路徑切換電路132、演算處理電路133及CPU141。內部 觸發信號係作爲插入信號而相對CPU 1 4 1進行工作。輸出此 等內部觸發信號之時序，可以協調各電路塊進行傳感動作 的方式適宜調整。另外，可以在供給外部觸發信號後經過 ^ 指定延慢時間後開始傳感動作的方式，設定延慢時間。 CPU141係當1次傳感處理結束而成爲處理完成狀態時， 將Enable信號與OK信號輸出給FPGA 130。爲了此等信號， 爲避免傳輸上的時間延慢，設有未經由暫存器1 34的直通 路徑。Enable信號係顯示傳感處理完成而處於下一傳感處 理用之待機狀態的信號，而高電壓位準顯示待機狀態（允許 狀態）、低電壓位準顯示處理中狀態（繁忙狀態）。0 K信號係 顯示判定結果爲特定判定狀態、亦即在該實施形態中判定 結果爲合格的is 5虎’而尚電壓位準顯不合格（Ο K )、低電壓 1262287 位準顯示不合格（NG)。〇κ信號之狀態維持至下一傳感處理 完成爲止的期間。 AND閘電路1301係輸入從CPU141輸入FPGA130的 Enable信號及從第1單元間連接器18a輸入FPGA 130的單 元間Enable信號（第1完成信號），並將屬邏輯演算結果的 單元間Enable信號（第2完成信號）輸出至第2單元間連接 器18b。從第1單元間連接器18a輸入之單元間Enable信 號的信號線，以在未將其他之感測控制器連接於第1單元 φ 間連接器18a時使對AND閘電路1301的輸入成爲高位準的 方式，藉由推升電阻1302予以推升。屬AND閘電路1301 之輸出的單元間Enable信號，還被分歧連接於CPU141及 外部連接絕緣電線中的並聯線之一。藉此，CPU 1 4 1及外部 信號接收者，可知在複數串聯連接於感測控制器之傳感系 統中，自單元及較自單元還要連接於第1單元間連接器18a 側的所有單元均爲處理完成狀態。 AND閘電路1 303係輸入從CPU141輸入FPGA130的〇K φ 信號及從第1單元間連接器18a輸入FPGA 130的單元間〇Κ 信號（第1特定信號），並將屬邏輯演算結果的單元間OK信 號（第2特定信號）輸出至第2單元間連接器18b。從第1單 元間連接器1 8a輸入之單元間〇K信號的信號線，以在未將 其他之感測控制器連接於第1單元間連接器1 8 a時使對 AND閘電路1 3 03的輸入成爲高位準的方式，藉由推升電阻 1 3 04予以推升。屬AND閘電路1 303之輸出的單元間〇K 信號，還被分歧連接於CPU 1 4 1及外部連接絕緣電線中的並 聯線之一。藉此，CPU141及外部信號接收者，可知在複數 1262287 串聯連接於感測控制器之傳感系統中，自單元及較自單元 還要連接於第1單元間連接器1 8 a側的所有單元均爲特定 判定狀態。自單元在位於傳感系統中之單元間0K信號的 下游側（該情況爲第2單元間連接器1 8b側）之端部時，輸出 於外部連接絕緣電線之單元間0 K信號，亦即傳感系統中 之所有感測控制器的判定結果，爲顯示特定結果（本實施形 態中爲合格）的統合判定信號（本實施形態中爲統合0K信 號）。 • 第3 5圖係串聯連接3台該感測控制器所構成之傳感系統 C之構成圖。與第16圖之傳感系統A之構成圖不同，第35 圖中，僅顯示有關觸發信號及〇K信號的構成。藉由與傳 感系統Α之情況相同的動作，將單元號碼供給各感測控制 器。將屬照相機之感測頭2連接於各感測控制器，各感測 控制器對從所連接之感測頭2輸入之圖像進行處理，藉由 將處理結果與預先設定的基準比較，以進行是否合格的判 定。而傳感系統全體，例如，係由感測頭2從不同角度攝 φ 影一個工作件，或是攝影一個工作件之不同部位，在以所 有攝影圖像爲對象之判定結果爲合格時，即爲統合判定結 果合格。 僅將感測頭2連接於一部分之感測控制器，而未連接有 感測頭2之感測控制器，可接收應從其他之感測控制器進 行處理的傳感資料。例如，僅將感測頭2連接於感測控制 器A，而從感測控制器A將圖像傳輸給感測控制器B及C。 在各感測控制器中，以共有圖像的不同部分爲對象進行處 理，或，對共有圖像進行不同種類的圖像處理，藉由將處 -51- 1262287 理結果與預先設定的基準比較，以進行是否合格的判定。 而傳感系統全體，在所有感測控制器之判定結果爲合格 時’即爲統合判定結果合格。 第3 5圖中，以實線所顯示之信號線係傳輸有效應用於系 統動作上之信號的信號線，而以虛線所顯示之信號線係傳 輸有效應用於存在之系統動作上之信號的信號線。 . 外部觸發信號係輸入控制器A。控制器A之觸發控制電 路1 3 8，選擇外部觸發信號，並基於外部觸發信號輸出單元 間觸發信號。在傳感系統C中之任一感測控制器處於處理 中狀態（繁忙狀態）時輸入外部觸發信號的情況，控制器A 將該外部觸發信號用作爲無效者，不輸出單元間觸發信 號。CPU 1 4 1還可於外部報知讓外部觸發信號無效的情況。 控制器B及C之觸發控制電路1 3 8，選擇單元間觸發信號。 其結果，外部觸發信號可對傳感系統C全體施加傳感處理 之觸發。也可不利用單元間觸發信號而於各控制器個別供 給外部觸發信號。 φ 從與各感測控制器之AND閘電路1 3 03有關的配線可知， 在所有C PU 1 4 1輸出〇K信號時，則輸出統合◦ K信號。 雖省略圖示，但Enable信號也與〇K信號相同的配線， 在所有CPU141輸出Enable信號時，則從控制器Α將單元 間Enable信號輸出至外部。 但是，各感測控制器用於傳感處理所需時間，不一定相 同，另外，還有各感測控制器之內部觸發信號的延慢時間 各異，或以不同時序將外部觸發信號供給各感測控制器的 情況。因此，各感測控制器完成傳感處理而成爲處理完成 -52- 1262287 狀態的時刻具有不同的情況。另一方面，至感測控制器成 爲處理完成狀態爲止，維持完成前次之傳感處理時所輸出 的0K信號的狀態，因此基於對於傳感系統全體之一個外 部觸發信號或分別以相關連之時序輸入各感測控制器的一 群外部觸發信號的傳感處理，在一部分之感測控制器中完 成但在所有感測控制器中未完成的過渡度期間，使得統合 0K信號不正確顯示傳感系統全體之判定結果。在此，藉由 監視從感測器A輸出至外部的單元間E n a b 1 e信號，在確認 • 了所有感測控制器成爲處理完成狀態的基礎上，利用此時 之統合0K信號，即可正確利用傳感系統全體之判定結果。 或是在將外部觸發信號供給傳感系統後，藉由等待經過完 成傳感處理所需足夠時間後利用統合0K信號，即可正確 利用傳感系統全體之判定結果。 但是，本實施形態中，爲使傳感系統之利用更爲容易， 設爲限於所有感測控制器爲處理完成狀態時輸出統合0K 信號。若如此，統合◦ K信號一直正確顯示傳感系統全體 φ 之判定結果。具體而言，設定爲單元號碼0之控制器A的 CPU141，監視輸入CPU 141之單元間Enable信號（第34圖 之AND閘電路1301的輸出），限於該信號爲高位準時，根 據判定結果輸出OK信號。 同樣之功能，藉由將控制器A的AND閘電路1 303變更 爲3輸入型，加上來自CPU141之OK信號及來自第1單元 間連接器18a的單元間〇K信號，且以AND閘電路1301之 輸出信號也輸入AND閘電路1303的方式變更FPGA130內 的電路構成便可實現。此種電路構成之變更，可以單元號 -53- 1262287 碼成爲0爲條件，從CPU141經由暫存器134並供給電路變 更的指示來進行。該情況，CPU 1 4 1與顯示器輸入之單元間 E n a b 1 e信號的狀態無關，若傳感處理完成立即依判定結果 將輸入AND閘電路1 3 0 3的OK信號輸出。 第3 6圖係顯示有關感測控制器電路的0 κ信號的其他實 施形態的方塊圖。本實施形態中，單元間0 κ信號係由並 聯信號線所傳輸。但是，從第1單元間連接器1 8a至第2 單元間連接器1 8 b的信號線，係以從端子（a)至端子（b)'從 端子（b)至端子（c)的方式，讓每隔一個連接之端子錯開。並 將C PU 1 4 1輸出之〇K信號供給第2單元間連接器1 8 b的端 子（a)。本實施形態中，除輸出統合〇K信號之特定感測控 制器外，連接單元間〇 Κ信號之並聯信號線之數量以內的 感測控制器，即可構成傳感系統。本實施形態中，單元間 〇Κ信號之並聯信號線爲3根，但可任意設定該信號線數。 從第1單元間連接器1 8a輸入之所有單元間〇Κ信號，係 由 AND閘電路 1 3 05進行 AND演算，並將其輸出輸入 CPU141〇CPU141係以AND閘電路1305之輸出爲高位準之 情況（輸入0K信號之情況）及自單元的判定結果爲合格的 情況作爲條件，將統合0K信號輸出至外部。本實施形態 中，有關 Enable信號也與前面之實施形態相同，CPU141 藉由在限於單元間Enable信號爲高位準的情況，可輸出統 合0K信號，以防止在湊齊各感測控制器之判定結果的過 渡期間，輸出錯誤之統合0K信號。 取代設置AND閘電路1 3 05，將從第1單元間連接器18a 輸入之所有單元間〇K信號直接輸入CPU141，即可由程式

1262287 處理進行A N D演算。若如此，輸出糸 測控制器，即可個別知道各感測控制 用該資訊，除統合◦ K信號外，輸tt 詳細的資訊。 爲獲得統合判定信號之構成，不限 輯閘電路的構成，可藉由CPU141之程 能。該情況，可藉由CPU間通信進朽 判定狀態的傳輸。爲更快輸出統合判 電路的構成較爲有利。 可將輸出統合判定信號之特定感測 統端部以外的位置。爲此，無論是在 況，還是依程式處理的情況，只要從 控制器朝向特定感測控制器進行處理 狀態的傳輸即可。 但是，以下列舉之發明，不限於具 路與CPU的控制電路的感測控制器， 各樣之控制電路的構成的感測控制 路，例如，可爲具有CPU但不具有π 用設計之積體電路者等。 (1) 一種感測控制器，係構成爲一 ff 傳感處理的控制電路；可與其他之I 1單元間連接器及第2單元間連接器 振盪器；傳輸從第1單元間連接器Ιί 第1時脈路徑；選擇第1時脈信號2 之一供給控制電路之至少有關資料ί〗 ί合OK信號之特定感 器之判定結果，並利 f有關判定結果之更爲 於使用如上說明之邏 [式處理執行相同的功 '處理完成狀態、特定 定信號，使用邏輯閘 控制器放置於傳感系 使用邏輯閘電路的情 傳感系統兩端之感測 完成狀態、特定判定 有包含可編程邏輯電 還可應用於具有各式 器。該情況之控制電 「編程邏輯電路者、專 丨單元，其包括：進行 丨測控制器連接用的第 ;輸出第1時脈信號之 ί入之第2時脈信號的 :第2時脈信號的其中 【輸的部分的時脈切換 @ -55- 1262287 電路；及將選擇之時脈信號輸出給第2單元間連接器用的 第2時脈路徑。 根據該構成，可解決在習知感測控制器中在感測控制器 間無法進行充分高速的資料傳輸的課題。根據該構成，控 制電路之至少有關資料傳輸的部分，可使用自單元之振盪 器輸出的時脈信號進行動作，還可使用從連接之其他之感 測控制器獲得的時脈信號進行動作。在使用從其他之感測 控制器獲得的時脈信號的情況，在與其他的感測控制器之 φ 間同步於控制電路的時脈，使得容易高速進行傳感資料的 傳輸。若使用此種感測控制器，即可構築串聯連接有3台 以上的感測控制器之傳感系統，其將共有之時脈信號供給 所有之感測控制器之控制電路的至少與資料傳輸有關的部 分。 (2) 一種感測控制器，係構成爲一個單元，其包括：進 行傳感處理的控制電路；及可與感測頭連接用的連接器； 上述控制電路係從感測頭獲得特定如型式資料的感測頭的 φ 資訊或電路資料、規定如特定參數的感測控制器的功能或 性能的資訊，並依據獲得之資訊使有關傳感資料之處理的 上述控制電路的功能或性能變化。 根據該構成，可解決習知感測控制器所具有之，爲改變 或設定感測控制器之功能、性能而進行依操作開關之設定 操作或必須連接於外部電腦等進行設定操作的課題，可更 爲簡單地設定感測控制器之功能、性能。又，從感測頭獲 得修正出現於感測頭之輸出的個體差的資訊而只進行感測 頭輸出的修正，不相當於在此所稱之使感測控制器之功能 @ -56- 1262287 或性能變化的情況。本發明（2)中，單元間連接器不是必須 要素。 (3) 一種傳感系統，係分別串聯連接於構成爲一個單元 的複數感測控制器，該感測控制器具備：可進行感測處理 之控制電路；及可與其他之感測控制器連接用的單元間連 接器；各感測控制器之上述控制電路，係藉由供給觸發信 號來進行傳感處理，在傳感處理完成時成爲處理完成狀 態，並針對傳感對象之判定結果爲特定結果時成爲特定判 φ 定狀態，各感測控制器係在與連接之其他感測控制器間可 接收或發送與是否爲處理完成狀態及是否爲特定判定狀態 相關的信號，藉此，至少一個之特定感測控制器’可檢測 所有之感測控制器爲處理完成狀態及所有之感測控制器爲 特定判定狀態的情況，上述特定感測控制器，在被進行上 述檢測時，輸出統合判定信號。 根據該構成，可解決習知傳感系統中，無法容易從外部 知道含於此的所有感測控制器爲特定判定狀態的情況的課 φ 題。根據該構成，在將觸發信號供給各感測控制器後，在 湊齊各感測控制器之判定結果後，在所有感測控制器之判 定結果爲特定結果時，從特定感測控制器輸出統合判定信 號。因此，可從傳感系統獲得統合判定結果。而且，在感 測控制器間輸出判定結果的時序錯開的情況，也可避免在 湊齊判定結果的過渡時期中造成統合判定信號不穩的情 況。典型而言，判定結果係合格或不合格之其中之一，特 定判定狀態爲合格狀態。該情況，輸出統合判定信號之情 況係意味著所有感測控制器爲合格判定。觸發信號可共同 -57- 1262287 供給各感測控制器，也可分別供給。各感測控制器也可設 爲當完成一個傳感處理時，成爲可受理下一傳感處理用的 觸發信號的待機狀態。該情況，可將該待機狀態用作爲處 理完成狀態。 作爲構成此種傳感系統的感測控制器，具備第1單元間 連接器及第2單元間連接器，還可使用具有如下特徵者。 作爲與傳感系統之感測控制器的位置無關的共同特徵， 感測控制器的控制電路，係藉由供給觸發信號以進行傳感 φ 處理，而於傳感處理完成時成爲處理完成狀態，而於針對 傳感對象之判定結果爲特定結果時，成爲特定判定狀態。 進而具有如下特徵之感測控制器，係配置於傳感系統的 一端，可用作爲輸出統合判定信號的特定感測控制器。亦 即，感測控制器之控制電路，係以介由第1單元間連接器 輸入顯示其他感測控制器爲處理完成狀態的完成信號、自 單元爲處理完成狀態、介由第1單元間連接器輸入表示其 他感測控制器爲特定判定狀態的特定判定信號、及自單元 φ 爲特定判定狀態爲條件，進行輸出統合判定信號的處理 者，或感測控制器具備設定讓控制電路進行此種處理用的 手段。 具有如下特徵之感測控制器’可用作爲配置於傳感系統 的兩端以外的位置的感測控制器。亦即，感測控制器之控 制電路’係進行以介由第1單元間連接器輸入第1完成信 號及自單元爲處理完成狀態爲條件，介由第2單元間連接 器輸入第2完成信號’又’以介由第1單元間連接器輸入 第1特定判定信號及自單元爲特定判定狀態爲條件，介由 -58- 1262287 第2單元間連接器輸入第2特定判定信號的處理者，或感 測控制器具備設定讓控制電路進行此種處理用的手段。 具有如下特徵之感測控制器，可作爲配置於與傳感系統 的特定感測控制器相反側端的感測控制器。亦即，感測控 制器之控制電路，係進行於處理完成狀態時，介由第2單 元間連接器輸入完成信號，又，於特定判定狀態時，介由 第2單元間連接器輸入特定判定信號的處理，或感測控制 器具備設定讓控制電路進行此種處理用的手段。 (4) 一種感測控制器，係構成爲一個單元，包括：進行 傳感處理的控制電路；及可與其他感測控制器連接用的第 1單元間連接器及第2單元間連接器；上述控制電路係藉 由供給觸發信號來進行傳感處理，在針對傳感對象之判定 結果爲特定結果時成爲特定判定狀態，又，以介由第1單 元間連接器輸入第1特定判定信號及自單元爲特定判定狀 態爲條件，介由第2單元間連接器輸入第2特定判定信號 的處理，或感測控制器具備設定讓控制電路進行此種處理 用的手段。 根據該構成之感測控制器，可解決習知感測控制器中， 在串聯連接3台以上之感測控制器的情況，無法從外部容 易知道所有感測控制器成爲特定判定狀態之情況的課題’ 可容易構築在串聯連接之所有感測控制器成爲特定判定狀 態時，輸出一個統合判定信號的傳感系統。 但是，在第4圖之感測控制器中，如參照第8圖之說明’ 單元間傳感資料傳輸路徑係直接連結FPGA 130與單元間連 接器180a、180b的8根並聯資料線。單元間傳感資料傳輸 1262287 路徑不限於此，還可如第3 7圖所示般構成。第3 7圖所示 構成係於第1單元間路徑P1 a的途中設置第1單元間I/F 電路1 9 0 a，於第2單元間路徑P 1 b的途中設置第2單元間 I/F電路190b，而於此方面與第4圖所示構成不同。單元間 I/F電路190a、190b與第6圖所示感測頭I/F電路相同，具 有串/並聯交換電路及並/串聯交換電路’在與FPGA丨30之 間進行傳感資料的並聯傳輸，在與介由單元間連接器1 8 0 a 或1 80b所連接的其他感測控制器之間進行傳感資料的串聯 φ 傳輸。根據該構成，無須藉由單元間連接器直接連接感測 控制器彼此，而是介由電纜連接且容易高速進行傳感資料 的傳輸。當然，如第4圖所示，即使在不設置單元間I/F 電路而以並聯傳輸進行感測控制器間的傳感資料的傳輸的 情況，仍可介由電纜連接感測控制器間。 有關將感測控制器電路的哪一部分形成於一個積體電 路，可具有各種情況。第38圖係顯示將FPGA與此以外之 電路塊積體化的例子。該例中，感測控制器電路1 〇〇全體 φ 係與第3 7圖所示者相同的塊構成，在一晶片之積體電路 125中收容有FPGA130、CPU141、感測頭I/F電路110及單 元間I/F電路190a、190b。在第38圖所示構成中，在含於 第37圖之CPU塊140的電路內，在積體電路125收容有 CPU141，在積體電路125外部具備其他電路之串聯通信I/F 電路 142、CPU-ROM143 及 CPU-RAM144。積體電路 125 中 之FPGA 130以外的電路塊，係固定形成在積體電路的製程 中，並不是可編程的亦即能重組程序的電路。作爲將此等 電路塊的一部分或全部編程於FPGA的電路，還可設爲暫 -60- 1262287 時或永久出現。作爲被編程之電路具有c P u，且具有不用 作爲C PU的可編程邏輯電路的感測控制器，也爲在控制部 具有可編程邏輯電路及CPU的感測控制器的一實施形態。 【圖式簡單說明】 第1圖係感測控制器之外觀立體圖。 第2圖係感測控制器連裝狀態之外觀立體圖。 第3圖係傳感中之感測頭之外觀立體圖。 第4圖係顯示感測控制器電路的內部構成的方塊圖。 第5圖係顯示感測頭電路之詳細之方塊圖。 第6圖係顯示感測頭介面電路之詳細之方塊圖。 第7圖係顯示其他之感測頭介面電路之詳細之方塊圖。 第8圖係顯示FPGA及CPU與單元間連接器之連接關係 的信號系統圖。 第9圖係顯示FPGA內部電路之詳細之方塊圖。 第1 0圖係顯示時序交換電路之詳細之方塊圖。 第1 1圖係顯示資料路徑切換電路之詳細之方塊圖。 第12圖係顯示CPU塊之詳細之方塊圖。 第1 3圖係顯示輸出入介面電路塊之詳細之方塊圖。 第14圖係CPU之一般流程圖（單體動作時）。 第1 5圖係顯示感測控制器電路（演算單元）之內部構成之 方塊圖。 第1 6圖係傳感系統A之構成圖。 第1 7圖係顯示在攝像元件之水平掃描線上所能獲得之光 強度分布的曲線圖。 第1 8圖係傳感系統A之動作流程圖（其一）。

-61- 1262287 第1 9圖係傳感系統A之動作流程圖（其二）。 第20圖係傳感系統A之動作流程圖（其三）° 第2 1圖係依C PU之傳感處理之流程圖。 第2 2圖係資料流動圖（其一）。 第23圖係資料流動圖（其二）。 第24圖係資料流動圖（其三）。 第2 5圖係資料流動圖（其四）。 第26圖係資料流動圖（其五）。 第2 7圖係資料流動圖（其六）。 第28圖係顯示感測控制器（擴張記憶單元）之內部構成之 方塊圖。 第2 9圖係傳感系統B之構成圖。 第3 0圖係顯示在攝像元件之水平掃描線上所能獲得之光 強度分布的曲線圖。 第3 1圖係傳感系統B之動作流程圖（其一）。 第3 2圖係同時具有位移感測功能與視覺感測功能之感測 φ 頭之構造圖。 第3 3圖係顯示感測控制器電路的內部構成的方塊圖。 第34圖係顯示FPGA內部電路之詳細之方塊圖。 第3 5圖係傳感系統C之構成圖。 第3 6圖係顯示有關感測控制器電路的Ο K信號的其他實 施形態的方塊圖。 第3 7圖係顯示具有單元間I/F電路之感測控制器電路的 內部構成的方塊圖。

第38圖係顯示具有將FPGA及其他電路塊積體化的積 -62- 1262287

/)·年 曰修(更)正替換頁i 電路之感測控制器電路的內部構成的方塊圖 【主要元件符號說明】 1、1 a 〜1 c 感 測 控 制 器 2 感 測 頭 3 外 部 連 接 絕 緣電線 4 感 測 電 纜 4 a 感 測 頭 連 接 器 5 DIN軌道

7b 8 對象物體 中繼連接器片 第1埠口（右） 第2埠口（右） DIN軌道箝位器 10 外殼 10a 正面 10 b 10c 10d 11 11a lib 12 13 14 15 16 面 下面 右側面 顯示部 程式段顯示器 液晶字符顯示器 操作部蓋 U S B連接器 RS-232C連接器 單元間連接器蓋（右） 感測頭連接器 〇 -63-

1262287 17 操作部 18a 第1單元間連接器 18b 第2單元間連接器 19 外部I/F連接器 2 0 外殼 100 感測控制器電路 110 感測頭I/F電路 1 10a 感測頭I/F電路 111 串/並聯交換電路 1 1 1 A A/D交換電路 1 12 並/串聯交換電路 113 感測頭I/F振盪器 112A〜1 16A 緩衝電路 1 17A 感測頭I/F振盪器 120 控制部 125 積體電路 130 FPGA 131 時序交換電路 132 資料路徑切換電路 133 演算處理電路 133a 管線處理電路 134 暫存器 135 時脈切換電路 136 時序生成電路 137 緩衝器 138 觸發控制電路 -64 - 1262287 140 14 1 142 143 144 150 151 152 153

154 155 156 160 170 180 190a 190b

201 202、 204 206 210 220 230 240 CPU塊 CPU 串聯通信I/F電路 CPU-ROM CPU-RAM 輸出入I/F電路塊 操作部輸入電路 顯示部輸出電路 D/A變換器 並聯I/F電路 RS-23 2C介面電路 USB介面電路 FPGA振盪器 FPGA-RAM 快閃記憶體 第1單元間I/F電路（右） 第2單元間I/F電路（左） 感測頭電路 紅色雷射二極體元件 203、205 透鏡組裝體 反射鏡 2 If CCD 串/並聯交換電路 半導體雷射二極體（LD) 發光二極體（LED) 2維攝像元件 ⑧ -65- #年/月9日修(更)正替換頁 攝像元件驅動電路 感測頭振盪器 並/串聯交換電路 感測頭（R〇Μ) AND鬧電路（Enable信號用） 推升電阻（Enable信號用） AND閘電路（OK信號用） 推升電阻（OK信號用） AND閘電路 寫入控制電路 雙埠掃描線記憶體 讀出控制電路 控制線切換電路（A) 控制線切換電路（B) 控制線切換電路（C) 資料線切換電路（A) 資料線切換電路（B) 資料線切換電路（C) 狹縫光之照射光 狹縫光之反射光 狹縫光之照射光像 第1單元間路徑 第2單元間路徑 感測頭路徑 -66 -

Claims (1)

1^6228? ^ 第94 1 0 7 2 8 9號「感測控制器」專利案 (2006年2月17日修正） 十、申請專利範圍： 1 . 一種感測控制器，係構成爲一個單元之感測控制器，其 包含有：具備可編程邏輯電路及控制感測控制器的動作 的CPU的控制部；

可與其他之感測控制器連接用的單元間連接器；及 爲一控制部與單元間連接器之間的信號傳輸路徑，且 包含設於可編程邏輯電路與單元間連接器之間的感測資 料傳輸路徑的單元間路徑； 藉此，在將其他之感測控制器連接於單元間連接器時， 即可在可編程邏輯電路與上述其他之感測控制器的可編 程邏輯電路之間進行傳感資料的傳輸。 2 .如申請專利範圍第1項之感測控制器，其中單元間連接 器係由第1單元間連接器及第2單元間連接器所構成； 而單元間路徑係由連接於第1單元間連接器的第1單元 間路徑及連接於第2單元間連接器的第2單元間路徑所 構成；含於第1單元間路徑的傳感資料傳輸路徑與含於 第2單元間路徑的傳感資料傳輸路徑，係構成爲可在可 編程邏輯電路外部相互分離° 3 .如申請專利範圍第1或2項之感測控制器，其中具備讓 以傳感資料爲對象的處理內容發生變化的方式，改變可 編程邏輯電路之電路資料的至少一部分的手段或改變設 定於可編程邏輯電路的參數的手段。 4.如申請專利範圍第1項之感測控制器’其中還具備，輸 1262287 以卑）月^日修(更:)正替換頁 出第1時脈信號的振 傳輸從單元間連接器所輸入之第2時脈信號的時脈路 徑；及 選擇第1時脈信號及第2時脈信號中任一信號並供給 可編程邏輯電路的時脈切換電路。 5 ·如申請專利範圍第2項之感測控制器，其中具備輸出第 1時脈信號的振盪器；及

傳輸從第1單元間連接器所輸入之第2時脈信號的第 1時脈路徑；及 選擇第1時脈信號及第2時脈信號中任一信號並供給 可編程邏輯電路的時脈切換電路；及 將所選擇的時脈信號輸出給第2單元間連接器用的第 2時脈路徑。 6 .如申請專利範圍第1或2項之感測控制器，其中在單元 間路徑中，還具備與CPU連接的資料傳輸路徑；

盪器；及 藉此，在其他之感測控制器連接於單元間連接器時， 即可在CPU與該其他之感測控制器的CPU之間進行資 料傳輸。 7 .如申請專利範圍第1或2項之感測控制器，其中還具備 可用於與感測頭連接的感測頭連接部；及 連繫於可編程邏輯電路與感測頭連接部間進行傳感資 料之傳輸的感測頭路徑。 8 .如申請專利範圍第7項之感測控制器，其中在可編程邏 輯電路所進行程式設計的電路’係包括以經由單元間路 徑或感測頭路徑所獲得的傳感資料爲對象進行演算處理 ί降v月y日修(更)正替換頁 1262287 用的演算處理電路；及 選擇性將單元間路徑及感測頭路徑中其中之一連接於 演算處理電路的資料路徑切換電路。 9 .如申請專利範圍第1或2項之感測控制器’其中在可編 程邏輯電路進行程式設計的電路’係包含以經由單元間 路徑獲得的傳感資料爲對象進行演算處理用的演算處理 電路，

藉此，可在其他之感測控制器連接於單元間路徑時， 以從其他之感測控制器獲得之傳感資料爲對象來進行演 算處理。 1 0.如申請專利範圍第1或2項之感測控制器，其中於可 編程邏輯電路連接有記憶裝置， 在可編程邏輯電路進行程式設計的電路，包含將經由 單元間路徑所取得的傳感資料儲存於上述記憶裝置用 的資料路徑； 藉此，可在其他之感測控制器連接於單元間路徑時， 記憶從其他之感測控制器獲得之傳感資料。 1 1 . 一種傳感系統，係以將複數個各自構成爲一個單元的 感測控制器串聯連接之傳感系統： 各感測控制器，係具備有： 可編程邏輯電路及控制感測控制器的動作之CPU的 控制部；及 可與其他之感測控制器連接用的單元間連接器；及 爲一控制部與單元間連接器之間的信號傳輸路徑， 1262287 Ί%厶月日修(更)正替換頁 且包含設於可編程邏輯電路與單元間連接器之間的感 測資料傳輸路徑的單元間路徑； 藉此，在將其他之感測控制器連接於單元間連接器 時，即可在可編程邏輯電路與上述其他之感測控制器 的可編程邏輯電路之間進行傳感資料的傳輸；

而至少一個感測控制器’係進而具備可用於與感測 頭連接的感測頭連接部；及連繫於可編程邏輯電路與 感測頭連接部間進行傳感資料之傳輸的感測頭路徑， 且感測頭連接於該至少一個感測控制器； 從連接有感測頭之感測控制器內的一台第1感測控 制器，將傳感資料傳輸到其他之感測控制器內的一台 第2感測控制器。 1 2 .如申請專利範圍第1 1項之傳感系統，其中各感測控制 器之單元間連接器，係由第1單元間連接器及第2單 元間連接器所構成；

各感測控制器之單元間路徑’係由連接於第1單元 間連接器的第1單元間路徑及連接於第2單元間連接 器的第2單元間路徑所構成； 含於第1單元間路徑的傳感資料傳輸路徑與含於第2 單元間路徑的傳感資料傳輸路徑’係構成爲在可編程 邏輯電路外部相互分離。 i 3 .如申請專利範圍第1 1或1 2項之傳感系統，其中從第1 感測控制器傳輸到第2感測控制器的傳感資料，係從 連接於第1感測控制器的感測頭所輸出的傳感資料。 i 4 .如申請專利範圍第1 3項之傳感系統，其中第1感測控 1262287 (τ私月Q日修(更丨正替換頁 制器，係進而具備可用於與感測頭連接的感測頭連接 部；及連繫於可編程邏輯電路與感測頭連接部胃進行 傳感資料之傳輸的感測頭路徑；且在可編程邏輯電路 中，包括以感測資料爲對象進行演算處理用的演算處 理電路，及將經由感測頭路徑所獲得之傳感資料使分 岐供給到演算處理電路及單元間路徑的資料路徑的感 測控制器；

而在第 2感測控制器之可編程邏輯電路所進行程式 設計的電路，係包含以經由單元間路徑所取得的傳感 資料爲對象進行演算處理用的演算處理電路， 藉此，傳感系統可以相同傳感資料爲對象來並聯進 行演算處理。

i 5 .如申請專利範圍第1 1或1 2項之傳感系統，其中第1 感測控制器’係進而具備’可用於與感、測頭連接的感 測J頭連接部；及連繫於可編程邏輯電路與感測頭連接 咅B 2胃進行傳感資料之傳輸的感測頭路徑；且在可編 早呈g ®路中，包括以感測資料爲對象進行演算處理 用的演算處理電路的感測控制器； ^ /M ^ !咸測控制器傳輸到第2感測控制器之傳感 而從弟1心、〇 rr ^出镇1感測控制器將從連接於第1感測控制 資料，係甶弟 ^ 2 _測！頭所輸出的傳感資料演算處理後的結果之傳 _ _料。 16.如申請專利範圍第11或12項之傳感系統’其中在第2 胃測^制器之可編程邏輯電路所進行程式設計的電 ^ ^ ^会以經由單元間路徑所取得的傳感資料爲對 路，係包3 M 丁工 1262287 P年> 月;）曰修(更)正替換頁 象進行演算處理用的演算處理電^ ° ~J i 7 .如申請專利範圍第1 1或1 2項之傳感系統，其中在第2 感測控制器之可編程邏輯電路係連接有記憶裝置，在 第2感測控制器之可編程邏輯電路所進行程式設計的 電路，係包含將經由單元間路徑所取得的傳感資料收 納於上述記億裝置用的資料路徑°

1 8 .如申請專利範圍第1 1或1 2項之傳感系統，其中傳感 系統中至少一個感測控制器’係具備輸出時脈信號的 振盪器，及單元間路徑中的時脈信號之傳輸路徑；且 可將時脈信號同時輸出到可編程邏輯電路與單元間路 徑中的時脈信號傳輸路徑； 而感測系統中其他之所有感測控制器，係具備在單 元間路徑中可連接於可編程邏輯電路之時脈信號之傳 輸路徑， 藉此，傳感系統中所有的感測控制器，可藉由共同 的時脈信號驅動可編程邏輯電路。 φ 1 9 .如申請專利範圍第1 2項之傳感系統，其中傳感系統中 所有感測控制器，進而具備： 輸出第1時脈信號的振盪器，及傳輸從第1單元間 連接器輸入之第2時脈信號的第1時脈路徑；選擇第1 時脈信號及第2時脈信號中任一信號並供給可編程邏 輯電路的時脈切換電路；及將所選擇的時脈信號輸出 給第2單元間連接器用的第2時脈路徑； 在位於感測控制器之行的端部且僅在第2單元間連 接器連接有其他之感測控制器的感測控制器中，時脈 1262287 上月0曰修(更)正替換頁 切換電路係選擇第1時脈信號，在其他所有之感測控 制器中，時脈切換電路係選擇第2時脈信號， 藉此，傳感系統中之所有的感測控制器，即可藉由 共同的時脈信號驅動可編程邏輯電路。 2 0 .如申請專利範圍第1 1或1 2項之傳感系統，其中傳感 系統中所有的感測控制器，係在單元間路徑中，具備 與CPU連接的資料傳輸路徑；

藉此可在被直接連接之感測控制器的C P U彼此之間 進行資料傳輸。 2 1 . —種傳感系統，係將複數個各自構成爲一個單元的複 數感測控制器串聯連接的傳感系統： 各感測控制器，係具備有： 可編程邏輯電路及控制感測控制器的動作之CPU的 控制部；及

可與其他之感測控制器連接用的單元間連接器；及 爲一控制部與單元間連接器之間的信號傳輸路徑’ 且包含設於可編程邏輯電路與單元間連接器之間的傳 感資料傳輸路徑的單元間路徑； 藉此，在將其他之感測控制器連接於單元間連接器 時，即可在可編程邏輯電路與上述其他之感測控制器 的可編程邏輯電路之間進行傳感資料的傳輸； 而至少一個感測控制器，進而具備可用於與感測頭 連接的感測頭連接部；及連繫於可編程邏輯電路與感 測頭連接部間進行傳感資料之傳輸的感測頭路徑’且 感測頭連接於該至少一個感測控制器，

1262287 \------———1 . 年)月η曰修<更)正替換買 而各感測控制器之上述控制部’係藉由供給 號而以任一感測頭所輸出的傳感資料爲對象進 處理，在完成傳感處理時即成爲處理完成狀態 對傳感對象之判定結果爲特定結果時，即成爲 定狀態； 各感測控制器，係可在與連接之其他的感測 輸及/或接收與是否爲處理完成狀態及是否爲特 狀態相關的信號； 藉此，至少一個特定感測控制器，係可檢測 感測控制器爲處理完成狀態及所有的感測控制 定判定狀態的情況； 上述特定感測控制器，係於上述檢測時，輸 判定信號。 2 2.如申請專利範圍第21項之傳感系統，其中前述 號係從傳感系統外部輸入到一個感測控制器內 感測控制器經由單元間連接器輸入到其他之各 制器。 2 3 .如申請專利範圍第 2 1或2 2項之傳感系統，其 傳感系統，係包含位於感測控制器之行的第一 測控制器，及位於第二端且輸出統合判定信號 感測控制器； 而位於第一端的感測控制器，係在處理完成 時對連接於第二端側的感測控制器輸出完成信 於特定判定狀態下時輸出特定判定信號； 而位於感測控制器之行的第二端的特定感 觸發信 行傳感 ，在針 特定判 器間傳 定判定 所有的 益爲特 出統合 觸發信 ，從該 感測控 中前述 端的感 的特定 狀態下 號，且 測控制 1262287 ~_________ 疗年 > 月’ ？日修(更)正替換頁 器’則以如下諸情況爲條判定信號，即， 從連接於第一端側之感測控制器輸入完成信號、自單 元爲處理完成狀態下、從連接於第一端側之感測控制 器輸入特定判定信號、及自單元爲特定判定狀態。 24·如申請專利範圍第23項之傳感系統，其中前述傳感系 統，又包括位於感測控制器之行的第一端及第二端以 外位置的感測控制器，

而位於第一端及第二端以外位置的感測控制器，係 從連接於第一端側的感測控制器輸入完成信號，且， 於自單元爲處理完成狀態時，在連接於第二端側之感 測控制器輸出完成信號，同時，從連接於第一端側的 感測控制器輸入特定判定信號，且，在自單元爲特定 判定狀態時，在連接於第二端側之感測控制器輸出特 定判定信號。 2 5.如申請專利範圍第21或22項之傳感系統，其中前述 傳感系統包含位於感測控制器之行的第一端的感測控 制器，及位於第二端且輸出統合判定信號的特定感測 控制器，及位於第一端及第二端以外位置的感測控制 器； 而位於第一端的感測控制器，係在特定判定狀態時 對連接於第二端側的感測控制器輸出特定判定信號’ 且在處理完成狀態下時輸出完成信號； 而位於感測控制器之行的第一端及第二端以外位置 的感測控制器，係從連接於第一端側的感測控制器輸 入完成信號，且於自單元爲處理完成狀態時’在連接 1262287 作’月· ？日修(更)正替換頁i 和加―一 丨丨| || ί 於第二端側之感測控制器輸出完成信號，（½時，將從 連接於第一端側的感測控制器輸入之1或複數的特定 判定信號’及時轉接輸出到連接於第二端側之感測控 制器，與此同時，在自單元爲特定判定狀態時，在連 接於第二端側之感測控制器輸出特定判定信號；

而位於感測控制器之行的第二端的特定感測控制 器，則以如下諸情況爲條件輸出統合判定信號，即， 從連接於第一端側之感測控制器輸入完成信號、自單 元爲處理完成狀態下、從連接於第一端側之感測控制 器輸入有關自單元以外的所有感測控制器的特定判定 信號、及自單元爲特定判定狀態。 2 6 .如申請專利範圍第2項之感測控制器，其中前述控制 部係藉由被供給觸發信號而進行傳感處理，且在傳感 處理完成時成爲處理完成狀態，而在有關傳感對象之 判定結果爲特定結果時’則成爲特定判定狀態；

進而，前述控制部，係以如下情況爲條件進行輸出 統合判定信號的處理者，即、介由第1單元間連接器 輸入用以顯示其他之感測控制器爲處理完成狀態的完 成信號、自單元爲處理完成狀態下、介由第1單元間 連接器輸入用以顯示其他之感測控制器爲特定判定狀 態的特定判定信號、及自單元爲處理完成狀態的情況’ 或是，具備用以設定使控制部進行此種處理用的手段° 2 7 .如申請專利範圍第2項之感測控制器，其中前述控制 部係藉由被供給觸發信號而進行傳感處理，且在傳感 處理完成時成爲處理完成狀態’而在有關傳感對象之 -10 - 1262287 Γ私月，）曰修(更)正替換頁 _丨__丨_丨_伙如一— j 判定結果爲特定結果時，則成爲特定判定狀態；

進而，前述控制部，係以介由第1單元間連接器輸 入第1完成信號的情況及自單元爲處理完成狀態的情 況爲條件，介由第2單元間連接器輸出第2完成信號， 又’前述控制部，係以介由第1單元間連接器輸入 第1特定判定信號的情況及自單元爲特定判定狀態的 情況爲條件，介由第2單元間連接器進行輸出第2特 定判定信號的處理者，或是，具備用以設定使控制部 進行此種處理用的手段。 2 8 ·如申請專利範圍第2項之感測控制器，其中前述控制 部係藉由被供給觸發信號而進行傳感處理，且在傳感 處理完成時成爲處理完成狀態，而在有關傳感對象之 判定結果爲特定結果時，則成爲特定判定狀態； 進而，前述控制部，係在處理完成狀態時介由第2 單元間連接器而輸出完成信號，

又，前述控制部，係於特定判定狀態時，介由第2 單元間連接器而進行輸出特定判定信號的處理，或是， 具備用以設定使控制部進行此種處理用的手段。 29·如申請專利範圍第26至28項中任一項之感測控制器， 其中感測控制器係可未介由單元間連接器而從外部輸 入外部觸發信號，且，介由單元間連接器輸入單元間 觸發信號； 進而具備選擇外部觸發信號及單元間觸發信號的其 中之一，並基於選擇之觸發信號，將內部觸發信號輸 出到前述控制部的觸發控制電路。 -11- 1262287 月”日修(更)正替換頁 3 0 ·如申請專利範圍第感測控制器’其中在感測控 制器內部設置有在其中一方之單元間連接器將所輸入 的單元間觸發信號傳輸到另一方的單元間連接器的信 號路徑。 3 1 .如申請專利範圍第2 9項之感測控制器’其中觸發控制 電路，進而，在選擇外部觸發信號時，基於外部觸發 信號輸出單元間觸發信號。

3 2 .如申請專利範圍第 2項之感測控制器，其中前述控制 部，係藉由供給觸發信號進行傳感處理，並在針對傳 感對象之判定結果爲特定結果時成爲特定判定狀態， 進而，前述控制部，係以介由第1單元間連接器輸 入第1特定判定信號的情況及自單元爲特定判定狀態 的情況爲條件，介由第2單元間連接器進行輸出第2 特定判定信號的處理，或是具備用以設定使控制部進 行此種處理用的手段。

-12-