TWI258171B - Semiconductor device, and fabrication method of semiconductor device - Google Patents

Description

1258171 九 '發明說明 [發明.所屬之技術領域】 本發明係關於一種半導體裝置和該生導體裝置的製造 ΐ.法： 【先前技術】 隨者近年來半導體裝置的局密集化，因此需要具有複 口功肖b的L S I裝置。再者，相關於記憶裝置而言，亦需要 -、有k加谷里和多重功目g的複合晶片。爲了滿足這些需求 ’在部份例中，半導體裝置在單一 LSI封裝中疊層成三至 五層或更多層。在此一例中，相關半導體裝置的基板的厚 度需要比1 50μιιι薄。 相關於如1C卡的裝置而言，依照ISO等的標準，此卡 的厚度最大爲〇.84mm，而安裝在1C卡模組中的半導體裝置 的基板厚度必須比1 50μηι薄。 如上所述，相關於需用於未來L S I裝置的半導體裝置 的多功能性質和需用於1C卡等之模組型式，所需的是半導 體裝置需要使用拋光至150μηι或更薄的薄基板且需具有高 的可靠度。 關於提供具有如所需薄的基板厚度的半導體裝置方面 ’於此之方法如 JP-A 1 -2 702 1 6 ( 1 9 8 9 )和 JP-A 6 2 - 93 9 8 ] (1987)所揭示。這些方法包括以機械拋光方法拋光半導 體積體電路至預定厚度，而後移除已拋光面的處理層。移 除方法包括之部份特徵爲藉由單獨的濕或乾蝕刻處理以執 „ 4 - (2) 1258171 行移除，和其它特徵爲機械的拋光半導體基板的一表面至 1 5 Ο μ m或更薄的厚度，和化學的蝕刻機械拋光表面以移除 表面的應變層等步驟。 但是，以前述製造方法所製造的薄型半導體裝置在以 樹脂密封時，其特徵性質有時會受到破壞，且因此’樹脂 密封處理的良率無法變高。 鲁【發明內容】 本發明有鑒於前述習知技藝之狀況而製成’且提供一 薄型半導體裝置，其在樹脂密封處理時可改善良率。 依照本發明的一種半導體裝置，包含一半導體基板， 該半導體基板具有一半導體積體電路在其正面和一微缺陷 層預先形成在內側，其中該半導體基板製成從其背面起厚 度爲150 μηι或更薄，以留下該微缺陷層。 本發明的發明人發現在包含一半導體基板的半導體裝 ® 置被製成150μπι或更薄之例中，在樹脂密封處理時，例如 鐵和鎳的重金屬會從基板背面穿透基板，且有時會污染在 基板正面的半導體積體電路，而破壞半導體裝置的特性。 根據此項發現，本發明人認爲藉由預先形成一微缺陷層在 基板中，即使在樹脂密封處理時，亦可防止半導體積體電 路受到重金屬污染，因此，本發明人已完成本發明。 因此，本發明提供一種具有高可靠度的薄型半導體裝 置，且亦可改善在樹脂密封處理時的良率。 1258171

【實施方式】 由下述之說明伴隨附圖之解說，可更加明瞭本發明之 上述和其它目的，特徵，和優點。其中本說明書之詳細說 明和附圖之解說僅用於說明而已，其並非用於限制本發明 1.半導體裝置的構造 依照本發明的半導體裝置包含一半導體基板，其具有 一半導體積體電路在其正面和一微缺陷層預先形成在內側 ，其中該半導體基板製成從其背面起厚度爲150μηι或更薄 ，以留下該微缺陷層。 1 - 1 ·半導體基板 關於半導體基板方面，可使用一元件半導體基板如Si ，Ge等，或化合物半導體基板如GaAs等。此半導體基板 可爲單晶或多晶。此半導體基板最好爲單晶矽基板。此半 導體基板表面最好提供有一磊晶層。 此半導體基板之厚度製成150μηι或更薄。由於此半導 體基板製成如此薄，在樹脂密封處理時的重金屬污染成爲 一個問題，但是，依照本發明，特別的，一半導體積體電 路可使其免於受到由此污染所造成的損壞。 1 - 2 ·半導體積體電路 此半導體積體電路形成在一基板上。此半導體積體電 -6 - (4) 1258171 路爲一電路，其中整合有記憶體、和電晶體等。此半導體 積體電路一般包含至少一層閘極氧化膜和至少一層閘極電 極層。 1 _ 3 ·微缺陷層 此微缺陷層形成在基板中。此微缺陷層最好形成在從 基板正面起1 〇 μπι或更深的區域中。無論此微缺陷層形成在 ^ 基板的任何位置’此微缺陷層具有收集從基板背面穿透基 板的重金屬的功能（作用當成重金屬的收集部），和防止 對半導體積體電路的污染。但是，如果此微缺陷層形成在 基板正面附近時，此微缺陷層本身有時會破壞半導體積體 電路的特性。因此，此微缺陷層最好形成在從基板正面起 1 Ο μ m或更深的區域中。 此微缺陷層最好具有lxlO4至3xl05/cm2的缺陷密度。 如果缺陷密度太低時，其當成收集部的效果不足，而如果 胃缺陷密度太高時，會增加漏電流並引起所謂滑動的缺點。 微缺陷層的缺陷密度一般在基板的厚度方向具有一確定分 佈，且在上述數値範圍內得缺陷密度乃根據該分佈的最大 値。 1-4.使基板變薄 此基板以使微缺陷層留下和厚度調整爲150μηι或更薄 的方式從背面製成薄的。以下將更詳細說明。 (5) 1258171 2.半導體裝置的製造方法 ，包含：形 積體電路 〔爲 1 5 0 μ m 一般約爲 此微缺陷 深度的區 起1 0 μιη或 導體基板 假設如果 引起對後 面效果。 拋光處理 陷層受到 在背面拋 到保留， 體裝置， 重金屬的 依照本發明的一種半導體裝置的製造方法 成一微缺陷層在半導體基板內側；形成一半導體 在該基板上；和使該基板製成從基板背面起厚g 或更薄，以留下該微缺陷層。 2 -1 ·形成微缺陷層在半導體基板中的步驟 基板具有超過150 μπι的厚度。此基板的厚度 5 00至1 0 0 0 μπι。微缺陷層形成在半導體基板中。 層最好形成在從半導體基板正面起150μηι或較淺 域中。此微缺陷層最好形成在從半導體基板正面 較厚深度的區域中。 習知的，微缺陷層形成在厚度約700 μη的半 背面附近，而非形成在基板正面附近。其理由是 微缺陷層形成在基板正面附近時，此微缺陷層會 續執行處理而形成的半導體積體電路的特性的負 在形成半導體積體電路後，當半導體基板在背面 中製成150μηι或更薄時，形成在背面附近的微缺 移除。因此，在習知的半導體裝置製造方法中， 光後’不會留下微缺陷層。本發明使微缺陷層受 即使當半導體基板變薄時，且因此可製造一半導 其中該半導體積體電路可免於受到來自基板背面 污染。 如上所述，即使在基板製成薄時，形成在本發明中的 (6) 1258171 微缺陷層仍然保留。因此，在基板製成薄後’此微缺陷層 形成在比相關於背面的區域更淺的區域中。 此微缺陷層最好具有1x1 〇4至3 xlO 5/cm2的缺陷密度。 藉由在氧氣中或在氧氮混合氣體中，對基板加熱以形 成微缺陷層。溫度和熱處理期間可適當的改變’因此’可 調整形成微缺陷層的深度。再者，氧氣的分壓亦可適當的 改變，因此可調整微缺陷層的缺陷密度。 可藉由植入氧離子在基板中以形成微缺陷層。藉由適 當的改變離子植入能量，亦可調整形成微缺陷層的深度。 再者，藉由適當的改變受植入的氧離子的量，亦可調整微 缺陷層的缺陷密度。 此微缺陷層可以其它各種已知的方法形成。亦可以其 它非上面所述的方法以調整微缺陷層的深度和缺陷密度。 2-2.形成半導體積體電路在基板上的步驟 在形成微缺陷層之前或後，形成半導體積體電路。爲 了防止在形成半導體積體電路期間重金屬污染，半導體積 體電路最好在微缺陷層形成後形成。 2-3.使基板製成從基板背面起厚度爲150μιη或更薄以留下 該微缺陷層的步驟 此基板以留下微缺陷層且厚度調整爲1 5 0 μηι或更薄的 方式從基板背面起製成薄的。較佳的是，此基板製成薄的 以曝露在背面中的微缺陷層。 -9 - (7) 1258171 在此例中，微缺陷層形成在充分遠離半導體積體電路 的位置上，以避免在半導體積體電路上的微缺陷層的負面 效果。 較佳的是，以機械拋光製成該基板。更佳的是，以機 械拋光和連續濕或乾蝕刻製成該基板。雖然以機械拋光會 形成一應力應變層在基板背面上，該層可藉由蝕刻以移除 ，且因此可緩和晶圓等的翹曲。可使用NaOH或KOH水溶 Φ 液以執行濕蝕刻。乾蝕刻可藉由例如一拋光方法以執行。 藉由上述步驟，可獲得一半導體裝置，其包含一半導 體基板，一半導體積體電路形成在該基板上，和一微缺陷 層形成在基板上且具有150μηι的基板厚度。 3.其它 除非和本發明的精神相左，上述半導體裝置的構造的 詳細說明可應用上述半導體裝置的製造方法。 (第一實施例） 以下參考附圖說明本發明的第一實施例。圖1爲依照 本發明的此實施例的包含一薄基板的半導體裝置構造的橫 截面圖。 1.半導體裝置的構造 本實施例的半導體裝置包含一半導體Si基板1，一半 導體積體電路形成在該基板1上，和一微缺陷層2形成在基 -10- (8) 1258171 板1中，和基板1具有之厚度爲1 5 Ο μ m或更薄。微缺陷層2形 成在基板1背面附近。關於半導體積體電路方面，一閘極 絕緣膜5 ’形成在其上的一鬧極電極6，形成在閘極電極6 側面上的一側壁8，形成靠近閘極電極6的一 LDD區7，和 一源/汲區9乃形成在基板1上。再者，一層間絕緣膜丨〇， 充塡一連接接線金屬材料1 2且形成在層間絕緣膜〗〇中的一 連接孔1 1，和安排在層間絕緣膜1 〇上的金屬接線1 3形成在 ® 基板1上。再者，另一層間絕緣膜1 5，充塡一連接接線金 屬材料1 7且形成在層間絕緣膜1 5中的一連接孔1 6，和安排 在層間絕緣膜15上的金屬接線18形成在層間絕緣膜1〇上。 再者’具有墊連接孔20的覆蓋玻璃19形成在層間絕緣膜15 上。 2·半導體裝置的製造方法 以下參考圖2-8說明依照此實施例的半導體裝置的製 造方法。圖2 - 8爲本發明的半導體裝置的製造方法的橫截 面圖。 首先’微缺陷層2形成在從厚度爲5 00至1 ΟΟΟμηι的半導 體S 1基板1的正面起1 5 〇 μ m或更淺的深度區域中，以獲得如 圖2所示的構造。如圖2所示，微缺陷層2形成在基板1的正 面側（頂面側）中。微缺陷層2的缺陷密度調整爲1 X 1 〇4至 3xl05/cm2。微缺陷層2藉由在氧分壓中（氧或氧/氮氣體） 以1 1 0 0 °C或更高的溫度加熱一 c Z S i基板，而後使氧向外 擴散’以形成在一 S i晶圓中。在此例中，可調整溫度和熱 -11 - (9) 1258171 處理期間，因此’可調整從正面起的微缺陷層2的深度和 微缺陷層2的缺陷密度。 其次，如圖3所不，一元件隔離區3安排在Si基板1的 正面部份中。此元件隔離區3可以STI (淺溝隔離）法或使 用熱氧化膜的LOCOS法形成。如圖3所示的基板1的厚度和 微缺陷層2的位置和圖2所示者相同。因此，在圖3中的微 缺陷層2下方的部份實際上具有和圖2所示相同的厚度。在 鲁圖4 - 7亦相同。 而後，一電晶體構造形成在基板上的主動區中。首先 ，使用一遮罩，執行井注入以形成一井區4，和形成一閘 極氧化膜5。此閘極氧化膜5的厚度可爲一般使用的3至 2 0nm 〇 其次，設置閘極電極6。閘極電極6的線寬度可爲0. 1 3 至1 . 0 μιη。從井4形成至閘極電極6形成的步驟可以不同的 ' 順序執行。亦即，在考量閘極電極6的厚度下，井4形成可 • β在閘極氧化膜5和閘極電極6形成後，藉由預先形成具有注 入能量的井注入而執行。 而後，如圖4所示，使用閘極電極6當成掩模，可形成 LDD區7。再者，在閘極電極6的側壁部份中，側壁膜8以 自動對準方式形成，且執行離子植入以形成高密度源/汲 區9。而後，自我對準金屬矽化物（salicide )構造可以自 動對準方式形成在電晶體的閘極電極6和源/汲區9的頂部 〇 而後，第一層間絕緣膜1 0形成在S i基板1的正面的整 -12- (10) 1258171 個區域上。爲了使電晶體可主動的ί架作’用以連接至接線 的孔11形成在層間絕緣膜中。雖然在圖中’孔1 1只設置在 源/汲區9，於此亦形成至閘極電極6的連接孔。用以電連 接的例如鎢的金屬材料1 2封裝在連接孔1 1中。而後’第一 金屬接線1 3形成在層間絕緣膜1 0上用以操作電晶體。 上述的電晶體可爲NMOS電晶體或PMOS電晶體構造。 如圖5所示，可使用一記憶裝置，包含一非揮發性記憶體 φ 的第一閘極電極（一浮動閘極電極）6a和在浮動閘極電極 6a上的第二閘極電極（一控制閘極電極）14以取代閘極電 極6 (第二實施例）。 如圖6所示，第二層間絕緣膜1 5形成在第一金屬接線 1 3上；連接孔1 6形成在第二層間絕緣膜1 5中；例如鎢用以 電連接的一金屬材料17封裝在連接孔16中；和第二金屬接 線1 8形成在第二層間絕緣膜1 5上。而後，可重覆圖6所示 的步驟以形成五或六層金屬接線層。 ^ 如圖7所示，覆蓋玻璃1 9形成在最上層中的金屬接線 1 8頂部份的整個表面上，和一孔2 0形成在覆蓋玻璃1 9中以 形成金屬接線1 8和半導體裝置外側的連接。 如圖8所示，Si基板1的背面，其中形成有上述半導體 積體電路，以可執行薄拋光之硏磨器機械的拋光，以使基 板厚度爲150μπι或更薄。即使在拋光後，微缺陷層2仍保留 在Si基板1中。在此實施例中，微缺陷層2曝露在基板ί背 面中。 而後’爲了緩和晶圓的翹曲，藉由以例如N a Ο Η或 -13- (11) 1258171 KOH的蝕刻溶液蝕刻以消除應力應變層。 在使用半導體裝置在L S I封裝的層中的例中或在以樹 脂密封半導體裝置在如I C卡模組之模組中之例中，製造具 有上述構造的半導體裝置可防止歸因於從半導體裝置背面 而來例如鐵和鎳的重金屬污染而致半導體裝置的可靠度受 到破壞。 本發明並不限於上述之實施例，且於此仍可達成各種 ® 改變和修飾，但其仍屬本發明之精神和範疇。因此，本發 明之精神和範疇應由下述申請專利範圍界定之。 【圖式簡單說明】 圖1爲依照本發明的第一實施例的半導體裝置的構造 的橫截面圖； 圖2爲依照本發明的第一實施例的半導體裝置的製造 方法的橫截面圖； W 圖3爲依照本發明的第一實施例的半導體裝置的製造 方法的橫截面圖； 圖4爲依照本發明的第一實施例的半導體裝置的製造 方法的橫截面圖； 圖5爲依照本發明的第二實施例的半導體裝置的製造 方法的橫截面圖； 圖6爲依照本發明的第一實施例的半導體裝置的製造 方法的橫截面圖； 圖7爲依照本發明的第一實施例的半導體裝置的製造 -14- (12) 1258171 方法的橫截面圖；和 圖8爲依照本發明的第一實施例的半導體裝置的製造 方法的橫截面圖。 【主要元件符號說明】 1 基板 2 微缺陷層 3 元件隔離區 4 井區 5 閘極絕緣膜 6 閘極電極 6a 浮動閘極電極 7 LDD 區 8 側壁 9 源/汲區 10 層間絕緣膜 11 連接孔 12 連接接線金屬材料 13 金屬接線 14 第二閘極電極 15 層間絕緣膜 16 連接孔 17 連接接線金屬材料 18 金屬接線 -15- (13)1258171 19 覆蓋玻璃 20 墊連接孔

Claims (1)

1. (1) 1258171 十、申請專利範圍 1·一種半導體裝置，包含一半導體基板，該半導體基 板具有一半導體積體電路在其正面和一微缺陷層預先形成 在內側，其中 該半導體基板製成從其背面起厚度爲150 μηι或更薄， 以留下該微缺陷層。 2 ·如申請專利範圍第1項的半導體裝置，其中 φ 該微缺陷層形成在一區域中，該區域的深度爲從該基 板正面起ΙΟμιη或更深。 3 ·如申請專利範圍第1項的半導體裝置，其中 該微缺陷層具有一缺陷密度爲lxl〇4至3xl05/cm2。 4 .如申請專利範圍第1項的半導體裝置，其中 該基板以該微缺陷層曝露在背面的方式製成薄的。 5 .如申請專利範圍第1項的半導體裝置，其中 該基板以機械拋光製成薄的。 # 6 .如申請專利範圍第1項的半導體裝置，其中 該基板以機械拋光和連續濕或乾蝕刻製成薄的。 7 .如申請專利範圍第1項的半導體裝置，其中 該半導體積體電路包含至少一層閘極氧化膜和至少一 層閘極電極層。 8.—種半導體裝置的製造方法，包含·· 形成一微缺陷層在半導體基板內側； 形成一半導體積體電路在該基板上；和 使該基板製成從基板背面起厚度爲150 μηι或更薄，以 -17- (2) 1258171 留下該微缺陷層。 9 ·如申請專利範圍第8項的半導體裝置的製造方法， 其中 該微缺陷層形成在一區域中，該區域的深度爲從半導 體基板正面起ΙΟμίΒ或更深。 10.如申請專利範圍第8項的半導體裝置的製造方法， 其中 | 該基板製成薄的，以在背面曝露該微缺陷層。 1 1 ·如申請專利範圍第8項的半導體裝置的製造方法， 其中 該基板以機械拋光製成薄的。 1 2 ·如申請專利範圍第8項的半導體裝置的製造方法， 其中 該基板以機械拋光和連續濕或乾蝕刻製成薄的。 1 3 ·如申請專利範圍第8項的半導體裝置的製造方法， _其中 該半導體積體電路包含至少一層閘極氧化膜和至少_ 層閘極電極層。 -18-