TWI255529B - Method for wrapped-gate MOSFET - Google Patents

Method for wrapped-gate MOSFET Download PDF

Info

Publication number
TWI255529B
TWI255529B TW091119505A TW91119505A TWI255529B TW I255529 B TWI255529 B TW I255529B TW 091119505 A TW091119505 A TW 091119505A TW 91119505 A TW91119505 A TW 91119505A TW I255529 B TWI255529 B TW I255529B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
gate
source
side surfaces
Prior art date
Application number
TW091119505A
Other languages
English (en)
Inventor
Byeongju Park
Toshiharu Furukawa
Jack A Mandelman
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI255529B publication Critical patent/TWI255529B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1255529
發明領域 ，更 晶體 本發明係關於一種金氧半電晶體（M〇SFET)之製作 具體而言，係關於一種具包覆式閘極結構之金氧半電 元件。 發明背景 隨著超大型積體半導體元件越來越要求高性能，言 集度之發展趨勢，必然要求競爭廠商推出高速，高可貝 性，能大批量生產之集成半導體元件以抗衡。 積體電路，包括電晶體，一般形成於主體為矽之初 材料、矽絕緣（SO I)之初始材料，或於製程中以半導體σ 主體之初始材料所形成之石夕絕緣材料。閘極介電層，—、 如氧化層，形成於初始材料上（如基板）。並且閘極，二 般如多晶矽層，形成於閘極介電層上。源極/汲極區域係 形成於基板内，一般以如離子植入的方式所形成，且閘極 下方的區域係為通道區域，其係介於源極和汲極區域之 間。 隨著元件尺寸的縮小，業界面臨了原先尺寸較大且密 度較低之元件所沒有的問題及挑戰。其中，主要的挑戰i 如何更好地進行基板電位（sul3Strate potent ial)之閘極 控制’即要達到更陡峭的次啟始電壓之斜率和對”基極一源 極n (body to source)電壓的敏感度更低，以增加有效的
第6頁 1255529 五、發明說明（2) 閘極寬度（gate width)，改善短通道效應（sh〇rt channel effect)，以及降低頸結效應（kink effect)。因此，需要 一種新的電晶體實施方案以解決上述問題及挑戰。 發明概述 本發明之目的在於提供一種改進的電晶體結構，其提 =進的基板電位之閘極控制，能得到更陡峭的次啟始電 ^ 斜率且對基極—源極”電壓的敏感性低。 蓺者ί發明之其他的優點和特徵見於下面的描述，熟此技 i:::閱：：的1!明得知，或由實行本發明而獲知。本 k點β邊地指明於申請專利範圍部分。 依β?、本發明’前述之目的乃立分 體元件、去#甘—人 目的及，、匕目的可部分由一半導 和Π i ί含具有-上表面和實質互相平行的第- 一^側表面之基板。一诵；酋γ祕在Φ » 表面之鬥Π A A f 4 通迢區域係配置於第一和第二側 内，且。源極和沒極區域係形成於基板 -和第閘極係配置於基板之上表面及第 上參 貝丨^之上，且—閘極氧化層介於閘極盥基板之 上表面及第一和第二側表面之間。 甲H丞板之 其中供一種製造半導體元件之方法， *驟。源極和；極區二側表面之基板的 \係形成於基板内，且一通道區域介
第7頁 1255529
於其中間。閘極氧 側表面上，以覆蓋 上’使付閘極置於 始的通道區域之上 化層形成於基板的 通道區域。閘極係 從基板之上表面及 上表面及第一和第二 形成於閘極氧化層 第一和第二側表面起 本發明其餘的優點，熟此技藝者可從詳細說明部分得 知，其中如較佳實施例所示。同時，本發明可有其他不同 的貫施例，凡其他未脫離本發明所揭示之精神下所完成之 等效改變和修飾，均應包含在下述之申請專利範圍内。同 樣地’圖式和說明係用以解釋說明，並非加以限制。 發明詳細說明 本發明提供一種改進的閘極控制方案，係形成具有多 維（multi ple dimensions)圍繞一通道區域的包覆式閘 極0 請參閱圖示，更具體而言係參閱圖丨八―1D，其係以矽 絕緣（SOI )基板為基礎所形成之結構示意圖。矽絕緣基板 包含一埋絕緣層（buried insulation layer)10，一頂部 石夕層1 2係形成於埋絕緣層丨〇上。埋絕緣層丨〇形成於一底部 石夕基板並未顯示於圖中。如圖丨β、丨c和丨D所示，此結構進 步包含一仿閘極氧化層（dummy gate oxide layer)14係 位於頂部石夕層12上和一氮化墊層（nitride pad layer)16 係位於仿閘極氧化層1 4上。
Si
I ·_!Ι 1255529 五、發明說明（7) 20 ° 如圖8A-8D所示，去除未被仿閘極層24覆蓋之氧化側 壁1 8和仿閘極氧化層1 4，且保留由仿閘極層2 4覆蓋的部 分，較佳為利用反應性離子蝕刻步驟和氧化濕蝕刻 wet etch)的步驟進行。在蝕刻步驟中，除了去除暴露的 氧化層側壁1 8外，填充氧化層22之側表面也被去除\因此 凹處26形成了側向擴張，如圖8A、8B和8C所示。然而，由 仿問極層2 4覆蓋的結構部分受到保護，以避免蝕刻，如 8 D所示。 —圖9 A-9D係為源極/汲極區域摻雜後之結構示意圖。於 此實施例中，源極/汲極區域係利用仿閘極層24作為遮 罩，以氣相摻雜（gas phase doping)或電漿摻雜（plasma doping)的方式形成，。前述中已去除了仿閘極氧化層 1 4 ’且保留由仿閘極層24覆蓋的部分，因此暴露了矽島層 12 ^上表面的第一部分12E和第二部分12F。同樣，也已二 除$化層側壁丨8，且保留由仿閘極層24覆蓋的部分，因此 暴露I石夕島層1 2之第三表面丨2C和第四表面1 2D。此外，去 除覆蓋石夕島層1 2之第一表面1 2A和第二表面1 2B的氧化側壁 1 8 ’且保留由仿閘極層24掩蓋的部分。因此，暴露了鄰接 =發島層1 2之第三側表面丨2 c的部分第一側表面1 2 A及部分 ^二側表面12B，以及暴露出矽島層12上表面之第一暴露 P刀1 2 E。同樣地，暴露了鄰接於矽島層1 2之第四側表面
1255529 月⑻~" —-- 的4刀苐一側表面Α和部分第二側表面β，以及暴露出 石夕島層12上表面之第二暴露分up。 如果凹處26的深寬比（aspect ratio)小，亦即如果凹 ^相對寬來說係淺（Sha 1 1 ow)，離子植入可以替代氣相換 雜或電漿摻雜。只要在離子植入時，幾何形狀的蔭蔽^ (geometric shading)不大，使得矽島層底部植入的摻雜 於頂表面足夠多，即可用這種替代方式。然而，隨 著深見比的增加’幾何形狀的蔭蔽效應就變得比較突出， 使得石夕島層1 2底部摻雜物較頂部少，會導致啟始電壓不 一，且潛在地影響元件達到預期的性能。此種情況下，氣 相換雜或電聚摻雜方式，其可摻雜大約等量的摻雜物而不 用考慮幾何形狀’能較佳地滿足製造高電流密度之元件的 適合性。 源極/汲極區域（source/drairi regi〇ns)28之形成， 車父佳係利用仿閘極層24作為遮罩，以氣相摻雜或電漿摻雜 方式形成。根據本發明之一實施例，源極/汲極區域2 4係 形成於矽島層12之暴露的上表面部分12e和12F，且進一步 延伸至第三側表面1 2C和第四側表面1 2D以及第一側表面 1 2 A之暴露部分和第二側表面丨2B之暴露部分。更具體地， 如圖9 C所示’源極/汲極區域2 8從矽島層1 2之上表面分別 延伸至第三側表面1 2C和第四側表面1 2D。同樣，也可如圖 9B所示，源極/汲極區域28從矽島層12之上表面延伸至矽
第13頁 五、發明說明（9) ί層第—側表面12A和第二側表面12B。然而，如圖9D 1 2A丁和邱八仿：極層24覆蓋之部分上表面及部分第-側表面 试诀:刀第一側表面1 2B係受到保護，避免源極/汲極區 i = π^此，形成了介於源極/汲極區域2 8之間的通道 二擇性地，如需要也可額外用離子植人方式進行源 量及極區域摻雜，以增加僅在表面m和表面12F下的摻 如圖10A-10D所示，去除掉仿閘極氧化層“之暴露 形成後續的：極"及極延伸部。尤其'、四 ^ °氧化層1 4之暴露的邊緣部分選擇性去除後之 二地是採用濕，虫刻處理所選的仿閘極氧化層餘’、 ‘伸部:列用It?極2”極氧化層1 4進行源極/汲極 以形二/’、、:*佳係採用氣相摻雜或者電漿摻雜的方式， 以^成源極/>及極延伸部3 〇。 圖11A-11D為如圖i〇A —10B所 〇 T之、、Ό構的不同截面之7K 思圖’以各兄明源極/汲極延伸部q 〇 々μ主二4 υ主 < 1甲⑷30係如何形成於矽島層1 2 之上表面和側表面内。圖1 1 A Λ岡1 Λ Λ α ▲ ^ , 马圖1 0 Α所示的結構沿圖11 Β 中線4-4,之剖面圖。圖11Β為如圖，° β .,,,.,…二门 圓11Α所不的結構沿圖1 ΙΑ 之剖面圖。 巧女圖1u所不的結構沿線6_6, 如圖1 0 C所示，源極/沒極 延伸部3 0係沿源極/汲極區 1255529
域2 8和通迢區域之間的介面，形成於矽島層1 2之上表面
Is : Γ 示，源極/汲極延伸部3〇也沿源極/汲極區 成28及通道區域之間的介面，形成於矽島層^之第一 :12Α和第二側表面12Β内。因此，這兩帶的源極/汲表 伸部30形狀像倒” υ”型，但並未形成圓弧角落（c〇rner r〇Undlng)於矽島層12，且係位於通道和源極/及極之 接下來，如圖12A-1 2D所示，係一内介電層 (interlayer dielectric Uyer)34 ’ 較佳為二積一氧化 層於結構上，且較佳以化學機械研磨（CMp)方式平坦化。
在：成内介電層34之前’可先沈積一氮化襯層32。可以月 硼磷矽酸鹽玻璃（BPSG)作為内介電層的材料，且又防止 匕内介冑層34和摻雜之源極/ &極區域28之間的摻 雜：巧放。進行平坦化以暴露位於仿閘極24上的部分氮々 襯層d Z。 H A 13D所不，去除仿閘極24。 物襯層32之暴露的邱八，& ^ ^ 玄你風 的口P刀 較佳以反應性離子蝕刻（r I e ) j® 11:I去除仿閘極層2 4，較佳係採用與仿閘極氧
曰^ 亥&擇性的多晶矽反應性離子蝕刻。這樣形 之凹處36，如圖「糾- ^ L所不，且暴露了非晶矽層2 0。接著， 繼續用與氧化層有選渥极&夕 、， 力、释〖生的多晶矽反應性離子蝕刻，去 先前由仿閘極層24覆芸之非曰, — 是瓜之非晶石夕層2 0，如圖1 3 D所示，〇 形成凹處3 8。
第15頁 1255529 五、發明說明（11) 接下來，如圖i4A-14D所示，較佳係適宜採用濕飯 刻’去除仿閘極氧化層丨4和暴露於凹處36之部分氮化襯層 3 2。如圖1 3 D所示，前一步驟中，仿閘極氧化層丨4和氧化 側壁18係覆蓋矽島層12之上表面和矽島層12之第一側表面 A和第二側表面b。這些覆蓋矽島層1 2的氧化層現在加以去 除’如圖14D所示，因而暴露矽島層12之上表面、第一側 表面A和第二側表面B。凹處3 8可能會在濕蝕刻過程中側向 膨脹。 於暴露的上表面、第一側表面A和第二側表面β之上， 沈積一介電材料，或進行氧化處理以形成閘極介電層，如 圖15A-15D所示。於此實施例中，閘極介電層之形成係沈 積一介電層40於整個結構上，如圖15A —15D所示。特別 地’如圖1 5 D所示，閘極介電層4 〇係形成於石夕島層1 2之暴 露的上表面、第一和第二側表面。然而，閘極介電層可由 傳統的氧化技術形成。 根據本發明，仿閘極氧化層1 4係先形成，再去除，而 且實際的閘極氧化層40係形成於稍後之電晶體製程。這樣 就可用高介電常數（k )材料作為閘極介電材料（例如五 氧化二钽，TaJ5、鈦酸鋇鳃，BaxSri xTi〇3及釔矽酸鹽 (yttrium silicate)等）。一般而言，高介電常數材料容 易在南溫製程時分解或崩潰。由於所有的高溫製程是先於
第16頁 1255529
五、發明說明（12) 沈積閘極介電層， 不會對元件的性炉吝斗不耐高溫的材料也可用於此處，而 極介電層40,同反效應。具高介電常數（k)之問 能進-步縮減元件：；了面將描述的具包覆式閘極結構， 為利Hi材和凹處38 ’以形成間極42 ’較佳 詳見圖UD，形成―積/^平坦化，如圖16A_16D所示。具體 於矽島芦12之\主 覆式間極結構，其中閘極42係置 义面、第一側表面A和第二側表面b 〇 閉極材料可以％ τ 曰石々^ 不同的材料中選出’比如非晶矽、非 二+扫&夕1日矽、金屬或金屬合金。沈積導電材料後，進 々以成形問極42，如圖16A—16D所示。假如非晶石夕 2非日广鍺用作閘極材料，彳能要需要另外的遮罩和離子 植入處理，以增加閘極42的導電性。 閑極製成後，形成源極/汲極接觸（s〇urce/drain contacts)，以提供源極和汲極區域28之導電路徑。如圖 1 7 A 1 7 D所示’利用傳統的遮罩和圖案轉移技術，圖案化 内介電層34，以暴露源極/汲極區域28。詳見圖17(：所示， 凹處44從介電層40，經由内介電層34和氮化物襯層32，延 伸至源極/沒極區域2 8。接著，如圖丨8 A - 1 8 D所示，一沈積 V電層，以填充凹處4 4，且進行平坦化，進而形成了源極 / >及極接觸4 6。
第17頁 1255529
五、發明說明（13) 、本發明藉由形成一閘極，其係位於三個表面的通道區 域上’貫質上提咼了對基板電位的閘極控制，結果產生^ 峭的次啟始電壓之斜率，且對”基極—源極”電壓具有低靈 敏度。同樣，與平面型電晶體元件相比，閘極4 2延伸至包 覆石夕島層1 2之側表面A和B的部分，實質上強化了有效閘極 的寬度（例如，閘極延伸層）。 CMOS 電 製程設計上 程設計的變 中，包含有 的區域之圖 型場效電晶 程繼續到如 二閘極遮罩 極襯層；而 下保持完好 移的區域内 石夕2 4和仿閘 層，在第二 一步摻雜。 驟，直到沈 形成兩種不 路之製作’其包括NM0S和PM0S電路，可能要在 略作修改。對熟此技藝者而言，只是上述的製 化。如圖7A-7D所示之仿閘極圖案轉移步驟 第一導電類型場效電晶體（FET，n型或p型） 案轉移係用第一遮罩層，而包含有第二導電類 體的其他區域係在第一遮罩層下保持完好。製 圖12A-1 2D所示的步驟完成。在此，係利用第 層，圖案轉移第二導電類型場效電晶體之仿閘 先釗元成圖案轉移的區域係在第二閘極 。在先前具有第一導電類型場效電 二' ^ ，即使去除第二遮罩層*，内介電層曰34圖3 極氧化層14的組合堆疊也會保護其;及多晶 導電類型場效電晶體（FET )摻雜時，、/夕島 重複如7A-7D和12A-12D中第一次執行避免進 積且平坦化第二内介電層為止。如製程步 同導電類型場效電晶體。具有不 ^來，可 J摻雜量的場
第18頁 1255529 五、發明說明（14) 效電晶體的製作是一個直接延展的過程，亦即需重複多次 閘極遮罩和多次的摻雜步驟。 據此，本發明提供了一種具包覆式閘極結構’即閘極 4 2覆蓋於基板之上表面和兩側表面，且具有閘極介電層4 0 於其中間。這就能對通道區域提供較佳且快速的電位控 制，因而產生陡峭的低初始電壓之斜率，且對”基極-源極 π電壓具有低靈敏度。 同樣，有了具包覆式閘極結構，與一般閘極長度相同 的MOSFET元件相比較，其有效閘極長度得到了增強。閘極 寬度上的增加一般會導致開？電流（turn-on current)成倍 增加。再者，由於本發明能減小單一MOSFET電晶體所佔用 的二間（例如石夕島層的見度）’所以即使基板換雜含量很 低的情況下’也能進行充分耗盡性操作（f u 11 y d e p 1 e t e d operation)。因而，改善了接通電流（〇n — current)，次起 始電壓斜率（sub-threshold siope)，基極偏壓靈敏度 (body bias sensitivity)以及短溝道效應，並且降低的 頸結效應。此外，以製造觀點而言，由於閘極介電層係形 成於較後段之製造步驟，可使用高介電常數材料作為 閘極介電層，以進一步縮減元件的尺寸。 ” 熟此技藝者可輕易獲知，本發明之實施不一定要求 SOI基板，一般的非S0I基板也可用以實施本發明。同
1255529 _ 五、發明說明（15) 地，元件類型也可改變，強調電流增益之FET ’其閘極側 翼深度相對較深，例如當頂部的通道區域可忽略時，其有 相當高的深寬比，以最大化電流增益。以上所述僅為本發 明之較佳實施例而已，並非用以限定本發明之申請專利範 圍；凡其它未脫離本發明所揭示之精神下所完成之等效改 變或修飾，均應包含在下述之申請專利範圍内。 1255529
從以下 更加清楚地 圖1 A係 氮化塾層形 圖1 B係 圖1 C係 圖1 D係 圖2A係 緣基板之頂 圖2B係 了暴露之頂 圖2C係 了暴露之頂 圖2 D係 了暴露之頂 圖3 A係 之暴露的側 以形成非晶 圖3B係 後之示意圖 各自由非晶 圖3C係 後之示意圖 各自由非晶 其詳細描繪 其徉細描繪 其詳細描繪 本發明較佳實施例之詳細說明，參周 瞭解前述及本發明其他各方面優點； 為一矽絕緣（SOI)基板之上視圖，其上係 成，且一仿閘極氧化層係介於其中間。’、 為沿圖1A中線2-2,之剖面圖。 為沿圖1A中線1 - 1，之剖面圖。 為沿圖1A中線3-3,之剖面圖。 為圖1A—凹化蝕刻步驟後之示意圖，复 部石夕層钮刻成具有四個側表面。/、中石夕絕 為圖1B凹化蝕刻步驟後之示意圖 部石夕層之第一和第二 為圖ic凹化蝕刻步驟後之示音圖 部矽層之第三和第四侧表面。 為圖1D凹化蝕刻步驟後之示意圖 部石夕層之第一和第二側表面。 =於氧化步驟以形成氧化側 表面，以及非曰、丄 只4石夕層 日日夕沈積步驟和非晶石夕餘列牛驟 矽側壁於氧化側壁立 蚀刻步驟 • 、不思圖。 為圖2 B經氧化、非 ，其詳細描繪了 ::石夕沈積和非晶石夕餘刻步驟 石夕側壁覆蓋，=石夕層之第一和第二側表面 中間失有氧化側壁。 為圖2 C經氧化、非 ，其詳細描繪了頂：矽沈積和非晶：蝕刻步驟 石々辟F4石夕層之第二和第四側表面 土 i里，且中間夾有氧化側壁。
1255529 _____ 圖式簡單說明 圖3 D係為圖2 D經氧化、非晶 後之示意圖，其詳細描繪了頂^矽沈積和非晶矽蝕刻步驟 各自由非晶矽側壁覆蓋，且中間層之第一和第二側表面 圖4A係為圖3A於氧化沈積^有氧化侧壁。 圍非晶矽側壁之孔洞區域，且平括’以填充氧化層填充包 後之示意圖。 旦化步驟以暴露氮化墊層 圖4 B係為圖3 B於氧化沈積步驟、， 圖，其詳細描繪了鄰接頂部矽層之:平坦化步驟後之示意 洞區域係由填充氧化層填充。 第 和第一側表面的孔 圖4C係為圖3C於氧化沈積步驟 圖，其詳細描繪了鄰接頂部石夕層之#二坦化步驟後之示意 洞區域係由填充氧化層填充。 弟一和第四側表面的孔 圖4D係為圖3D於氧化沈積步驟” 圖，其詳細描繪了鄰接頂部矽層之平坦化步驟後之示意 洞區域係由填充氧化層填充。 和第二侧表面的孔 圖5 A係為圖4 A於氮化墊層剝去牛 化層，且經蝕刻步驟以去除填充二驟，以暴露仿閘極氧 示意圖。 、 層之上部和非晶石夕之 圖5 B係為圖4 B於氮化墊層剝去+ 晶矽蝕刻步驟後之示意圖，其詳細^^ 、填充氧化層和非 化層。 、、田、、、曰了暴露之仿閘極氧 圖5C係為圖4C於氮化墊層剝去步 晶矽蝕刻步驟後之示意圖，其詳細二絡、填充氧化層和非 化層。 田、、、曰了暴露之仿閘極氧 第22頁 1255529 圖式簡單說明 圖5 D係為 晶石夕14刻步驟 化層。 圖6 A係為 晶石夕沈積於如 圖6 B係為 晶矽沈積於如 圖6 C係為 晶石夕沈積於如 圖6 D係為 晶矽沈積於如 圖7A係為 形成一仿閘極
四側表面 被仿閘極 圖7B 之不意圖 去除未被 圖7C 意圖，其 鉻鄰接頂 層，且去 晶石夕。 圖7D 的部 覆蓋 係為 ，其 以上 係為 中仿 部ί夕 除位 圖4D於 後之示 圖5 Α於 圖5A所 圖5B於 圖5B所 圖5C於 圖5C所 圖5D於 圖5D所 圖6A於 ，其係 分仿閘 之部分 圖6B於 中仿閘 述圖案 圖6C於 閘極形 層之第 於頂部 氮化墊層 意圖，其 多晶矽沈 不之整個 多晶石夕沈 示之整個 多晶碎沈 示之整個 多晶矽沈 示之整個 多晶碎名虫 選擇性暴 極氧化層 非晶碎層 多晶碎名虫 極氧化層 化之仿閘 多晶石夕餘 成於仿閘 三和第四 矽層之第 剝去步驟、填充氧化層和非 洋細描繪了暴露之仿閘極氧 積步驟後 結構上。 積步驟後 結構上。 積步驟後 結構上。 積步驟後 結構上。 刻步驟後 露鄰接頂 ’且非晶 〇 刻步驟和 上之部分 極覆蓋之 刻和非晶 極氧化層 側表面之 三和第四 之示意圖，其中多 之示意圖，其中多 之不思圖，其中多 之不意圖，其中多 之部分示意 部石夕層之第 矽蝕刻步驟 非晶石夕敍刻 多晶石夕被去 部分非晶石夕 矽蝕刻步驟 上，以選擇 部分仿閘極 側表面上之 圖，以 三和第 去除未 步驟後除，且 材料。 後之示 性地暴 氧化 部分非 係為圖6 D於多 曰曰 矽蝕 刻和非晶矽姓刻步驟後之示
第23頁 1255529 圖式簡單說明 I仿閘極形成於仿閘極氧化層上，以避免立下的 非晶石夕在非晶石夕韻刻步驟中受到姓刻。 避免/、τ 仿閘Γ氧刻步驟後之示意圖，其中去除 分。 真充乳化層，且保留由仿閘極覆蓋的部 Θ 8 Β係為圖7 β於氧化飿 .» ^ 部分仿閘極氧化層和部 思圖，其中去除 層之部分上丰而a s *真充閘極虱化層，以暴露頂部矽 圖8。传夕層之部分第一和第二側表面。 石”Γ第ί 乳化㈣步驟後之示意圖，其中頂部 I 和弟四側表面及鄰接第三和第四側# s e 邻 矽層之部分上表面系。 7弟四側表面之頂部 門極圖7D於氧化餘刻步驟後之示意圖，复中由仿 ? ‘9A係：閘極氧化層受到保護避免被蝕刻。 圖，：中汲極區域摻雜步驟後之示意 圖9Β係為圖8Β於源Π於頂部石夕層之暴露部分。 域形成於頂”層之第-和第二側 圖，Γ中C:L圖8,源極/汲極區域摻雜步驟後之示意 域形成於頂部發層之第三和第四側 圖_於源極/汲極區域摻雜步驟後之示意 遮擋此區域之摻雜，由此形成介於源極和 /及極區域之間的通道區域。 / a ^ 第24頁 1255529 圖式簡單說明 α /、中蝕刻鄰接源極和汲極區域之仿門代/交之不忍 部分，、且源極/㈣延伸㈣，經新/露^氧化層之邊緣 以形成源極/;：及極延伸部。 -、 頁σ卩砂層部分 圖10Β係為圖9Β於仿間極氧化層 延伸摻雜步驟後之示意圖。 ν驟和源極/汲極 圖1 0C係為圖9C於仿閘極氧化層蝕 延伸摻雜步驟後之示意圖，其中蝕 乂驟和源極/汲極 域之仿閘極氧化層之邊緣部分，且源極/ /源極和汲極區 成於源極/汲極區域和通道區域之間'。。 虽k伸部係形 圖1 0D係為圖9D於仿閘極氧化層蝕牛 延伸摻雜步驟後之示意圖。 X v驟和源極/汲極
圖1 1Δ係為如圖10A所示沿圖丨1B 視圖，其詳細描繪了源極/汲極延伸部係=剖面，頂 之四個角落處。 ’、7成於通道區域 圖11B係為沿圖11A中線5-5,之剖面千立回 繪了源極/汲極延伸部形成於沿源柽;^，其詳細描 之間的介面區域。 及極區域和通道區域 圖lie係為沿圖11A中線6一6,之剖面示音圖。 圖12A係為圖10A於氮化襯層沈積步驟=&化 平坦化步驟後之示意圖。 軋化層此積/ 圖12B係為圖10B於氮化襯層沈積步驟 平坦化步驟後之示意圖。 孔化層凡積/ 圖12C係為圖1GC於1化襯層沈積步驟和氡化層沈積/ 第25頁 1255529
圖式簡單說明 平坦化步驟後之示意 圖12E)係為圖i〇d 平坦化步驟後之示意 圖1 3A係為圖！ 2A 以去除仿閘極之後之 圖1 3B係為圖1 2B 後之示意圖。 圖1 3 C係為圖1 2 c 後之示意圖。 圖1 3 D係為圖1 2 D 後之示意圖，其詳細 島層與填充氧化層之 圖1 4 A係為圖1 3 A 後之示意圖，其中去 層。 圖1 4 B係為圖1 3 B 後之示意圖。 圖1 4 C係為圖1 3 C 後之示意圖，其中去 層。 圖1 4 D係為圖1 3 D 後之示意圖，其中去 和第二側表面之仿閘 圖1 5 Α係為圖1 4 A 圖 於氮化襯層沈積步驟《_ 圖。 積乂驟和軋化層沈積/ 層餘刻步驟和多晶卿丨步驟 於氮化層钱刻步驟和多晶砂姓刻步驟 於氮化層蝕刻步驟和多晶矽蝕刻步驟 於氮化層|虫刻步驟和 a々名 描繪了去除仿n；h/夕日日矽蝕刻步驟 „ M s仿閘極，以及去除介於矽 間的非晶矽。 ’ 於氧化層名虫刻步驟夺 除掉仿閘極^匕：Ϊ1層钱刻步驟 乳化層和暴露的氮化襯 於氧化層^虫刻半_ 卿％步驟和氮化層蝕刻步驟 氮化層崎驟 乳化層和暴露的氮化襯 氮1T刻步驟 極氧化層。卩⑪層之上表面及第― 於間極介電層沈積步驟後之示意圖， 1255529 圖式簡單說明 其中整個如圖1 4 A所示的結構由閘極介電層覆蓋 圖1 5B係為圖1 4B於閘極介電層沈積步驟後之示意圖。 圖1 5C係為圖1 4C於閘極介電層沈積步驟後之示意^， 其詳細描繪了閘極介電層形成於頂部矽層之通道區域I。 圖1 5D係為圖1 4D於閘極介電層沈積步驟後之示咅圖， 其詳細描繪了閘極介電層形成於頂部矽層之上:一 和第二側表面上。 弟一 圖1 6A係為圖1 5A於導電材料沈積步驟和平扫 成一閘極後之示意圖。 一亿v够形 圖16B係為圖15B於導電材料沈積步驟 之示意圖。 丁 L化步驟後 圖1 6C係為圖i 5C於導電材料沈積步驟 詳細描繪了閘極形成於閘極介電層上。 不心圖，其 圖1 6D係為圖丨5D於導電材料沈積步驟 詳細描繪了間極形成於頂部石夕島之上表 =，其 表面上，且具有閘極介電層於其中間。 3苐一側 圖1 7A係為圖1 6A於形成凹處後，以聂 域之示意圖。 *路源極/汲極區 圖17B係為圖16B於形成凹 r示意w，其詳細描繪了延伸至頂部面λ 域之r意7C:'為圖i6c於形成凹處後，以暴露源極/没極區 圖17D係為圖16D於形成凹處後，以暴露源極/…
第27頁 1255529
圖式元件符號說明 ίο 埋絕緣層 1 2 A第一側表面 1 2 C第三側表面 12E上表面的第一部分 14 仿閘極氧化層 18 氧化側壁 2 2 填充氧化層 26 凹處 3 0 源極/汲極延伸部 34 内介電層 38 凹處 42 閘極 4 6 源極/;及極接觸 12 矽島層 12B 第一側表面 12D 第四側表面 12F 上表面的第二部 16 氮化塾層 20 非晶碎層 24 多晶碎層 28 源極/汲極區域 32 氮化襯層 36 凹處 40 閘極介電層 44 凹處
第28頁

Claims (1)

1255529 路 5. - £ 案號91119505_’年月 日 修正_ 六、申請專利範圍 1. 一種半導體元件，包含： 一基板，該基板具有一上表面及一第一侧表面和一第 二侧表面，該第一侧表面與該第二側表面係實質上互相平 行； 一通道區域，係置於該基板内，且介於該第一和該第 二側表面之間； 源極/汲極I區域係形成於該基板内，且由該t通道區域 隔離； 一閘極，係置於該基板之該上表面和該第一和該第二 侧表面之上，該閘極與該基板之該上表面及該第一和該第 二侧表面之間係有一閘極介電層；以及 該基板進一步具有一第三和一第四侧表面，該第三和 該第四侧表面係實質上互相平行且實質上垂直於該第一和 該第二侧表面，該源極/汲極區域分別形成於該上表面之 一第一和一第二部分，該上表面之第一和第二部分係分別 鄰接該基板之第三和第四侧表面，且由該通道區域隔離； 其中該源極/汲極區域係由該上表面之第一和第二部分， 分別延伸至該基板之第三和第四侧表面。 1如申請專利範圍第1項所述之半導體元件，其中該通道 區域係由該第一侧表面延伸至該第二侧表面。 3.如申請專利範圍第1項所述之半導體元件，其中
4IBM0216TW-替換頁 050504. ptc 第29頁 aa b. 年月曰 修正
1255529 _______案號 91119505 六、申請專利範圍 该源極區域進 '—步延伸至違弟'一和該弟二側表面之*/r 一部分’該第一和該第二側表面之第一部分係鄰接該其板 之該第三表面和該上表面的第一部分，以及 X 土 5亥〉及極區域進一步延伸至3亥弟'一和该弟-侧表面之第 一部分’該第一和該第二侧表面之第二部分係鄰接該基板 之該第四表面和該上表面的第二部分。 ί ( 4 ·如申請專利範圍第3項所述之半導體元件，進一步包含 源極/没極延伸部（s〇urce/dra i n extens i ons )係形成於該 基板之該上表面和該第一和第二侧表面内，且分別位於該 通道區域和該源極/;及極區域之間。 5 ·如申請專利範圍第4項所述之半導體元件，進一步包 含·· 一内介電層，係覆蓋該基板；以及 源極/汲極接觸係穿過該内介電層延伸至該源極/汲極 區域。 6 ·如申請專利範圍第1項所述之半導體元件，其中該基板 係一石夕絕緣（silicon-on - insulatc)r，SOI)基板的一部 分0 7 ·如申請專利範圍第6項所述之半導體元件，其中該基板 係一矽島層（siliC0n island)，置於該矽絕緣基板之一絕
4IBM0216TW-替換頁050504. ptc 第30頁 1255529 六、申請專利範圍 緣層上。 修正 8 ·如申清專利範介電層係-㊅入！；項所述之半導體元件’其中该 n介電常數（k)材料。 閘極 9 ·種半導體元件，包含·· -汲：ΐ :係位知-半導體基板内之-源一碱知 閘極，係位於該通道區域上； …· 第 和第 門極iE w丨儿W綠遇迢區域上； -伽^伸層，係由該間極延伸至該半導體基扳二” ’又面’該第一和該第二側表面係位於該通道瘓 兩總 ：I、/ κ 威 之相對的兩端；以及 朽/ Ά半「導體基板具有一第三和-第四側表面，其中该源 極/ >及極區姑花；> —7成於该上表面之第一和第二部分内，該上 :· 和第二部分係分別鄰接於該第三和該第四側表 \3J ， 分八m亟，極區域係由該上表面之第-和第二部 刀i伸至该第二和該第四侧表面。 10·如申請專利範圍第9 之間 % τ砑寻利範圍第9項所述之半 閘極介電層，係介於該通道區域和：二件，* -步包含 ^ 閘極/閘極延伸層 11 · 一種製造一半導體元件之方法， 該方法包含
4IBM0216TW-替換頁 050504· ptc 第31頁 1255529 -«-91119505,· 年 BS 倏正__ 六、申請專利範圍 I成 基板’该基板具有一上表面及一第一和一第二 側表面； 形成一源極區域和一汲極區域於該基板内，在該源極 和該没極區域之間有一通道區域； 形成一間極氧化層於該基板之該上表面和該第一和該 第二侧表面之上，以覆蓋該通道區域； 形成一閘極於該閘極氧丨化層上，使得該閘極係從該基 板之該上表面和該第一和該第二側表面位於該通道區域 上·’ 形成一第一遮罩層（first mask layer)於該基板之上 表面； 蚀刻該基板，以形成該第一、該第二侧表面和該第 三、該第四侧表面；以及 形成该源極和汲極區域之步驟，包含： 形成一第二遮罩層於該基板之上表面，以選擇性 地暴露出該第三和該第四側表面，以及與該基板之第三和 第四侧表面鄰接之部分該上表面和部分該第一侧表面和部 分該第二侧表面；以及 形成該源極和該汲極區域於該基板之該第三和該 第四側表面及該上表面之暴露部分和該第一和該第二側表 面的。P刀，其係利用氣相掺雜（gas phase doping)、電漿 摻雜（？1&3!1^(1(^111§)或者有角度的離子植入（&1^16(11仙 implantation)的方式形成。
4IBM0216TW-替換頁050504. ptc 1255529 年 修正 六、申請專利範圍 1 2 ·如申請專利範圍第1 1項所、十、 、 形成-犧牲層(sacrin :之方法’包含^ 露該基板之該第三 Clal layer)，以選擇性地暴 表面鄰接之部分該上^ ^ ,表面，以及與第三和第四側 侧表面； & 17部分該第一側表面和部分第二 二遮罩層於該犧牲層上； 域；丁乳目換雜或者電衆摻雜·，以形成該源極和没極區 分，該犧牲：：1锿犧牲層’以去除該犧牲層之邊緣部 面； ^ 达緣部分係面向該基板之第三和第四侧表 雨、、、二由已去除之該犧牲層的邊緣部分，進行氣相摻雜、 卷水換雜或者有角度之離子植入第二摻雜原子，以形成源 極/、/及極延伸部於該基板内，該源極/汲極延伸部係介於該 通道區域和該源極和汲極區域之間。 1 3·如申請專利範圍第1 2項所述之方法，其中形成該閘極 氧化層之步驟包含： 沈積 内介電層於該基板和该第一遮罩層上， 平坦化該内介電層，以暴露該第二遮罩層之一頂部表 面； 選擇性地去除該第二遮罩層和該犧牲層，以形成一介 層洞’該介層洞暴露先前被該第二遮罩層掩蓋之該基板之
4IBM0216TW-替換頁050504.ptc 第 33 頁 1255529 拟 5·η 曰 修正 六、申請專利範圍 該上表面之一部分和第 和第 側表面之一部分；及 沈積一氧化層於該介詹硐暴露之該基板之該上表面和 該第一和該第二側表面上，以形成該閘極氧化層。 1 4·如申請專利範圍第丨3項所述之方法’其中形成該閘極 之步驟包含： ' 嗔充一導電材料於該介層洞；以丨及 平坦化該導電材料之〆上表面’以形成該閘極，該柵 極從該基板之該上表面和今笫〆和该弟二侧表面係位元於 該通道區域上，且^閘極^牝層係介於該間極與該通道區 域之間。 人 1 5 ·如申请專利範圍第1 4項戶斤述之方法進步包含： 形成複數個溝渠，該複數個溝渠係從該内介電層之一 上表面延伸至該基板之部分上表面，該部分上表面係分別 為該源極和没極區域；以及 填充一導電材料於該複麩個溝渠’以形成源極/汲極 接觸。 1 6 ·如申請專利範圍第丨2項所述之方法，其中形成該基板 之步驟進一步包含： 該表面基板具有該上表 形成一絕緣層於一主基板’ 形成一表面基板於該絕緣層
1255529 案號 91119505 涊 5, 年月曰 修正 ^、申請專利範圍 形成該犧牲層於該表面基板之上表面； 形成一概塾層於該犧牲層； 形成該第一遮罩層於該概塾層上； 進行該蝕刻步驟，以去除沒有被該第一遮罩層掩蓋之 部分之該襯墊層，部分之該犧牲層和部分之該表面基板， 由此形成之該表面基板具有該第一、該第二、該第三和該 第四侧表 <面，且暴露該絕緣層。 1 7 ·如申請專利範圍第1 6項所述之方法，進一步包含： 形成一保護層於該基板之第一、第二、第三和第四側 表面及該犧牲層之側表面； 沈積一非晶石夕層（amorphous silicon)於該氮化層和 該氧化保護層之側表面； 進行一填充氧化層於該暴露之絕緣層和該襯墊層； 平坦化去除該襯墊層，以暴露該保護層之一上表面。 1 8.如申請專利範圍第1 7項所述之方法，其中形成該第二 遮罩層之步驟包含有： 沈積一遮罩材料，以覆蓋該保護層、該非晶石夕層和該 填充層；以及 钱刻該遮罩材料，以形成該第二遮罩層。 1 9.如申請專利範圍第1 8項所述之方法，進一步包含： 去除該非晶矽層，保留由該多晶矽層覆蓋之該非晶矽
4IBM0216TW-替換頁050504. ptc 第35頁 1255529 931 5. 案號91119505 年 月__日 修正_ 六、申請專利範圍 層之一部分；及 蝕刻該保護層和該犧牲層，保留由該第二遮罩層覆蓋 之部分，以選擇性地暴露該基板之該第三和該第四表面， 以及與該第三和該第四側表面鄰接之部分之該上表面和該 弟一和該第二侧表面。 2 0 · —種具包覆式閘極之電晶體的製作方法，包含·· 形成至少兩溝渠於一矽絕緣（SOI)基板之一上層矽基 板内，其中該至少兩溝渠係形成於該上層矽基板之相對的 兩端，且定義該上層矽基板之第一和第二侧表面； 形成第二和第四侧表面於該上層石夕基板，該第三和第 四侧表面鄰接該第一和第二侧表面；以及 形成源極/汲極區域於該上層矽基板之一上表面及該 第三和第四侧表面，且一通道區域於該上層矽基板之該源 極/沒極區域之間；設置一閘極電極於該通道區域上，該 閘極電極延伸至該上層矽基板之該第一和第二側表面。
4IBM0216TW-替換頁 050504. ptc 第36頁
TW091119505A 2001-09-21 2002-08-28 Method for wrapped-gate MOSFET TWI255529B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/961,010 US6509611B1 (en) 2001-09-21 2001-09-21 Method for wrapped-gate MOSFET

Publications (1)

Publication Number Publication Date
TWI255529B true TWI255529B (en) 2006-05-21

Family

ID=25503955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119505A TWI255529B (en) 2001-09-21 2002-08-28 Method for wrapped-gate MOSFET

Country Status (9)

Country Link
US (1) US6509611B1 (zh)
EP (1) EP1436843A4 (zh)
JP (1) JP4081006B2 (zh)
KR (1) KR100690422B1 (zh)
CN (1) CN1557023A (zh)
AU (1) AU2002343408A1 (zh)
MY (1) MY126185A (zh)
TW (1) TWI255529B (zh)
WO (1) WO2003025977A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686231B1 (en) * 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
US7041542B2 (en) * 2004-01-12 2006-05-09 Advanced Micro Devices, Inc. Damascene tri-gate FinFET
US7084018B1 (en) 2004-05-05 2006-08-01 Advanced Micro Devices, Inc. Sacrificial oxide for minimizing box undercut in damascene FinFET
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
US7841199B2 (en) * 2005-05-17 2010-11-30 American Power Conversion Corporation Cold aisle isolation
JP4942951B2 (ja) * 2005-06-14 2012-05-30 シャープ株式会社 Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ
US8053318B2 (en) * 2009-06-25 2011-11-08 International Business Machines Corporation FET with replacement gate structure and method of fabricating the same
CN104425378B (zh) * 2013-09-04 2017-07-14 中芯国际集成电路制造(上海)有限公司 Cmos反相器的栅极的形成方法
US9236480B2 (en) 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
US10559492B2 (en) * 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
CN109003953A (zh) * 2018-08-08 2018-12-14 中山大学 一种散热片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US5689127A (en) * 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US6288431B1 (en) * 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6242775B1 (en) * 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
FR2799305B1 (fr) * 1999-10-05 2004-06-18 St Microelectronics Sa Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu
US6355532B1 (en) * 1999-10-06 2002-03-12 Lsi Logic Corporation Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET

Also Published As

Publication number Publication date
KR20040028965A (ko) 2004-04-03
WO2003025977A2 (en) 2003-03-27
US6509611B1 (en) 2003-01-21
EP1436843A2 (en) 2004-07-14
AU2002343408A1 (en) 2003-04-01
JP2005504435A (ja) 2005-02-10
MY126185A (en) 2006-09-29
EP1436843A4 (en) 2008-11-26
WO2003025977A3 (en) 2003-08-14
JP4081006B2 (ja) 2008-04-23
CN1557023A (zh) 2004-12-22
KR100690422B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
US11355642B2 (en) Method for manufacturing semiconductor structure
US6800905B2 (en) Implanted asymmetric doped polysilicon gate FinFET
JP5075320B2 (ja) 三次元構造のチャンネルを備えるモストランジスタの製造方法
TWI313512B (en) A pull-back method of forming fins in finfets
US6780694B2 (en) MOS transistor
US7692250B2 (en) Semiconductor structures integrating damascene-body FinFET's and planar devices on a common substrate and methods for forming such semiconductor structures
TW521425B (en) Semiconductor device and method of manufacturing the same
JP5410666B2 (ja) 半導体装置
JP5723546B2 (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
TW200525749A (en) Methods and structures for planar and multiple-gate transistors formed on SOI
JP2002151688A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH11354651A (ja) Ｃｍｏｓ自己整合ストラップ状相互接続およびその方法
JP2006032946A (ja) 半導体装置及びその製造方法
TWI255529B (en) Method for wrapped-gate MOSFET
JP2010267814A (ja) 半導体装置及びその製造方法
JP2006049627A (ja) 半導体装置及びその製造方法
JP2005116633A (ja) 半導体装置及びその製造方法
US7678655B2 (en) Spacer layer etch method providing enhanced microelectronic device performance
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
KR100681286B1 (ko) 리세스된 채널을 갖는 반도체 장치의 제조 방법
TWI353672B (en) Non-volatile memory and fabricating method thereof
TW200924190A (en) Method of fabricating a semiconductor device
JP2007012988A (ja) トランジスタ及びトランジスタの製造方法
TWI626678B (zh) 用於類比應用之高增益電晶體
JP2005197676A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees