CN104425378B - Cmos反相器的栅极的形成方法 - Google Patents

Cmos反相器的栅极的形成方法 Download PDF

Info

Publication number
CN104425378B
CN104425378B CN201310398646.5A CN201310398646A CN104425378B CN 104425378 B CN104425378 B CN 104425378B CN 201310398646 A CN201310398646 A CN 201310398646A CN 104425378 B CN104425378 B CN 104425378B
Authority
CN
China
Prior art keywords
hard mask
line
sub
layer
material layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310398646.5A
Other languages
English (en)
Other versions
CN104425378A (zh
Inventor
张海洋
黄瑞轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310398646.5A priority Critical patent/CN104425378B/zh
Publication of CN104425378A publication Critical patent/CN104425378A/zh
Application granted granted Critical
Publication of CN104425378B publication Critical patent/CN104425378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种CMOS反相器的栅极的形成方法，包括：提供基底，在基底上形成有栅极材料层；在栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，子硬掩模线定义栅极的位置，相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，两硬掩模线的子硬掩模线一一相对；以子硬掩模线为掩模，刻蚀去除牺牲线；在去除牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。本技术方案中，形成的CMOS反相器不会发生信号串扰，CMOS反相器性能良好。

Description

CMOS反相器的栅极的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS反相器的栅极的形成方法。
背景技术
随着半导体技术的发展，制备高集成电路变为可能。为了提高电路的集成度，一方面是尽量减小半导体器件的关键尺寸，以减小单个半导体器件所占据的面积；另一方面是尽可能地减小相邻两器件之间的间距。
以互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）反相器的栅极形成方法为例进行说明，CMOS反相器包括PMOS晶体管和NMOS晶体管，PMOS晶体管的栅极与NMOS晶体管的栅极电连接，PMOS晶体管的漏极与NMOS晶体管的漏极电连接。
参照图1、图2，图1为俯视示意图，图2是沿图1的切线AA所在剖切面的剖面结构示意图，切线AA所在剖切面为穿过切线AA且垂直于硬掩模层30上表面的平面，提供基底10，在所述基底10上形成有栅极材料层20，在所述栅极材料层20上形成有硬掩模层30，在所述硬掩模层30上形成第一图形化的光刻胶层40。
参照图3，以所述第一图形化的光刻胶层40（参照图2）为掩模，刻蚀硬掩模层至暴露栅极材料层20，形成多条相互平行的第一掩模线31；接着去除第一图形化的光刻胶层。
参照图4，在所述栅极材料层20上形成第二图形化的光刻胶层50。
参照图5，以第二图形化的光刻胶层50为掩模，刻蚀第一掩模线31（参照图4）至暴露栅极材料层20，将每一条第一掩模线分割为多条相互隔开的第二掩模线32。
最后，以多条第二掩模线32为掩模刻蚀栅极材料层20形成多条栅极。其中，结合参照图5，沿垂直于栅线方向（即YY方向）上相邻的两条栅极，其中一条栅极为PMOS晶体管的栅极，另一条栅极为NMOS晶体管的栅极，而每一条栅极仅属于一个CMOS反相器，PMOS晶体管的栅极与相邻的NMOS晶体管的栅极沿YY方向相对；且PMOS晶体管的栅极仅与一个相邻的NMOS晶体管的栅极电连接，一个栅极只电连接一个栅极。
但是，包括现有技术形成的栅极的CMOS反相器性能不佳。
发明内容
本发明解决的问题是，包括现有技术形成的栅极的CMOS反相器性能不佳。
为解决上述问题，本发明提供一种CMOS反相器的栅极的形成方法，该CMOS反相器的栅极的形成方法包括：
提供基底，在所述基底上形成有栅极材料层；
在所述栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，所述子硬掩模线定义栅极的位置，
相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，其中一条硬掩模线的子硬掩模线与另一条硬掩模线的相邻子硬掩模线相对；
以所述子硬掩模线为掩模，刻蚀去除所述牺牲线；
在去除所述牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。
可选地，在所述栅极材料层上形成硬掩模线的方法包括：
在所述栅极材料层上形成硬掩模层；
对所述硬掩模层进行图形化，形成多条相互平行的硬掩模线；
在所述栅极材料层上形成填充材料层，所述栅极材料层上的填充材料层上表面高于硬掩模线上表面，或栅极材料层上的填充材料层上表面与硬掩模线上表面持平，在所述填充材料层上形成光刻胶层；
对所述光刻胶层进行图形化，对应剩余光刻胶层位置的硬掩模线为牺牲线，除所述牺牲线外的硬掩模线为子硬掩模线；
以剩余光刻胶层为阻挡层，对填充材料层和子硬掩模线进行碳掺杂，在所述子硬掩模线中形成碳掺杂；
去除剩余光刻胶层和填充材料层。
可选地，在所述栅极材料层上形成硬掩模线的方法包括：
在所述栅极材料层上形成硬掩模层；
在所述硬掩模层上形成光刻胶层；
对所述光刻胶层进行图形化，在所述光刻胶层中形成多个窗口，对应所述窗口位置的硬掩模层为子硬掩模线，沿子硬掩模线长度方向相邻的两个窗口之间的硬掩模层作为牺牲线；
以图形化的光刻胶层为阻挡层，对所述子硬掩模线进行碳掺杂，位于同一直线上的多条子硬掩模线和牺牲线构成一条硬掩模线；
去除图形化的光刻胶层；
在以所述子硬掩模线为掩模，刻蚀去除牺牲线时，还去除剩余硬掩模层。
可选地，所述对子硬掩模线进行碳掺杂过程中，使用的碳源为SiC、SiCN中的一种或多种。
可选地，在进行碳掺杂过程的反应腔内，所述碳源的浓度范围为1E15～1E16atom/cm3，所述碳源的能量范围为5～50Kev。
可选地，所述填充材料层的材料为底部抗反射材料。
可选地，在相邻两个硬掩模单元中，其中一个硬掩模单元的子硬掩模线，与另一个硬掩模单元的相邻子硬掩模线相对。
可选地，在相邻两个硬掩模单元中，其中一个硬掩模单元的牺牲线，与另一个硬掩模单元的相邻子硬掩模线相对。
可选地，刻蚀去除所述牺牲线的方法为：使用热磷酸溶液刻蚀牺牲线。
可选地，所述热磷酸溶液的质量浓度范围为60%～90%，所述热磷酸溶液的温度范围为120℃～200℃。
可选地，所述硬掩模线的材料为氮化硅。
可选地，所述栅极材料层为多晶硅层。
与现有技术相比，本发明的技术方案具有以下优点：
在栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂。在同一刻蚀反应腔内的同一刻蚀条件下，具有碳掺杂的子硬掩模线相比于牺牲线具有非常低的刻蚀速率，也就是在以子硬掩模线为掩模，刻蚀去除牺牲线时，不会刻蚀子硬掩模线。在去除牺牲线后，在对应牺牲线的位置形成相邻两条子硬掩模线之间的窗口，子硬掩模线对应栅极的位置，相邻两个栅极为所述窗口所隔开。与现有技术的光刻、刻蚀形成窗口相比，本技术方案形成的窗口中没有硬掩模材料残留，沿栅线方向相邻的两条子硬掩模线的相对两端不会连接在一起，这样对应形成的CMOS反相器不会发生信号串扰，CMOS反相器性能良好。
附图说明
图1是现有技术的CMOS反相器的栅极在形成过程中的俯视示意图；
图2是沿图1的切线AA所在剖切面的剖面结构示意图；
图3～图5是现有技术的CMOS反相器的栅极在形成过程中的俯视示意图；
图6为本发明第一实施例的CMOS反相器的栅极在形成过程中的俯视示意图；
图7是沿图6的切线BB所在剖切面的剖面结构示意图；
图8～图9是本发明第一实施例的CMOS反相器的栅极在形成过程中的俯视示意图；
图10是沿图9的切线CC所在剖切面的剖面结构示意图；
图11～图15是本发明第一实施例的CMOS反相器的栅极在形成过程中的俯视示意图；
图16是沿图15的切线DD所在剖切面的剖面结构示意图；
图17是沿图15的切线EE所在剖切面的剖面结构示意图；
图18是本发明第二实施例的CMOS反相器的栅极在形成过程中的俯视示意图；
图19是沿图18的切线HH所在剖切面的剖面结构示意图；
图20～图23是发明第二实施例的CMOS反相器的栅极在形成过程中俯视示意图。
具体实施方式
针对背景技术提出的问题，经研究发现，参照图5，在栅线方向（即YY方向）上，任一条第一掩模线被分割为多条第二掩模线32，任一条第一掩模线的相邻两条第二掩模线32之间的间距L1非常小。则参照图4，在定义第二掩模线的位置时，第二图形化的光刻胶层50的窗口51的尺寸非常小，在形成第二图形化的光刻胶层的过程中，这为曝光显影步骤制造了困难。
在曝光显影步骤，窗口51处的光刻胶层曝光不充分，或显影不充分，造成窗口51的形貌不符合预期定义，窗口51处的光刻胶层可能还连接在一起，且在窗口51中附着显影时产生的残渣。由于窗口51存在上述瑕疵。参照图5，以该第二图形化的光刻胶层为掩模，刻蚀第一掩模线形成第二掩模线32，在YY方向上相邻的两条第二掩模线32的相对两端连接在一起，在图5中，虚线围成的区域表示相邻两条第二掩模线32的相互连接。最终该具有瑕疵的图形传递到栅极上，沿YY方向相邻的两条栅极的相对两端可能相互连接，造成沿YY方向相邻两个CMOS反相器在连接处发生信号串扰，使得CMOS反相器性能不佳。
因此，为解决该问题，本发明提出一种新的CMOS反相器的栅极的形成方法，该方法在栅极材料层上形成硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，子硬掩模线定义栅极的位置，牺牲线对应同一硬掩模线上的相邻栅极之间的窗口。在同一刻蚀条件下，相比于不具有碳掺杂的牺牲线，具有碳掺杂的子硬掩模线具有非常低的刻蚀速率。在对不具有碳掺杂的牺牲线进行刻蚀时，具有碳掺杂的子硬掩模线起到掩模作用，具有碳掺杂的子硬掩模线不会受到损伤。在去除不具有碳掺杂的牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层形成栅极，栅极的形貌良好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参照图6、图7，图6为俯视示意图，图7为沿图6的切线BB所在剖切面的剖面结构示意图，提供基底100，在基底100上形成有栅极材料层110，在所述栅极材料层110上形成硬掩模层120。
在具体实施例中，形成栅极材料层110和硬掩模层120的方法包括：
栅极材料层110的材料为多晶硅，使用化学气相沉积形成栅极材料层110，栅极材料层110将用于形成栅极，在栅极材料层110中具有掺杂，使栅极具有良好的导电性能；
硬掩模层120的材料为氮化硅，使用化学气相沉积形成硬掩模层120，硬掩模层120将用于形成硬掩模线，所述硬掩模线在形成栅极的过程中起到掩模作用。
在具体实施例中，所述基底100为硅基底、锗基底、氮化硅基底或者绝缘体上硅基底等；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据基底100上形成的晶体管类型选择基底，因此基底的类型不应限制本发明的保护范围。
参照图8，图8是俯视示意图，对所述硬掩模层120（参照图6）进行图形化，在栅极材料层110上形成多条相互平行的硬掩模线121。其中，每一条硬掩模线121分为多条子硬掩模线122和牺牲线123，且相邻两个子硬掩模线122之间为一条牺牲线123，即在每一条硬掩模线121中，子硬掩模线122与牺牲线123是交错排列的。其中，子硬掩模线122对应栅极的位置，牺牲线123对应同一硬掩模线上的相邻两栅极之间的窗口位置。
参照图8，相邻两条硬掩模线121构成一个硬掩模单元124，且一条硬掩模线121只属于一个硬掩模单元124。在每一个硬掩模单元124中，两硬掩模线121的子硬掩模线122一一相对，且牺牲线123一一相对。其中，两硬掩模线121的子硬掩模线122一一相对，且牺牲线123一一相对，是指在垂直于其中一条硬掩模线121的直线方向上，移动该硬掩模线121至另一条硬掩模线121，可使两条硬掩模线121的子硬掩模线122一一重合，牺牲线123一一重合。
在本实施例中，在相邻两个硬掩模单元124中，其中一个硬掩模单元124的牺牲线123，与另一个硬掩模单元124的相邻子硬掩模线122相对，也就是，相邻两个硬掩模单元124的相邻两条硬掩模线121中，在垂直于其中一条硬掩模线121的直线方向上，移动该硬掩模线121至另一条硬掩模线121，其中一条硬掩模线121上的牺牲线123位于另一条硬掩模线121的相邻子硬掩模线122的两端之间。
在其他实施例中，在相邻两个硬掩模单元中，其中一个硬掩模单元的牺牲线与另一个硬掩模单元的相邻牺牲线相对，其中一个硬掩模单元的子硬掩模线与另一个硬掩模单元的相邻子硬掩模线相对。
在具体实施例中，对所述硬掩模层进行图形化的方法包括：
在所述硬掩模层上形成图形化的光刻胶层，图形化的光刻胶层定义硬掩模线的位置；
以所述图形化的光刻胶层为掩模，刻蚀硬掩模层形成多条相互平行的硬掩模线。
参照图9、图10，图9为俯视示意图，图10是沿图9的切线CC所在剖切面的剖面结构示意图，在所述栅极材料层110上形成填充材料层101，栅极材料层110上的填充材料层上表面高于硬掩模线121上表面，在填充材料层101上形成光刻胶层102。参照图9，虚线表示硬掩模线121，硬掩模线121为填充材料层所覆盖，故不可见。
在其他实施例中，栅极材料层上的填充材料层上表面也可与硬掩模线上表面持平。
在具体实施例中，形成填充材料层101和光刻胶层102的方法包括：
填充材料层101的材料为底部抗反射材料，底部抗反射材料为有机材料，使用旋涂（spin-on coating）工艺形成填充材料层101，填充材料层101具有良好的填充性和光滑的上表面；
光刻胶层102也为有机材料，具有良好的流动性，在本实施例中，使用旋涂工艺形成光刻胶层102，在其他实施例中，也可以使用喷涂（spray coating）、滴涂（dip coating）、刷涂（brush coating）或者蒸发形成光刻胶层。
参照图11，图11为俯视示意图，对光刻胶层102（参照图9）进行图形化，对应剩余光刻胶层103位置的硬掩模线为牺牲线123，除牺牲线123外的硬掩模线为子硬掩模线122，也就是，剩余光刻胶层103覆盖牺牲线123上的填充材料层。
在本实施例中，剩余光刻胶层103还覆盖每一硬掩模单元124中相对的两个牺牲线123之间的填充材料层。在其他实施例中，剩余光刻胶层103还可覆盖栅极材料层上和牺牲线123上的填充材料层。
在具体实施例中，对光刻胶层进行图形化的具体方法，为本领域技术人员所熟知的曝光、显影工艺，在此不再赘述。
结合参照图5，现有技术形成对应栅极位置的第二掩模线时，形成第二图形化的光刻胶层的窗口51对应相邻栅极之间的窗口位置，窗口51的尺寸非常小。参照图11，在本实施例中，子硬掩模线122对应栅极的位置，牺牲线123对应相邻栅极之间的窗口位置，子硬掩模线122的长度远大于牺牲线123的长度，而曝光、显影的位置的区域为子硬掩模线122，曝光、显影区域面积较大，曝光、显影比较彻底、充分，剩余光刻胶层的形貌也较佳。
参照图12，以剩余光刻胶层103为阻挡层，对未被剩余光刻胶层103覆盖的填充材料层和子硬掩模线122进行碳掺杂，形成具有碳掺杂的子硬掩模线122。
在具体实施例中，对子硬掩模线122进行碳掺杂过程中，使用的碳源为SiC、SiCN中的一种或多种。在碳掺杂过程中，由于剩余光刻胶层103阻挡，牺牲线123和牺牲线123上的填充材料层不会遭掺杂。具有碳掺杂的子硬掩模线122的品质发生变化，相比于牺牲线123，具有碳掺杂的子硬掩模线122的硬度增加，后续可起到掩模作用。
在具体实施例中，在进行碳掺杂过程的反应腔内，使用的碳源浓度范围为1E15～1E16atom/cm3，所述碳源的能量范围为5～50Kev。如果碳源的能量范围小于5Kev，则碳源不足以掺杂全部厚度的子硬掩模线，这样后续去除牺牲线时，可能会对未掺杂的子硬掩模线造成损伤。如果碳源的能量范围大于50Kev，则碳源可能会掺杂到栅极材料层。
参照图13，图13为俯视示意图，去除剩余光刻胶层103和填充材料层101（参照图12），暴露栅极材料层110和硬掩模线121。
在具体实施例中，去除剩余光刻胶层和填充材料层的方法包括：
使用灰化工艺去除剩余光刻胶层和填充材料层；
使用湿法刻蚀去除在上述灰化工艺中产生的聚合物。
参照图14，图14为俯视示意图，以所述子掩模线122为掩模，刻蚀去除牺牲线123（参照图13）。在去除牺牲线后，在对应牺牲线的位置形成窗口125，窗口125使得相邻两条子硬掩模线122相互隔开。
结合参照图5，现有技术使用光刻、刻蚀工艺形成的窗口51中具有硬掩模材料残留，沿YY方向相邻的两条第二掩模线32的相对两端连接在一起。相比于现有技术，参照图14，本实施例技术方案通过改变子硬掩模线122的品质。在同一刻蚀反应腔内的同一刻蚀条件下，在刻蚀去除牺牲线过程，具有碳掺杂的子硬掩模线122相比于不具有碳掺杂的牺牲线，具有零刻蚀速率，子硬掩模线122不会遭到刻蚀，而牺牲线完全被去除。也就是说，不存在现有技术的曝光、显影不充分造成的硬掩模材料残留。在任意一条硬掩模线121中，相邻两条子硬掩模线122的相对两端之间不会连接在一起，这可以保证后续形成的栅极中，沿栅线方向相邻的两条栅极的相对两端不会相互连接。
在具体实施例中，刻蚀去除牺牲线的方法为：使用热磷酸溶液刻蚀牺牲线。热磷酸溶液腐蚀不具有碳掺杂的牺牲线，但不会腐蚀具有碳掺杂的子硬掩模线122，子硬掩模线122基本保持完整。热磷酸溶液的浓度范围为60%～90%（质量浓度），所述热磷酸溶液的温度范围为120℃～200℃，可以保证充分去除牺牲线。
参照图15～图17，图15为俯视示意图，图16为沿图15的切线DD所在剖切面的剖面结构示意图，图17为沿图15的切线EE所在剖切面的剖面结构示意图，在去除牺牲线后，以子硬掩模线122为掩模刻蚀栅极材料层110（参照图14），形成栅极111。
在具体实施例中，刻蚀栅极材料层的方法为干法刻蚀，此为本领域技术人员所熟知的技术，不再赘述。
在本实施例中，参照图15、图17，栅极111的栅线方向是指栅极111的长度方向（即XX方向）。对应一个硬掩模单元124的两条硬掩模线121中，栅极111在XX方向上一一相对，相对的两栅极111分别对应一个CMOS反相器中PMOS晶体管的栅极和NMOS晶体管的栅极，且多个CMOS反相器的栅极之间为窗口125所隔开，相邻两个CMOS反相器的栅极之间不会连接，防止沿XX方向的相邻两个CMOS反相器的信号发生串扰。
另外，对应一个硬掩模单元124中的窗口125，与相邻的另一个硬掩模单元124中的栅极111相对，这与对应一个硬掩模单元的栅极与相邻的另一个硬掩模单元的栅极一一相对相比，可以防止对应相邻两硬掩模单元124的CMOS反相器之间的电信号相互干扰。
第二实施例
在第二实施例中，具有碳掺杂的子硬掩模线的形成方法与第一实施例不同。在本实施例中，形成具有碳掺杂的子硬掩模线的方法包括：
参照图18、图19，图18为俯视示意图，图19为沿图18的切线HH所在剖切面的剖面结构示意图，在基底300上形成有栅极材料层310，在栅极材料层310上形成硬掩模层320，在硬掩模层320上形成光刻胶层330；
参照图20，图20为俯视示意图，对光刻胶层330进行图形化，在光刻胶层330中形成多个窗口331，对应窗口331位置的硬掩模层作为子硬掩模线，沿子硬掩模线长度方向相对的相邻两个窗口331之间的硬掩模层作为牺牲线，子硬掩模线对应栅极的位置，牺牲线对应相邻两栅极之间的窗口位置；
参照图21，图21为俯视示意图，以图形化的光刻胶层330为阻挡层，对窗口处的硬掩模层，即子硬掩模线进行碳掺杂，形成具有碳掺杂的子硬掩模线；
参照图22，图22为俯视示意图，去除图形化的光刻胶层，在硬掩模层320中对应栅极的位置形成碳掺杂，即在子硬掩模线321中形成碳掺杂；
参照图23，图23为俯视示意图，以子硬掩模线321为掩模，刻蚀周围的硬掩模层，暴露栅极材料层310，剩余子硬掩模线321定义栅极的位置。
之后，以子硬掩模线为掩模刻蚀栅极材料层形成栅极。
除与第一实施例的区别之处外，在本实施例中其它未详细说明的内容或可替换方案可参考第一实施例的内容，在本实施例中不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种CMOS反相器的栅极的形成方法，其特征在于，包括：
提供基底，在所述基底上形成有栅极材料层；
在所述栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，所述子硬掩模线定义栅极的位置，
相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，两硬掩模线的子硬掩模线一一相对；
以所述子硬掩模线为掩模，刻蚀去除所述牺牲线；
在去除所述牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。
2.如权利要求1所述的形成方法，其特征在于，在所述栅极材料层上形成硬掩模线的方法包括：
在所述栅极材料层上形成硬掩模层；
对所述硬掩模层进行图形化，形成多条相互平行的硬掩模线；
在所述栅极材料层上形成填充材料层，所述栅极材料层上的填充材料层上表面高于硬掩模线上表面，或栅极材料层上的填充材料层上表面与硬掩模线上表面持平，在所述填充材料层上形成光刻胶层；
对所述光刻胶层进行图形化，对应剩余光刻胶层位置的硬掩模线为牺牲线，除所述牺牲线外的硬掩模线为子硬掩模线；
以剩余光刻胶层为阻挡层，对填充材料层和子硬掩模线进行碳掺杂，在所述子硬掩模线中形成碳掺杂；
去除剩余光刻胶层和填充材料层。
3.如权利要求1所述的形成方法，其特征在于，在所述栅极材料层上形成硬掩模线的方法包括：
在所述栅极材料层上形成硬掩模层；
在所述硬掩模层上形成光刻胶层；
对所述光刻胶层进行图形化，在所述光刻胶层中形成多个窗口，对应所述窗口位置的硬掩模层为子硬掩模线，沿子硬掩模线长度方向相邻的两个窗口之间的硬掩模层作为牺牲线；
以图形化的光刻胶层为阻挡层，对所述子硬掩模线进行碳掺杂，位于同一直线上的多条子硬掩模线和牺牲线构成一条硬掩模线；
去除图形化的光刻胶层；
在以所述子硬掩模线为掩模，刻蚀去除牺牲线时，还去除剩余硬掩模层。
4.如权利要求2或3所述的形成方法，其特征在于，所述对子硬掩模线进行碳掺杂过程中，使用的碳源为SiC、SiCN中的一种或多种。
5.如权利要求4所述的形成方法，其特征在于，在进行碳掺杂过程的反应腔内，所述碳源的浓度范围为1E15～1E16atom/cm3，所述碳源的能量范围为5～50Kev。
6.如权利要求2所述的形成方法，其特征在于，所述填充材料层的材料为底部抗反射材料。
7.如权利要求1所述的形成方法，其特征在于，在相邻两个硬掩模单元中，其中一个硬掩模单元的子硬掩模线，与另一个硬掩模单元的相邻子硬掩模线相对。
8.如权利要求1所述的形成方法，其特征在于，在相邻两个硬掩模单元中，其中一个硬掩模单元的牺牲线，与另一个硬掩模单元的相邻子硬掩模线相对。
9.如权利要求1所述的形成方法，其特征在于，刻蚀去除所述牺牲线的方法为：使用热磷酸溶液刻蚀牺牲线。
10.如权利要求9所述的形成方法，其特征在于，所述热磷酸溶液的质量浓度范围为60%～90%，所述热磷酸溶液的温度范围为120℃～200℃。
11.如权利要求1所述的形成方法，其特征在于，所述硬掩模线的材料为氮化硅。
12.如权利要求1所述的形成方法，其特征在于，所述栅极材料层为多晶硅层。
CN201310398646.5A 2013-09-04 2013-09-04 Cmos反相器的栅极的形成方法 Active CN104425378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310398646.5A CN104425378B (zh) 2013-09-04 2013-09-04 Cmos反相器的栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310398646.5A CN104425378B (zh) 2013-09-04 2013-09-04 Cmos反相器的栅极的形成方法

Publications (2)

Publication Number Publication Date
CN104425378A CN104425378A (zh) 2015-03-18
CN104425378B true CN104425378B (zh) 2017-07-14

Family

ID=52974015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310398646.5A Active CN104425378B (zh) 2013-09-04 2013-09-04 Cmos反相器的栅极的形成方法

Country Status (1)

Country Link
CN (1) CN104425378B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509611B1 (en) * 2001-09-21 2003-01-21 International Business Machines Corporation Method for wrapped-gate MOSFET
CN101170126A (zh) * 2006-10-25 2008-04-30 国际商业机器公司 半导体结构及其制造方法
CN102263131A (zh) * 2010-05-25 2011-11-30 中国科学院微电子研究所 一种半导体器件及其形成方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509611B1 (en) * 2001-09-21 2003-01-21 International Business Machines Corporation Method for wrapped-gate MOSFET
CN101170126A (zh) * 2006-10-25 2008-04-30 国际商业机器公司 半导体结构及其制造方法
CN102263131A (zh) * 2010-05-25 2011-11-30 中国科学院微电子研究所 一种半导体器件及其形成方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置

Also Published As

Publication number Publication date
CN104425378A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
CN106206436B (zh) 用于金属栅极的方法和结构
CN104658971B (zh) 制造finfet器件的方法
CN104576534B (zh) 制造鳍式场效应晶体管器件的方法
CN104835743B (zh) 半导体器件和制造半导体器件的方法
CN106298769A (zh) 具有嵌入式efs3以及finfet器件的结构
CN103515321B (zh) 半导体器件的侧墙形成方法
CN108807381A (zh) Finfet器件及其制造方法
CN104733299A (zh) 交错地形成镍硅和镍锗结构
US10177005B2 (en) Critical dimension control for double patterning process
CN104425378B (zh) Cmos反相器的栅极的形成方法
CN106910708B (zh) 具有局部互连结构的器件及其制造方法
CN102956484B (zh) 一种半导体器件的制造方法
KR20150132448A (ko) 스페이서 가능한 폴리 게이트
CN105336703B (zh) 一种半导体器件的制作方法
CN103855021A (zh) 一种FinFET器件的制造方法
CN104347489A (zh) 导电插塞的形成方法
CN105097538B (zh) 晶体管的形成方法
CN105097695B (zh) 一种半导体器件及其制造方法、电子装置
US8642419B2 (en) Methods of forming isolation structures for semiconductor devices
CN105990235A (zh) 半导体器件的形成方法
CN102194684B (zh) 栅极介质层制造方法
KR100886004B1 (ko) 반도체 소자 제조 방법
CN105304488B (zh) 一种鳍式场效应晶体管的形成方法
CN103579338B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant