TWI251720B - A method of exposing a semiconductor integrated circuit and a method of exposing a pattern of a semiconductor integrated circuit device - Google Patents

Description

1251720 A7 "^^------BZ___ 五、發明說明（1 ) 發明背景 I發明領域 概略而言本發明係關於半導體積體電路或大型積體 電路（「LSI」）之曝光方法及裝置，特別係關於一種產生 曝光圖樣之方法，詳言之，一種額定曝光圖樣之方法以及 包括虛設圖樣產生方法及虛設圖樣加成方法之曝光裝置。 2.相關技術之說明 晚近經由利用鋪設二或多層佈線層之多層佈線技術 已經實現高密度且高度積體的半導體積體電路結構。此種 多層佈線結構中，容易產生包括大的階梯區的結構，因而 難以獲得平坦半導體晶圓。因此由於光束未曾於曝光過程 設定於焦深以内，因此佈線容易變成圖樣解像度失敗區。 因此鑑於改良階梯區，提議一種方法，此處圖樣密度均勻 ’半導體晶圓經由使用虛設圖樣而變平坦，虛設圖樣於電 氣上為獨立無關且不會作為真正電路。虛設圖樣係於圖樣 密度相當低的區域產生，然後組合虛設圖樣之其它圖樣。 第8圖舉例說明產生虛設圖樣然後合併成為設計圖樣 之先前技術方法。第8圖中，編號30表示設計圖樣；3 1為 虛設圖樣資料；32為曝光圖樣；33為標線片檢視圖樣；及 34為曝光或檢視後的標線片、罩蓋或晶圓。此外第8圖中 ，字母「F」形狀的圖樣表示形成電路的圖樣，而具有相 同圖樣之小型矩形為虛設圖樣。 第8圖所示製程之流程中，設計過程產生的設計圖樣 30以及基於設計圖樣30產生的虛設圖樣資料3 1被合併 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

裝·--— l· —--訂· II---II 經濟部智慧財產局員工消費合作社印製 4 A7

1251720 五、發明說明（2) (ORed)而形成合成圖樣，曝光圖樣32係由此種合成圖樣經 由各種資料處理產生。基於曝光圖樣32，執行曝光標線片 、罩蓋或晶圓過程而最終製成標線片、罩蓋或晶圓34。它 方面’標線片檢視圖樣33係由相同曝光圖樣資料32產生， 以及標線片34的檢視係基於標線片檢視圖樣33執行。 其次基於第8圖舉例說明之設計圖樣3 〇產生虛設圖樣 3 1之過程以及合併產生的虛設圖樣3丨及設計圖樣3〇之過程 將參照第9a-9g圖詳細解說如後。此處設計圖樣係說明於 附圖左側，而產生過程之虛設圖樣係說明於右側。 首先第9a圖顯示初狀態。此處說明的設計圖樣為有兩 條垂直線的佈線圖樣40。同時尚未產生虛設圖樣。 其次於第9b圖，小型矩形製成的虛設圖樣41固定產 生遍布整個區域。此例中，例如當「虛設法則」為1 .〇微 米時’每隔1 ·0微米間隔產生1 .〇微米見方的虛設圖樣，換 言之每4平方微米產生一個虛設圖樣。若裝置元件的實際 大小為15.5毫米X 15.5毫米，則虛設圖樣產生面積寬度將 為裝置元件實際大小的5倍，亦即77·5毫米X 77·5毫米。因 此欲於此區產生的虛設圖樣數目約為15 X 109 ((775〇〇 χ 77500)/4)。當對一虛設圖樣要求的資料量假設為5位元組 ’對全部虛設圖樣要求的資料量則高達7.5 χ 1〇9位元組。 如此當「虛設法則」為2·〇微米時，每2.0微米間隔產生2.0 微米見方的虛設圖樣，換言之於此區產生的虛設圖樣數目 為约3.8 X 1〇8[77500 X 77500]/16]，全部虛設圖樣需要的 位元組數目達1.9 X 1〇9位元組。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I------------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251720 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（3) 第9c圖中，讀取有關設計圖樣40之資訊，然後人工重 疊於虛設圖樣41上（後文稱作人工疊置的設計圖樣42)。第 9d圖中’人工疊置的設計圖樣42向外遷移高達虛設圖樣41 與設計圖樣40間的交互間隔，因此使圖樣形狀加寬。第14e 圖中，若干包含虛設圖樣4 1及遷移後的人工疊置設計圖樣 44的資料合併而多次去除曝光部分。使用前面說明之方法 ，虛設圖樣41以及人工疊置設計圖樣44重疊的非期望區可 被去除。第14f圖中，人工疊置設計圖樣44由資料去除， 其餘 > 料定義為虛設圖樣4 5，其係依據圖式左侧之設計圖 樣決定。最後於第14g圖’於前一步驟產生的虛設圖樣45 及原先設計圖樣40經合併。 但岫文說明之產生虛設圖樣之習知方法有個問題為 除了大量設計圖樣外加上大量虛設圖樣，因此資料總量大 增。若於產生曝光圖樣之最初階段，設計圖樣已經含有大 量資料，則隨後製程之處理時間大增，換言之於將設計圖 樣轉成曝光圖樣以及轉成檢視裝置圖樣的時間大增。此外 隨著電腦負荷的增加，出現問題例如電腦操作缺陷的機率 也增高。 因此本發明之目的係克服前述問題。本發明之又一 目的係提供-種加成虛設圖樣至設計圖樣執行♦光過程及 檢視過程而無需對一系列曝光圖樣產生過程處理大量資料 之方法。 ' 發明概述 本發明之一目的係藉曝光半導體積體電路克服 本紙張尺度適用中國國采標準（CNS)A4規格（210x297公餐） (請先閱讀背面之注意事項再填寫本頁)

_ · 1- 1 ϋ ^OJ· i-i _1 Bli 1 I 6 1251720 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 先前技術之問題’曝光方法係經由將曝光圖樣資料输入曝 光裝置’以及由曝光圖樣資料對每預定單位面積擷取曝光 圖樣資料’以及對與預定單位面積相同的每個單位面積合 併擷取所得曝光圖樣資料及虛設圖樣資料，以及對每個預 定單位面積曝光合併後的曝光圖樣資料及虛設圖樣資料。 本發明之另一目的係藉於半導體積體電路製造裝置 曝光半導體積體電路裝置圖樣之裝置克服前述先前技術之 問題，該裝置具有第一記憶體用以儲存對每一預定單位面 積擷取的曝光圖樣資料，以及第二記憶體用以對每一預定 單位面積儲存虛設圖樣資料，以及虛設圖樣產生計算單位 用以合成由第二記憶體輸入的虛設圖樣資料至由第一記憶 體輸入的曝光圖樣資料。 根據此種製造裝置，因虛設圖樣係於曝光裝置對每 單位面積曝光過程產生，因此可減少欲藉曝光裝置處理的 曝光圖樣資料量，因此可實現高速曝光圖樣資料產生處理 ，也可減少電腦的負荷。 圖式之簡單說明 第1 a及1 b圖說明本發明之原理； 第2圖說明本發明之具體實施例之電子束曝光裝置之 主要部分； 第3圖說明本發明之第二具體實施例之摘要； 第4a至4g圖說明根據本發明之第二具體實施例之虛設 圖樣產生及合併； 第5a至5g圖說明根據本發明之第三具體實施例之虛設 -----------裝—：—訂--------- (請先閱讀背面之注意事項再填寫本頁)

1251720 A7 B7 五、發明說明（5) 圖樣產生及合併； 第6圖顯示用以防止佈線寬度縮窄的虛設圖樣； 第7 a至7 g圖說明根據本發明之第四具體實施例之虛設 圖樣產生及合併； 第8圖為先前技術之說明圖；以及 第9a至9g圖說明根據先前技術之虛設圖樣之生成與合 較佳具體實施例之詳細說明 本發明之較佳具體實施例將說明如後。說明中於各 圖中相同的參考編號用以表示各圖相同的元件而免除重複 說明。 第la及lb圖說明本發明之原理。首先參照第la圖說明 本發明之原理。步驟S1中，由設計圖樣經各種處理產生 的曝光圖樣被輸入曝光裝置。其次於步驟S2，各預定處 理單元之曝光圖樣資料由輸入曝光圖樣擷取。其次於步驟 S3，對每個處理單位擷取的曝光圖樣資料合併對各個對 應單位面積之虛設圖樣。於步驟S4對各個處理單位曝光 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 合併的曝光圖樣及虛設圖樣。對全部處理單位重複步驟W 至S4。 第lb圖為流程圖詳細說明第la圖所示步驟％。首先 於步驟S31，各預定處理單位之曝光圖樣重疊於各預定處 理單位之對應虛設圖#。其:欠於步驟S32，執行遷移處： 而放大於步驟S3 1人工疊置的曝光圖樣達預定尺寸。其a 於步驟S33，由步驟S32產生的資料移開多個曝光部

1251720 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（6 ) 其次於步驟S34，由步驟S33產生的資料移開人工聂置曝 光圖樣資料。最後於步驟S35，對各預定處理單位=原先 曝光圖樣合成資料而完成各預定處理單位之曝光圖樣之對 應虛設圖樣的合併過程。 根據前述方法，由於一次無需對全部曝光圖樣資料 範圍產生虛設圖樣，故資料總量減少因而可實現高速處理 ，減少電腦的總負載。 第2圖為略圖說明根據本發明之第一具體實施例之電 子束曝光裝置的主要部分。第2圖顯示一次資料儲存緩衝 器1用以儲存接收自外部電路的曝光圖樣資料，CPU2，資 料控制電路3及硬體控制電路4。儲存於一次資料儲存緩衝 器1之資料於資料控制電路3的控制下移轉至虛設圖樣產生 計算電路單元5。虛設圖樣產生計算單元5對各預定單位面 積產生虛設圖樣（例如用於光柵型曝光裝置的「條紋」或 用於向i型裝置的「次欄位」），且於產生虛設圖樣後儲 存對應資料於一次資料儲存緩衝器7。虛設圖樣產生計算 單元5設計成可致能存取圖樣資料存庫6。圖樣資料存庫6 儲存對應各種虛設圖樣的資料，該等資料就預定條件例如 間隔、形狀、單位面積等而言彼此有別。資料檢查和電路 8檢查碩取自二次資料儲存緩衝器7之資料。 主偏向記憶體9使用主偏向器22儲存主偏向資料而大 為偏轉電子束。修正電路丨丨修正及計算讀取自主偏向記憶 體9之資料。數位/類比轉換器12將修正電路n修正後的資 料轉成類比信號。主偏向器控制器13控制主偏向器22。此 本紙張尺度適用中國國家標準（CNS)A4規袼（21〇 X 297公髮-g-_ ------------·1-----r---tr--------- (請先閱讀背面之注意事項再填寫本頁) 1251720 A7 -------—gZ_____ 五、發明說明（7 ) (請先閱讀背面之注意事項再填寫本頁) 外負偏向§己憶體1〇儲存負偏向資料而使用負偏向器23略 微偏向電子束。修正電路n修正及計算由負偏向記憶體1〇 :資料讀取操作。數位/類比轉換器12將修正電路U修正 資料轉成類比信號。負偏向器控制器⑷空制負偏向器 此處本具體實施例之電子束曝光裝置與先前技術之 電子束曝光裝置間之差異為虛設圖樣產生計算單元5設置 於資料控制電路3與二次資料儲存緩衝器7間，此種虛設圖 樣產生計算單元5可接取圖樣資料存庫6。 其次苓照第3圖說明本發明之第二具體實施例之概要 。第二具體實施例中，由設計圖樣3〇產生曝光圖樣％後， 以虛設圖樣37合成。此外，於曝光圖樣35轉換而產生標線 片檢視資料36後，標線片檢視資料合併虛設圖樣37。經由 個別處理例如標線片（罩蓋或晶圓）曝光及標線片檢視等， 可製成最終標線片（罩蓋或晶圓）34。此處虛設圖樣37係由 儲存的規則圖樣組成而未關聯設計圖樣3〇之形狀，且有一 範圍伸展於標線片（罩蓋或晶圓）之全體尺寸而僅占有一小 區。因此虛設圖樣僅含小量資料。本具體實施例之曝光方 法可應用至標線片、罩蓋及晶圓中之任一種曝光物件。 經濟部智慧財產局員工消費合作社印製 使用第4a至4g圖，根據本發明之第二具體實施例之虛 設圖樣產生及合併細節說明如後。此處曝光圖樣舉例說明 於第4a-4g圖左侧，虛設圖樣說明於右側。首先第如圖說 明初步狀態。曝光圖樣係由二垂直佈線圖樣48組成且被劃 分為基本形狀例如矩形或三角形作為曝光單位。虛設圖樣 尚未形成。其次於第4b圖，全部皆呈小矩形的虛設圖樣49 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1251720 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（8 項取自圖樣資料存庫6且僅於一條紋區5〇產生，該區為光 栅型曝光裝置之階段移動單元。本例中得自上方的第一階 段條紋已經被處理。得自上方的第二階段條紋為處理的次 一物件，說明如後。第4c圖中，讀取對應條紋5〇該區之曝 光圖樣48資訊，然後以人工方式疊置於虛設圖樣49(後文 稱作人工疊置曝光圖樣51)。第4d圖中，人工疊置曝光圖 樣51朝向外側遷移（圖樣將變寬）遠至虛設圖樣料與曝光圖 樣48間的間隔。第4e圖中，部分資料合併而於遷移之後去 除虛設圖樣49與人工疊置曝光圖樣53的重複部分。第打圖 中，人工疊置曝光圖樣53被去除，虛設圖樣54依據該圖左 側原先曝光圖樣48產生。最後於第4g圖，於前一步驟產生 的虛。又圖樣54以曝光圖樣48合成，因此產生對應條紋區5Q 之虛設圖樣54及曝光圖樣48。 如刖文說明，因恰於曝光過程前產生的虛設圖樣數 目等於階段移動數目，亦即於本例之一條紋，故無需顯著 增加曝光圖樣需要的資料量。此外因虛設圖樣係於狹窄範 圍產生，故產生新的虛設圖樣所需時間夠短，因而可防止 曝光產出時間的延長。此外於曝光過程中也可對次一曝光 處理單元平行進行虛設圖樣產生過程。 現在說明本發明之第三具體實施例。第三具體實施 例之虛設圖樣產生過程各步驟舉例說明於第以至化圖。本 具體實施例顯示向量型曝光裝置，不似第二具體實施例， 其顯示光拇型曝光裝置。因此如第5 b圖之說明，產生虛設 圖樣之處理單位面積形成於該單位襴位。本具體實施例中 (請先閱讀背面之注意事項再填寫本頁) "» -· I I I l· I I I ^ ·1111111 I ^^^1 11 1251720

图工方之第一上欄位被視為處理物件。此處一攔位為 向量型曝光裝置中曝光光束遷移通過大偏向的單位。該攔 位為表不階段移動單位面積。此外例如可使用子欄位作為 單位面積來替代襴位產生虛設圖樣。子欄位為於向量型曝 光裝置將曝光束遷移通過小偏向的單位面積。依據曝光裝 置特性而定，階段移動及光束偏向之一單位面積係足夠作 為產生虛設圖樣的單位面積。進一步細節說明將刪除，原 因在於第二具體實施例幾乎與第二具體實施例完全相同， 僅產生虛設圖樣之單位面積除外。 (請先閱讀背面之注意事項再填寫本頁) *裝 經濟部智慧財產局員工消費合作社印製 其次苓照第6圖及第7a至7i圖說明本發明之第四具體 貫施例。於第四具體實施例中，虛設圖樣僅於指定區產生 來補償曝光圖樣形狀。此外，虛設圖樣產生計算單元5產 生由外側指定作為虛設圖樣之形狀的圖樣。 第6圖說明設置虛設圖樣以防佈線寬度變太細。如第 6圖舉例說明，當多條具有相等線寬的近似佈線圖樣川以 相等間隔距離排列時，於接近其外側區並無曝光圖樣，可 觀察到外側佈線圖樣7 1變成比内侧佈線圖樣72之線寬更細 的現象。為了防止發生此種現象，與電路無關的虛設圖樣 73排列於佈線圖樣7〇外側。 參照第7 a至7 i圖，現在說明根據本發明之第四具體實 施例之虛設圖樣的產生及合併。首先第7a圖說明初步狀態 。曝光圖樣8 0為佈線圖樣有四條寬度相等且以相等間隔排 列的垂直線。虛設圖樣尚未形成。其次於第7b圖，具有指 定形狀的虛設圖樣8 1僅於指定區產生。本具體實施例之指 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） %- 12 [251720 A7 B7 五、發明說明（⑴ 疋區係σ又置於條紋區5 0内部，其係等於光柵型裝置的移動 階段。本具體實施例中，類似第二具體實施例將說明上方 第二條紋區50的處理。其次於第凡圖，讀取對應一條紋區 50之曝光圖樣80資訊，然後人工疊置於虛設圖樣81上（後 文稱作人工豐置曝光圖樣82)。第7d圖中，人工疊置曝光 圖樣82朝向其外側遷移（加寬）一段距離以，該間隔為虛設 圖樣81與曝光圖樣80間之間隔。第7e圖中，部分資料合併 而於遷移後去除虛設圖樣81與人工疊置曝光圖樣83間的重 複部分。第7f圖中，人工疊置曝光圖樣84於遷移後進一步 朝向其外側遷移一段距離d2，此乃虛設圖樣8丨要求的間隔 。此項間隔係等於接近複數佈線圖樣8〇外側之範圍。此項 間隔d2先前送至虛設圖樣產生計算單元5作為法則資料。 第7g圖中’部分資料於遷移後合併而去除虛設圖樣85與人 工疊置曝光圖樣84間之重疊部分。第7h圖中，遷移後之人 工疊置曝光圖樣被去除，虛設圖樣80係依據該圖左侧完成 的原先曝光圖樣80產生。最後於第7i圖，前一步驟產生的 虛設圖樣85係以曝光圖樣80合成，以及完成虛設圖樣85之 生成及合併處理用以補償對應一條紋區5〇之曝光圖樣80。 如前文說明，虛設圖樣之產生區域可同曝光圖樣擷 取區，唯有符合指定法則的虛設圖樣才保留於此區。 前述本發明之具體實施例提供實現高速曝光圖樣產 生處理及曝光處理而未增加曝光圖樣資料量以及增加電腦 的過量負載。此外可縮短產生虛設圖樣所需時間。 如此已經說明本發明之具體實施例，各種變化、修 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) -· I I I l· I I I ^ I--— II-- 經濟部智慧財產局員工消費合作社印製 13 1251720 A7 範圍所限。 五、發明說明（11 改及改良對業界人士顯然易知。此等變化、修改及改良意 圖白s括於本發明之精腾及範圍。如此前文說明僅供舉例 說明之用而非限制性。本發明僅受申請專利範圍及其相當 ------------钃裝----l· — (請先閱讀背面之注意事項再填寫本頁) --訂--------- 經濟部智慧財產局員工消費合作社印製 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 1251720 A7 ----------— B7 _ 五、發明說明（12) 元件標號對照 S1- -4 ’ S31-34.,.步驟 1.· .一次資料儲存緩衝器 2··' .中央處理單元 3·., 資料控制電路 4·· •硬體控制電路 5... •虛設圖樣產生計算單元 6.. .圖樣資料存庫 7... ，二次資料儲存緩衝器 8.. 資料檢查和電路 9... ,主偏向記憶體 10. ••副偏向記憶體 11. ..修正電路 12…數位類比轉換器 13. ••主偏向器控制器 14. …副偏向器控制器 22. ..主偏向器 23. • •副偏向器 30. •.設計圖樣 31. -.圖樣 32. ..虛設圖樣 33. ••標線片檢視圖樣 34. ..標線片、罩蓋、晶圓 35. ••曝光圖樣 36. ••標線片檢視資料 37. ..虛設圖樣 40. …佈線圖樣 41. •.虛設圖樣 42 ’ 44···人工疊置設計圖樣 45. .•虛設圖樣 48. .•曝光圖樣 49. • •虛設圖樣 50. ..條紋區 51. ..曝光圖樣 53. ••人工疊置設計圖樣 54. ..虛没圖樣 70. …佈線圖樣 71. ..外側佈線圖樣 72. …内侧佈線圖樣 73. ..虛設圖樣 80. ••曝光圖樣 81. ..虛設圖樣 82-4·.·人工疊置設計圖樣 85. ..虛設圖樣 d2. •.間隔 (請先閱讀背面之注意事項再填寫本頁) _裝----l·---訂 --------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15

Claims (1)

1251720 __ίΧ_'____ 六广申請專利範圍 f ’ ’ : j Si __________ ..一-(!·«««」 ^5==#3Λβϊ9ΡΜ6βιββ1ΰΛί1β-— 第0 8 9 1 0 9 8 6 0號專利再審查案申請專利範圍修正 本 修正日期：9 3年1月 1. 一種曝光一半導體積體電路之方法，其包含： 輸入數個曝光圖樣資料於一曝光裝置； 由該等曝光圖樣對複數預定區域單元擷取 曝光圖樣資料； 產生數個虛設圖樣， 合併擷取得的曝光圖樣資料及各區域單元 之對應虛設圖樣資料，以及 對各預定區域單元曝光合併後的曝光圖樣 資料及虛設圖樣資料。 2 ·如申請專利範圍第1項之方法，其中各該預定 區域單元係等於曝光裝置之一個移動單元。 3 .如申請專利範圍第1項之方法，其中各預定區 域單元之虛設圖樣資料係於預定條件下於各 預定區域單元產生且事先儲存於曝光裝置。 4.如申請專利範圍第1項之方法，進一步包含： 重疊擷取自各預定區域單元之曝光圖樣資 料與各預定區域單元之第一虛設圖樣資料； 對一預定區域量放大重疊的曝光圖樣資料 由重疊的曝光圖樣資料及第一虛設圖樣資 lb 1251720 六、申請專利範圍 料移開重疊步驟； 產生第二虛設圖樣資料，其中得自重疊部 分的資料被去除；以及 對各預定資料單元及第二虛設圖樣資料合 成經擷取的曝光圖樣資料。 5. —種曝光一半導體積體電路之方法，包含： 輸入由^一設計圖樣產生的曝光圖樣， 由輸入的曝光圖樣擷取複數區域單元之圖 樣資料； 對各區域單元合併擷取的圖樣資料與對應 虛設圖樣資料；以及 對各區域單元曝光合併的資料。 6. —種曝光一半導體積體電路裝置之圖樣之方 法，其包含： 儲存對預定區域單元擷取的曝光圖樣資料 y 儲存對預定區域單元之對應虛設圖樣資料 ；以及 對預定區域單元合成虛設圖樣資料及曝光 圖樣資料。 7 .如申請專利範圍第6項之方法，其中虛設圖樣 僅於指定區產生用以補償曝光圖樣之形狀。